lib/Target/Alpha/AlphaISelDAGToDAG.cpp

   1 //===-- AlphaISelDAGToDAG.cpp - Alpha pattern matching inst selector ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a pattern matching instruction selector for Alpha,
  11 // converting from a legalized dag to a Alpha dag.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "Alpha.h"
  16 #include "AlphaTargetMachine.h"
  17 #include "AlphaISelLowering.h"
  18 #include "llvm/CodeGen/MachineInstrBuilder.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/MachineRegisterInfo.h"
  22 #include "llvm/CodeGen/SelectionDAG.h"
  23 #include "llvm/CodeGen/SelectionDAGISel.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/Constants.h"
  26 #include "llvm/DerivedTypes.h"
  27 #include "llvm/GlobalValue.h"
  28 #include "llvm/Intrinsics.h"
  29 #include "llvm/Support/Compiler.h"
  30 #include "llvm/Support/Debug.h"
  31 #include "llvm/Support/MathExtras.h"
  32 #include <algorithm>
  33 #include <queue>
  34 #include <set>
  35 using namespace llvm;
  36
  37 namespace {
  38
  39   //===--------------------------------------------------------------------===//
  40   /// AlphaDAGToDAGISel - Alpha specific code to select Alpha machine
  41   /// instructions for SelectionDAG operations.
  42   class AlphaDAGToDAGISel : public SelectionDAGISel {
  43     static const int64_t IMM_LOW  = -32768;
  44     static const int64_t IMM_HIGH = 32767;
  45     static const int64_t IMM_MULT = 65536;
  46     static const int64_t IMM_FULLHIGH = IMM_HIGH + IMM_HIGH * IMM_MULT;
  47     static const int64_t IMM_FULLLOW = IMM_LOW + IMM_LOW  * IMM_MULT;
  48
  49     static int64_t get_ldah16(int64_t x) {
  50       int64_t y = x / IMM_MULT;
  51       if (x % IMM_MULT > IMM_HIGH)
  52         ++y;
  53       return y;
  54     }
  55
  56     static int64_t get_lda16(int64_t x) {
  57       return x - get_ldah16(x) * IMM_MULT;
  58     }
  59
  60     /// get_zapImm - Return a zap mask if X is a valid immediate for a zapnot
  61     /// instruction (if not, return 0).  Note that this code accepts partial
  62     /// zap masks.  For example (and LHS, 1) is a valid zap, as long we know
  63     /// that the bits 1-7 of LHS are already zero.  If LHS is non-null, we are
  64     /// in checking mode.  If LHS is null, we assume that the mask has already
  65     /// been validated before.
  66     uint64_t get_zapImm(SDValue LHS, uint64_t Constant) {
  67       uint64_t BitsToCheck = 0;
  68       unsigned Result = 0;
  69       for (unsigned i = 0; i != 8; ++i) {
  70         if (((Constant >> 8*i) & 0xFF) == 0) {
  71           // nothing to do.
  72         } else {
  73           Result |= 1 << i;
  74           if (((Constant >> 8*i) & 0xFF) == 0xFF) {
  75             // If the entire byte is set, zapnot the byte.
  76           } else if (LHS.getNode() == 0) {
  77             // Otherwise, if the mask was previously validated, we know its okay
  78             // to zapnot this entire byte even though all the bits aren't set.
  79           } else {
  80             // Otherwise we don't know that the it's okay to zapnot this entire
  81             // byte.  Only do this iff we can prove that the missing bits are
  82             // already null, so the bytezap doesn't need to really null them.
  83             BitsToCheck |= ~Constant & (0xFF << 8*i);
  84           }
  85         }
  86       }
  87
  88       // If there are missing bits in a byte (for example, X & 0xEF00), check to
  89       // see if the missing bits (0x1000) are already known zero if not, the zap
  90       // isn't okay to do, as it won't clear all the required bits.
  91       if (BitsToCheck &&
  92           !CurDAG->MaskedValueIsZero(LHS,
  93                                      APInt(LHS.getValueSizeInBits(),
  94                                            BitsToCheck)))
  95         return 0;
  96
  97       return Result;
  98     }
  99
 100     static uint64_t get_zapImm(uint64_t x) {
 101       unsigned build = 0;
 102       for(int i = 0; i != 8; ++i) {
 103         if ((x & 0x00FF) == 0x00FF)
 104           build |= 1 << i;
 105         else if ((x & 0x00FF) != 0)
 106           return 0;
 107         x >>= 8;
 108       }
 109       return build;
 110     }
 111
 112
 113     static uint64_t getNearPower2(uint64_t x) {
 114       if (!x) return 0;
 115       unsigned at = CountLeadingZeros_64(x);
 116       uint64_t complow = 1 << (63 - at);
 117       uint64_t comphigh = 1 << (64 - at);
 118       //cerr << x << ":" << complow << ":" << comphigh << "\n";
 119       if (abs(complow - x) <= abs(comphigh - x))
 120         return complow;
 121       else
 122         return comphigh;
 123     }
 124
 125     static bool chkRemNearPower2(uint64_t x, uint64_t r, bool swap) {
 126       uint64_t y = getNearPower2(x);
 127       if (swap)
 128         return (y - x) == r;
 129       else
 130         return (x - y) == r;
 131     }
 132
 133     static bool isFPZ(SDValue N) {
 134       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
 135       return (CN && (CN->getValueAPF().isZero()));
 136     }
 137     static bool isFPZn(SDValue N) {
 138       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
 139       return (CN && CN->getValueAPF().isNegZero());
 140     }
 141     static bool isFPZp(SDValue N) {
 142       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
 143       return (CN && CN->getValueAPF().isPosZero());
 144     }
 145
 146   public:
 147     explicit AlphaDAGToDAGISel(AlphaTargetMachine &TM)
 148       : SelectionDAGISel(*TM.getTargetLowering())
 149     {}
 150
 151     /// getI64Imm - Return a target constant with the specified value, of type
 152     /// i64.
 153     inline SDValue getI64Imm(int64_t Imm) {
 154       return CurDAG->getTargetConstant(Imm, MVT::i64);
 155     }
 156
 157     // Select - Convert the specified operand from a target-independent to a
 158     // target-specific node if it hasn't already been changed.
 159     SDNode *Select(SDValue Op);
 160
 161     /// InstructionSelect - This callback is invoked by
 162     /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 163     virtual void InstructionSelect();
 164
 165     virtual const char *getPassName() const {
 166       return "Alpha DAG->DAG Pattern Instruction Selection";
 167     }
 168
 169     /// SelectInlineAsmMemoryOperand - Implement addressing mode selection for
 170     /// inline asm expressions.
 171     virtual bool SelectInlineAsmMemoryOperand(const SDValue &Op,
 172                                               char ConstraintCode,
 173                                               std::vector<SDValue> &OutOps) {
 174       SDValue Op0;
 175       switch (ConstraintCode) {
 176       default: return true;
 177       case 'm':   // memory
 178         Op0 = Op;
 179         AddToISelQueue(Op0);
 180         break;
 181       }
 182
 183       OutOps.push_back(Op0);
 184       return false;
 185     }
 186
 187 // Include the pieces autogenerated from the target description.
 188 #include "AlphaGenDAGISel.inc"
 189
 190 private:
 191     SDValue getGlobalBaseReg();
 192     SDValue getGlobalRetAddr();
 193     void SelectCALL(SDValue Op);
 194
 195   };
 196 }
 197
 198 /// getGlobalBaseReg - Output the instructions required to put the
 199 /// GOT address into a register.
 200 ///
 201 SDValue AlphaDAGToDAGISel::getGlobalBaseReg() {
 202   unsigned GP = 0;
 203   for(MachineRegisterInfo::livein_iterator ii = RegInfo->livein_begin(),
 204         ee = RegInfo->livein_end(); ii != ee; ++ii)
 205     if (ii->first == Alpha::R29) {
 206       GP = ii->second;
 207       break;
 208     }
 209   assert(GP && "GOT PTR not in liveins");
 210   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 211                                 GP, MVT::i64);
 212 }
 213
 214 /// getRASaveReg - Grab the return address
 215 ///
 216 SDValue AlphaDAGToDAGISel::getGlobalRetAddr() {
 217   unsigned RA = 0;
 218   for(MachineRegisterInfo::livein_iterator ii = RegInfo->livein_begin(),
 219         ee = RegInfo->livein_end(); ii != ee; ++ii)
 220     if (ii->first == Alpha::R26) {
 221       RA = ii->second;
 222       break;
 223     }
 224   assert(RA && "RA PTR not in liveins");
 225   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 226                                 RA, MVT::i64);
 227 }
 228
 229 /// InstructionSelect - This callback is invoked by
 230 /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 231 void AlphaDAGToDAGISel::InstructionSelect() {
 232   DEBUG(BB->dump());
 233
 234   // Select target instructions for the DAG.
 235   SelectRoot();
 236   CurDAG->RemoveDeadNodes();
 237 }
 238
 239 // Select - Convert the specified operand from a target-independent to a
 240 // target-specific node if it hasn't already been changed.
 241 SDNode *AlphaDAGToDAGISel::Select(SDValue Op) {
 242   SDNode *N = Op.getNode();
 243   if (N->isMachineOpcode()) {
 244     return NULL;   // Already selected.
 245   }
 246
 247   switch (N->getOpcode()) {
 248   default: break;
 249   case AlphaISD::CALL:
 250     SelectCALL(Op);
 251     return NULL;
 252
 253   case ISD::FrameIndex: {
 254     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 255     return CurDAG->SelectNodeTo(N, Alpha::LDA, MVT::i64,
 256                                 CurDAG->getTargetFrameIndex(FI, MVT::i32),
 257                                 getI64Imm(0));
 258   }
 259   case ISD::GLOBAL_OFFSET_TABLE: {
 260     SDValue Result = getGlobalBaseReg();
 261     ReplaceUses(Op, Result);
 262     return NULL;
 263   }
 264   case AlphaISD::GlobalRetAddr: {
 265     SDValue Result = getGlobalRetAddr();
 266     ReplaceUses(Op, Result);
 267     return NULL;
 268   }
 269
 270   case AlphaISD::DivCall: {
 271     SDValue Chain = CurDAG->getEntryNode();
 272     SDValue N0 = Op.getOperand(0);
 273     SDValue N1 = Op.getOperand(1);
 274     SDValue N2 = Op.getOperand(2);
 275     AddToISelQueue(N0);
 276     AddToISelQueue(N1);
 277     AddToISelQueue(N2);
 278     Chain = CurDAG->getCopyToReg(Chain, Alpha::R24, N1,
 279                                  SDValue(0,0));
 280     Chain = CurDAG->getCopyToReg(Chain, Alpha::R25, N2,
 281                                  Chain.getValue(1));
 282     Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, N0,
 283                                  Chain.getValue(1));
 284     SDNode *CNode =
 285       CurDAG->getTargetNode(Alpha::JSRs, MVT::Other, MVT::Flag,
 286                             Chain, Chain.getValue(1));
 287     Chain = CurDAG->getCopyFromReg(Chain, Alpha::R27, MVT::i64,
 288                                    SDValue(CNode, 1));
 289     return CurDAG->SelectNodeTo(N, Alpha::BISr, MVT::i64, Chain, Chain);
 290   }
 291
 292   case ISD::READCYCLECOUNTER: {
 293     SDValue Chain = N->getOperand(0);
 294     AddToISelQueue(Chain); //Select chain
 295     return CurDAG->getTargetNode(Alpha::RPCC, MVT::i64, MVT::Other,
 296                                  Chain);
 297   }
 298
 299   case ISD::Constant: {
 300     uint64_t uval = cast<ConstantSDNode>(N)->getZExtValue();
 301
 302     if (uval == 0) {
 303       SDValue Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 304                                                 Alpha::R31, MVT::i64);
 305       ReplaceUses(Op, Result);
 306       return NULL;
 307     }
 308
 309     int64_t val = (int64_t)uval;
 310     int32_t val32 = (int32_t)val;
 311     if (val <= IMM_HIGH + IMM_HIGH * IMM_MULT &&
 312         val >= IMM_LOW  + IMM_LOW  * IMM_MULT)
 313       break; //(LDAH (LDA))
 314     if ((uval >> 32) == 0 && //empty upper bits
 315         val32 <= IMM_HIGH + IMM_HIGH * IMM_MULT)
 316       // val32 >= IMM_LOW  + IMM_LOW  * IMM_MULT) //always true
 317       break; //(zext (LDAH (LDA)))
 318     //Else use the constant pool
 319     ConstantInt *C = ConstantInt::get(Type::Int64Ty, uval);
 320     SDValue CPI = CurDAG->getTargetConstantPool(C, MVT::i64);
 321     SDNode *Tmp = CurDAG->getTargetNode(Alpha::LDAHr, MVT::i64, CPI,
 322                                         getGlobalBaseReg());
 323     return CurDAG->SelectNodeTo(N, Alpha::LDQr, MVT::i64, MVT::Other,
 324                                 CPI, SDValue(Tmp, 0), CurDAG->getEntryNode());
 325   }
 326   case ISD::TargetConstantFP:
 327   case ISD::ConstantFP: {
 328     ConstantFPSDNode *CN = cast<ConstantFPSDNode>(N);
 329     bool isDouble = N->getValueType(0) == MVT::f64;
 330     MVT T = isDouble ? MVT::f64 : MVT::f32;
 331     if (CN->getValueAPF().isPosZero()) {
 332       return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYST : Alpha::CPYSS,
 333                                   T, CurDAG->getRegister(Alpha::F31, T),
 334                                   CurDAG->getRegister(Alpha::F31, T));
 335     } else if (CN->getValueAPF().isNegZero()) {
 336       return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYSNT : Alpha::CPYSNS,
 337                                   T, CurDAG->getRegister(Alpha::F31, T),
 338                                   CurDAG->getRegister(Alpha::F31, T));
 339     } else {
 340       abort();
 341     }
 342     break;
 343   }
 344
 345   case ISD::SETCC:
 346     if (N->getOperand(0).getNode()->getValueType(0).isFloatingPoint()) {
 347       ISD::CondCode CC = cast<CondCodeSDNode>(N->getOperand(2))->get();
 348
 349       unsigned Opc = Alpha::WTF;
 350       bool rev = false;
 351       bool inv = false;
 352       switch(CC) {
 353       default: DEBUG(N->dump(CurDAG)); assert(0 && "Unknown FP comparison!");
 354       case ISD::SETEQ: case ISD::SETOEQ: case ISD::SETUEQ:
 355         Opc = Alpha::CMPTEQ; break;
 356       case ISD::SETLT: case ISD::SETOLT: case ISD::SETULT:
 357         Opc = Alpha::CMPTLT; break;
 358       case ISD::SETLE: case ISD::SETOLE: case ISD::SETULE:
 359         Opc = Alpha::CMPTLE; break;
 360       case ISD::SETGT: case ISD::SETOGT: case ISD::SETUGT:
 361         Opc = Alpha::CMPTLT; rev = true; break;
 362       case ISD::SETGE: case ISD::SETOGE: case ISD::SETUGE:
 363         Opc = Alpha::CMPTLE; rev = true; break;
 364       case ISD::SETNE: case ISD::SETONE: case ISD::SETUNE:
 365         Opc = Alpha::CMPTEQ; inv = true; break;
 366       case ISD::SETO:
 367         Opc = Alpha::CMPTUN; inv = true; break;
 368       case ISD::SETUO:
 369         Opc = Alpha::CMPTUN; break;
 370       };
 371       SDValue tmp1 = N->getOperand(rev?1:0);
 372       SDValue tmp2 = N->getOperand(rev?0:1);
 373       AddToISelQueue(tmp1);
 374       AddToISelQueue(tmp2);
 375       SDNode *cmp = CurDAG->getTargetNode(Opc, MVT::f64, tmp1, tmp2);
 376       if (inv)
 377         cmp = CurDAG->getTargetNode(Alpha::CMPTEQ, MVT::f64, SDValue(cmp, 0),
 378                                     CurDAG->getRegister(Alpha::F31, MVT::f64));
 379       switch(CC) {
 380       case ISD::SETUEQ: case ISD::SETULT: case ISD::SETULE:
 381       case ISD::SETUNE: case ISD::SETUGT: case ISD::SETUGE:
 382        {
 383          SDNode* cmp2 = CurDAG->getTargetNode(Alpha::CMPTUN, MVT::f64,
 384                                               tmp1, tmp2);
 385          cmp = CurDAG->getTargetNode(Alpha::ADDT, MVT::f64,
 386                                      SDValue(cmp2, 0), SDValue(cmp, 0));
 387          break;
 388        }
 389       default: break;
 390       }
 391
 392       SDNode* LD = CurDAG->getTargetNode(Alpha::FTOIT, MVT::i64, SDValue(cmp, 0));
 393       return CurDAG->getTargetNode(Alpha::CMPULT, MVT::i64,
 394                                    CurDAG->getRegister(Alpha::R31, MVT::i64),
 395                                    SDValue(LD,0));
 396     }
 397     break;
 398
 399   case ISD::SELECT:
 400     if (N->getValueType(0).isFloatingPoint() &&
 401         (N->getOperand(0).getOpcode() != ISD::SETCC ||
 402          !N->getOperand(0).getOperand(1).getValueType().isFloatingPoint())) {
 403       //This should be the condition not covered by the Patterns
 404       //FIXME: Don't have SelectCode die, but rather return something testable
 405       // so that things like this can be caught in fall though code
 406       //move int to fp
 407       bool isDouble = N->getValueType(0) == MVT::f64;
 408       SDValue cond = N->getOperand(0);
 409       SDValue TV = N->getOperand(1);
 410       SDValue FV = N->getOperand(2);
 411       AddToISelQueue(cond);
 412       AddToISelQueue(TV);
 413       AddToISelQueue(FV);
 414
 415       SDNode* LD = CurDAG->getTargetNode(Alpha::ITOFT, MVT::f64, cond);
 416       return CurDAG->getTargetNode(isDouble?Alpha::FCMOVNET:Alpha::FCMOVNES,
 417                                    MVT::f64, FV, TV, SDValue(LD,0));
 418     }
 419     break;
 420
 421   case ISD::AND: {
 422     ConstantSDNode* SC = NULL;
 423     ConstantSDNode* MC = NULL;
 424     if (N->getOperand(0).getOpcode() == ISD::SRL &&
 425         (MC = dyn_cast<ConstantSDNode>(N->getOperand(1))) &&
 426         (SC = dyn_cast<ConstantSDNode>(N->getOperand(0).getOperand(1)))) {
 427       uint64_t sval = SC->getZExtValue();
 428       uint64_t mval = MC->getZExtValue();
 429       // If the result is a zap, let the autogened stuff handle it.
 430       if (get_zapImm(N->getOperand(0), mval))
 431         break;
 432       // given mask X, and shift S, we want to see if there is any zap in the
 433       // mask if we play around with the botton S bits
 434       uint64_t dontcare = (~0ULL) >> (64 - sval);
 435       uint64_t mask = mval << sval;
 436
 437       if (get_zapImm(mask | dontcare))
 438         mask = mask | dontcare;
 439
 440       if (get_zapImm(mask)) {
 441         AddToISelQueue(N->getOperand(0).getOperand(0));
 442         SDValue Z =
 443           SDValue(CurDAG->getTargetNode(Alpha::ZAPNOTi, MVT::i64,
 444                                           N->getOperand(0).getOperand(0),
 445                                           getI64Imm(get_zapImm(mask))), 0);
 446         return CurDAG->getTargetNode(Alpha::SRLr, MVT::i64, Z,
 447                                      getI64Imm(sval));
 448       }
 449     }
 450     break;
 451   }
 452
 453   }
 454
 455   return SelectCode(Op);
 456 }
 457
 458 void AlphaDAGToDAGISel::SelectCALL(SDValue Op) {
 459   //TODO: add flag stuff to prevent nondeturministic breakage!
 460
 461   SDNode *N = Op.getNode();
 462   SDValue Chain = N->getOperand(0);
 463   SDValue Addr = N->getOperand(1);
 464   SDValue InFlag(0,0);  // Null incoming flag value.
 465   AddToISelQueue(Chain);
 466
 467    std::vector<SDValue> CallOperands;
 468    std::vector<MVT> TypeOperands;
 469
 470    //grab the arguments
 471    for(int i = 2, e = N->getNumOperands(); i < e; ++i) {
 472      TypeOperands.push_back(N->getOperand(i).getValueType());
 473      AddToISelQueue(N->getOperand(i));
 474      CallOperands.push_back(N->getOperand(i));
 475    }
 476    int count = N->getNumOperands() - 2;
 477
 478    static const unsigned args_int[] = {Alpha::R16, Alpha::R17, Alpha::R18,
 479                                        Alpha::R19, Alpha::R20, Alpha::R21};
 480    static const unsigned args_float[] = {Alpha::F16, Alpha::F17, Alpha::F18,
 481                                          Alpha::F19, Alpha::F20, Alpha::F21};
 482
 483    for (int i = 6; i < count; ++i) {
 484      unsigned Opc = Alpha::WTF;
 485      if (TypeOperands[i].isInteger()) {
 486        Opc = Alpha::STQ;
 487      } else if (TypeOperands[i] == MVT::f32) {
 488        Opc = Alpha::STS;
 489      } else if (TypeOperands[i] == MVT::f64) {
 490        Opc = Alpha::STT;
 491      } else
 492        assert(0 && "Unknown operand");
 493
 494      SDValue Ops[] = { CallOperands[i],  getI64Imm((i - 6) * 8),
 495                          CurDAG->getCopyFromReg(Chain, Alpha::R30, MVT::i64),
 496                          Chain };
 497      Chain = SDValue(CurDAG->getTargetNode(Opc, MVT::Other, Ops, 4), 0);
 498    }
 499    for (int i = 0; i < std::min(6, count); ++i) {
 500      if (TypeOperands[i].isInteger()) {
 501        Chain = CurDAG->getCopyToReg(Chain, args_int[i], CallOperands[i], InFlag);
 502        InFlag = Chain.getValue(1);
 503      } else if (TypeOperands[i] == MVT::f32 || TypeOperands[i] == MVT::f64) {
 504        Chain = CurDAG->getCopyToReg(Chain, args_float[i], CallOperands[i], InFlag);
 505        InFlag = Chain.getValue(1);
 506      } else
 507        assert(0 && "Unknown operand");
 508    }
 509
 510    // Finally, once everything is in registers to pass to the call, emit the
 511    // call itself.
 512    if (Addr.getOpcode() == AlphaISD::GPRelLo) {
 513      SDValue GOT = getGlobalBaseReg();
 514      Chain = CurDAG->getCopyToReg(Chain, Alpha::R29, GOT, InFlag);
 515      InFlag = Chain.getValue(1);
 516      Chain = SDValue(CurDAG->getTargetNode(Alpha::BSR, MVT::Other, MVT::Flag,
 517                                              Addr.getOperand(0), Chain, InFlag), 0);
 518    } else {
 519      AddToISelQueue(Addr);
 520      Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, Addr, InFlag);
 521      InFlag = Chain.getValue(1);
 522      Chain = SDValue(CurDAG->getTargetNode(Alpha::JSR, MVT::Other, MVT::Flag,
 523                                              Chain, InFlag), 0);
 524    }
 525    InFlag = Chain.getValue(1);
 526
 527    std::vector<SDValue> CallResults;
 528
 529    switch (N->getValueType(0).getSimpleVT()) {
 530    default: assert(0 && "Unexpected ret value!");
 531      case MVT::Other: break;
 532    case MVT::i64:
 533      Chain = CurDAG->getCopyFromReg(Chain, Alpha::R0, MVT::i64, InFlag).getValue(1);
 534      CallResults.push_back(Chain.getValue(0));
 535      break;
 536    case MVT::f32:
 537      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f32, InFlag).getValue(1);
 538      CallResults.push_back(Chain.getValue(0));
 539      break;
 540    case MVT::f64:
 541      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f64, InFlag).getValue(1);
 542      CallResults.push_back(Chain.getValue(0));
 543      break;
 544    }
 545
 546    CallResults.push_back(Chain);
 547    for (unsigned i = 0, e = CallResults.size(); i != e; ++i)
 548      ReplaceUses(Op.getValue(i), CallResults[i]);
 549 }
 550
 551
 552 /// createAlphaISelDag - This pass converts a legalized DAG into a
 553 /// Alpha-specific DAG, ready for instruction scheduling.
 554 ///
 555 FunctionPass *llvm::createAlphaISelDag(AlphaTargetMachine &TM) {
 556   return new AlphaDAGToDAGISel(TM);
 557 }