lib/Target/Alpha/AlphaISelDAGToDAG.cpp

   1 //===-- AlphaISelDAGToDAG.cpp - Alpha pattern matching inst selector ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Andrew Lenharth and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a pattern matching instruction selector for Alpha,
  11 // converting from a legalized dag to a Alpha dag.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "Alpha.h"
  16 #include "AlphaTargetMachine.h"
  17 #include "AlphaISelLowering.h"
  18 #include "llvm/CodeGen/MachineInstrBuilder.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/SSARegMap.h"
  22 #include "llvm/CodeGen/SelectionDAG.h"
  23 #include "llvm/CodeGen/SelectionDAGISel.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/ADT/Statistic.h"
  26 #include "llvm/Constants.h"
  27 #include "llvm/GlobalValue.h"
  28 #include "llvm/Support/Debug.h"
  29 #include "llvm/Support/MathExtras.h"
  30 #include <algorithm>
  31 #include <iostream>
  32 #include <set>
  33 using namespace llvm;
  34
  35 namespace {
  36
  37   //===--------------------------------------------------------------------===//
  38   /// AlphaDAGToDAGISel - Alpha specific code to select Alpha machine
  39   /// instructions for SelectionDAG operations.
  40   class AlphaDAGToDAGISel : public SelectionDAGISel {
  41     AlphaTargetLowering AlphaLowering;
  42
  43     static const int64_t IMM_LOW  = -32768;
  44     static const int64_t IMM_HIGH = 32767;
  45     static const int64_t IMM_MULT = 65536;
  46     static const int64_t IMM_FULLHIGH = IMM_HIGH + IMM_HIGH * IMM_MULT;
  47     static const int64_t IMM_FULLLOW = IMM_LOW + IMM_LOW  * IMM_MULT;
  48
  49     static int64_t get_ldah16(int64_t x) {
  50       int64_t y = x / IMM_MULT;
  51       if (x % IMM_MULT > IMM_HIGH)
  52         ++y;
  53       return y;
  54     }
  55
  56     static int64_t get_lda16(int64_t x) {
  57       return x - get_ldah16(x) * IMM_MULT;
  58     }
  59
  60     static uint64_t get_zapImm(uint64_t x) {
  61       unsigned int build = 0;
  62       for(int i = 0; i < 8; ++i)
  63         {
  64           if ((x & 0x00FF) == 0x00FF)
  65             build |= 1 << i;
  66           else if ((x & 0x00FF) != 0)
  67             { build = 0; break; }
  68           x >>= 8;
  69         }
  70       return build;
  71     }
  72
  73     static bool isFPZ(SDOperand N) {
  74       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
  75       return (CN && (CN->isExactlyValue(+0.0) || CN->isExactlyValue(-0.0)));
  76     }
  77     static bool isFPZn(SDOperand N) {
  78       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
  79       return (CN && CN->isExactlyValue(-0.0));
  80     }
  81     static bool isFPZp(SDOperand N) {
  82       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
  83       return (CN && CN->isExactlyValue(+0.0));
  84     }
  85
  86   public:
  87     AlphaDAGToDAGISel(TargetMachine &TM)
  88       : SelectionDAGISel(AlphaLowering), AlphaLowering(TM)
  89     {}
  90
  91     /// getI64Imm - Return a target constant with the specified value, of type
  92     /// i64.
  93     inline SDOperand getI64Imm(int64_t Imm) {
  94       return CurDAG->getTargetConstant(Imm, MVT::i64);
  95     }
  96
  97     // Select - Convert the specified operand from a target-independent to a
  98     // target-specific node if it hasn't already been changed.
  99     SDOperand Select(SDOperand Op);
 100
 101     /// InstructionSelectBasicBlock - This callback is invoked by
 102     /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 103     virtual void InstructionSelectBasicBlock(SelectionDAG &DAG);
 104
 105     virtual const char *getPassName() const {
 106       return "Alpha DAG->DAG Pattern Instruction Selection";
 107     }
 108
 109 // Include the pieces autogenerated from the target description.
 110 #include "AlphaGenDAGISel.inc"
 111
 112 private:
 113     SDOperand getGlobalBaseReg();
 114     SDOperand getRASaveReg();
 115     SDOperand SelectCALL(SDOperand Op);
 116
 117   };
 118 }
 119
 120 /// getGlobalBaseReg - Output the instructions required to put the
 121 /// GOT address into a register.
 122 ///
 123 SDOperand AlphaDAGToDAGISel::getGlobalBaseReg() {
 124   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 125                                 AlphaLowering.getVRegGP(),
 126                                 MVT::i64);
 127 }
 128
 129 /// getRASaveReg - Grab the return address
 130 ///
 131 SDOperand AlphaDAGToDAGISel::getRASaveReg() {
 132   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 133                                 AlphaLowering.getVRegRA(),
 134                                 MVT::i64);
 135 }
 136
 137 /// InstructionSelectBasicBlock - This callback is invoked by
 138 /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 139 void AlphaDAGToDAGISel::InstructionSelectBasicBlock(SelectionDAG &DAG) {
 140   DEBUG(BB->dump());
 141
 142   // Select target instructions for the DAG.
 143   DAG.setRoot(SelectRoot(DAG.getRoot()));
 144   CodeGenMap.clear();
 145   DAG.RemoveDeadNodes();
 146
 147   // Emit machine code to BB.
 148   ScheduleAndEmitDAG(DAG);
 149 }
 150
 151 // Select - Convert the specified operand from a target-independent to a
 152 // target-specific node if it hasn't already been changed.
 153 SDOperand AlphaDAGToDAGISel::Select(SDOperand Op) {
 154   SDNode *N = Op.Val;
 155   if (N->getOpcode() >= ISD::BUILTIN_OP_END &&
 156       N->getOpcode() < AlphaISD::FIRST_NUMBER)
 157     return Op;   // Already selected.
 158
 159   // If this has already been converted, use it.
 160   std::map<SDOperand, SDOperand>::iterator CGMI = CodeGenMap.find(Op);
 161   if (CGMI != CodeGenMap.end()) return CGMI->second;
 162
 163   switch (N->getOpcode()) {
 164   default: break;
 165   case AlphaISD::CALL: return SelectCALL(Op);
 166
 167   case ISD::FrameIndex: {
 168     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 169     return CurDAG->SelectNodeTo(N, Alpha::LDA, MVT::i64,
 170                                 CurDAG->getTargetFrameIndex(FI, MVT::i32),
 171                                 getI64Imm(0));
 172   }
 173   case AlphaISD::GlobalBaseReg:
 174     return getGlobalBaseReg();
 175
 176   case AlphaISD::DivCall: {
 177     SDOperand Chain = CurDAG->getEntryNode();
 178     Chain = CurDAG->getCopyToReg(Chain, Alpha::R24, Select(Op.getOperand(1)),
 179                                  SDOperand(0,0));
 180     Chain = CurDAG->getCopyToReg(Chain, Alpha::R25, Select(Op.getOperand(2)),
 181                                  Chain.getValue(1));
 182     Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, Select(Op.getOperand(0)),
 183                                  Chain.getValue(1));
 184     Chain = CurDAG->getTargetNode(Alpha::JSRs, MVT::Other, MVT::Flag,
 185                                   Chain, Chain.getValue(1));
 186     Chain = CurDAG->getCopyFromReg(Chain, Alpha::R27, MVT::i64,
 187                                   Chain.getValue(1));
 188     return CurDAG->SelectNodeTo(N, Alpha::BIS, MVT::i64, Chain, Chain);
 189   }
 190
 191   case ISD::READCYCLECOUNTER: {
 192     SDOperand Chain = Select(N->getOperand(0)); //Select chain
 193     return CurDAG->SelectNodeTo(N, Alpha::RPCC, MVT::i64, Chain);
 194   }
 195
 196   case ISD::RET: {
 197     SDOperand Chain = Select(N->getOperand(0));     // Token chain.
 198     SDOperand InFlag;
 199
 200     if (N->getNumOperands() == 2) {
 201       SDOperand Val = Select(N->getOperand(1));
 202       if (N->getOperand(1).getValueType() == MVT::i64) {
 203         Chain = CurDAG->getCopyToReg(Chain, Alpha::R0, Val, InFlag);
 204         InFlag = Chain.getValue(1);
 205       } else if (N->getOperand(1).getValueType() == MVT::f64 ||
 206                  N->getOperand(1).getValueType() == MVT::f32) {
 207         Chain = CurDAG->getCopyToReg(Chain, Alpha::F0, Val, InFlag);
 208         InFlag = Chain.getValue(1);
 209       }
 210     }
 211     Chain = CurDAG->getCopyToReg(Chain, Alpha::R26, getRASaveReg(), InFlag);
 212     InFlag = Chain.getValue(1);
 213
 214     // Finally, select this to a ret instruction.
 215     return CurDAG->SelectNodeTo(N, Alpha::RETDAG, MVT::Other, Chain, InFlag);
 216   }
 217   case ISD::Constant: {
 218     uint64_t uval = cast<ConstantSDNode>(N)->getValue();
 219
 220     if (uval == 0)
 221       return CurDAG->getCopyFromReg(CurDAG->getEntryNode(), Alpha::R31, MVT::i64);
 222
 223     int64_t val = (int64_t)uval;
 224     int32_t val32 = (int32_t)val;
 225     if (val <= IMM_HIGH + IMM_HIGH * IMM_MULT &&
 226         val >= IMM_LOW  + IMM_LOW  * IMM_MULT)
 227       break; //(LDAH (LDA))
 228     if ((uval >> 32) == 0 && //empty upper bits
 229         val32 <= IMM_HIGH + IMM_HIGH * IMM_MULT)
 230       //        val32 >= IMM_LOW  + IMM_LOW  * IMM_MULT) //always true
 231       break; //(zext (LDAH (LDA)))
 232     //Else use the constant pool
 233     MachineConstantPool *CP = BB->getParent()->getConstantPool();
 234     ConstantUInt *C =
 235       ConstantUInt::get(Type::getPrimitiveType(Type::ULongTyID) , uval);
 236     SDOperand Tmp, CPI = CurDAG->getTargetConstantPool(C, MVT::i64);
 237     Tmp = CurDAG->getTargetNode(Alpha::LDAHr, MVT::i64, CPI, getGlobalBaseReg());
 238     return CurDAG->SelectNodeTo(N, Alpha::LDQr, MVT::i64, MVT::Other,
 239                                 CPI, Tmp, CurDAG->getEntryNode());
 240   }
 241   case ISD::TargetConstantFP: {
 242     ConstantFPSDNode *CN = cast<ConstantFPSDNode>(N);
 243     bool isDouble = N->getValueType(0) == MVT::f64;
 244     MVT::ValueType T = isDouble ? MVT::f64 : MVT::f32;
 245     if (CN->isExactlyValue(+0.0)) {
 246       return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYST : Alpha::CPYSS,
 247                                   T, CurDAG->getRegister(Alpha::F31, T),
 248                                   CurDAG->getRegister(Alpha::F31, T));
 249     } else if ( CN->isExactlyValue(-0.0)) {
 250       return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYSNT : Alpha::CPYSNS,
 251                                   T, CurDAG->getRegister(Alpha::F31, T),
 252                                   CurDAG->getRegister(Alpha::F31, T));
 253     } else {
 254       abort();
 255     }
 256     break;
 257   }
 258
 259   case ISD::SETCC:
 260     if (MVT::isFloatingPoint(N->getOperand(0).Val->getValueType(0))) {
 261       unsigned Opc = Alpha::WTF;
 262       ISD::CondCode CC = cast<CondCodeSDNode>(N->getOperand(2))->get();
 263       bool rev = false;
 264       bool isNE = false;
 265       switch(CC) {
 266       default: N->dump(); assert(0 && "Unknown FP comparison!");
 267       case ISD::SETEQ: Opc = Alpha::CMPTEQ; break;
 268       case ISD::SETLT: Opc = Alpha::CMPTLT; break;
 269       case ISD::SETLE: Opc = Alpha::CMPTLE; break;
 270       case ISD::SETGT: Opc = Alpha::CMPTLT; rev = true; break;
 271       case ISD::SETGE: Opc = Alpha::CMPTLE; rev = true; break;
 272       case ISD::SETNE: Opc = Alpha::CMPTEQ; isNE = true; break;
 273       };
 274       SDOperand tmp1 = Select(N->getOperand(0)),
 275         tmp2 = Select(N->getOperand(1));
 276       SDOperand cmp = CurDAG->getTargetNode(Opc, MVT::f64,
 277                                             rev?tmp2:tmp1,
 278                                             rev?tmp1:tmp2);
 279       if (isNE)
 280         cmp = CurDAG->getTargetNode(Alpha::CMPTEQ, MVT::f64, cmp,
 281                                     CurDAG->getRegister(Alpha::F31, MVT::f64));
 282
 283       SDOperand LD;
 284       if (AlphaLowering.hasITOF()) {
 285         LD = CurDAG->getNode(AlphaISD::FTOIT_, MVT::i64, cmp);
 286       } else {
 287         int FrameIdx =
 288           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 289         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 290         SDOperand ST = CurDAG->getTargetNode(Alpha::STT, MVT::Other,
 291                                              cmp, FI, CurDAG->getRegister(Alpha::R31, MVT::i64));
 292         LD = CurDAG->getTargetNode(Alpha::LDQ, MVT::i64, FI,
 293                                    CurDAG->getRegister(Alpha::R31, MVT::i64),
 294                                    ST);
 295       }
 296       SDOperand FP = CurDAG->getTargetNode(Alpha::CMPULT, MVT::i64,
 297                                            CurDAG->getRegister(Alpha::R31, MVT::i64),
 298                                            LD);
 299       return FP;
 300     }
 301     break;
 302
 303   case ISD::SELECT:
 304     if (MVT::isFloatingPoint(N->getValueType(0)) &&
 305         (N->getOperand(0).getOpcode() != ISD::SETCC ||
 306          !MVT::isFloatingPoint(N->getOperand(0).getOperand(1).getValueType()))) {
 307       //This should be the condition not covered by the Patterns
 308       //FIXME: Don't have SelectCode die, but rather return something testable
 309       // so that things like this can be caught in fall though code
 310       //move int to fp
 311       bool isDouble = N->getValueType(0) == MVT::f64;
 312       SDOperand LD,
 313         cond = Select(N->getOperand(0)),
 314         TV = Select(N->getOperand(1)),
 315         FV = Select(N->getOperand(2));
 316
 317       if (AlphaLowering.hasITOF()) {
 318         LD = CurDAG->getNode(AlphaISD::ITOFT_, MVT::f64, cond);
 319       } else {
 320         int FrameIdx =
 321           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 322         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 323         SDOperand ST = CurDAG->getTargetNode(Alpha::STQ, MVT::Other,
 324                                              cond, FI, CurDAG->getRegister(Alpha::R31, MVT::i64));
 325         LD = CurDAG->getTargetNode(Alpha::LDT, MVT::f64, FI,
 326                                    CurDAG->getRegister(Alpha::R31, MVT::i64),
 327                                    ST);
 328       }
 329       SDOperand FP = CurDAG->getTargetNode(isDouble?Alpha::FCMOVNET:Alpha::FCMOVNES,
 330                                            MVT::f64, FV, TV, LD);
 331       return FP;
 332     }
 333     break;
 334
 335   }
 336
 337   return SelectCode(Op);
 338 }
 339
 340 SDOperand AlphaDAGToDAGISel::SelectCALL(SDOperand Op) {
 341   //TODO: add flag stuff to prevent nondeturministic breakage!
 342
 343   SDNode *N = Op.Val;
 344   SDOperand Chain = Select(N->getOperand(0));
 345   SDOperand Addr = N->getOperand(1);
 346   SDOperand InFlag;  // Null incoming flag value.
 347
 348    std::vector<SDOperand> CallOperands;
 349    std::vector<MVT::ValueType> TypeOperands;
 350
 351    //grab the arguments
 352    for(int i = 2, e = N->getNumOperands(); i < e; ++i) {
 353      TypeOperands.push_back(N->getOperand(i).getValueType());
 354      CallOperands.push_back(Select(N->getOperand(i)));
 355    }
 356    int count = N->getNumOperands() - 2;
 357
 358    static const unsigned args_int[] = {Alpha::R16, Alpha::R17, Alpha::R18,
 359                                        Alpha::R19, Alpha::R20, Alpha::R21};
 360    static const unsigned args_float[] = {Alpha::F16, Alpha::F17, Alpha::F18,
 361                                          Alpha::F19, Alpha::F20, Alpha::F21};
 362
 363    for (int i = 6; i < count; ++i) {
 364      unsigned Opc = Alpha::WTF;
 365      if (MVT::isInteger(TypeOperands[i])) {
 366        Opc = Alpha::STQ;
 367      } else if (TypeOperands[i] == MVT::f32) {
 368        Opc = Alpha::STS;
 369      } else if (TypeOperands[i] == MVT::f64) {
 370        Opc = Alpha::STT;
 371      } else
 372        assert(0 && "Unknown operand");
 373      Chain = CurDAG->getTargetNode(Opc, MVT::Other, CallOperands[i],
 374                                    getI64Imm((i - 6) * 8),
 375                                    CurDAG->getCopyFromReg(Chain, Alpha::R30, MVT::i64),
 376                                    Chain);
 377    }
 378    for (int i = 0; i < std::min(6, count); ++i) {
 379      if (MVT::isInteger(TypeOperands[i])) {
 380        Chain = CurDAG->getCopyToReg(Chain, args_int[i], CallOperands[i], InFlag);
 381        InFlag = Chain.getValue(1);
 382      } else if (TypeOperands[i] == MVT::f32 || TypeOperands[i] == MVT::f64) {
 383        Chain = CurDAG->getCopyToReg(Chain, args_float[i], CallOperands[i], InFlag);
 384        InFlag = Chain.getValue(1);
 385      } else
 386        assert(0 && "Unknown operand");
 387    }
 388
 389
 390    // Finally, once everything is in registers to pass to the call, emit the
 391    // call itself.
 392    if (Addr.getOpcode() == AlphaISD::GPRelLo) {
 393      SDOperand GOT = getGlobalBaseReg();
 394      Chain = CurDAG->getCopyToReg(Chain, Alpha::R29, GOT, InFlag);
 395      InFlag = Chain.getValue(1);
 396      Chain = CurDAG->getTargetNode(Alpha::BSR, MVT::Other, MVT::Flag,
 397                                    Addr.getOperand(0), Chain, InFlag);
 398    } else {
 399      Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, Select(Addr), InFlag);
 400      InFlag = Chain.getValue(1);
 401      Chain = CurDAG->getTargetNode(Alpha::JSR, MVT::Other, MVT::Flag,
 402                                    Chain, InFlag );
 403    }
 404    InFlag = Chain.getValue(1);
 405
 406    std::vector<SDOperand> CallResults;
 407
 408    switch (N->getValueType(0)) {
 409    default: assert(0 && "Unexpected ret value!");
 410      case MVT::Other: break;
 411    case MVT::i64:
 412      Chain = CurDAG->getCopyFromReg(Chain, Alpha::R0, MVT::i64, InFlag).getValue(1);
 413      CallResults.push_back(Chain.getValue(0));
 414      break;
 415    case MVT::f32:
 416      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f32, InFlag).getValue(1);
 417      CallResults.push_back(Chain.getValue(0));
 418      break;
 419    case MVT::f64:
 420      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f64, InFlag).getValue(1);
 421      CallResults.push_back(Chain.getValue(0));
 422      break;
 423    }
 424
 425    CallResults.push_back(Chain);
 426    for (unsigned i = 0, e = CallResults.size(); i != e; ++i)
 427      CodeGenMap[Op.getValue(i)] = CallResults[i];
 428    return CallResults[Op.ResNo];
 429 }
 430
 431
 432 /// createAlphaISelDag - This pass converts a legalized DAG into a
 433 /// Alpha-specific DAG, ready for instruction scheduling.
 434 ///
 435 FunctionPass *llvm::createAlphaISelDag(TargetMachine &TM) {
 436   return new AlphaDAGToDAGISel(TM);
 437 }