lib/Target/Alpha/AlphaISelLowering.cpp

   1 //===-- AlphaISelLowering.cpp - Alpha DAG Lowering Implementation ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Andrew Lenharth and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the AlphaISelLowering class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "AlphaISelLowering.h"
  15 #include "AlphaTargetMachine.h"
  16 #include "llvm/CodeGen/MachineFrameInfo.h"
  17 #include "llvm/CodeGen/MachineFunction.h"
  18 #include "llvm/CodeGen/MachineInstrBuilder.h"
  19 #include "llvm/CodeGen/SelectionDAG.h"
  20 #include "llvm/CodeGen/SSARegMap.h"
  21 #include "llvm/Constants.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/Module.h"
  24 #include "llvm/Support/CommandLine.h"
  25 #include <iostream>
  26
  27 using namespace llvm;
  28
  29 /// AddLiveIn - This helper function adds the specified physical register to the
  30 /// MachineFunction as a live in value.  It also creates a corresponding virtual
  31 /// register for it.
  32 static unsigned AddLiveIn(MachineFunction &MF, unsigned PReg,
  33                           TargetRegisterClass *RC) {
  34   assert(RC->contains(PReg) && "Not the correct regclass!");
  35   unsigned VReg = MF.getSSARegMap()->createVirtualRegister(RC);
  36   MF.addLiveIn(PReg, VReg);
  37   return VReg;
  38 }
  39
  40 AlphaTargetLowering::AlphaTargetLowering(TargetMachine &TM) : TargetLowering(TM) {
  41   // Set up the TargetLowering object.
  42   //I am having problems with shr n ubyte 1
  43   setShiftAmountType(MVT::i64);
  44   setSetCCResultType(MVT::i64);
  45   setSetCCResultContents(ZeroOrOneSetCCResult);
  46
  47   setUsesGlobalOffsetTable(true);
  48
  49   addRegisterClass(MVT::i64, Alpha::GPRCRegisterClass);
  50   addRegisterClass(MVT::f64, Alpha::F8RCRegisterClass);
  51   addRegisterClass(MVT::f32, Alpha::F4RCRegisterClass);
  52
  53   setLoadXAction(ISD::EXTLOAD, MVT::i1,  Promote);
  54   setLoadXAction(ISD::EXTLOAD, MVT::f32, Expand);
  55
  56   setLoadXAction(ISD::ZEXTLOAD, MVT::i1,  Promote);
  57   setLoadXAction(ISD::ZEXTLOAD, MVT::i32, Expand);
  58
  59   setLoadXAction(ISD::SEXTLOAD, MVT::i1,  Promote);
  60   setLoadXAction(ISD::SEXTLOAD, MVT::i8,  Expand);
  61   setLoadXAction(ISD::SEXTLOAD, MVT::i16, Expand);
  62
  63   setStoreXAction(MVT::i1, Promote);
  64
  65   //  setOperationAction(ISD::BRIND,        MVT::Other,   Expand);
  66   setOperationAction(ISD::BR_JT,        MVT::Other, Expand);
  67   setOperationAction(ISD::BR_CC,        MVT::Other, Expand);
  68   setOperationAction(ISD::SELECT_CC,    MVT::Other, Expand);
  69
  70   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1, Expand);
  71
  72   setOperationAction(ISD::FREM, MVT::f32, Expand);
  73   setOperationAction(ISD::FREM, MVT::f64, Expand);
  74
  75   setOperationAction(ISD::UINT_TO_FP, MVT::i64, Expand);
  76   setOperationAction(ISD::SINT_TO_FP, MVT::i64, Custom);
  77   setOperationAction(ISD::FP_TO_UINT, MVT::i64, Expand);
  78   setOperationAction(ISD::FP_TO_SINT, MVT::i64, Custom);
  79
  80   if (!TM.getSubtarget<AlphaSubtarget>().hasCT()) {
  81     setOperationAction(ISD::CTPOP    , MVT::i64  , Expand);
  82     setOperationAction(ISD::CTTZ     , MVT::i64  , Expand);
  83     setOperationAction(ISD::CTLZ     , MVT::i64  , Expand);
  84   }
  85   setOperationAction(ISD::BSWAP    , MVT::i64, Expand);
  86   setOperationAction(ISD::ROTL     , MVT::i64, Expand);
  87   setOperationAction(ISD::ROTR     , MVT::i64, Expand);
  88
  89   setOperationAction(ISD::SREM     , MVT::i64, Custom);
  90   setOperationAction(ISD::UREM     , MVT::i64, Custom);
  91   setOperationAction(ISD::SDIV     , MVT::i64, Custom);
  92   setOperationAction(ISD::UDIV     , MVT::i64, Custom);
  93
  94   setOperationAction(ISD::MEMMOVE  , MVT::Other, Expand);
  95   setOperationAction(ISD::MEMSET   , MVT::Other, Expand);
  96   setOperationAction(ISD::MEMCPY   , MVT::Other, Expand);
  97
  98   // We don't support sin/cos/sqrt
  99   setOperationAction(ISD::FSIN , MVT::f64, Expand);
 100   setOperationAction(ISD::FCOS , MVT::f64, Expand);
 101   setOperationAction(ISD::FSIN , MVT::f32, Expand);
 102   setOperationAction(ISD::FCOS , MVT::f32, Expand);
 103
 104   setOperationAction(ISD::FSQRT, MVT::f64, Expand);
 105   setOperationAction(ISD::FSQRT, MVT::f32, Expand);
 106
 107   setOperationAction(ISD::SETCC, MVT::f32, Promote);
 108
 109   // We don't have line number support yet.
 110   setOperationAction(ISD::LOCATION, MVT::Other, Expand);
 111   setOperationAction(ISD::DEBUG_LOC, MVT::Other, Expand);
 112   setOperationAction(ISD::DEBUG_LABEL, MVT::Other, Expand);
 113
 114   // Not implemented yet.
 115   setOperationAction(ISD::STACKSAVE, MVT::Other, Expand);
 116   setOperationAction(ISD::STACKRESTORE, MVT::Other, Expand);
 117   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i64, Expand);
 118
 119   // We want to legalize GlobalAddress and ConstantPool and
 120   // ExternalSymbols nodes into the appropriate instructions to
 121   // materialize the address.
 122   setOperationAction(ISD::GlobalAddress,  MVT::i64, Custom);
 123   setOperationAction(ISD::ConstantPool,   MVT::i64, Custom);
 124   setOperationAction(ISD::ExternalSymbol, MVT::i64, Custom);
 125
 126   setOperationAction(ISD::VASTART, MVT::Other, Custom);
 127   setOperationAction(ISD::VAEND,   MVT::Other, Expand);
 128   setOperationAction(ISD::VACOPY,  MVT::Other, Custom);
 129   setOperationAction(ISD::VAARG,   MVT::Other, Custom);
 130   setOperationAction(ISD::VAARG,   MVT::i32,   Custom);
 131
 132   setOperationAction(ISD::RET,     MVT::Other, Custom);
 133
 134   setOperationAction(ISD::JumpTable, MVT::i64, Custom);
 135   setOperationAction(ISD::JumpTable, MVT::i32, Custom);
 136
 137   setStackPointerRegisterToSaveRestore(Alpha::R30);
 138
 139   setOperationAction(ISD::ConstantFP, MVT::f64, Expand);
 140   setOperationAction(ISD::ConstantFP, MVT::f32, Expand);
 141   addLegalFPImmediate(+0.0); //F31
 142   addLegalFPImmediate(-0.0); //-F31
 143
 144   setJumpBufSize(272);
 145   setJumpBufAlignment(16);
 146
 147   computeRegisterProperties();
 148
 149   useITOF = TM.getSubtarget<AlphaSubtarget>().hasF2I();
 150 }
 151
 152 const char *AlphaTargetLowering::getTargetNodeName(unsigned Opcode) const {
 153   switch (Opcode) {
 154   default: return 0;
 155   case AlphaISD::ITOFT_: return "Alpha::ITOFT_";
 156   case AlphaISD::FTOIT_: return "Alpha::FTOIT_";
 157   case AlphaISD::CVTQT_: return "Alpha::CVTQT_";
 158   case AlphaISD::CVTQS_: return "Alpha::CVTQS_";
 159   case AlphaISD::CVTTQ_: return "Alpha::CVTTQ_";
 160   case AlphaISD::GPRelHi: return "Alpha::GPRelHi";
 161   case AlphaISD::GPRelLo: return "Alpha::GPRelLo";
 162   case AlphaISD::RelLit: return "Alpha::RelLit";
 163   case AlphaISD::GlobalRetAddr: return "Alpha::GlobalRetAddr";
 164   case AlphaISD::CALL:   return "Alpha::CALL";
 165   case AlphaISD::DivCall: return "Alpha::DivCall";
 166   case AlphaISD::RET_FLAG: return "Alpha::RET_FLAG";
 167   case AlphaISD::COND_BRANCH_I: return "Alpha::COND_BRANCH_I";
 168   case AlphaISD::COND_BRANCH_F: return "Alpha::COND_BRANCH_F";
 169   }
 170 }
 171
 172 static SDOperand LowerJumpTable(SDOperand Op, SelectionDAG &DAG) {
 173   MVT::ValueType PtrVT = Op.getValueType();
 174   JumpTableSDNode *JT = cast<JumpTableSDNode>(Op);
 175   SDOperand JTI = DAG.getTargetJumpTable(JT->getIndex(), PtrVT);
 176   SDOperand Zero = DAG.getConstant(0, PtrVT);
 177
 178   SDOperand Hi = DAG.getNode(AlphaISD::GPRelHi,  MVT::i64, JTI,
 179                              DAG.getNode(ISD::GLOBAL_OFFSET_TABLE, MVT::i64));
 180   SDOperand Lo = DAG.getNode(AlphaISD::GPRelLo, MVT::i64, JTI, Hi);
 181   return Lo;
 182 }
 183
 184 //http://www.cs.arizona.edu/computer.help/policy/DIGITAL_unix/
 185 //AA-PY8AC-TET1_html/callCH3.html#BLOCK21
 186
 187 //For now, just use variable size stack frame format
 188
 189 //In a standard call, the first six items are passed in registers $16
 190 //- $21 and/or registers $f16 - $f21. (See Section 4.1.2 for details
 191 //of argument-to-register correspondence.) The remaining items are
 192 //collected in a memory argument list that is a naturally aligned
 193 //array of quadwords. In a standard call, this list, if present, must
 194 //be passed at 0(SP).
 195 //7 ... n         0(SP) ... (n-7)*8(SP)
 196
 197 // //#define FP    $15
 198 // //#define RA    $26
 199 // //#define PV    $27
 200 // //#define GP    $29
 201 // //#define SP    $30
 202
 203 static SDOperand LowerFORMAL_ARGUMENTS(SDOperand Op, SelectionDAG &DAG,
 204                                        int &VarArgsBase,
 205                                        int &VarArgsOffset) {
 206   MachineFunction &MF = DAG.getMachineFunction();
 207   MachineFrameInfo *MFI = MF.getFrameInfo();
 208   std::vector<SDOperand> ArgValues;
 209   SDOperand Root = Op.getOperand(0);
 210
 211   AddLiveIn(MF, Alpha::R29, &Alpha::GPRCRegClass); //GP
 212   AddLiveIn(MF, Alpha::R26, &Alpha::GPRCRegClass); //RA
 213
 214   unsigned args_int[] = {
 215     Alpha::R16, Alpha::R17, Alpha::R18, Alpha::R19, Alpha::R20, Alpha::R21};
 216   unsigned args_float[] = {
 217     Alpha::F16, Alpha::F17, Alpha::F18, Alpha::F19, Alpha::F20, Alpha::F21};
 218
 219   for (unsigned ArgNo = 0, e = Op.Val->getNumValues()-1; ArgNo != e; ++ArgNo) {
 220     SDOperand argt;
 221     MVT::ValueType ObjectVT = Op.getValue(ArgNo).getValueType();
 222     SDOperand ArgVal;
 223
 224     if (ArgNo  < 6) {
 225       switch (ObjectVT) {
 226       default:
 227         std::cerr << "Unknown Type " << ObjectVT << "\n";
 228         abort();
 229       case MVT::f64:
 230         args_float[ArgNo] = AddLiveIn(MF, args_float[ArgNo],
 231                                       &Alpha::F8RCRegClass);
 232         ArgVal = DAG.getCopyFromReg(Root, args_float[ArgNo], ObjectVT);
 233         break;
 234       case MVT::f32:
 235         args_float[ArgNo] = AddLiveIn(MF, args_float[ArgNo],
 236                                       &Alpha::F4RCRegClass);
 237         ArgVal = DAG.getCopyFromReg(Root, args_float[ArgNo], ObjectVT);
 238         break;
 239       case MVT::i64:
 240         args_int[ArgNo] = AddLiveIn(MF, args_int[ArgNo],
 241                                     &Alpha::GPRCRegClass);
 242         ArgVal = DAG.getCopyFromReg(Root, args_int[ArgNo], MVT::i64);
 243         break;
 244       }
 245     } else { //more args
 246       // Create the frame index object for this incoming parameter...
 247       int FI = MFI->CreateFixedObject(8, 8 * (ArgNo - 6));
 248
 249       // Create the SelectionDAG nodes corresponding to a load
 250       //from this parameter
 251       SDOperand FIN = DAG.getFrameIndex(FI, MVT::i64);
 252       ArgVal = DAG.getLoad(ObjectVT, Root, FIN, NULL, 0);
 253     }
 254     ArgValues.push_back(ArgVal);
 255   }
 256
 257   // If the functions takes variable number of arguments, copy all regs to stack
 258   bool isVarArg = cast<ConstantSDNode>(Op.getOperand(2))->getValue() != 0;
 259   if (isVarArg) {
 260     VarArgsOffset = (Op.Val->getNumValues()-1) * 8;
 261     std::vector<SDOperand> LS;
 262     for (int i = 0; i < 6; ++i) {
 263       if (MRegisterInfo::isPhysicalRegister(args_int[i]))
 264         args_int[i] = AddLiveIn(MF, args_int[i], &Alpha::GPRCRegClass);
 265       SDOperand argt = DAG.getCopyFromReg(Root, args_int[i], MVT::i64);
 266       int FI = MFI->CreateFixedObject(8, -8 * (6 - i));
 267       if (i == 0) VarArgsBase = FI;
 268       SDOperand SDFI = DAG.getFrameIndex(FI, MVT::i64);
 269       LS.push_back(DAG.getStore(Root, argt, SDFI, NULL, 0));
 270
 271       if (MRegisterInfo::isPhysicalRegister(args_float[i]))
 272         args_float[i] = AddLiveIn(MF, args_float[i], &Alpha::F8RCRegClass);
 273       argt = DAG.getCopyFromReg(Root, args_float[i], MVT::f64);
 274       FI = MFI->CreateFixedObject(8, - 8 * (12 - i));
 275       SDFI = DAG.getFrameIndex(FI, MVT::i64);
 276       LS.push_back(DAG.getStore(Root, argt, SDFI, NULL, 0));
 277     }
 278
 279     //Set up a token factor with all the stack traffic
 280     Root = DAG.getNode(ISD::TokenFactor, MVT::Other, &LS[0], LS.size());
 281   }
 282
 283   ArgValues.push_back(Root);
 284
 285   // Return the new list of results.
 286   std::vector<MVT::ValueType> RetVT(Op.Val->value_begin(),
 287                                     Op.Val->value_end());
 288   return DAG.getNode(ISD::MERGE_VALUES, RetVT, &ArgValues[0], ArgValues.size());
 289 }
 290
 291 static SDOperand LowerRET(SDOperand Op, SelectionDAG &DAG) {
 292   SDOperand Copy = DAG.getCopyToReg(Op.getOperand(0), Alpha::R26,
 293                                     DAG.getNode(AlphaISD::GlobalRetAddr,
 294                                     MVT::i64),
 295                                     SDOperand());
 296   switch (Op.getNumOperands()) {
 297   default:
 298     assert(0 && "Do not know how to return this many arguments!");
 299     abort();
 300   case 1:
 301     break;
 302     //return SDOperand(); // ret void is legal
 303   case 3: {
 304     MVT::ValueType ArgVT = Op.getOperand(1).getValueType();
 305     unsigned ArgReg;
 306     if (MVT::isInteger(ArgVT))
 307       ArgReg = Alpha::R0;
 308     else {
 309       assert(MVT::isFloatingPoint(ArgVT));
 310       ArgReg = Alpha::F0;
 311     }
 312     Copy = DAG.getCopyToReg(Copy, ArgReg, Op.getOperand(1), Copy.getValue(1));
 313     if(DAG.getMachineFunction().liveout_empty())
 314       DAG.getMachineFunction().addLiveOut(ArgReg);
 315     break;
 316   }
 317   }
 318   return DAG.getNode(AlphaISD::RET_FLAG, MVT::Other, Copy, Copy.getValue(1));
 319 }
 320
 321 std::pair<SDOperand, SDOperand>
 322 AlphaTargetLowering::LowerCallTo(SDOperand Chain,
 323                                  const Type *RetTy, bool isVarArg,
 324                                  unsigned CallingConv, bool isTailCall,
 325                                  SDOperand Callee, ArgListTy &Args,
 326                                  SelectionDAG &DAG) {
 327   int NumBytes = 0;
 328   if (Args.size() > 6)
 329     NumBytes = (Args.size() - 6) * 8;
 330
 331   Chain = DAG.getCALLSEQ_START(Chain,
 332                                DAG.getConstant(NumBytes, getPointerTy()));
 333   std::vector<SDOperand> args_to_use;
 334   for (unsigned i = 0, e = Args.size(); i != e; ++i)
 335   {
 336     switch (getValueType(Args[i].second)) {
 337     default: assert(0 && "Unexpected ValueType for argument!");
 338     case MVT::i1:
 339     case MVT::i8:
 340     case MVT::i16:
 341     case MVT::i32:
 342       // Promote the integer to 64 bits.  If the input type is signed use a
 343       // sign extend, otherwise use a zero extend.
 344       if (Args[i].second->isSigned())
 345         Args[i].first = DAG.getNode(ISD::SIGN_EXTEND, MVT::i64, Args[i].first);
 346       else
 347         Args[i].first = DAG.getNode(ISD::ZERO_EXTEND, MVT::i64, Args[i].first);
 348       break;
 349     case MVT::i64:
 350     case MVT::f64:
 351     case MVT::f32:
 352       break;
 353     }
 354     args_to_use.push_back(Args[i].first);
 355   }
 356
 357   std::vector<MVT::ValueType> RetVals;
 358   MVT::ValueType RetTyVT = getValueType(RetTy);
 359   MVT::ValueType ActualRetTyVT = RetTyVT;
 360   if (RetTyVT >= MVT::i1 && RetTyVT <= MVT::i32)
 361     ActualRetTyVT = MVT::i64;
 362
 363   if (RetTyVT != MVT::isVoid)
 364     RetVals.push_back(ActualRetTyVT);
 365   RetVals.push_back(MVT::Other);
 366
 367   std::vector<SDOperand> Ops;
 368   Ops.push_back(Chain);
 369   Ops.push_back(Callee);
 370   Ops.insert(Ops.end(), args_to_use.begin(), args_to_use.end());
 371   SDOperand TheCall = DAG.getNode(AlphaISD::CALL, RetVals, &Ops[0], Ops.size());
 372   Chain = TheCall.getValue(RetTyVT != MVT::isVoid);
 373   Chain = DAG.getNode(ISD::CALLSEQ_END, MVT::Other, Chain,
 374                       DAG.getConstant(NumBytes, getPointerTy()));
 375   SDOperand RetVal = TheCall;
 376
 377   if (RetTyVT != ActualRetTyVT) {
 378     RetVal = DAG.getNode(RetTy->isSigned() ? ISD::AssertSext : ISD::AssertZext,
 379                          MVT::i64, RetVal, DAG.getValueType(RetTyVT));
 380     RetVal = DAG.getNode(ISD::TRUNCATE, RetTyVT, RetVal);
 381   }
 382
 383   return std::make_pair(RetVal, Chain);
 384 }
 385
 386 static int getUID()
 387 {
 388   static int id = 0;
 389   return ++id;
 390 }
 391
 392 /// LowerOperation - Provide custom lowering hooks for some operations.
 393 ///
 394 SDOperand AlphaTargetLowering::LowerOperation(SDOperand Op, SelectionDAG &DAG) {
 395   switch (Op.getOpcode()) {
 396   default: assert(0 && "Wasn't expecting to be able to lower this!");
 397   case ISD::FORMAL_ARGUMENTS: return LowerFORMAL_ARGUMENTS(Op, DAG,
 398                                                            VarArgsBase,
 399                                                            VarArgsOffset);
 400
 401   case ISD::RET: return LowerRET(Op,DAG);
 402   case ISD::JumpTable: return LowerJumpTable(Op, DAG);
 403
 404   case ISD::SINT_TO_FP: {
 405     assert(MVT::i64 == Op.getOperand(0).getValueType() &&
 406            "Unhandled SINT_TO_FP type in custom expander!");
 407     SDOperand LD;
 408     bool isDouble = MVT::f64 == Op.getValueType();
 409     if (useITOF) {
 410       LD = DAG.getNode(AlphaISD::ITOFT_, MVT::f64, Op.getOperand(0));
 411     } else {
 412       int FrameIdx =
 413         DAG.getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 414       SDOperand FI = DAG.getFrameIndex(FrameIdx, MVT::i64);
 415       SDOperand ST = DAG.getStore(DAG.getEntryNode(),
 416                                   Op.getOperand(0), FI, NULL, 0);
 417       LD = DAG.getLoad(MVT::f64, ST, FI, NULL, 0);
 418       }
 419     SDOperand FP = DAG.getNode(isDouble?AlphaISD::CVTQT_:AlphaISD::CVTQS_,
 420                                isDouble?MVT::f64:MVT::f32, LD);
 421     return FP;
 422   }
 423   case ISD::FP_TO_SINT: {
 424     bool isDouble = MVT::f64 == Op.getOperand(0).getValueType();
 425     SDOperand src = Op.getOperand(0);
 426
 427     if (!isDouble) //Promote
 428       src = DAG.getNode(ISD::FP_EXTEND, MVT::f64, src);
 429
 430     src = DAG.getNode(AlphaISD::CVTTQ_, MVT::f64, src);
 431
 432     if (useITOF) {
 433       return DAG.getNode(AlphaISD::FTOIT_, MVT::i64, src);
 434     } else {
 435       int FrameIdx =
 436         DAG.getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 437       SDOperand FI = DAG.getFrameIndex(FrameIdx, MVT::i64);
 438       SDOperand ST = DAG.getStore(DAG.getEntryNode(), src, FI, NULL, 0);
 439       return DAG.getLoad(MVT::i64, ST, FI, NULL, 0);
 440       }
 441   }
 442   case ISD::ConstantPool: {
 443     ConstantPoolSDNode *CP = cast<ConstantPoolSDNode>(Op);
 444     Constant *C = CP->getConstVal();
 445     SDOperand CPI = DAG.getTargetConstantPool(C, MVT::i64, CP->getAlignment());
 446
 447     SDOperand Hi = DAG.getNode(AlphaISD::GPRelHi,  MVT::i64, CPI,
 448                                DAG.getNode(ISD::GLOBAL_OFFSET_TABLE, MVT::i64));
 449     SDOperand Lo = DAG.getNode(AlphaISD::GPRelLo, MVT::i64, CPI, Hi);
 450     return Lo;
 451   }
 452   case ISD::GlobalAddress: {
 453     GlobalAddressSDNode *GSDN = cast<GlobalAddressSDNode>(Op);
 454     GlobalValue *GV = GSDN->getGlobal();
 455     SDOperand GA = DAG.getTargetGlobalAddress(GV, MVT::i64, GSDN->getOffset());
 456
 457     //    if (!GV->hasWeakLinkage() && !GV->isExternal() && !GV->hasLinkOnceLinkage()) {
 458     if (GV->hasInternalLinkage()) {
 459       SDOperand Hi = DAG.getNode(AlphaISD::GPRelHi,  MVT::i64, GA,
 460                                  DAG.getNode(ISD::GLOBAL_OFFSET_TABLE, MVT::i64));
 461       SDOperand Lo = DAG.getNode(AlphaISD::GPRelLo, MVT::i64, GA, Hi);
 462       return Lo;
 463     } else
 464       return DAG.getNode(AlphaISD::RelLit, MVT::i64, GA,
 465                          DAG.getNode(ISD::GLOBAL_OFFSET_TABLE, MVT::i64));
 466   }
 467   case ISD::ExternalSymbol: {
 468     return DAG.getNode(AlphaISD::RelLit, MVT::i64,
 469                        DAG.getTargetExternalSymbol(cast<ExternalSymbolSDNode>(Op)
 470                                                    ->getSymbol(), MVT::i64),
 471                        DAG.getNode(ISD::GLOBAL_OFFSET_TABLE, MVT::i64));
 472   }
 473
 474   case ISD::UREM:
 475   case ISD::SREM:
 476     //Expand only on constant case
 477     if (Op.getOperand(1).getOpcode() == ISD::Constant) {
 478       MVT::ValueType VT = Op.Val->getValueType(0);
 479       SDOperand Tmp1 = Op.Val->getOpcode() == ISD::UREM ?
 480         BuildUDIV(Op.Val, DAG, NULL) :
 481         BuildSDIV(Op.Val, DAG, NULL);
 482       Tmp1 = DAG.getNode(ISD::MUL, VT, Tmp1, Op.getOperand(1));
 483       Tmp1 = DAG.getNode(ISD::SUB, VT, Op.getOperand(0), Tmp1);
 484       return Tmp1;
 485     }
 486     //fall through
 487   case ISD::SDIV:
 488   case ISD::UDIV:
 489     if (MVT::isInteger(Op.getValueType())) {
 490       if (Op.getOperand(1).getOpcode() == ISD::Constant)
 491         return Op.getOpcode() == ISD::SDIV ? BuildSDIV(Op.Val, DAG, NULL)
 492           : BuildUDIV(Op.Val, DAG, NULL);
 493       const char* opstr = 0;
 494       switch(Op.getOpcode()) {
 495       case ISD::UREM: opstr = "__remqu"; break;
 496       case ISD::SREM: opstr = "__remq";  break;
 497       case ISD::UDIV: opstr = "__divqu"; break;
 498       case ISD::SDIV: opstr = "__divq";  break;
 499       }
 500       SDOperand Tmp1 = Op.getOperand(0),
 501         Tmp2 = Op.getOperand(1),
 502         Addr = DAG.getExternalSymbol(opstr, MVT::i64);
 503       return DAG.getNode(AlphaISD::DivCall, MVT::i64, Addr, Tmp1, Tmp2);
 504     }
 505     break;
 506
 507   case ISD::VAARG: {
 508     SDOperand Chain = Op.getOperand(0);
 509     SDOperand VAListP = Op.getOperand(1);
 510     SrcValueSDNode *VAListS = cast<SrcValueSDNode>(Op.getOperand(2));
 511
 512     SDOperand Base = DAG.getLoad(MVT::i64, Chain, VAListP, VAListS->getValue(),
 513                                  VAListS->getOffset());
 514     SDOperand Tmp = DAG.getNode(ISD::ADD, MVT::i64, VAListP,
 515                                 DAG.getConstant(8, MVT::i64));
 516     SDOperand Offset = DAG.getExtLoad(ISD::SEXTLOAD, MVT::i64, Base.getValue(1),
 517                                       Tmp, NULL, 0, MVT::i32);
 518     SDOperand DataPtr = DAG.getNode(ISD::ADD, MVT::i64, Base, Offset);
 519     if (MVT::isFloatingPoint(Op.getValueType()))
 520     {
 521       //if fp && Offset < 6*8, then subtract 6*8 from DataPtr
 522       SDOperand FPDataPtr = DAG.getNode(ISD::SUB, MVT::i64, DataPtr,
 523                                         DAG.getConstant(8*6, MVT::i64));
 524       SDOperand CC = DAG.getSetCC(MVT::i64, Offset,
 525                                   DAG.getConstant(8*6, MVT::i64), ISD::SETLT);
 526       DataPtr = DAG.getNode(ISD::SELECT, MVT::i64, CC, FPDataPtr, DataPtr);
 527     }
 528
 529     SDOperand NewOffset = DAG.getNode(ISD::ADD, MVT::i64, Offset,
 530                                       DAG.getConstant(8, MVT::i64));
 531     SDOperand Update = DAG.getTruncStore(Offset.getValue(1), NewOffset,
 532                                          Tmp, NULL, 0, MVT::i32);
 533
 534     SDOperand Result;
 535     if (Op.getValueType() == MVT::i32)
 536       Result = DAG.getExtLoad(ISD::SEXTLOAD, MVT::i64, Update, DataPtr,
 537                               NULL, 0, MVT::i32);
 538     else
 539       Result = DAG.getLoad(Op.getValueType(), Update, DataPtr, NULL, 0);
 540     return Result;
 541   }
 542   case ISD::VACOPY: {
 543     SDOperand Chain = Op.getOperand(0);
 544     SDOperand DestP = Op.getOperand(1);
 545     SDOperand SrcP = Op.getOperand(2);
 546     SrcValueSDNode *DestS = cast<SrcValueSDNode>(Op.getOperand(3));
 547     SrcValueSDNode *SrcS = cast<SrcValueSDNode>(Op.getOperand(4));
 548
 549     SDOperand Val = DAG.getLoad(getPointerTy(), Chain, SrcP,
 550                                 SrcS->getValue(), SrcS->getOffset());
 551     SDOperand Result = DAG.getStore(Val.getValue(1), Val, DestP, DestS->getValue(),
 552                                     DestS->getOffset());
 553     SDOperand NP = DAG.getNode(ISD::ADD, MVT::i64, SrcP,
 554                                DAG.getConstant(8, MVT::i64));
 555     Val = DAG.getExtLoad(ISD::SEXTLOAD, MVT::i64, Result, NP, NULL,0, MVT::i32);
 556     SDOperand NPD = DAG.getNode(ISD::ADD, MVT::i64, DestP,
 557                                 DAG.getConstant(8, MVT::i64));
 558     return DAG.getTruncStore(Val.getValue(1), Val, NPD, NULL, 0, MVT::i32);
 559   }
 560   case ISD::VASTART: {
 561     SDOperand Chain = Op.getOperand(0);
 562     SDOperand VAListP = Op.getOperand(1);
 563     SrcValueSDNode *VAListS = cast<SrcValueSDNode>(Op.getOperand(2));
 564
 565     // vastart stores the address of the VarArgsBase and VarArgsOffset
 566     SDOperand FR  = DAG.getFrameIndex(VarArgsBase, MVT::i64);
 567     SDOperand S1  = DAG.getStore(Chain, FR, VAListP, VAListS->getValue(),
 568                                  VAListS->getOffset());
 569     SDOperand SA2 = DAG.getNode(ISD::ADD, MVT::i64, VAListP,
 570                                 DAG.getConstant(8, MVT::i64));
 571     return DAG.getTruncStore(S1, DAG.getConstant(VarArgsOffset, MVT::i64),
 572                              SA2, NULL, 0, MVT::i32);
 573   }
 574   }
 575
 576   return SDOperand();
 577 }
 578
 579 SDOperand AlphaTargetLowering::CustomPromoteOperation(SDOperand Op,
 580                                                       SelectionDAG &DAG) {
 581   assert(Op.getValueType() == MVT::i32 &&
 582          Op.getOpcode() == ISD::VAARG &&
 583          "Unknown node to custom promote!");
 584
 585   // The code in LowerOperation already handles i32 vaarg
 586   return LowerOperation(Op, DAG);
 587 }
 588
 589
 590 //Inline Asm
 591
 592 /// getConstraintType - Given a constraint letter, return the type of
 593 /// constraint it is for this target.
 594 AlphaTargetLowering::ConstraintType
 595 AlphaTargetLowering::getConstraintType(char ConstraintLetter) const {
 596   switch (ConstraintLetter) {
 597   default: break;
 598   case 'f':
 599   case 'r':
 600     return C_RegisterClass;
 601   }
 602   return TargetLowering::getConstraintType(ConstraintLetter);
 603 }
 604
 605 std::vector<unsigned> AlphaTargetLowering::
 606 getRegClassForInlineAsmConstraint(const std::string &Constraint,
 607                                   MVT::ValueType VT) const {
 608   if (Constraint.size() == 1) {
 609     switch (Constraint[0]) {
 610     default: break;  // Unknown constriant letter
 611     case 'f':
 612       return make_vector<unsigned>(Alpha::F0 , Alpha::F1 , Alpha::F2 ,
 613                                    Alpha::F3 , Alpha::F4 , Alpha::F5 ,
 614                                    Alpha::F6 , Alpha::F7 , Alpha::F8 ,
 615                                    Alpha::F9 , Alpha::F10, Alpha::F11,
 616                                    Alpha::F12, Alpha::F13, Alpha::F14,
 617                                    Alpha::F15, Alpha::F16, Alpha::F17,
 618                                    Alpha::F18, Alpha::F19, Alpha::F20,
 619                                    Alpha::F21, Alpha::F22, Alpha::F23,
 620                                    Alpha::F24, Alpha::F25, Alpha::F26,
 621                                    Alpha::F27, Alpha::F28, Alpha::F29,
 622                                    Alpha::F30, Alpha::F31, 0);
 623     case 'r':
 624       return make_vector<unsigned>(Alpha::R0 , Alpha::R1 , Alpha::R2 ,
 625                                    Alpha::R3 , Alpha::R4 , Alpha::R5 ,
 626                                    Alpha::R6 , Alpha::R7 , Alpha::R8 ,
 627                                    Alpha::R9 , Alpha::R10, Alpha::R11,
 628                                    Alpha::R12, Alpha::R13, Alpha::R14,
 629                                    Alpha::R15, Alpha::R16, Alpha::R17,
 630                                    Alpha::R18, Alpha::R19, Alpha::R20,
 631                                    Alpha::R21, Alpha::R22, Alpha::R23,
 632                                    Alpha::R24, Alpha::R25, Alpha::R26,
 633                                    Alpha::R27, Alpha::R28, Alpha::R29,
 634                                    Alpha::R30, Alpha::R31, 0);
 635
 636     }
 637   }
 638
 639   return std::vector<unsigned>();
 640 }