lib/Target/Alpha/AlphaISelLowering.cpp

   1 //===-- AlphaISelLowering.cpp - Alpha DAG Lowering Implementation ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Andrew Lenharth and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the AlphaISelLowering class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "AlphaISelLowering.h"
  15 #include "AlphaTargetMachine.h"
  16 #include "llvm/CodeGen/MachineFrameInfo.h"
  17 #include "llvm/CodeGen/MachineFunction.h"
  18 #include "llvm/CodeGen/MachineInstrBuilder.h"
  19 #include "llvm/CodeGen/SelectionDAG.h"
  20 #include "llvm/CodeGen/SSARegMap.h"
  21 #include "llvm/Constants.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/Support/CommandLine.h"
  24 #include <iostream>
  25
  26 using namespace llvm;
  27
  28 namespace llvm {
  29   extern cl::opt<bool> EnableAlphaIDIV;
  30   extern cl::opt<bool> EnableAlphaCount;
  31   extern cl::opt<bool> EnableAlphaLSMark;
  32 }
  33
  34 /// AddLiveIn - This helper function adds the specified physical register to the
  35 /// MachineFunction as a live in value.  It also creates a corresponding virtual
  36 /// register for it.
  37 static unsigned AddLiveIn(MachineFunction &MF, unsigned PReg,
  38                           TargetRegisterClass *RC) {
  39   assert(RC->contains(PReg) && "Not the correct regclass!");
  40   unsigned VReg = MF.getSSARegMap()->createVirtualRegister(RC);
  41   MF.addLiveIn(PReg, VReg);
  42   return VReg;
  43 }
  44
  45 AlphaTargetLowering::AlphaTargetLowering(TargetMachine &TM) : TargetLowering(TM) {
  46   // Set up the TargetLowering object.
  47   //I am having problems with shr n ubyte 1
  48   setShiftAmountType(MVT::i64);
  49   setSetCCResultType(MVT::i64);
  50   setSetCCResultContents(ZeroOrOneSetCCResult);
  51
  52   addRegisterClass(MVT::i64, Alpha::GPRCRegisterClass);
  53   addRegisterClass(MVT::f64, Alpha::F8RCRegisterClass);
  54   addRegisterClass(MVT::f32, Alpha::F4RCRegisterClass);
  55
  56   setOperationAction(ISD::BRCONDTWOWAY, MVT::Other, Expand);
  57   setOperationAction(ISD::BRTWOWAY_CC,  MVT::Other, Expand);
  58
  59   setOperationAction(ISD::EXTLOAD, MVT::i1,  Promote);
  60   setOperationAction(ISD::EXTLOAD, MVT::f32, Expand);
  61
  62   setOperationAction(ISD::ZEXTLOAD, MVT::i1,  Promote);
  63   setOperationAction(ISD::ZEXTLOAD, MVT::i32, Expand);
  64
  65   setOperationAction(ISD::SEXTLOAD, MVT::i1,  Promote);
  66   setOperationAction(ISD::SEXTLOAD, MVT::i8,  Expand);
  67   setOperationAction(ISD::SEXTLOAD, MVT::i16, Expand);
  68
  69   setOperationAction(ISD::TRUNCSTORE, MVT::i1, Promote);
  70
  71   setOperationAction(ISD::FREM, MVT::f32, Expand);
  72   setOperationAction(ISD::FREM, MVT::f64, Expand);
  73
  74   setOperationAction(ISD::UINT_TO_FP, MVT::i64, Expand);
  75   setOperationAction(ISD::SINT_TO_FP, MVT::i64, Custom);
  76   setOperationAction(ISD::FP_TO_UINT, MVT::i64, Expand);
  77   setOperationAction(ISD::FP_TO_SINT, MVT::i64, Custom);
  78
  79   if (!TM.getSubtarget<AlphaSubtarget>().hasCT()) {
  80     setOperationAction(ISD::CTPOP    , MVT::i64  , Expand);
  81     setOperationAction(ISD::CTTZ     , MVT::i64  , Expand);
  82     setOperationAction(ISD::CTLZ     , MVT::i64  , Expand);
  83   }
  84
  85   setOperationAction(ISD::SREM     , MVT::i64, Custom);
  86   setOperationAction(ISD::UREM     , MVT::i64, Custom);
  87   setOperationAction(ISD::SDIV     , MVT::i64, Custom);
  88   setOperationAction(ISD::UDIV     , MVT::i64, Custom);
  89
  90   setOperationAction(ISD::MEMMOVE  , MVT::Other, Expand);
  91   setOperationAction(ISD::MEMSET   , MVT::Other, Expand);
  92   setOperationAction(ISD::MEMCPY   , MVT::Other, Expand);
  93
  94   // We don't support sin/cos/sqrt
  95   setOperationAction(ISD::FSIN , MVT::f64, Expand);
  96   setOperationAction(ISD::FCOS , MVT::f64, Expand);
  97   setOperationAction(ISD::FSQRT, MVT::f64, Expand);
  98   setOperationAction(ISD::FSIN , MVT::f32, Expand);
  99   setOperationAction(ISD::FCOS , MVT::f32, Expand);
 100   setOperationAction(ISD::FSQRT, MVT::f32, Expand);
 101
 102   setOperationAction(ISD::SETCC, MVT::f32, Promote);
 103
 104   // We don't have line number support yet.
 105   setOperationAction(ISD::LOCATION, MVT::Other, Expand);
 106   setOperationAction(ISD::DEBUG_LOC, MVT::Other, Expand);
 107   setOperationAction(ISD::DEBUG_LABEL, MVT::Other, Expand);
 108
 109   // We want to legalize GlobalAddress and ConstantPool and
 110   // ExternalSymbols nodes into the appropriate instructions to
 111   // materialize the address.
 112   setOperationAction(ISD::GlobalAddress,  MVT::i64, Custom);
 113   setOperationAction(ISD::ConstantPool,   MVT::i64, Custom);
 114   setOperationAction(ISD::ExternalSymbol, MVT::i64, Custom);
 115
 116   addLegalFPImmediate(+0.0); //F31
 117   addLegalFPImmediate(-0.0); //-F31
 118
 119   computeRegisterProperties();
 120
 121   useITOF = TM.getSubtarget<AlphaSubtarget>().hasF2I();
 122 }
 123
 124
 125 //http://www.cs.arizona.edu/computer.help/policy/DIGITAL_unix/AA-PY8AC-TET1_html/callCH3.html#BLOCK21
 126
 127 //For now, just use variable size stack frame format
 128
 129 //In a standard call, the first six items are passed in registers $16
 130 //- $21 and/or registers $f16 - $f21. (See Section 4.1.2 for details
 131 //of argument-to-register correspondence.) The remaining items are
 132 //collected in a memory argument list that is a naturally aligned
 133 //array of quadwords. In a standard call, this list, if present, must
 134 //be passed at 0(SP).
 135 //7 ... n         0(SP) ... (n-7)*8(SP)
 136
 137 // //#define FP    $15
 138 // //#define RA    $26
 139 // //#define PV    $27
 140 // //#define GP    $29
 141 // //#define SP    $30
 142
 143 std::vector<SDOperand>
 144 AlphaTargetLowering::LowerArguments(Function &F, SelectionDAG &DAG)
 145 {
 146   MachineFunction &MF = DAG.getMachineFunction();
 147   MachineFrameInfo *MFI = MF.getFrameInfo();
 148   MachineBasicBlock& BB = MF.front();
 149   std::vector<SDOperand> ArgValues;
 150
 151   unsigned args_int[] = {
 152     Alpha::R16, Alpha::R17, Alpha::R18, Alpha::R19, Alpha::R20, Alpha::R21};
 153   unsigned args_float[] = {
 154     Alpha::F16, Alpha::F17, Alpha::F18, Alpha::F19, Alpha::F20, Alpha::F21};
 155
 156   int count = 0;
 157
 158   GP = AddLiveIn(MF, Alpha::R29, getRegClassFor(MVT::i64));
 159   RA = AddLiveIn(MF, Alpha::R26, getRegClassFor(MVT::i64));
 160
 161   for (Function::arg_iterator I = F.arg_begin(), E = F.arg_end(); I != E; ++I)
 162   {
 163     SDOperand argt;
 164     if (count  < 6) {
 165       unsigned Vreg;
 166       MVT::ValueType VT = getValueType(I->getType());
 167       switch (VT) {
 168       default:
 169         std::cerr << "Unknown Type " << VT << "\n";
 170         abort();
 171       case MVT::f64:
 172       case MVT::f32:
 173         args_float[count] = AddLiveIn(MF, args_float[count], getRegClassFor(VT));
 174         argt = DAG.getCopyFromReg(DAG.getRoot(), args_float[count], VT);
 175         DAG.setRoot(argt.getValue(1));
 176         break;
 177       case MVT::i1:
 178       case MVT::i8:
 179       case MVT::i16:
 180       case MVT::i32:
 181       case MVT::i64:
 182         args_int[count] = AddLiveIn(MF, args_int[count], getRegClassFor(MVT::i64));
 183         argt = DAG.getCopyFromReg(DAG.getRoot(), args_int[count], MVT::i64);
 184         DAG.setRoot(argt.getValue(1));
 185         if (VT != MVT::i64) {
 186           unsigned AssertOp =
 187             I->getType()->isSigned() ? ISD::AssertSext : ISD::AssertZext;
 188           argt = DAG.getNode(AssertOp, MVT::i64, argt,
 189                              DAG.getValueType(VT));
 190           argt = DAG.getNode(ISD::TRUNCATE, VT, argt);
 191         }
 192         break;
 193       }
 194     } else { //more args
 195       // Create the frame index object for this incoming parameter...
 196       int FI = MFI->CreateFixedObject(8, 8 * (count - 6));
 197
 198       // Create the SelectionDAG nodes corresponding to a load
 199       //from this parameter
 200       SDOperand FIN = DAG.getFrameIndex(FI, MVT::i64);
 201       argt = DAG.getLoad(getValueType(I->getType()),
 202                          DAG.getEntryNode(), FIN, DAG.getSrcValue(NULL));
 203     }
 204     ++count;
 205     ArgValues.push_back(argt);
 206   }
 207
 208   // If the functions takes variable number of arguments, copy all regs to stack
 209   if (F.isVarArg()) {
 210     VarArgsOffset = count * 8;
 211     std::vector<SDOperand> LS;
 212     for (int i = 0; i < 6; ++i) {
 213       if (MRegisterInfo::isPhysicalRegister(args_int[i]))
 214         args_int[i] = AddLiveIn(MF, args_int[i], getRegClassFor(MVT::i64));
 215       SDOperand argt = DAG.getCopyFromReg(DAG.getRoot(), args_int[i], MVT::i64);
 216       int FI = MFI->CreateFixedObject(8, -8 * (6 - i));
 217       if (i == 0) VarArgsBase = FI;
 218       SDOperand SDFI = DAG.getFrameIndex(FI, MVT::i64);
 219       LS.push_back(DAG.getNode(ISD::STORE, MVT::Other, DAG.getRoot(), argt,
 220                                SDFI, DAG.getSrcValue(NULL)));
 221
 222       if (MRegisterInfo::isPhysicalRegister(args_float[i]))
 223         args_float[i] = AddLiveIn(MF, args_float[i], getRegClassFor(MVT::f64));
 224       argt = DAG.getCopyFromReg(DAG.getRoot(), args_float[i], MVT::f64);
 225       FI = MFI->CreateFixedObject(8, - 8 * (12 - i));
 226       SDFI = DAG.getFrameIndex(FI, MVT::i64);
 227       LS.push_back(DAG.getNode(ISD::STORE, MVT::Other, DAG.getRoot(), argt,
 228                                SDFI, DAG.getSrcValue(NULL)));
 229     }
 230
 231     //Set up a token factor with all the stack traffic
 232     DAG.setRoot(DAG.getNode(ISD::TokenFactor, MVT::Other, LS));
 233   }
 234
 235   // Finally, inform the code generator which regs we return values in.
 236   switch (getValueType(F.getReturnType())) {
 237   default: assert(0 && "Unknown type!");
 238   case MVT::isVoid: break;
 239   case MVT::i1:
 240   case MVT::i8:
 241   case MVT::i16:
 242   case MVT::i32:
 243   case MVT::i64:
 244     MF.addLiveOut(Alpha::R0);
 245     break;
 246   case MVT::f32:
 247   case MVT::f64:
 248     MF.addLiveOut(Alpha::F0);
 249     break;
 250   }
 251
 252   //return the arguments
 253   return ArgValues;
 254 }
 255
 256 std::pair<SDOperand, SDOperand>
 257 AlphaTargetLowering::LowerCallTo(SDOperand Chain,
 258                                  const Type *RetTy, bool isVarArg,
 259                                  unsigned CallingConv, bool isTailCall,
 260                                  SDOperand Callee, ArgListTy &Args,
 261                                  SelectionDAG &DAG) {
 262   int NumBytes = 0;
 263   if (Args.size() > 6)
 264     NumBytes = (Args.size() - 6) * 8;
 265
 266   Chain = DAG.getNode(ISD::CALLSEQ_START, MVT::Other, Chain,
 267                       DAG.getConstant(NumBytes, getPointerTy()));
 268   std::vector<SDOperand> args_to_use;
 269   for (unsigned i = 0, e = Args.size(); i != e; ++i)
 270   {
 271     switch (getValueType(Args[i].second)) {
 272     default: assert(0 && "Unexpected ValueType for argument!");
 273     case MVT::i1:
 274     case MVT::i8:
 275     case MVT::i16:
 276     case MVT::i32:
 277       // Promote the integer to 64 bits.  If the input type is signed use a
 278       // sign extend, otherwise use a zero extend.
 279       if (Args[i].second->isSigned())
 280         Args[i].first = DAG.getNode(ISD::SIGN_EXTEND, MVT::i64, Args[i].first);
 281       else
 282         Args[i].first = DAG.getNode(ISD::ZERO_EXTEND, MVT::i64, Args[i].first);
 283       break;
 284     case MVT::i64:
 285     case MVT::f64:
 286     case MVT::f32:
 287       break;
 288     }
 289     args_to_use.push_back(Args[i].first);
 290   }
 291
 292   std::vector<MVT::ValueType> RetVals;
 293   MVT::ValueType RetTyVT = getValueType(RetTy);
 294   MVT::ValueType ActualRetTyVT = RetTyVT;
 295   if (RetTyVT >= MVT::i1 && RetTyVT <= MVT::i32)
 296     ActualRetTyVT = MVT::i64;
 297
 298   if (RetTyVT != MVT::isVoid)
 299     RetVals.push_back(ActualRetTyVT);
 300   RetVals.push_back(MVT::Other);
 301
 302   SDOperand TheCall = SDOperand(DAG.getCall(RetVals,
 303                                             Chain, Callee, args_to_use), 0);
 304   Chain = TheCall.getValue(RetTyVT != MVT::isVoid);
 305   Chain = DAG.getNode(ISD::CALLSEQ_END, MVT::Other, Chain,
 306                       DAG.getConstant(NumBytes, getPointerTy()));
 307   SDOperand RetVal = TheCall;
 308
 309   if (RetTyVT != ActualRetTyVT) {
 310     RetVal = DAG.getNode(RetTy->isSigned() ? ISD::AssertSext : ISD::AssertZext,
 311                          MVT::i64, RetVal, DAG.getValueType(RetTyVT));
 312     RetVal = DAG.getNode(ISD::TRUNCATE, RetTyVT, RetVal);
 313   }
 314
 315   return std::make_pair(RetVal, Chain);
 316 }
 317
 318 SDOperand AlphaTargetLowering::LowerVAStart(SDOperand Chain, SDOperand VAListP,
 319                                             Value *VAListV, SelectionDAG &DAG) {
 320   // vastart stores the address of the VarArgsBase and VarArgsOffset
 321   SDOperand FR  = DAG.getFrameIndex(VarArgsBase, MVT::i64);
 322   SDOperand S1  = DAG.getNode(ISD::STORE, MVT::Other, Chain, FR, VAListP,
 323                               DAG.getSrcValue(VAListV));
 324   SDOperand SA2 = DAG.getNode(ISD::ADD, MVT::i64, VAListP,
 325                               DAG.getConstant(8, MVT::i64));
 326   return DAG.getNode(ISD::TRUNCSTORE, MVT::Other, S1,
 327                      DAG.getConstant(VarArgsOffset, MVT::i64), SA2,
 328                      DAG.getSrcValue(VAListV, 8), DAG.getValueType(MVT::i32));
 329 }
 330
 331 std::pair<SDOperand,SDOperand> AlphaTargetLowering::
 332 LowerVAArg(SDOperand Chain, SDOperand VAListP, Value *VAListV,
 333            const Type *ArgTy, SelectionDAG &DAG) {
 334   SDOperand Base = DAG.getLoad(MVT::i64, Chain, VAListP,
 335                                DAG.getSrcValue(VAListV));
 336   SDOperand Tmp = DAG.getNode(ISD::ADD, MVT::i64, VAListP,
 337                               DAG.getConstant(8, MVT::i64));
 338   SDOperand Offset = DAG.getExtLoad(ISD::SEXTLOAD, MVT::i64, Base.getValue(1),
 339                                     Tmp, DAG.getSrcValue(VAListV, 8), MVT::i32);
 340   SDOperand DataPtr = DAG.getNode(ISD::ADD, MVT::i64, Base, Offset);
 341   if (ArgTy->isFloatingPoint())
 342   {
 343     //if fp && Offset < 6*8, then subtract 6*8 from DataPtr
 344       SDOperand FPDataPtr = DAG.getNode(ISD::SUB, MVT::i64, DataPtr,
 345                                         DAG.getConstant(8*6, MVT::i64));
 346       SDOperand CC = DAG.getSetCC(MVT::i64, Offset,
 347                                   DAG.getConstant(8*6, MVT::i64), ISD::SETLT);
 348       DataPtr = DAG.getNode(ISD::SELECT, MVT::i64, CC, FPDataPtr, DataPtr);
 349   }
 350
 351   SDOperand Result;
 352   if (ArgTy == Type::IntTy)
 353     Result = DAG.getExtLoad(ISD::SEXTLOAD, MVT::i64, Offset.getValue(1),
 354                             DataPtr, DAG.getSrcValue(NULL), MVT::i32);
 355   else if (ArgTy == Type::UIntTy)
 356     Result = DAG.getExtLoad(ISD::ZEXTLOAD, MVT::i64, Offset.getValue(1),
 357                             DataPtr, DAG.getSrcValue(NULL), MVT::i32);
 358   else
 359     Result = DAG.getLoad(getValueType(ArgTy), Offset.getValue(1), DataPtr,
 360                          DAG.getSrcValue(NULL));
 361
 362   SDOperand NewOffset = DAG.getNode(ISD::ADD, MVT::i64, Offset,
 363                                     DAG.getConstant(8, MVT::i64));
 364   SDOperand Update = DAG.getNode(ISD::TRUNCSTORE, MVT::Other,
 365                                  Result.getValue(1), NewOffset,
 366                                  Tmp, DAG.getSrcValue(VAListV, 8),
 367                                  DAG.getValueType(MVT::i32));
 368   Result = DAG.getNode(ISD::TRUNCATE, getValueType(ArgTy), Result);
 369
 370   return std::make_pair(Result, Update);
 371 }
 372
 373
 374 SDOperand AlphaTargetLowering::
 375 LowerVACopy(SDOperand Chain, SDOperand SrcP, Value *SrcV, SDOperand DestP,
 376             Value *DestV, SelectionDAG &DAG) {
 377   SDOperand Val = DAG.getLoad(getPointerTy(), Chain, SrcP,
 378                               DAG.getSrcValue(SrcV));
 379   SDOperand Result = DAG.getNode(ISD::STORE, MVT::Other, Val.getValue(1),
 380                                  Val, DestP, DAG.getSrcValue(DestV));
 381   SDOperand NP = DAG.getNode(ISD::ADD, MVT::i64, SrcP,
 382                              DAG.getConstant(8, MVT::i64));
 383   Val = DAG.getExtLoad(ISD::SEXTLOAD, MVT::i64, Result, NP,
 384                        DAG.getSrcValue(SrcV, 8), MVT::i32);
 385   SDOperand NPD = DAG.getNode(ISD::ADD, MVT::i64, DestP,
 386                              DAG.getConstant(8, MVT::i64));
 387   return DAG.getNode(ISD::TRUNCSTORE, MVT::Other, Val.getValue(1),
 388                      Val, NPD, DAG.getSrcValue(DestV, 8),
 389                      DAG.getValueType(MVT::i32));
 390 }
 391
 392 void AlphaTargetLowering::restoreGP(MachineBasicBlock* BB)
 393 {
 394   BuildMI(BB, Alpha::BIS, 2, Alpha::R29).addReg(GP).addReg(GP);
 395 }
 396 void AlphaTargetLowering::restoreRA(MachineBasicBlock* BB)
 397 {
 398   BuildMI(BB, Alpha::BIS, 2, Alpha::R26).addReg(RA).addReg(RA);
 399 }
 400
 401
 402 /// LowerOperation - Provide custom lowering hooks for some operations.
 403 ///
 404 SDOperand AlphaTargetLowering::LowerOperation(SDOperand Op, SelectionDAG &DAG) {
 405   switch (Op.getOpcode()) {
 406   default: assert(0 && "Wasn't expecting to be able to lower this!");
 407   case ISD::SINT_TO_FP: {
 408     assert(MVT::i64 == Op.getOperand(0).getValueType() &&
 409            "Unhandled SINT_TO_FP type in custom expander!");
 410     SDOperand LD;
 411     bool isDouble = MVT::f64 == Op.getValueType();
 412     if (useITOF) {
 413       LD = DAG.getNode(AlphaISD::ITOFT_, MVT::f64, Op.getOperand(0));
 414     } else {
 415       int FrameIdx =
 416         DAG.getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 417       SDOperand FI = DAG.getFrameIndex(FrameIdx, MVT::i64);
 418       SDOperand ST = DAG.getNode(ISD::STORE, MVT::Other, DAG.getEntryNode(),
 419                                  Op.getOperand(0), FI, DAG.getSrcValue(0));
 420       LD = DAG.getLoad(MVT::f64, ST, FI, DAG.getSrcValue(0));
 421       }
 422     SDOperand FP = DAG.getNode(isDouble?AlphaISD::CVTQT_:AlphaISD::CVTQS_,
 423                                isDouble?MVT::f64:MVT::f32, LD);
 424     return FP;
 425   }
 426   case ISD::FP_TO_SINT: {
 427     bool isDouble = MVT::f64 == Op.getOperand(0).getValueType();
 428     SDOperand src = Op.getOperand(0);
 429
 430     if (!isDouble) //Promote
 431       src = DAG.getNode(ISD::FP_EXTEND, MVT::f64, src);
 432
 433     src = DAG.getNode(AlphaISD::CVTTQ_, MVT::f64, src);
 434
 435     if (useITOF) {
 436       return DAG.getNode(AlphaISD::FTOIT_, MVT::i64, src);
 437     } else {
 438       int FrameIdx =
 439         DAG.getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 440       SDOperand FI = DAG.getFrameIndex(FrameIdx, MVT::i64);
 441       SDOperand ST = DAG.getNode(ISD::STORE, MVT::Other, DAG.getEntryNode(),
 442                                  src, FI, DAG.getSrcValue(0));
 443       return DAG.getLoad(MVT::i64, ST, FI, DAG.getSrcValue(0));
 444       }
 445   }
 446   case ISD::ConstantPool: {
 447     Constant *C = cast<ConstantPoolSDNode>(Op)->get();
 448     SDOperand CPI = DAG.getTargetConstantPool(C, MVT::i64);
 449
 450     SDOperand Hi = DAG.getNode(AlphaISD::GPRelHi,  MVT::i64, CPI,
 451                                DAG.getNode(AlphaISD::GlobalBaseReg, MVT::i64));
 452     SDOperand Lo = DAG.getNode(AlphaISD::GPRelLo, MVT::i64, CPI, Hi);
 453     return Lo;
 454   }
 455   case ISD::GlobalAddress: {
 456     GlobalAddressSDNode *GSDN = cast<GlobalAddressSDNode>(Op);
 457     GlobalValue *GV = GSDN->getGlobal();
 458     SDOperand GA = DAG.getTargetGlobalAddress(GV, MVT::i64, GSDN->getOffset());
 459
 460     if (!GV->hasWeakLinkage() && !GV->isExternal()) {
 461       SDOperand Hi = DAG.getNode(AlphaISD::GPRelHi,  MVT::i64, GA,
 462                                  DAG.getNode(AlphaISD::GlobalBaseReg, MVT::i64));
 463       SDOperand Lo = DAG.getNode(AlphaISD::GPRelLo, MVT::i64, GA, Hi);
 464       return Lo;
 465     } else
 466       return DAG.getNode(AlphaISD::RelLit, MVT::i64, GA, DAG.getNode(AlphaISD::GlobalBaseReg, MVT::i64));
 467   }
 468   case ISD::ExternalSymbol: {
 469     return DAG.getNode(AlphaISD::RelLit, MVT::i64,
 470                        DAG.getTargetExternalSymbol(cast<ExternalSymbolSDNode>(Op)->getSymbol(), MVT::i64),
 471                        DAG.getNode(AlphaISD::GlobalBaseReg, MVT::i64));
 472   }
 473
 474   case ISD::SDIV:
 475   case ISD::UDIV:
 476   case ISD::UREM:
 477   case ISD::SREM:
 478     if (MVT::isInteger(Op.getValueType())) {
 479       const char* opstr = 0;
 480       switch(Op.getOpcode()) {
 481       case ISD::UREM: opstr = "__remqu"; break;
 482       case ISD::SREM: opstr = "__remq";  break;
 483       case ISD::UDIV: opstr = "__divqu"; break;
 484       case ISD::SDIV: opstr = "__divq";  break;
 485       }
 486       SDOperand Tmp1 = Op.getOperand(0),
 487         Tmp2 = Op.getOperand(1),
 488         Addr = DAG.getExternalSymbol(opstr, MVT::i64);
 489       return DAG.getNode(AlphaISD::DivCall, MVT::i64, Addr, Tmp1, Tmp2);
 490     }
 491     break;
 492
 493   }
 494
 495   return SDOperand();
 496 }