lib/Target/IA64/IA64ISelLowering.cpp

   1 //===-- IA64ISelLowering.cpp - IA64 DAG Lowering Implementation -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the IA64ISelLowering class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "IA64ISelLowering.h"
  15 #include "IA64MachineFunctionInfo.h"
  16 #include "IA64TargetMachine.h"
  17 #include "llvm/CodeGen/MachineFrameInfo.h"
  18 #include "llvm/CodeGen/MachineFunction.h"
  19 #include "llvm/CodeGen/MachineInstrBuilder.h"
  20 #include "llvm/CodeGen/SelectionDAG.h"
  21 #include "llvm/CodeGen/MachineRegisterInfo.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 using namespace llvm;
  25
  26 IA64TargetLowering::IA64TargetLowering(TargetMachine &TM)
  27   : TargetLowering(TM) {
  28
  29   // register class for general registers
  30   addRegisterClass(MVT::i64, IA64::GRRegisterClass);
  31
  32   // register class for FP registers
  33   addRegisterClass(MVT::f64, IA64::FPRegisterClass);
  34
  35   // register class for predicate registers
  36   addRegisterClass(MVT::i1, IA64::PRRegisterClass);
  37
  38   setLoadXAction(ISD::EXTLOAD          , MVT::i1   , Promote);
  39
  40   setLoadXAction(ISD::ZEXTLOAD         , MVT::i1   , Promote);
  41
  42   setLoadXAction(ISD::SEXTLOAD         , MVT::i1   , Promote);
  43   setLoadXAction(ISD::SEXTLOAD         , MVT::i8   , Expand);
  44   setLoadXAction(ISD::SEXTLOAD         , MVT::i16  , Expand);
  45   setLoadXAction(ISD::SEXTLOAD         , MVT::i32  , Expand);
  46
  47   setOperationAction(ISD::BRIND            , MVT::Other, Expand);
  48   setOperationAction(ISD::BR_JT            , MVT::Other, Expand);
  49   setOperationAction(ISD::BR_CC            , MVT::Other, Expand);
  50   setOperationAction(ISD::FP_ROUND_INREG   , MVT::f32  , Expand);
  51
  52   // ia64 uses SELECT not SELECT_CC
  53   setOperationAction(ISD::SELECT_CC        , MVT::Other,  Expand);
  54
  55   // We need to handle ISD::RET for void functions ourselves,
  56   // so we get a chance to restore ar.pfs before adding a
  57   // br.ret insn
  58   setOperationAction(ISD::RET, MVT::Other, Custom);
  59
  60   setShiftAmountType(MVT::i64);
  61
  62   setOperationAction(ISD::FREM             , MVT::f32  , Expand);
  63   setOperationAction(ISD::FREM             , MVT::f64  , Expand);
  64
  65   setOperationAction(ISD::UREM             , MVT::f32  , Expand);
  66   setOperationAction(ISD::UREM             , MVT::f64  , Expand);
  67
  68   setOperationAction(ISD::MEMBARRIER       , MVT::Other, Expand);
  69
  70   setOperationAction(ISD::SINT_TO_FP       , MVT::i1   , Promote);
  71   setOperationAction(ISD::UINT_TO_FP       , MVT::i1   , Promote);
  72
  73   // We don't support sin/cos/sqrt/pow
  74   setOperationAction(ISD::FSIN , MVT::f64, Expand);
  75   setOperationAction(ISD::FCOS , MVT::f64, Expand);
  76   setOperationAction(ISD::FSQRT, MVT::f64, Expand);
  77   setOperationAction(ISD::FPOW , MVT::f64, Expand);
  78   setOperationAction(ISD::FSIN , MVT::f32, Expand);
  79   setOperationAction(ISD::FCOS , MVT::f32, Expand);
  80   setOperationAction(ISD::FSQRT, MVT::f32, Expand);
  81   setOperationAction(ISD::FPOW , MVT::f32, Expand);
  82
  83   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1   , Expand);
  84
  85   // FIXME: IA64 supports fcopysign natively!
  86   setOperationAction(ISD::FCOPYSIGN, MVT::f64, Expand);
  87   setOperationAction(ISD::FCOPYSIGN, MVT::f32, Expand);
  88
  89   // We don't have line number support yet.
  90   setOperationAction(ISD::LOCATION, MVT::Other, Expand);
  91   setOperationAction(ISD::DEBUG_LOC, MVT::Other, Expand);
  92   setOperationAction(ISD::LABEL, MVT::Other, Expand);
  93
  94   //IA64 has these, but they are not implemented
  95   setOperationAction(ISD::CTTZ , MVT::i64  , Expand);
  96   setOperationAction(ISD::CTLZ , MVT::i64  , Expand);
  97   setOperationAction(ISD::ROTL , MVT::i64  , Expand);
  98   setOperationAction(ISD::ROTR , MVT::i64  , Expand);
  99   setOperationAction(ISD::BSWAP, MVT::i64  , Expand);  // mux @rev
 100
 101   // VASTART needs to be custom lowered to use the VarArgsFrameIndex
 102   setOperationAction(ISD::VAARG             , MVT::Other, Custom);
 103   setOperationAction(ISD::VASTART           , MVT::Other, Custom);
 104
 105   // Use the default implementation.
 106   setOperationAction(ISD::VACOPY            , MVT::Other, Expand);
 107   setOperationAction(ISD::VAEND             , MVT::Other, Expand);
 108   setOperationAction(ISD::STACKSAVE, MVT::Other, Expand);
 109   setOperationAction(ISD::STACKRESTORE, MVT::Other, Expand);
 110   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i64, Expand);
 111
 112   // Thread Local Storage
 113   setOperationAction(ISD::GlobalTLSAddress, MVT::i64, Custom);
 114
 115   setStackPointerRegisterToSaveRestore(IA64::r12);
 116
 117   setJumpBufSize(704); // on ia64-linux, jmp_bufs are 704 bytes..
 118   setJumpBufAlignment(16); // ...and must be 16-byte aligned
 119
 120   computeRegisterProperties();
 121
 122   addLegalFPImmediate(APFloat(+0.0));
 123   addLegalFPImmediate(APFloat(-0.0));
 124   addLegalFPImmediate(APFloat(+1.0));
 125   addLegalFPImmediate(APFloat(-1.0));
 126 }
 127
 128 const char *IA64TargetLowering::getTargetNodeName(unsigned Opcode) const {
 129   switch (Opcode) {
 130   default: return 0;
 131   case IA64ISD::GETFD:  return "IA64ISD::GETFD";
 132   case IA64ISD::BRCALL: return "IA64ISD::BRCALL";
 133   case IA64ISD::RET_FLAG: return "IA64ISD::RET_FLAG";
 134   }
 135 }
 136
 137 MVT::ValueType
 138 IA64TargetLowering::getSetCCResultType(const SDOperand &) const {
 139   return MVT::i1;
 140 }
 141
 142 std::vector<SDOperand>
 143 IA64TargetLowering::LowerArguments(Function &F, SelectionDAG &DAG) {
 144   std::vector<SDOperand> ArgValues;
 145   //
 146   // add beautiful description of IA64 stack frame format
 147   // here (from intel 24535803.pdf most likely)
 148   //
 149   MachineFunction &MF = DAG.getMachineFunction();
 150   MachineFrameInfo *MFI = MF.getFrameInfo();
 151   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
 152
 153   GP = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i64));
 154   SP = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i64));
 155   RP = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i64));
 156
 157   MachineBasicBlock& BB = MF.front();
 158
 159   unsigned args_int[] = {IA64::r32, IA64::r33, IA64::r34, IA64::r35,
 160                          IA64::r36, IA64::r37, IA64::r38, IA64::r39};
 161
 162   unsigned args_FP[] = {IA64::F8, IA64::F9, IA64::F10, IA64::F11,
 163                         IA64::F12,IA64::F13,IA64::F14, IA64::F15};
 164
 165   unsigned argVreg[8];
 166   unsigned argPreg[8];
 167   unsigned argOpc[8];
 168
 169   unsigned used_FPArgs = 0; // how many FP args have been used so far?
 170
 171   unsigned ArgOffset = 0;
 172   int count = 0;
 173
 174   for (Function::arg_iterator I = F.arg_begin(), E = F.arg_end(); I != E; ++I)
 175     {
 176       SDOperand newroot, argt;
 177       if(count < 8) { // need to fix this logic? maybe.
 178
 179         switch (getValueType(I->getType())) {
 180           default:
 181             assert(0 && "ERROR in LowerArgs: can't lower this type of arg.\n");
 182           case MVT::f32:
 183             // fixme? (well, will need to for weird FP structy stuff,
 184             // see intel ABI docs)
 185           case MVT::f64:
 186 //XXX            BuildMI(&BB, IA64::IDEF, 0, args_FP[used_FPArgs]);
 187             MF.getRegInfo().addLiveIn(args_FP[used_FPArgs]);
 188             // mark this reg as liveIn
 189             // floating point args go into f8..f15 as-needed, the increment
 190             argVreg[count] =                              // is below..:
 191             MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::f64));
 192             // FP args go into f8..f15 as needed: (hence the ++)
 193             argPreg[count] = args_FP[used_FPArgs++];
 194             argOpc[count] = IA64::FMOV;
 195             argt = newroot = DAG.getCopyFromReg(DAG.getRoot(), argVreg[count],
 196                                                 MVT::f64);
 197             if (I->getType() == Type::FloatTy)
 198               argt = DAG.getNode(ISD::FP_ROUND, MVT::f32, argt,
 199                                  DAG.getIntPtrConstant(0));
 200             break;
 201           case MVT::i1: // NOTE: as far as C abi stuff goes,
 202                         // bools are just boring old ints
 203           case MVT::i8:
 204           case MVT::i16:
 205           case MVT::i32:
 206           case MVT::i64:
 207 //XXX            BuildMI(&BB, IA64::IDEF, 0, args_int[count]);
 208             MF.getRegInfo().addLiveIn(args_int[count]);
 209             // mark this register as liveIn
 210             argVreg[count] =
 211             MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i64));
 212             argPreg[count] = args_int[count];
 213             argOpc[count] = IA64::MOV;
 214             argt = newroot =
 215               DAG.getCopyFromReg(DAG.getRoot(), argVreg[count], MVT::i64);
 216             if ( getValueType(I->getType()) != MVT::i64)
 217               argt = DAG.getNode(ISD::TRUNCATE, getValueType(I->getType()),
 218                   newroot);
 219             break;
 220         }
 221       } else { // more than 8 args go into the frame
 222         // Create the frame index object for this incoming parameter...
 223         ArgOffset = 16 + 8 * (count - 8);
 224         int FI = MFI->CreateFixedObject(8, ArgOffset);
 225
 226         // Create the SelectionDAG nodes corresponding to a load
 227         //from this parameter
 228         SDOperand FIN = DAG.getFrameIndex(FI, MVT::i64);
 229         argt = newroot = DAG.getLoad(getValueType(I->getType()),
 230                                      DAG.getEntryNode(), FIN, NULL, 0);
 231       }
 232       ++count;
 233       DAG.setRoot(newroot.getValue(1));
 234       ArgValues.push_back(argt);
 235     }
 236
 237
 238   // Create a vreg to hold the output of (what will become)
 239   // the "alloc" instruction
 240   VirtGPR = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i64));
 241   BuildMI(&BB, TII->get(IA64::PSEUDO_ALLOC), VirtGPR);
 242   // we create a PSEUDO_ALLOC (pseudo)instruction for now
 243 /*
 244   BuildMI(&BB, IA64::IDEF, 0, IA64::r1);
 245
 246   // hmm:
 247   BuildMI(&BB, IA64::IDEF, 0, IA64::r12);
 248   BuildMI(&BB, IA64::IDEF, 0, IA64::rp);
 249   // ..hmm.
 250
 251   BuildMI(&BB, IA64::MOV, 1, GP).addReg(IA64::r1);
 252
 253   // hmm:
 254   BuildMI(&BB, IA64::MOV, 1, SP).addReg(IA64::r12);
 255   BuildMI(&BB, IA64::MOV, 1, RP).addReg(IA64::rp);
 256   // ..hmm.
 257 */
 258
 259   unsigned tempOffset=0;
 260
 261   // if this is a varargs function, we simply lower llvm.va_start by
 262   // pointing to the first entry
 263   if(F.isVarArg()) {
 264     tempOffset=0;
 265     VarArgsFrameIndex = MFI->CreateFixedObject(8, tempOffset);
 266   }
 267
 268   // here we actually do the moving of args, and store them to the stack
 269   // too if this is a varargs function:
 270   for (int i = 0; i < count && i < 8; ++i) {
 271     BuildMI(&BB, TII->get(argOpc[i]), argVreg[i]).addReg(argPreg[i]);
 272     if(F.isVarArg()) {
 273       // if this is a varargs function, we copy the input registers to the stack
 274       int FI = MFI->CreateFixedObject(8, tempOffset);
 275       tempOffset+=8;   //XXX: is it safe to use r22 like this?
 276       BuildMI(&BB, TII->get(IA64::MOV), IA64::r22).addFrameIndex(FI);
 277       // FIXME: we should use st8.spill here, one day
 278       BuildMI(&BB, TII->get(IA64::ST8), IA64::r22).addReg(argPreg[i]);
 279     }
 280   }
 281
 282   // Finally, inform the code generator which regs we return values in.
 283   // (see the ISD::RET: case in the instruction selector)
 284   switch (getValueType(F.getReturnType())) {
 285   default: assert(0 && "i have no idea where to return this type!");
 286   case MVT::isVoid: break;
 287   case MVT::i1:
 288   case MVT::i8:
 289   case MVT::i16:
 290   case MVT::i32:
 291   case MVT::i64:
 292     MF.getRegInfo().addLiveOut(IA64::r8);
 293     break;
 294   case MVT::f32:
 295   case MVT::f64:
 296     MF.getRegInfo().addLiveOut(IA64::F8);
 297     break;
 298   }
 299
 300   return ArgValues;
 301 }
 302
 303 std::pair<SDOperand, SDOperand>
 304 IA64TargetLowering::LowerCallTo(SDOperand Chain, const Type *RetTy,
 305                                 bool RetSExt, bool RetZExt,
 306                                 bool isVarArg, unsigned CallingConv,
 307                                 bool isTailCall, SDOperand Callee,
 308                                 ArgListTy &Args, SelectionDAG &DAG) {
 309
 310   MachineFunction &MF = DAG.getMachineFunction();
 311
 312   unsigned NumBytes = 16;
 313   unsigned outRegsUsed = 0;
 314
 315   if (Args.size() > 8) {
 316     NumBytes += (Args.size() - 8) * 8;
 317     outRegsUsed = 8;
 318   } else {
 319     outRegsUsed = Args.size();
 320   }
 321
 322   // FIXME? this WILL fail if we ever try to pass around an arg that
 323   // consumes more than a single output slot (a 'real' double, int128
 324   // some sort of aggregate etc.), as we'll underestimate how many 'outX'
 325   // registers we use. Hopefully, the assembler will notice.
 326   MF.getInfo<IA64FunctionInfo>()->outRegsUsed=
 327     std::max(outRegsUsed, MF.getInfo<IA64FunctionInfo>()->outRegsUsed);
 328
 329   // keep stack frame 16-byte aligned
 330   // assert(NumBytes==((NumBytes+15) & ~15) &&
 331   //        "stack frame not 16-byte aligned!");
 332   NumBytes = (NumBytes+15) & ~15;
 333
 334   Chain = DAG.getCALLSEQ_START(Chain,DAG.getConstant(NumBytes, getPointerTy()));
 335
 336   SDOperand StackPtr;
 337   std::vector<SDOperand> Stores;
 338   std::vector<SDOperand> Converts;
 339   std::vector<SDOperand> RegValuesToPass;
 340   unsigned ArgOffset = 16;
 341
 342   for (unsigned i = 0, e = Args.size(); i != e; ++i)
 343     {
 344       SDOperand Val = Args[i].Node;
 345       MVT::ValueType ObjectVT = Val.getValueType();
 346       SDOperand ValToStore(0, 0), ValToConvert(0, 0);
 347       unsigned ObjSize=8;
 348       switch (ObjectVT) {
 349       default: assert(0 && "unexpected argument type!");
 350       case MVT::i1:
 351       case MVT::i8:
 352       case MVT::i16:
 353       case MVT::i32: {
 354         //promote to 64-bits, sign/zero extending based on type
 355         //of the argument
 356         ISD::NodeType ExtendKind = ISD::ANY_EXTEND;
 357         if (Args[i].isSExt)
 358           ExtendKind = ISD::SIGN_EXTEND;
 359         else if (Args[i].isZExt)
 360           ExtendKind = ISD::ZERO_EXTEND;
 361         Val = DAG.getNode(ExtendKind, MVT::i64, Val);
 362         // XXX: fall through
 363       }
 364       case MVT::i64:
 365         //ObjSize = 8;
 366         if(RegValuesToPass.size() >= 8) {
 367           ValToStore = Val;
 368         } else {
 369           RegValuesToPass.push_back(Val);
 370         }
 371         break;
 372       case MVT::f32:
 373         //promote to 64-bits
 374         Val = DAG.getNode(ISD::FP_EXTEND, MVT::f64, Val);
 375         // XXX: fall through
 376       case MVT::f64:
 377         if(RegValuesToPass.size() >= 8) {
 378           ValToStore = Val;
 379         } else {
 380           RegValuesToPass.push_back(Val);
 381           if(1 /* TODO: if(calling external or varadic function)*/ ) {
 382             ValToConvert = Val; // additionally pass this FP value as an int
 383           }
 384         }
 385         break;
 386       }
 387
 388       if(ValToStore.Val) {
 389         if(!StackPtr.Val) {
 390           StackPtr = DAG.getRegister(IA64::r12, MVT::i64);
 391         }
 392         SDOperand PtrOff = DAG.getConstant(ArgOffset, getPointerTy());
 393         PtrOff = DAG.getNode(ISD::ADD, MVT::i64, StackPtr, PtrOff);
 394         Stores.push_back(DAG.getStore(Chain, ValToStore, PtrOff, NULL, 0));
 395         ArgOffset += ObjSize;
 396       }
 397
 398       if(ValToConvert.Val) {
 399         Converts.push_back(DAG.getNode(IA64ISD::GETFD, MVT::i64, ValToConvert));
 400       }
 401     }
 402
 403   // Emit all stores, make sure they occur before any copies into physregs.
 404   if (!Stores.empty())
 405     Chain = DAG.getNode(ISD::TokenFactor, MVT::Other, &Stores[0],Stores.size());
 406
 407   static const unsigned IntArgRegs[] = {
 408     IA64::out0, IA64::out1, IA64::out2, IA64::out3,
 409     IA64::out4, IA64::out5, IA64::out6, IA64::out7
 410   };
 411
 412   static const unsigned FPArgRegs[] = {
 413     IA64::F8,  IA64::F9,  IA64::F10, IA64::F11,
 414     IA64::F12, IA64::F13, IA64::F14, IA64::F15
 415   };
 416
 417   SDOperand InFlag;
 418
 419   // save the current GP, SP and RP : FIXME: do we need to do all 3 always?
 420   SDOperand GPBeforeCall = DAG.getCopyFromReg(Chain, IA64::r1, MVT::i64, InFlag);
 421   Chain = GPBeforeCall.getValue(1);
 422   InFlag = Chain.getValue(2);
 423   SDOperand SPBeforeCall = DAG.getCopyFromReg(Chain, IA64::r12, MVT::i64, InFlag);
 424   Chain = SPBeforeCall.getValue(1);
 425   InFlag = Chain.getValue(2);
 426   SDOperand RPBeforeCall = DAG.getCopyFromReg(Chain, IA64::rp, MVT::i64, InFlag);
 427   Chain = RPBeforeCall.getValue(1);
 428   InFlag = Chain.getValue(2);
 429
 430   // Build a sequence of copy-to-reg nodes chained together with token chain
 431   // and flag operands which copy the outgoing integer args into regs out[0-7]
 432   // mapped 1:1 and the FP args into regs F8-F15 "lazily"
 433   // TODO: for performance, we should only copy FP args into int regs when we
 434   // know this is required (i.e. for varardic or external (unknown) functions)
 435
 436   // first to the FP->(integer representation) conversions, these are
 437   // flagged for now, but shouldn't have to be (TODO)
 438   unsigned seenConverts = 0;
 439   for (unsigned i = 0, e = RegValuesToPass.size(); i != e; ++i) {
 440     if(MVT::isFloatingPoint(RegValuesToPass[i].getValueType())) {
 441       Chain = DAG.getCopyToReg(Chain, IntArgRegs[i], Converts[seenConverts++],
 442                                InFlag);
 443       InFlag = Chain.getValue(1);
 444     }
 445   }
 446
 447   // next copy args into the usual places, these are flagged
 448   unsigned usedFPArgs = 0;
 449   for (unsigned i = 0, e = RegValuesToPass.size(); i != e; ++i) {
 450     Chain = DAG.getCopyToReg(Chain,
 451       MVT::isInteger(RegValuesToPass[i].getValueType()) ?
 452         IntArgRegs[i] : FPArgRegs[usedFPArgs++], RegValuesToPass[i], InFlag);
 453     InFlag = Chain.getValue(1);
 454   }
 455
 456   // If the callee is a GlobalAddress node (quite common, every direct call is)
 457   // turn it into a TargetGlobalAddress node so that legalize doesn't hack it.
 458 /*
 459   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee)) {
 460     Callee = DAG.getTargetGlobalAddress(G->getGlobal(), MVT::i64);
 461   }
 462 */
 463
 464   std::vector<MVT::ValueType> NodeTys;
 465   std::vector<SDOperand> CallOperands;
 466   NodeTys.push_back(MVT::Other);   // Returns a chain
 467   NodeTys.push_back(MVT::Flag);    // Returns a flag for retval copy to use.
 468   CallOperands.push_back(Chain);
 469   CallOperands.push_back(Callee);
 470
 471   // emit the call itself
 472   if (InFlag.Val)
 473     CallOperands.push_back(InFlag);
 474   else
 475     assert(0 && "this should never happen!\n");
 476
 477   // to make way for a hack:
 478   Chain = DAG.getNode(IA64ISD::BRCALL, NodeTys,
 479                       &CallOperands[0], CallOperands.size());
 480   InFlag = Chain.getValue(1);
 481
 482   // restore the GP, SP and RP after the call
 483   Chain = DAG.getCopyToReg(Chain, IA64::r1, GPBeforeCall, InFlag);
 484   InFlag = Chain.getValue(1);
 485   Chain = DAG.getCopyToReg(Chain, IA64::r12, SPBeforeCall, InFlag);
 486   InFlag = Chain.getValue(1);
 487   Chain = DAG.getCopyToReg(Chain, IA64::rp, RPBeforeCall, InFlag);
 488   InFlag = Chain.getValue(1);
 489
 490   std::vector<MVT::ValueType> RetVals;
 491   RetVals.push_back(MVT::Other);
 492   RetVals.push_back(MVT::Flag);
 493
 494   MVT::ValueType RetTyVT = getValueType(RetTy);
 495   SDOperand RetVal;
 496   if (RetTyVT != MVT::isVoid) {
 497     switch (RetTyVT) {
 498     default: assert(0 && "Unknown value type to return!");
 499     case MVT::i1: { // bools are just like other integers (returned in r8)
 500       // we *could* fall through to the truncate below, but this saves a
 501       // few redundant predicate ops
 502       SDOperand boolInR8 = DAG.getCopyFromReg(Chain, IA64::r8, MVT::i64,InFlag);
 503       InFlag = boolInR8.getValue(2);
 504       Chain = boolInR8.getValue(1);
 505       SDOperand zeroReg = DAG.getCopyFromReg(Chain, IA64::r0, MVT::i64, InFlag);
 506       InFlag = zeroReg.getValue(2);
 507       Chain = zeroReg.getValue(1);
 508
 509       RetVal = DAG.getSetCC(MVT::i1, boolInR8, zeroReg, ISD::SETNE);
 510       break;
 511     }
 512     case MVT::i8:
 513     case MVT::i16:
 514     case MVT::i32:
 515       RetVal = DAG.getCopyFromReg(Chain, IA64::r8, MVT::i64, InFlag);
 516       Chain = RetVal.getValue(1);
 517
 518       // keep track of whether it is sign or zero extended (todo: bools?)
 519 /* XXX
 520       RetVal = DAG.getNode(RetTy->isSigned() ? ISD::AssertSext :ISD::AssertZext,
 521                            MVT::i64, RetVal, DAG.getValueType(RetTyVT));
 522 */
 523       RetVal = DAG.getNode(ISD::TRUNCATE, RetTyVT, RetVal);
 524       break;
 525     case MVT::i64:
 526       RetVal = DAG.getCopyFromReg(Chain, IA64::r8, MVT::i64, InFlag);
 527       Chain = RetVal.getValue(1);
 528       InFlag = RetVal.getValue(2); // XXX dead
 529       break;
 530     case MVT::f32:
 531       RetVal = DAG.getCopyFromReg(Chain, IA64::F8, MVT::f64, InFlag);
 532       Chain = RetVal.getValue(1);
 533       RetVal = DAG.getNode(ISD::TRUNCATE, MVT::f32, RetVal);
 534       break;
 535     case MVT::f64:
 536       RetVal = DAG.getCopyFromReg(Chain, IA64::F8, MVT::f64, InFlag);
 537       Chain = RetVal.getValue(1);
 538       InFlag = RetVal.getValue(2); // XXX dead
 539       break;
 540     }
 541   }
 542
 543   Chain = DAG.getCALLSEQ_END(Chain,
 544                              DAG.getConstant(NumBytes, getPointerTy()),
 545                              DAG.getConstant(0, getPointerTy()),
 546                              SDOperand());
 547   return std::make_pair(RetVal, Chain);
 548 }
 549
 550 SDOperand IA64TargetLowering::
 551 LowerOperation(SDOperand Op, SelectionDAG &DAG) {
 552   switch (Op.getOpcode()) {
 553   default: assert(0 && "Should not custom lower this!");
 554   case ISD::GlobalTLSAddress:
 555     assert(0 && "TLS not implemented for IA64.");
 556   case ISD::RET: {
 557     SDOperand AR_PFSVal, Copy;
 558
 559     switch(Op.getNumOperands()) {
 560      default:
 561       assert(0 && "Do not know how to return this many arguments!");
 562       abort();
 563     case 1:
 564       AR_PFSVal = DAG.getCopyFromReg(Op.getOperand(0), VirtGPR, MVT::i64);
 565       AR_PFSVal = DAG.getCopyToReg(AR_PFSVal.getValue(1), IA64::AR_PFS,
 566                                    AR_PFSVal);
 567       return DAG.getNode(IA64ISD::RET_FLAG, MVT::Other, AR_PFSVal);
 568     case 3: {
 569       // Copy the result into the output register & restore ar.pfs
 570       MVT::ValueType ArgVT = Op.getOperand(1).getValueType();
 571       unsigned ArgReg = MVT::isInteger(ArgVT) ? IA64::r8 : IA64::F8;
 572
 573       AR_PFSVal = DAG.getCopyFromReg(Op.getOperand(0), VirtGPR, MVT::i64);
 574       Copy = DAG.getCopyToReg(AR_PFSVal.getValue(1), ArgReg, Op.getOperand(1),
 575                               SDOperand());
 576       AR_PFSVal = DAG.getCopyToReg(Copy.getValue(0), IA64::AR_PFS, AR_PFSVal,
 577                                    Copy.getValue(1));
 578       return DAG.getNode(IA64ISD::RET_FLAG, MVT::Other,
 579                          AR_PFSVal, AR_PFSVal.getValue(1));
 580     }
 581     }
 582     return SDOperand();
 583   }
 584   case ISD::VAARG: {
 585     MVT::ValueType VT = getPointerTy();
 586     const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
 587     SDOperand VAList = DAG.getLoad(VT, Op.getOperand(0), Op.getOperand(1),
 588                                    SV, 0);
 589     // Increment the pointer, VAList, to the next vaarg
 590     SDOperand VAIncr = DAG.getNode(ISD::ADD, VT, VAList,
 591                                    DAG.getConstant(MVT::getSizeInBits(VT)/8,
 592                                                    VT));
 593     // Store the incremented VAList to the legalized pointer
 594     VAIncr = DAG.getStore(VAList.getValue(1), VAIncr,
 595                           Op.getOperand(1), SV, 0);
 596     // Load the actual argument out of the pointer VAList
 597     return DAG.getLoad(Op.getValueType(), VAIncr, VAList, NULL, 0);
 598   }
 599   case ISD::VASTART: {
 600     // vastart just stores the address of the VarArgsFrameIndex slot into the
 601     // memory location argument.
 602     SDOperand FR = DAG.getFrameIndex(VarArgsFrameIndex, MVT::i64);
 603     const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
 604     return DAG.getStore(Op.getOperand(0), FR, Op.getOperand(1), SV, 0);
 605   }
 606   // Frame & Return address.  Currently unimplemented
 607   case ISD::RETURNADDR:         break;
 608   case ISD::FRAMEADDR:          break;
 609   }
 610   return SDOperand();
 611 }