lib/Target/IA64/IA64InstrFormats.td

   1 //===- IA64InstrFormats.td - IA64 Instruction Formats --*- tablegen -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Duraid Madina and is distributed under the
   6 // University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 //  - Warning: the stuff in here isn't really being used, so is mostly
  11 //             junk. It'll get fixed as the JIT gets built.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 //===----------------------------------------------------------------------===//
  16 // Instruction format superclass
  17 //===----------------------------------------------------------------------===//
  18
  19 class InstIA64<bits<4> op, dag OL, string asmstr> : Instruction {
  20   // IA64 instruction baseline
  21   field bits<41> Inst;
  22   let Namespace = "IA64";
  23   let OperandList = OL;
  24   let AsmString = asmstr;
  25
  26   let Inst{40-37} = op;
  27 }
  28
  29 //"Each Itanium instruction is categorized into one of six types."
  30 //We should have:
  31 // A, I, M, F, B, L+X
  32
  33 class AForm<bits<4> opcode, bits<6> qpReg, dag OL, string asmstr> :
  34   InstIA64<opcode, OL, asmstr> {
  35
  36   let Inst{5-0} = qpReg;
  37 }
  38
  39 class AForm_DAG<bits<4> opcode, bits<6> qpReg, dag OL, string asmstr,
  40       list<dag> pattern> :
  41   InstIA64<opcode, OL, asmstr> {
  42
  43   let Pattern = pattern;
  44   let Inst{5-0} = qpReg;
  45 }
  46
  47 let isBranch = 1, isTerminator = 1 in
  48 class BForm<bits<4> opcode, bits<6> x6, bits<3> btype, dag OL, string asmstr> :
  49   InstIA64<opcode, OL, asmstr> {
  50
  51   let Inst{32-27} = x6;
  52   let Inst{8-6} = btype;
  53 }
  54
  55 class MForm<bits<4> opcode, bits<6> x6, dag OL, string asmstr> :
  56   InstIA64<opcode, OL, asmstr> {
  57     bits<7> Ra;
  58     bits<7> Rb;
  59     bits<16> disp;
  60
  61     let Inst{35-30} = x6;
  62 //  let Inst{20-16} = Rb;
  63     let Inst{15-0} = disp;
  64 }
  65
  66 class RawForm<bits<4> opcode, bits<26> rest, dag OL, string asmstr> :
  67   InstIA64<opcode, OL, asmstr> {
  68     let Inst{25-0} = rest;
  69 }
  70
  71 // Pseudo instructions.
  72 class PseudoInstIA64<dag OL, string nm> : InstIA64<0, OL, nm>  {
  73 }
  74
  75 class PseudoInstIA64_DAG<dag OL, string nm, list<dag> pattern>
  76   : InstIA64<0, OL, nm> {
  77   let Pattern = pattern;
  78 }
  79