lib/Target/IA64/IA64InstrInfo.cpp

   1 //===- IA64InstrInfo.cpp - IA64 Instruction Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the IA64 implementation of the TargetInstrInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "IA64InstrInfo.h"
  15 #include "IA64.h"
  16 #include "IA64InstrBuilder.h"
  17 #include "llvm/CodeGen/MachineInstrBuilder.h"
  18 #include "llvm/ADT/SmallVector.h"
  19 #include "IA64GenInstrInfo.inc"
  20 using namespace llvm;
  21
  22 IA64InstrInfo::IA64InstrInfo()
  23   : TargetInstrInfoImpl(IA64Insts, sizeof(IA64Insts)/sizeof(IA64Insts[0])),
  24     RI(*this) {
  25 }
  26
  27
  28 bool IA64InstrInfo::isMoveInstr(const MachineInstr& MI,
  29                                 unsigned& sourceReg,
  30                                 unsigned& destReg,
  31                                 unsigned& SrcSR, unsigned& DstSR) const {
  32   SrcSR = DstSR = 0;  // No sub-registers.
  33
  34   unsigned oc = MI.getOpcode();
  35   if (oc == IA64::MOV || oc == IA64::FMOV) {
  36   // TODO: this doesn't detect predicate moves
  37      assert(MI.getNumOperands() >= 2 &&
  38              /* MI.getOperand(0).isReg() &&
  39              MI.getOperand(1).isReg() && */
  40              "invalid register-register move instruction");
  41      if (MI.getOperand(0).isReg() &&
  42          MI.getOperand(1).isReg()) {
  43        // if both operands of the MOV/FMOV are registers, then
  44        // yes, this is a move instruction
  45        sourceReg = MI.getOperand(1).getReg();
  46        destReg = MI.getOperand(0).getReg();
  47        return true;
  48      }
  49   }
  50   return false; // we don't consider e.g. %regN = MOV <FrameIndex #x> a
  51                 // move instruction
  52 }
  53
  54 unsigned
  55 IA64InstrInfo::InsertBranch(MachineBasicBlock &MBB,MachineBasicBlock *TBB,
  56                             MachineBasicBlock *FBB,
  57                             const SmallVectorImpl<MachineOperand> &Cond)const {
  58   // Can only insert uncond branches so far.
  59   assert(Cond.empty() && !FBB && TBB && "Can only handle uncond branches!");
  60   BuildMI(&MBB, get(IA64::BRL_NOTCALL)).addMBB(TBB);
  61   return 1;
  62 }
  63
  64 bool IA64InstrInfo::copyRegToReg(MachineBasicBlock &MBB,
  65                                    MachineBasicBlock::iterator MI,
  66                                    unsigned DestReg, unsigned SrcReg,
  67                                    const TargetRegisterClass *DestRC,
  68                                    const TargetRegisterClass *SrcRC) const {
  69   if (DestRC != SrcRC) {
  70     // Not yet supported!
  71     return false;
  72   }
  73
  74   if(DestRC == IA64::PRRegisterClass ) // if a bool, we use pseudocode
  75     // (SrcReg) DestReg = cmp.eq.unc(r0, r0)
  76     BuildMI(MBB, MI, get(IA64::PCMPEQUNC), DestReg)
  77       .addReg(IA64::r0).addReg(IA64::r0).addReg(SrcReg);
  78   else // otherwise, MOV works (for both gen. regs and FP regs)
  79     BuildMI(MBB, MI, get(IA64::MOV), DestReg).addReg(SrcReg);
  80
  81   return true;
  82 }
  83
  84 void IA64InstrInfo::storeRegToStackSlot(MachineBasicBlock &MBB,
  85                                            MachineBasicBlock::iterator MI,
  86                                            unsigned SrcReg, bool isKill,
  87                                            int FrameIdx,
  88                                            const TargetRegisterClass *RC) const{
  89
  90   if (RC == IA64::FPRegisterClass) {
  91     BuildMI(MBB, MI, get(IA64::STF_SPILL)).addFrameIndex(FrameIdx)
  92       .addReg(SrcReg, false, false, isKill);
  93   } else if (RC == IA64::GRRegisterClass) {
  94     BuildMI(MBB, MI, get(IA64::ST8)).addFrameIndex(FrameIdx)
  95       .addReg(SrcReg, false, false, isKill);
  96   } else if (RC == IA64::PRRegisterClass) {
  97     /* we use IA64::r2 as a temporary register for doing this hackery. */
  98     // first we load 0:
  99     BuildMI(MBB, MI, get(IA64::MOV), IA64::r2).addReg(IA64::r0);
 100     // then conditionally add 1:
 101     BuildMI(MBB, MI, get(IA64::CADDIMM22), IA64::r2).addReg(IA64::r2)
 102       .addImm(1).addReg(SrcReg, false, false, isKill);
 103     // and then store it to the stack
 104     BuildMI(MBB, MI, get(IA64::ST8)).addFrameIndex(FrameIdx).addReg(IA64::r2);
 105   } else assert(0 &&
 106       "sorry, I don't know how to store this sort of reg in the stack\n");
 107 }
 108
 109 void IA64InstrInfo::storeRegToAddr(MachineFunction &MF, unsigned SrcReg,
 110                                       bool isKill,
 111                                       SmallVectorImpl<MachineOperand> &Addr,
 112                                       const TargetRegisterClass *RC,
 113                                  SmallVectorImpl<MachineInstr*> &NewMIs) const {
 114   unsigned Opc = 0;
 115   if (RC == IA64::FPRegisterClass) {
 116     Opc = IA64::STF8;
 117   } else if (RC == IA64::GRRegisterClass) {
 118     Opc = IA64::ST8;
 119   } else if (RC == IA64::PRRegisterClass) {
 120     Opc = IA64::ST1;
 121   } else {
 122     assert(0 &&
 123       "sorry, I don't know how to store this sort of reg\n");
 124   }
 125
 126   MachineInstrBuilder MIB = BuildMI(MF, get(Opc));
 127   for (unsigned i = 0, e = Addr.size(); i != e; ++i) {
 128     MachineOperand &MO = Addr[i];
 129     if (MO.isReg())
 130       MIB.addReg(MO.getReg());
 131     else if (MO.isImm())
 132       MIB.addImm(MO.getImm());
 133     else
 134       MIB.addFrameIndex(MO.getIndex());
 135   }
 136   MIB.addReg(SrcReg, false, false, isKill);
 137   NewMIs.push_back(MIB);
 138   return;
 139
 140 }
 141
 142 void IA64InstrInfo::loadRegFromStackSlot(MachineBasicBlock &MBB,
 143                                             MachineBasicBlock::iterator MI,
 144                                             unsigned DestReg, int FrameIdx,
 145                                             const TargetRegisterClass *RC)const{
 146
 147   if (RC == IA64::FPRegisterClass) {
 148     BuildMI(MBB, MI, get(IA64::LDF_FILL), DestReg).addFrameIndex(FrameIdx);
 149   } else if (RC == IA64::GRRegisterClass) {
 150     BuildMI(MBB, MI, get(IA64::LD8), DestReg).addFrameIndex(FrameIdx);
 151  } else if (RC == IA64::PRRegisterClass) {
 152    // first we load a byte from the stack into r2, our 'predicate hackery'
 153    // scratch reg
 154    BuildMI(MBB, MI, get(IA64::LD8), IA64::r2).addFrameIndex(FrameIdx);
 155    // then we compare it to zero. If it _is_ zero, compare-not-equal to
 156    // r0 gives us 0, which is what we want, so that's nice.
 157    BuildMI(MBB, MI, get(IA64::CMPNE), DestReg).addReg(IA64::r2).addReg(IA64::r0);
 158  } else assert(0 &&
 159      "sorry, I don't know how to load this sort of reg from the stack\n");
 160 }
 161
 162 void IA64InstrInfo::loadRegFromAddr(MachineFunction &MF, unsigned DestReg,
 163                                        SmallVectorImpl<MachineOperand> &Addr,
 164                                        const TargetRegisterClass *RC,
 165                                  SmallVectorImpl<MachineInstr*> &NewMIs) const {
 166   unsigned Opc = 0;
 167   if (RC == IA64::FPRegisterClass) {
 168     Opc = IA64::LDF8;
 169   } else if (RC == IA64::GRRegisterClass) {
 170     Opc = IA64::LD8;
 171   } else if (RC == IA64::PRRegisterClass) {
 172     Opc = IA64::LD1;
 173   } else {
 174     assert(0 &&
 175       "sorry, I don't know how to store this sort of reg\n");
 176   }
 177
 178   MachineInstrBuilder MIB = BuildMI(MF, get(Opc), DestReg);
 179   for (unsigned i = 0, e = Addr.size(); i != e; ++i) {
 180     MachineOperand &MO = Addr[i];
 181     if (MO.isReg())
 182       MIB.addReg(MO.getReg());
 183     else if (MO.isImm())
 184       MIB.addImm(MO.getImm());
 185     else
 186       MIB.addFrameIndex(MO.getIndex());
 187   }
 188   NewMIs.push_back(MIB);
 189   return;
 190 }