lib/Target/IA64/IA64RegisterInfo.cpp

   1 //===- IA64RegisterInfo.cpp - IA64 Register Information ---------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the IA64 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on IA64.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "IA64.h"
  17 #include "IA64RegisterInfo.h"
  18 #include "IA64InstrBuilder.h"
  19 #include "IA64MachineFunctionInfo.h"
  20 #include "llvm/Constants.h"
  21 #include "llvm/Type.h"
  22 #include "llvm/CodeGen/ValueTypes.h"
  23 #include "llvm/CodeGen/MachineInstrBuilder.h"
  24 #include "llvm/CodeGen/MachineFunction.h"
  25 #include "llvm/CodeGen/MachineFrameInfo.h"
  26 #include "llvm/CodeGen/MachineLocation.h"
  27 #include "llvm/CodeGen/MachineRegisterInfo.h"
  28 #include "llvm/Target/TargetFrameInfo.h"
  29 #include "llvm/Target/TargetMachine.h"
  30 #include "llvm/Target/TargetOptions.h"
  31 #include "llvm/Target/TargetInstrInfo.h"
  32 #include "llvm/ADT/BitVector.h"
  33 #include "llvm/ADT/STLExtras.h"
  34 using namespace llvm;
  35
  36 IA64RegisterInfo::IA64RegisterInfo(const TargetInstrInfo &tii)
  37   : IA64GenRegisterInfo(IA64::ADJUSTCALLSTACKDOWN, IA64::ADJUSTCALLSTACKUP),
  38     TII(tii) {}
  39
  40 const unsigned* IA64RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF)
  41                                                                          const {
  42   static const unsigned CalleeSavedRegs[] = {
  43     IA64::r5,  0
  44   };
  45   return CalleeSavedRegs;
  46 }
  47
  48 const TargetRegisterClass* const*
  49 IA64RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
  50   static const TargetRegisterClass * const CalleeSavedRegClasses[] = {
  51     &IA64::GRRegClass,  0
  52   };
  53   return CalleeSavedRegClasses;
  54 }
  55
  56 BitVector IA64RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
  57   BitVector Reserved(getNumRegs());
  58   Reserved.set(IA64::r0);
  59   Reserved.set(IA64::r1);
  60   Reserved.set(IA64::r2);
  61   Reserved.set(IA64::r5);
  62   Reserved.set(IA64::r12);
  63   Reserved.set(IA64::r13);
  64   Reserved.set(IA64::r22);
  65   Reserved.set(IA64::rp);
  66   return Reserved;
  67 }
  68
  69 //===----------------------------------------------------------------------===//
  70 // Stack Frame Processing methods
  71 //===----------------------------------------------------------------------===//
  72
  73 // hasFP - Return true if the specified function should have a dedicated frame
  74 // pointer register.  This is true if the function has variable sized allocas or
  75 // if frame pointer elimination is disabled.
  76 //
  77 bool IA64RegisterInfo::hasFP(const MachineFunction &MF) const {
  78   return NoFramePointerElim || MF.getFrameInfo()->hasVarSizedObjects();
  79 }
  80
  81 void IA64RegisterInfo::
  82 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
  83                               MachineBasicBlock::iterator I) const {
  84   if (hasFP(MF)) {
  85     // If we have a frame pointer, turn the adjcallstackup instruction into a
  86     // 'sub SP, <amt>' and the adjcallstackdown instruction into 'add SP,
  87     // <amt>'
  88     MachineInstr *Old = I;
  89     unsigned Amount = Old->getOperand(0).getImm();
  90     if (Amount != 0) {
  91       // We need to keep the stack aligned properly.  To do this, we round the
  92       // amount of space needed for the outgoing arguments up to the next
  93       // alignment boundary.
  94       unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
  95       Amount = (Amount+Align-1)/Align*Align;
  96
  97       // Replace the pseudo instruction with a new instruction...
  98       if (Old->getOpcode() == IA64::ADJUSTCALLSTACKDOWN) {
  99         BuildMI(MBB, I, TII.get(IA64::ADDIMM22), IA64::r12).addReg(IA64::r12)
 100           .addImm(-Amount);
 101       } else {
 102         assert(Old->getOpcode() == IA64::ADJUSTCALLSTACKUP);
 103         BuildMI(MBB, I, TII.get(IA64::ADDIMM22), IA64::r12).addReg(IA64::r12)
 104           .addImm(Amount);
 105       }
 106     }
 107   }
 108
 109   MBB.erase(I);
 110 }
 111
 112 void IA64RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 113                                            int SPAdj, RegScavenger *RS)const{
 114   assert(SPAdj == 0 && "Unexpected");
 115
 116   unsigned i = 0;
 117   MachineInstr &MI = *II;
 118   MachineBasicBlock &MBB = *MI.getParent();
 119   MachineFunction &MF = *MBB.getParent();
 120
 121   bool FP = hasFP(MF);
 122
 123   while (!MI.getOperand(i).isFrameIndex()) {
 124     ++i;
 125     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 126   }
 127
 128   int FrameIndex = MI.getOperand(i).getIndex();
 129
 130   // choose a base register: ( hasFP? framepointer : stack pointer )
 131   unsigned BaseRegister = FP ? IA64::r5 : IA64::r12;
 132   // Add the base register
 133   MI.getOperand(i).ChangeToRegister(BaseRegister, false);
 134
 135   // Now add the frame object offset to the offset from r1.
 136   int Offset = MF.getFrameInfo()->getObjectOffset(FrameIndex);
 137
 138   // If we're not using a Frame Pointer that has been set to the value of the
 139   // SP before having the stack size subtracted from it, then add the stack size
 140   // to Offset to get the correct offset.
 141   Offset += MF.getFrameInfo()->getStackSize();
 142
 143   // XXX: we use 'r22' as another hack+slash temporary register here :(
 144   if (Offset <= 8191 && Offset >= -8192) { // smallish offset
 145     // Fix up the old:
 146     MI.getOperand(i).ChangeToRegister(IA64::r22, false);
 147     //insert the new
 148     BuildMI(MBB, II, TII.get(IA64::ADDIMM22), IA64::r22)
 149       .addReg(BaseRegister).addImm(Offset);
 150   } else { // it's big
 151     //fix up the old:
 152     MI.getOperand(i).ChangeToRegister(IA64::r22, false);
 153     BuildMI(MBB, II, TII.get(IA64::MOVLIMM64), IA64::r22).addImm(Offset);
 154     BuildMI(MBB, II, TII.get(IA64::ADD), IA64::r22).addReg(BaseRegister)
 155       .addReg(IA64::r22);
 156   }
 157
 158 }
 159
 160 void IA64RegisterInfo::emitPrologue(MachineFunction &MF) const {
 161   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 162   MachineBasicBlock::iterator MBBI = MBB.begin();
 163   MachineFrameInfo *MFI = MF.getFrameInfo();
 164   bool FP = hasFP(MF);
 165
 166   // first, we handle the 'alloc' instruction, that should be right up the
 167   // top of any function
 168   static const unsigned RegsInOrder[96] = { // there are 96 GPRs the
 169                                             // RSE worries about
 170         IA64::r32, IA64::r33, IA64::r34, IA64::r35,
 171         IA64::r36, IA64::r37, IA64::r38, IA64::r39, IA64::r40, IA64::r41,
 172         IA64::r42, IA64::r43, IA64::r44, IA64::r45, IA64::r46, IA64::r47,
 173         IA64::r48, IA64::r49, IA64::r50, IA64::r51, IA64::r52, IA64::r53,
 174         IA64::r54, IA64::r55, IA64::r56, IA64::r57, IA64::r58, IA64::r59,
 175         IA64::r60, IA64::r61, IA64::r62, IA64::r63, IA64::r64, IA64::r65,
 176         IA64::r66, IA64::r67, IA64::r68, IA64::r69, IA64::r70, IA64::r71,
 177         IA64::r72, IA64::r73, IA64::r74, IA64::r75, IA64::r76, IA64::r77,
 178         IA64::r78, IA64::r79, IA64::r80, IA64::r81, IA64::r82, IA64::r83,
 179         IA64::r84, IA64::r85, IA64::r86, IA64::r87, IA64::r88, IA64::r89,
 180         IA64::r90, IA64::r91, IA64::r92, IA64::r93, IA64::r94, IA64::r95,
 181         IA64::r96, IA64::r97, IA64::r98, IA64::r99, IA64::r100, IA64::r101,
 182         IA64::r102, IA64::r103, IA64::r104, IA64::r105, IA64::r106, IA64::r107,
 183         IA64::r108, IA64::r109, IA64::r110, IA64::r111, IA64::r112, IA64::r113,
 184         IA64::r114, IA64::r115, IA64::r116, IA64::r117, IA64::r118, IA64::r119,
 185         IA64::r120, IA64::r121, IA64::r122, IA64::r123, IA64::r124, IA64::r125,
 186         IA64::r126, IA64::r127 };
 187
 188   unsigned numStackedGPRsUsed=0;
 189   for (int i=0; i != 96; i++) {
 190     if (MF.getRegInfo().isPhysRegUsed(RegsInOrder[i]))
 191       numStackedGPRsUsed=i+1; // (i+1 and not ++ - consider fn(fp, fp, int)
 192   }
 193
 194   unsigned numOutRegsUsed=MF.getInfo<IA64FunctionInfo>()->outRegsUsed;
 195
 196   // XXX FIXME : this code should be a bit more reliable (in case there _isn't_
 197   // a pseudo_alloc in the MBB)
 198   unsigned dstRegOfPseudoAlloc;
 199   for(MBBI = MBB.begin(); /*MBBI->getOpcode() != IA64::PSEUDO_ALLOC*/; ++MBBI) {
 200     assert(MBBI != MBB.end());
 201     if(MBBI->getOpcode() == IA64::PSEUDO_ALLOC) {
 202       dstRegOfPseudoAlloc=MBBI->getOperand(0).getReg();
 203       break;
 204     }
 205   }
 206
 207   BuildMI(MBB, MBBI, TII.get(IA64::ALLOC)).
 208      addReg(dstRegOfPseudoAlloc).addImm(0).
 209      addImm(numStackedGPRsUsed).addImm(numOutRegsUsed).addImm(0);
 210
 211   // Get the number of bytes to allocate from the FrameInfo
 212   unsigned NumBytes = MFI->getStackSize();
 213
 214   if(FP)
 215     NumBytes += 8; // reserve space for the old FP
 216
 217   // Do we need to allocate space on the stack?
 218   if (NumBytes == 0)
 219     return;
 220
 221   // Add 16 bytes at the bottom of the stack (scratch area)
 222   // and round the size to a multiple of the alignment.
 223   unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
 224   unsigned Size = 16 + (FP ? 8 : 0);
 225   NumBytes = (NumBytes+Size+Align-1)/Align*Align;
 226
 227   // Update frame info to pretend that this is part of the stack...
 228   MFI->setStackSize(NumBytes);
 229
 230   // adjust stack pointer: r12 -= numbytes
 231   if (NumBytes <= 8191) {
 232     BuildMI(MBB, MBBI, TII.get(IA64::ADDIMM22),IA64::r12).addReg(IA64::r12).
 233       addImm(-NumBytes);
 234   } else { // we use r22 as a scratch register here
 235     // first load the decrement into r22
 236     BuildMI(MBB, MBBI, TII.get(IA64::MOVLIMM64), IA64::r22).addImm(-NumBytes);
 237     // FIXME: MOVLSI32 expects a _u_32imm
 238     // then add (subtract) it to r12 (stack ptr)
 239     BuildMI(MBB, MBBI, TII.get(IA64::ADD), IA64::r12)
 240       .addReg(IA64::r12).addReg(IA64::r22);
 241
 242   }
 243
 244   // now if we need to, save the old FP and set the new
 245   if (FP) {
 246     BuildMI(MBB, MBBI, TII.get(IA64::ST8)).addReg(IA64::r12).addReg(IA64::r5);
 247     // this must be the last instr in the prolog ?  (XXX: why??)
 248     BuildMI(MBB, MBBI, TII.get(IA64::MOV), IA64::r5).addReg(IA64::r12);
 249   }
 250
 251 }
 252
 253 void IA64RegisterInfo::emitEpilogue(MachineFunction &MF,
 254                                    MachineBasicBlock &MBB) const {
 255   const MachineFrameInfo *MFI = MF.getFrameInfo();
 256   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 257   assert(MBBI->getOpcode() == IA64::RET &&
 258          "Can only insert epilog into returning blocks");
 259
 260   bool FP = hasFP(MF);
 261
 262   // Get the number of bytes allocated from the FrameInfo...
 263   unsigned NumBytes = MFI->getStackSize();
 264
 265   //now if we need to, restore the old FP
 266   if (FP)
 267   {
 268     //copy the FP into the SP (discards allocas)
 269     BuildMI(MBB, MBBI, TII.get(IA64::MOV), IA64::r12).addReg(IA64::r5);
 270     //restore the FP
 271     BuildMI(MBB, MBBI, TII.get(IA64::LD8), IA64::r5).addReg(IA64::r5);
 272   }
 273
 274   if (NumBytes != 0)
 275   {
 276     if (NumBytes <= 8191) {
 277       BuildMI(MBB, MBBI, TII.get(IA64::ADDIMM22),IA64::r12).addReg(IA64::r12).
 278         addImm(NumBytes);
 279     } else {
 280       BuildMI(MBB, MBBI, TII.get(IA64::MOVLIMM64), IA64::r22).
 281         addImm(NumBytes);
 282       BuildMI(MBB, MBBI, TII.get(IA64::ADD), IA64::r12).addReg(IA64::r12).
 283         addReg(IA64::r22);
 284     }
 285   }
 286
 287 }
 288
 289 unsigned IA64RegisterInfo::getRARegister() const {
 290   assert(0 && "What is the return address register");
 291   return 0;
 292 }
 293
 294 unsigned IA64RegisterInfo::getFrameRegister(MachineFunction &MF) const {
 295   return hasFP(MF) ? IA64::r5 : IA64::r12;
 296 }
 297
 298 unsigned IA64RegisterInfo::getEHExceptionRegister() const {
 299   assert(0 && "What is the exception register");
 300   return 0;
 301 }
 302
 303 unsigned IA64RegisterInfo::getEHHandlerRegister() const {
 304   assert(0 && "What is the exception handler register");
 305   return 0;
 306 }
 307
 308 int IA64RegisterInfo::getDwarfRegNum(unsigned RegNum, bool isEH) const {
 309   assert(0 && "What is the dwarf register number");
 310   return -1;
 311 }
 312
 313 #include "IA64GenRegisterInfo.inc"
 314