lib/Target/IA64/IA64RegisterInfo.cpp

   1 //===- IA64RegisterInfo.cpp - IA64 Register Information ---------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the IA64 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on IA64.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "IA64.h"
  17 #include "IA64RegisterInfo.h"
  18 #include "IA64InstrBuilder.h"
  19 #include "IA64MachineFunctionInfo.h"
  20 #include "llvm/Constants.h"
  21 #include "llvm/Type.h"
  22 #include "llvm/CodeGen/ValueTypes.h"
  23 #include "llvm/CodeGen/MachineInstrBuilder.h"
  24 #include "llvm/CodeGen/MachineFunction.h"
  25 #include "llvm/CodeGen/MachineFrameInfo.h"
  26 #include "llvm/CodeGen/MachineLocation.h"
  27 #include "llvm/CodeGen/MachineRegisterInfo.h"
  28 #include "llvm/Target/TargetFrameInfo.h"
  29 #include "llvm/Target/TargetMachine.h"
  30 #include "llvm/Target/TargetOptions.h"
  31 #include "llvm/Target/TargetInstrInfo.h"
  32 #include "llvm/ADT/BitVector.h"
  33 #include "llvm/ADT/STLExtras.h"
  34 using namespace llvm;
  35
  36 IA64RegisterInfo::IA64RegisterInfo(const TargetInstrInfo &tii)
  37   : IA64GenRegisterInfo(IA64::ADJUSTCALLSTACKDOWN, IA64::ADJUSTCALLSTACKUP),
  38     TII(tii) {}
  39
  40 const unsigned* IA64RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF)
  41                                                                          const {
  42   static const unsigned CalleeSavedRegs[] = {
  43     IA64::r5,  0
  44   };
  45   return CalleeSavedRegs;
  46 }
  47
  48 const TargetRegisterClass* const*
  49 IA64RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
  50   static const TargetRegisterClass * const CalleeSavedRegClasses[] = {
  51     &IA64::GRRegClass,  0
  52   };
  53   return CalleeSavedRegClasses;
  54 }
  55
  56 BitVector IA64RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
  57   BitVector Reserved(getNumRegs());
  58   Reserved.set(IA64::r0);
  59   Reserved.set(IA64::r1);
  60   Reserved.set(IA64::r2);
  61   Reserved.set(IA64::r5);
  62   Reserved.set(IA64::r12);
  63   Reserved.set(IA64::r13);
  64   Reserved.set(IA64::r22);
  65   Reserved.set(IA64::rp);
  66   return Reserved;
  67 }
  68
  69 //===----------------------------------------------------------------------===//
  70 // Stack Frame Processing methods
  71 //===----------------------------------------------------------------------===//
  72
  73 // hasFP - Return true if the specified function should have a dedicated frame
  74 // pointer register.  This is true if the function has variable sized allocas or
  75 // if frame pointer elimination is disabled.
  76 //
  77 bool IA64RegisterInfo::hasFP(const MachineFunction &MF) const {
  78   return NoFramePointerElim || MF.getFrameInfo()->hasVarSizedObjects();
  79 }
  80
  81 void IA64RegisterInfo::
  82 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
  83                               MachineBasicBlock::iterator I) const {
  84   if (hasFP(MF)) {
  85     // If we have a frame pointer, turn the adjcallstackup instruction into a
  86     // 'sub SP, <amt>' and the adjcallstackdown instruction into 'add SP,
  87     // <amt>'
  88     MachineInstr *Old = I;
  89     unsigned Amount = Old->getOperand(0).getImm();
  90     if (Amount != 0) {
  91       // We need to keep the stack aligned properly.  To do this, we round the
  92       // amount of space needed for the outgoing arguments up to the next
  93       // alignment boundary.
  94       unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
  95       Amount = (Amount+Align-1)/Align*Align;
  96
  97       MachineInstr *New;
  98       if (Old->getOpcode() == IA64::ADJUSTCALLSTACKDOWN) {
  99         New=BuildMI(TII.get(IA64::ADDIMM22), IA64::r12).addReg(IA64::r12)
 100           .addImm(-Amount);
 101       } else {
 102         assert(Old->getOpcode() == IA64::ADJUSTCALLSTACKUP);
 103         New=BuildMI(TII.get(IA64::ADDIMM22), IA64::r12).addReg(IA64::r12)
 104           .addImm(Amount);
 105       }
 106
 107       // Replace the pseudo instruction with a new instruction...
 108       MBB.insert(I, New);
 109     }
 110   }
 111
 112   MBB.erase(I);
 113 }
 114
 115 void IA64RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 116                                            int SPAdj, RegScavenger *RS)const{
 117   assert(SPAdj == 0 && "Unexpected");
 118
 119   unsigned i = 0;
 120   MachineInstr &MI = *II;
 121   MachineBasicBlock &MBB = *MI.getParent();
 122   MachineFunction &MF = *MBB.getParent();
 123
 124   bool FP = hasFP(MF);
 125
 126   while (!MI.getOperand(i).isFrameIndex()) {
 127     ++i;
 128     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 129   }
 130
 131   int FrameIndex = MI.getOperand(i).getIndex();
 132
 133   // choose a base register: ( hasFP? framepointer : stack pointer )
 134   unsigned BaseRegister = FP ? IA64::r5 : IA64::r12;
 135   // Add the base register
 136   MI.getOperand(i).ChangeToRegister(BaseRegister, false);
 137
 138   // Now add the frame object offset to the offset from r1.
 139   int Offset = MF.getFrameInfo()->getObjectOffset(FrameIndex);
 140
 141   // If we're not using a Frame Pointer that has been set to the value of the
 142   // SP before having the stack size subtracted from it, then add the stack size
 143   // to Offset to get the correct offset.
 144   Offset += MF.getFrameInfo()->getStackSize();
 145
 146   // XXX: we use 'r22' as another hack+slash temporary register here :(
 147   if (Offset <= 8191 && Offset >= -8192) { // smallish offset
 148     // Fix up the old:
 149     MI.getOperand(i).ChangeToRegister(IA64::r22, false);
 150     //insert the new
 151     MachineInstr* nMI=BuildMI(TII.get(IA64::ADDIMM22), IA64::r22)
 152       .addReg(BaseRegister).addImm(Offset);
 153     MBB.insert(II, nMI);
 154   } else { // it's big
 155     //fix up the old:
 156     MI.getOperand(i).ChangeToRegister(IA64::r22, false);
 157     MachineInstr* nMI;
 158     nMI=BuildMI(TII.get(IA64::MOVLIMM64), IA64::r22).addImm(Offset);
 159     MBB.insert(II, nMI);
 160     nMI=BuildMI(TII.get(IA64::ADD), IA64::r22).addReg(BaseRegister)
 161       .addReg(IA64::r22);
 162     MBB.insert(II, nMI);
 163   }
 164
 165 }
 166
 167 void IA64RegisterInfo::emitPrologue(MachineFunction &MF) const {
 168   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 169   MachineBasicBlock::iterator MBBI = MBB.begin();
 170   MachineFrameInfo *MFI = MF.getFrameInfo();
 171   MachineInstr *MI;
 172   bool FP = hasFP(MF);
 173
 174   // first, we handle the 'alloc' instruction, that should be right up the
 175   // top of any function
 176   static const unsigned RegsInOrder[96] = { // there are 96 GPRs the
 177                                             // RSE worries about
 178         IA64::r32, IA64::r33, IA64::r34, IA64::r35,
 179         IA64::r36, IA64::r37, IA64::r38, IA64::r39, IA64::r40, IA64::r41,
 180         IA64::r42, IA64::r43, IA64::r44, IA64::r45, IA64::r46, IA64::r47,
 181         IA64::r48, IA64::r49, IA64::r50, IA64::r51, IA64::r52, IA64::r53,
 182         IA64::r54, IA64::r55, IA64::r56, IA64::r57, IA64::r58, IA64::r59,
 183         IA64::r60, IA64::r61, IA64::r62, IA64::r63, IA64::r64, IA64::r65,
 184         IA64::r66, IA64::r67, IA64::r68, IA64::r69, IA64::r70, IA64::r71,
 185         IA64::r72, IA64::r73, IA64::r74, IA64::r75, IA64::r76, IA64::r77,
 186         IA64::r78, IA64::r79, IA64::r80, IA64::r81, IA64::r82, IA64::r83,
 187         IA64::r84, IA64::r85, IA64::r86, IA64::r87, IA64::r88, IA64::r89,
 188         IA64::r90, IA64::r91, IA64::r92, IA64::r93, IA64::r94, IA64::r95,
 189         IA64::r96, IA64::r97, IA64::r98, IA64::r99, IA64::r100, IA64::r101,
 190         IA64::r102, IA64::r103, IA64::r104, IA64::r105, IA64::r106, IA64::r107,
 191         IA64::r108, IA64::r109, IA64::r110, IA64::r111, IA64::r112, IA64::r113,
 192         IA64::r114, IA64::r115, IA64::r116, IA64::r117, IA64::r118, IA64::r119,
 193         IA64::r120, IA64::r121, IA64::r122, IA64::r123, IA64::r124, IA64::r125,
 194         IA64::r126, IA64::r127 };
 195
 196   unsigned numStackedGPRsUsed=0;
 197   for (int i=0; i != 96; i++) {
 198     if (MF.getRegInfo().isPhysRegUsed(RegsInOrder[i]))
 199       numStackedGPRsUsed=i+1; // (i+1 and not ++ - consider fn(fp, fp, int)
 200   }
 201
 202   unsigned numOutRegsUsed=MF.getInfo<IA64FunctionInfo>()->outRegsUsed;
 203
 204   // XXX FIXME : this code should be a bit more reliable (in case there _isn't_
 205   // a pseudo_alloc in the MBB)
 206   unsigned dstRegOfPseudoAlloc;
 207   for(MBBI = MBB.begin(); /*MBBI->getOpcode() != IA64::PSEUDO_ALLOC*/; ++MBBI) {
 208     assert(MBBI != MBB.end());
 209     if(MBBI->getOpcode() == IA64::PSEUDO_ALLOC) {
 210       dstRegOfPseudoAlloc=MBBI->getOperand(0).getReg();
 211       break;
 212     }
 213   }
 214
 215   MI=BuildMI(TII.get(IA64::ALLOC)).addReg(dstRegOfPseudoAlloc).addImm(0).  \
 216      addImm(numStackedGPRsUsed).addImm(numOutRegsUsed).addImm(0);
 217   MBB.insert(MBBI, MI);
 218
 219   // Get the number of bytes to allocate from the FrameInfo
 220   unsigned NumBytes = MFI->getStackSize();
 221
 222   if(FP)
 223     NumBytes += 8; // reserve space for the old FP
 224
 225   // Do we need to allocate space on the stack?
 226   if (NumBytes == 0)
 227     return;
 228
 229   // Add 16 bytes at the bottom of the stack (scratch area)
 230   // and round the size to a multiple of the alignment.
 231   unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
 232   unsigned Size = 16 + (FP ? 8 : 0);
 233   NumBytes = (NumBytes+Size+Align-1)/Align*Align;
 234
 235   // Update frame info to pretend that this is part of the stack...
 236   MFI->setStackSize(NumBytes);
 237
 238   // adjust stack pointer: r12 -= numbytes
 239   if (NumBytes <= 8191) {
 240     MI=BuildMI(TII.get(IA64::ADDIMM22),IA64::r12).addReg(IA64::r12).
 241       addImm(-NumBytes);
 242     MBB.insert(MBBI, MI);
 243   } else { // we use r22 as a scratch register here
 244     MI=BuildMI(TII.get(IA64::MOVLIMM64), IA64::r22).addImm(-NumBytes);
 245     // FIXME: MOVLSI32 expects a _u_32imm
 246     MBB.insert(MBBI, MI);  // first load the decrement into r22
 247     MI=BuildMI(TII.get(IA64::ADD), IA64::r12).addReg(IA64::r12).addReg(IA64::r22);
 248     MBB.insert(MBBI, MI);  // then add (subtract) it to r12 (stack ptr)
 249   }
 250
 251   // now if we need to, save the old FP and set the new
 252   if (FP) {
 253     MI = BuildMI(TII.get(IA64::ST8)).addReg(IA64::r12).addReg(IA64::r5);
 254     MBB.insert(MBBI, MI);
 255     // this must be the last instr in the prolog ?  (XXX: why??)
 256     MI = BuildMI(TII.get(IA64::MOV), IA64::r5).addReg(IA64::r12);
 257     MBB.insert(MBBI, MI);
 258   }
 259
 260 }
 261
 262 void IA64RegisterInfo::emitEpilogue(MachineFunction &MF,
 263                                    MachineBasicBlock &MBB) const {
 264   const MachineFrameInfo *MFI = MF.getFrameInfo();
 265   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 266   MachineInstr *MI;
 267   assert(MBBI->getOpcode() == IA64::RET &&
 268          "Can only insert epilog into returning blocks");
 269
 270   bool FP = hasFP(MF);
 271
 272   // Get the number of bytes allocated from the FrameInfo...
 273   unsigned NumBytes = MFI->getStackSize();
 274
 275   //now if we need to, restore the old FP
 276   if (FP)
 277   {
 278     //copy the FP into the SP (discards allocas)
 279     MI=BuildMI(TII.get(IA64::MOV), IA64::r12).addReg(IA64::r5);
 280     MBB.insert(MBBI, MI);
 281     //restore the FP
 282     MI=BuildMI(TII.get(IA64::LD8), IA64::r5).addReg(IA64::r5);
 283     MBB.insert(MBBI, MI);
 284   }
 285
 286   if (NumBytes != 0)
 287   {
 288     if (NumBytes <= 8191) {
 289       MI=BuildMI(TII.get(IA64::ADDIMM22),IA64::r12).addReg(IA64::r12).
 290         addImm(NumBytes);
 291       MBB.insert(MBBI, MI);
 292     } else {
 293       MI=BuildMI(TII.get(IA64::MOVLIMM64), IA64::r22).addImm(NumBytes);
 294       MBB.insert(MBBI, MI);
 295       MI=BuildMI(TII.get(IA64::ADD), IA64::r12).addReg(IA64::r12).
 296         addReg(IA64::r22);
 297       MBB.insert(MBBI, MI);
 298     }
 299   }
 300
 301 }
 302
 303 unsigned IA64RegisterInfo::getRARegister() const {
 304   assert(0 && "What is the return address register");
 305   return 0;
 306 }
 307
 308 unsigned IA64RegisterInfo::getFrameRegister(MachineFunction &MF) const {
 309   return hasFP(MF) ? IA64::r5 : IA64::r12;
 310 }
 311
 312 unsigned IA64RegisterInfo::getEHExceptionRegister() const {
 313   assert(0 && "What is the exception register");
 314   return 0;
 315 }
 316
 317 unsigned IA64RegisterInfo::getEHHandlerRegister() const {
 318   assert(0 && "What is the exception handler register");
 319   return 0;
 320 }
 321
 322 int IA64RegisterInfo::getDwarfRegNum(unsigned RegNum, bool isEH) const {
 323   assert(0 && "What is the dwarf register number");
 324   return -1;
 325 }
 326
 327 #include "IA64GenRegisterInfo.inc"
 328