lib/Target/MSP430/MSP430ISelLowering.h

   1 //==-- MSP430ISelLowering.h - MSP430 DAG Lowering Interface ------*- C++ -*-==//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that MSP430 uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #ifndef LLVM_TARGET_MSP430_ISELLOWERING_H
  16 #define LLVM_TARGET_MSP430_ISELLOWERING_H
  17
  18 #include "MSP430.h"
  19 #include "llvm/CodeGen/SelectionDAG.h"
  20 #include "llvm/Target/TargetLowering.h"
  21
  22 namespace llvm {
  23   namespace MSP430ISD {
  24     enum {
  25       FIRST_NUMBER = ISD::BUILTIN_OP_END,
  26
  27       /// Return with a flag operand. Operand 0 is the chain operand.
  28       RET_FLAG,
  29
  30       /// Same as RET_FLAG, but used for returning from ISRs.
  31       RETI_FLAG,
  32
  33       /// Y = R{R,L}A X, rotate right (left) arithmetically
  34       RRA, RLA,
  35
  36       /// Y = RRC X, rotate right via carry
  37       RRC,
  38
  39       /// CALL - These operations represent an abstract call
  40       /// instruction, which includes a bunch of information.
  41       CALL,
  42
  43       /// Wrapper - A wrapper node for TargetConstantPool, TargetExternalSymbol,
  44       /// and TargetGlobalAddress.
  45       Wrapper,
  46
  47       /// CMP - Compare instruction.
  48       CMP,
  49
  50       /// SetCC - Operand 0 is condition code, and operand 1 is the flag
  51       /// operand produced by a CMP instruction.
  52       SETCC,
  53
  54       /// MSP430 conditional branches. Operand 0 is the chain operand, operand 1
  55       /// is the block to branch if condition is true, operand 2 is the
  56       /// condition code, and operand 3 is the flag operand produced by a CMP
  57       /// instruction.
  58       BR_CC,
  59
  60       /// SELECT_CC - Operand 0 and operand 1 are selection variable, operand 3
  61       /// is condition code and operand 4 is flag operand.
  62       SELECT_CC,
  63
  64       /// SHL, SRA, SRL - Non-constant shifts.
  65       SHL, SRA, SRL
  66     };
  67   }
  68
  69   class MSP430Subtarget;
  70   class MSP430TargetMachine;
  71
  72   class MSP430TargetLowering : public TargetLowering {
  73   public:
  74     explicit MSP430TargetLowering(MSP430TargetMachine &TM);
  75
  76     /// LowerOperation - Provide custom lowering hooks for some operations.
  77     virtual SDValue LowerOperation(SDValue Op, SelectionDAG &DAG);
  78
  79     /// getTargetNodeName - This method returns the name of a target specific
  80     /// DAG node.
  81     virtual const char *getTargetNodeName(unsigned Opcode) const;
  82
  83     /// getFunctionAlignment - Return the Log2 alignment of this function.
  84     virtual unsigned getFunctionAlignment(const Function *F) const;
  85
  86     SDValue LowerShifts(SDValue Op, SelectionDAG &DAG);
  87     SDValue LowerGlobalAddress(SDValue Op, SelectionDAG &DAG);
  88     SDValue LowerExternalSymbol(SDValue Op, SelectionDAG &DAG);
  89     SDValue LowerBR_CC(SDValue Op, SelectionDAG &DAG);
  90     SDValue LowerSETCC(SDValue Op, SelectionDAG &DAG);
  91     SDValue LowerSELECT_CC(SDValue Op, SelectionDAG &DAG);
  92     SDValue LowerSIGN_EXTEND(SDValue Op, SelectionDAG &DAG);
  93     SDValue LowerRETURNADDR(SDValue Op, SelectionDAG &DAG);
  94     SDValue LowerFRAMEADDR(SDValue Op, SelectionDAG &DAG);
  95     SDValue getReturnAddressFrameIndex(SelectionDAG &DAG);
  96
  97     TargetLowering::ConstraintType
  98     getConstraintType(const std::string &Constraint) const;
  99     std::pair<unsigned, const TargetRegisterClass*>
 100     getRegForInlineAsmConstraint(const std::string &Constraint, EVT VT) const;
 101
 102     MachineBasicBlock* EmitInstrWithCustomInserter(MachineInstr *MI,
 103                                                    MachineBasicBlock *BB,
 104                     DenseMap<MachineBasicBlock*, MachineBasicBlock*> *EM) const;
 105     MachineBasicBlock* EmitShiftInstr(MachineInstr *MI,
 106                                       MachineBasicBlock *BB,
 107                     DenseMap<MachineBasicBlock*, MachineBasicBlock*> *EM) const;
 108
 109   private:
 110     SDValue LowerCCCCallTo(SDValue Chain, SDValue Callee,
 111                            CallingConv::ID CallConv, bool isVarArg,
 112                            bool isTailCall,
 113                            const SmallVectorImpl<ISD::OutputArg> &Outs,
 114                            const SmallVectorImpl<ISD::InputArg> &Ins,
 115                            DebugLoc dl, SelectionDAG &DAG,
 116                            SmallVectorImpl<SDValue> &InVals);
 117
 118     SDValue LowerCCCArguments(SDValue Chain,
 119                               CallingConv::ID CallConv,
 120                               bool isVarArg,
 121                               const SmallVectorImpl<ISD::InputArg> &Ins,
 122                               DebugLoc dl,
 123                               SelectionDAG &DAG,
 124                               SmallVectorImpl<SDValue> &InVals);
 125
 126     SDValue LowerCallResult(SDValue Chain, SDValue InFlag,
 127                             CallingConv::ID CallConv, bool isVarArg,
 128                             const SmallVectorImpl<ISD::InputArg> &Ins,
 129                             DebugLoc dl, SelectionDAG &DAG,
 130                             SmallVectorImpl<SDValue> &InVals);
 131
 132     virtual SDValue
 133       LowerFormalArguments(SDValue Chain,
 134                            CallingConv::ID CallConv, bool isVarArg,
 135                            const SmallVectorImpl<ISD::InputArg> &Ins,
 136                            DebugLoc dl, SelectionDAG &DAG,
 137                            SmallVectorImpl<SDValue> &InVals);
 138     virtual SDValue
 139       LowerCall(SDValue Chain, SDValue Callee,
 140                 CallingConv::ID CallConv, bool isVarArg, bool isTailCall,
 141                 const SmallVectorImpl<ISD::OutputArg> &Outs,
 142                 const SmallVectorImpl<ISD::InputArg> &Ins,
 143                 DebugLoc dl, SelectionDAG &DAG,
 144                 SmallVectorImpl<SDValue> &InVals);
 145
 146     virtual SDValue
 147       LowerReturn(SDValue Chain,
 148                   CallingConv::ID CallConv, bool isVarArg,
 149                   const SmallVectorImpl<ISD::OutputArg> &Outs,
 150                   DebugLoc dl, SelectionDAG &DAG);
 151
 152     virtual bool getPostIndexedAddressParts(SDNode *N, SDNode *Op,
 153                                             SDValue &Base,
 154                                             SDValue &Offset,
 155                                             ISD::MemIndexedMode &AM,
 156                                             SelectionDAG &DAG) const;
 157
 158     const MSP430Subtarget &Subtarget;
 159     const MSP430TargetMachine &TM;
 160     const TargetData *TD;
 161   };
 162 } // namespace llvm
 163
 164 #endif // LLVM_TARGET_MSP430_ISELLOWERING_H