lib/Target/MSP430/MSP430InstrInfo.td

   1 //===- MSP430InstrInfo.td - MSP430 Instruction defs -----------*- tblgen-*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes the MSP430 instructions in TableGen format.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 include "MSP430InstrFormats.td"
  15
  16 //===----------------------------------------------------------------------===//
  17 // Type Constraints.
  18 //===----------------------------------------------------------------------===//
  19 class SDTCisI8<int OpNum> : SDTCisVT<OpNum, i8>;
  20 class SDTCisI16<int OpNum> : SDTCisVT<OpNum, i16>;
  21
  22 //===----------------------------------------------------------------------===//
  23 // Type Profiles.
  24 //===----------------------------------------------------------------------===//
  25
  26 //===----------------------------------------------------------------------===//
  27 // MSP430 Specific Node Definitions.
  28 //===----------------------------------------------------------------------===//
  29 def MSP430retflag : SDNode<"MSP430ISD::RET_FLAG", SDTNone,
  30                      [SDNPHasChain, SDNPOptInFlag]>;
  31
  32 def MSP430rra     : SDNode<"MSP430ISD::RRA", SDTIntUnaryOp, []>;
  33
  34 //===----------------------------------------------------------------------===//
  35 // Pseudo Instructions
  36 //===----------------------------------------------------------------------===//
  37
  38 def NOP : Pseudo<(outs), (ins), "nop", []>;
  39
  40 //===----------------------------------------------------------------------===//
  41 // Real Instructions
  42 //===----------------------------------------------------------------------===//
  43
  44 // FIXME: Provide proper encoding!
  45 let isReturn = 1, isTerminator = 1 in {
  46   def RETI : Pseudo<(outs), (ins), "ret", [(MSP430retflag)]>;
  47 }
  48
  49 //===----------------------------------------------------------------------===//
  50 // Move Instructions
  51
  52 // FIXME: Provide proper encoding!
  53 let neverHasSideEffects = 1 in {
  54 def MOV16rr : Pseudo<(outs GR16:$dst), (ins GR16:$src),
  55                      "mov.w\t{$src, $dst|$dst, $src}",
  56                      []>;
  57 }
  58
  59 // FIXME: Provide proper encoding!
  60 let isReMaterializable = 1, isAsCheapAsAMove = 1 in {
  61 def MOV16ri : Pseudo<(outs GR16:$dst), (ins i16imm:$src),
  62                      "mov.w\t{$src, $dst|$dst, $src}",
  63                      [(set GR16:$dst, imm:$src)]>;
  64 }
  65
  66 //===----------------------------------------------------------------------===//
  67 // Arithmetic Instructions
  68
  69 let Defs = [SR] in {
  70 let isCommutable = 1 in { // X = ADD Y, Z  == X = ADD Z, Y
  71
  72 // FIXME: Provide proper encoding!
  73 def ADD16rr : Pseudo<(outs GR16:$dst), (ins GR16:$src1, GR16:$src2),
  74                      "add.w\t{$src2, $dst|$dst, $src2}",
  75                      [(set GR16:$dst, (add GR16:$src1, GR16:$src2)),
  76                       (implicit SR)]>;
  77 }
  78
  79 // FIXME: Provide proper encoding!
  80 let isTwoAddress = 1 in {
  81 def SAR16r1 : Pseudo<(outs GR16:$dst), (ins GR16:$src),
  82                      "rra.w\t$dst",
  83                      [(set GR16:$dst, (MSP430rra GR16:$src)),
  84                       (implicit SR)]>;
  85 }
  86
  87 } // Defs = [SR]