lib/Target/Mips/InstPrinter/MipsInstPrinter.cpp

   1 //===-- MipsInstPrinter.cpp - Convert Mips MCInst to assembly syntax ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This class prints an Mips MCInst to a .s file.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "asm-printer"
  15 #include "MipsInstPrinter.h"
  16 #include "MipsInstrInfo.h"
  17 #include "llvm/ADT/StringExtras.h"
  18 #include "llvm/MC/MCExpr.h"
  19 #include "llvm/MC/MCInst.h"
  20 #include "llvm/MC/MCInstrInfo.h"
  21 #include "llvm/MC/MCSymbol.h"
  22 #include "llvm/Support/ErrorHandling.h"
  23 #include "llvm/Support/raw_ostream.h"
  24 using namespace llvm;
  25
  26 #define PRINT_ALIAS_INSTR
  27 #include "MipsGenAsmWriter.inc"
  28
  29 template<unsigned R>
  30 static bool isReg(const MCInst &MI, unsigned OpNo) {
  31   assert(MI.getOperand(OpNo).isReg() && "Register operand expected.");
  32   return MI.getOperand(OpNo).getReg() == R;
  33 }
  34
  35 const char* Mips::MipsFCCToString(Mips::CondCode CC) {
  36   switch (CC) {
  37   case FCOND_F:
  38   case FCOND_T:   return "f";
  39   case FCOND_UN:
  40   case FCOND_OR:  return "un";
  41   case FCOND_OEQ:
  42   case FCOND_UNE: return "eq";
  43   case FCOND_UEQ:
  44   case FCOND_ONE: return "ueq";
  45   case FCOND_OLT:
  46   case FCOND_UGE: return "olt";
  47   case FCOND_ULT:
  48   case FCOND_OGE: return "ult";
  49   case FCOND_OLE:
  50   case FCOND_UGT: return "ole";
  51   case FCOND_ULE:
  52   case FCOND_OGT: return "ule";
  53   case FCOND_SF:
  54   case FCOND_ST:  return "sf";
  55   case FCOND_NGLE:
  56   case FCOND_GLE: return "ngle";
  57   case FCOND_SEQ:
  58   case FCOND_SNE: return "seq";
  59   case FCOND_NGL:
  60   case FCOND_GL:  return "ngl";
  61   case FCOND_LT:
  62   case FCOND_NLT: return "lt";
  63   case FCOND_NGE:
  64   case FCOND_GE:  return "nge";
  65   case FCOND_LE:
  66   case FCOND_NLE: return "le";
  67   case FCOND_NGT:
  68   case FCOND_GT:  return "ngt";
  69   }
  70   llvm_unreachable("Impossible condition code!");
  71 }
  72
  73 void MipsInstPrinter::printRegName(raw_ostream &OS, unsigned RegNo) const {
  74   OS << '$' << StringRef(getRegisterName(RegNo)).lower();
  75 }
  76
  77 void MipsInstPrinter::printInst(const MCInst *MI, raw_ostream &O,
  78                                 StringRef Annot) {
  79   switch (MI->getOpcode()) {
  80   default:
  81     break;
  82   case Mips::RDHWR:
  83   case Mips::RDHWR64:
  84     O << "\t.set\tpush\n";
  85     O << "\t.set\tmips32r2\n";
  86     break;
  87   case Mips::Save16:
  88     O << "\tsave\t";
  89     printSaveRestore(MI, O);
  90     O << " # 16 bit inst\n";
  91     return;
  92   case Mips::SaveX16:
  93     O << "\tsave\t";
  94     printSaveRestore(MI, O);
  95     O << "\n";
  96     return;
  97   case Mips::Restore16:
  98     O << "\trestore\t";
  99     printSaveRestore(MI, O);
 100     O << " # 16 bit inst\n";
 101     return;
 102   case Mips::RestoreX16:
 103     O << "\trestore\t";
 104     printSaveRestore(MI, O);
 105     O << "\n";
 106     return;
 107   }
 108
 109   // Try to print any aliases first.
 110   if (!printAliasInstr(MI, O) && !printAlias(*MI, O))
 111     printInstruction(MI, O);
 112   printAnnotation(O, Annot);
 113
 114   switch (MI->getOpcode()) {
 115   default:
 116     break;
 117   case Mips::RDHWR:
 118   case Mips::RDHWR64:
 119     O << "\n\t.set\tpop";
 120   }
 121 }
 122
 123 static void printExpr(const MCExpr *Expr, raw_ostream &OS) {
 124   int Offset = 0;
 125   const MCSymbolRefExpr *SRE;
 126
 127   if (const MCBinaryExpr *BE = dyn_cast<MCBinaryExpr>(Expr)) {
 128     SRE = dyn_cast<MCSymbolRefExpr>(BE->getLHS());
 129     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(BE->getRHS());
 130     assert(SRE && CE && "Binary expression must be sym+const.");
 131     Offset = CE->getValue();
 132   }
 133   else if (!(SRE = dyn_cast<MCSymbolRefExpr>(Expr)))
 134     assert(false && "Unexpected MCExpr type.");
 135
 136   MCSymbolRefExpr::VariantKind Kind = SRE->getKind();
 137
 138   switch (Kind) {
 139   default:                                 llvm_unreachable("Invalid kind!");
 140   case MCSymbolRefExpr::VK_None:           break;
 141   case MCSymbolRefExpr::VK_Mips_GPREL:     OS << "%gp_rel("; break;
 142   case MCSymbolRefExpr::VK_Mips_GOT_CALL:  OS << "%call16("; break;
 143   case MCSymbolRefExpr::VK_Mips_GOT16:     OS << "%got(";    break;
 144   case MCSymbolRefExpr::VK_Mips_GOT:       OS << "%got(";    break;
 145   case MCSymbolRefExpr::VK_Mips_ABS_HI:    OS << "%hi(";     break;
 146   case MCSymbolRefExpr::VK_Mips_ABS_LO:    OS << "%lo(";     break;
 147   case MCSymbolRefExpr::VK_Mips_TLSGD:     OS << "%tlsgd(";  break;
 148   case MCSymbolRefExpr::VK_Mips_TLSLDM:    OS << "%tlsldm(";  break;
 149   case MCSymbolRefExpr::VK_Mips_DTPREL_HI: OS << "%dtprel_hi(";  break;
 150   case MCSymbolRefExpr::VK_Mips_DTPREL_LO: OS << "%dtprel_lo(";  break;
 151   case MCSymbolRefExpr::VK_Mips_GOTTPREL:  OS << "%gottprel("; break;
 152   case MCSymbolRefExpr::VK_Mips_TPREL_HI:  OS << "%tprel_hi("; break;
 153   case MCSymbolRefExpr::VK_Mips_TPREL_LO:  OS << "%tprel_lo("; break;
 154   case MCSymbolRefExpr::VK_Mips_GPOFF_HI:  OS << "%hi(%neg(%gp_rel("; break;
 155   case MCSymbolRefExpr::VK_Mips_GPOFF_LO:  OS << "%lo(%neg(%gp_rel("; break;
 156   case MCSymbolRefExpr::VK_Mips_GOT_DISP:  OS << "%got_disp("; break;
 157   case MCSymbolRefExpr::VK_Mips_GOT_PAGE:  OS << "%got_page("; break;
 158   case MCSymbolRefExpr::VK_Mips_GOT_OFST:  OS << "%got_ofst("; break;
 159   case MCSymbolRefExpr::VK_Mips_HIGHER:    OS << "%higher("; break;
 160   case MCSymbolRefExpr::VK_Mips_HIGHEST:   OS << "%highest("; break;
 161   case MCSymbolRefExpr::VK_Mips_GOT_HI16:  OS << "%got_hi("; break;
 162   case MCSymbolRefExpr::VK_Mips_GOT_LO16:  OS << "%got_lo("; break;
 163   case MCSymbolRefExpr::VK_Mips_CALL_HI16: OS << "%call_hi("; break;
 164   case MCSymbolRefExpr::VK_Mips_CALL_LO16: OS << "%call_lo("; break;
 165   }
 166
 167   OS << SRE->getSymbol();
 168
 169   if (Offset) {
 170     if (Offset > 0)
 171       OS << '+';
 172     OS << Offset;
 173   }
 174
 175   if ((Kind == MCSymbolRefExpr::VK_Mips_GPOFF_HI) ||
 176       (Kind == MCSymbolRefExpr::VK_Mips_GPOFF_LO))
 177     OS << ")))";
 178   else if (Kind != MCSymbolRefExpr::VK_None)
 179     OS << ')';
 180 }
 181
 182 void MipsInstPrinter::printOperand(const MCInst *MI, unsigned OpNo,
 183                                    raw_ostream &O) {
 184   const MCOperand &Op = MI->getOperand(OpNo);
 185   if (Op.isReg()) {
 186     printRegName(O, Op.getReg());
 187     return;
 188   }
 189
 190   if (Op.isImm()) {
 191     O << Op.getImm();
 192     return;
 193   }
 194
 195   assert(Op.isExpr() && "unknown operand kind in printOperand");
 196   printExpr(Op.getExpr(), O);
 197 }
 198
 199 void MipsInstPrinter::printUnsignedImm(const MCInst *MI, int opNum,
 200                                        raw_ostream &O) {
 201   const MCOperand &MO = MI->getOperand(opNum);
 202   if (MO.isImm())
 203     O << (unsigned short int)MO.getImm();
 204   else
 205     printOperand(MI, opNum, O);
 206 }
 207
 208 void MipsInstPrinter::printUnsignedImm8(const MCInst *MI, int opNum,
 209                                         raw_ostream &O) {
 210   const MCOperand &MO = MI->getOperand(opNum);
 211   if (MO.isImm())
 212     O << (unsigned short int)(unsigned char)MO.getImm();
 213   else
 214     printOperand(MI, opNum, O);
 215 }
 216
 217 void MipsInstPrinter::
 218 printMemOperand(const MCInst *MI, int opNum, raw_ostream &O) {
 219   // Load/Store memory operands -- imm($reg)
 220   // If PIC target the target is loaded as the
 221   // pattern lw $25,%call16($28)
 222   printOperand(MI, opNum+1, O);
 223   O << "(";
 224   printOperand(MI, opNum, O);
 225   O << ")";
 226 }
 227
 228 void MipsInstPrinter::
 229 printMemOperandEA(const MCInst *MI, int opNum, raw_ostream &O) {
 230   // when using stack locations for not load/store instructions
 231   // print the same way as all normal 3 operand instructions.
 232   printOperand(MI, opNum, O);
 233   O << ", ";
 234   printOperand(MI, opNum+1, O);
 235   return;
 236 }
 237
 238 void MipsInstPrinter::
 239 printFCCOperand(const MCInst *MI, int opNum, raw_ostream &O) {
 240   const MCOperand& MO = MI->getOperand(opNum);
 241   O << MipsFCCToString((Mips::CondCode)MO.getImm());
 242 }
 243
 244 void MipsInstPrinter::
 245 printSHFMask(const MCInst *MI, int opNum, raw_ostream &O) {
 246   llvm_unreachable("TODO");
 247 }
 248
 249 bool MipsInstPrinter::printAlias(const char *Str, const MCInst &MI,
 250                                  unsigned OpNo, raw_ostream &OS) {
 251   OS << "\t" << Str << "\t";
 252   printOperand(&MI, OpNo, OS);
 253   return true;
 254 }
 255
 256 bool MipsInstPrinter::printAlias(const char *Str, const MCInst &MI,
 257                                  unsigned OpNo0, unsigned OpNo1,
 258                                  raw_ostream &OS) {
 259   printAlias(Str, MI, OpNo0, OS);
 260   OS << ", ";
 261   printOperand(&MI, OpNo1, OS);
 262   return true;
 263 }
 264
 265 bool MipsInstPrinter::printAlias(const MCInst &MI, raw_ostream &OS) {
 266   switch (MI.getOpcode()) {
 267   case Mips::BEQ:
 268     // beq $zero, $zero, $L2 => b $L2
 269     // beq $r0, $zero, $L2 => beqz $r0, $L2
 270     return (isReg<Mips::ZERO>(MI, 0) && isReg<Mips::ZERO>(MI, 1) &&
 271             printAlias("b", MI, 2, OS)) ||
 272            (isReg<Mips::ZERO>(MI, 1) && printAlias("beqz", MI, 0, 2, OS));
 273   case Mips::BEQ64:
 274     // beq $r0, $zero, $L2 => beqz $r0, $L2
 275     return isReg<Mips::ZERO_64>(MI, 1) && printAlias("beqz", MI, 0, 2, OS);
 276   case Mips::BNE:
 277     // bne $r0, $zero, $L2 => bnez $r0, $L2
 278     return isReg<Mips::ZERO>(MI, 1) && printAlias("bnez", MI, 0, 2, OS);
 279   case Mips::BNE64:
 280     // bne $r0, $zero, $L2 => bnez $r0, $L2
 281     return isReg<Mips::ZERO_64>(MI, 1) && printAlias("bnez", MI, 0, 2, OS);
 282   case Mips::BGEZAL:
 283     // bgezal $zero, $L1 => bal $L1
 284     return isReg<Mips::ZERO>(MI, 0) && printAlias("bal", MI, 1, OS);
 285   case Mips::BC1T:
 286     // bc1t $fcc0, $L1 => bc1t $L1
 287     return isReg<Mips::FCC0>(MI, 0) && printAlias("bc1t", MI, 1, OS);
 288   case Mips::BC1F:
 289     // bc1f $fcc0, $L1 => bc1f $L1
 290     return isReg<Mips::FCC0>(MI, 0) && printAlias("bc1f", MI, 1, OS);
 291   case Mips::JALR:
 292     // jalr $ra, $r1 => jalr $r1
 293     return isReg<Mips::RA>(MI, 0) && printAlias("jalr", MI, 1, OS);
 294   case Mips::JALR64:
 295     // jalr $ra, $r1 => jalr $r1
 296     return isReg<Mips::RA_64>(MI, 0) && printAlias("jalr", MI, 1, OS);
 297   case Mips::NOR:
 298   case Mips::NOR_MM:
 299     // nor $r0, $r1, $zero => not $r0, $r1
 300     return isReg<Mips::ZERO>(MI, 2) && printAlias("not", MI, 0, 1, OS);
 301   case Mips::NOR64:
 302     // nor $r0, $r1, $zero => not $r0, $r1
 303     return isReg<Mips::ZERO_64>(MI, 2) && printAlias("not", MI, 0, 1, OS);
 304   case Mips::OR:
 305     // or $r0, $r1, $zero => move $r0, $r1
 306     return isReg<Mips::ZERO>(MI, 2) && printAlias("move", MI, 0, 1, OS);
 307   default: return false;
 308   }
 309 }
 310
 311 void MipsInstPrinter::printSaveRestore(const MCInst *MI, raw_ostream &O) {
 312   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 313     if (i != 0) O << ", ";
 314     if (MI->getOperand(i).isReg())
 315       printRegName(O, MI->getOperand(i).getReg());
 316     else
 317       printUnsignedImm(MI, i, O);
 318   }
 319 }
 320