lib/Target/Mips/Mips64r6InstrInfo.td

   1 //=- Mips64r6InstrInfo.td - Mips64r6 Instruction Information -*- tablegen -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes Mips64r6 instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 // Notes about removals/changes from MIPS32r6:
  15 // Reencoded: dclo, dclz
  16 // Reencoded: lld, scd
  17 // Removed: daddi
  18 // Removed: ddiv, ddivu, dmult, dmultu
  19 // Removed: div, divu
  20 // Removed: ldl, ldr, ldle, ldre, sdl, sdr, sdle, sdre
  21
  22 //===----------------------------------------------------------------------===//
  23 //
  24 // Instruction Encodings
  25 //
  26 //===----------------------------------------------------------------------===//
  27
  28 class DAUI_ENC    : DAUI_FM;
  29 class DAHI_ENC    : REGIMM_FM<OPCODE5_DAHI>;
  30 class DATI_ENC    : REGIMM_FM<OPCODE5_DATI>;
  31 class DDIV_ENC    : SPECIAL_3R_FM<0b00010, 0b011110>;
  32 class DDIVU_ENC   : SPECIAL_3R_FM<0b00010, 0b011111>;
  33 class DMOD_ENC    : SPECIAL_3R_FM<0b00011, 0b011110>;
  34 class DMODU_ENC   : SPECIAL_3R_FM<0b00011, 0b011111>;
  35 class DMUH_ENC    : SPECIAL_3R_FM<0b00011, 0b111000>;
  36 class DMUHU_ENC   : SPECIAL_3R_FM<0b00011, 0b111001>;
  37 class DMUL_R6_ENC : SPECIAL_3R_FM<0b00010, 0b111000>;
  38 class DMULU_ENC   : SPECIAL_3R_FM<0b00010, 0b111001>;
  39
  40 //===----------------------------------------------------------------------===//
  41 //
  42 // Instruction Descriptions
  43 //
  44 //===----------------------------------------------------------------------===//
  45
  46 class DAHI_DESC    : AUI_DESC_BASE<"dahi", GPR64Opnd>;
  47 class DATI_DESC    : AUI_DESC_BASE<"dati", GPR64Opnd>;
  48 class DAUI_DESC    : AUI_DESC_BASE<"daui", GPR64Opnd>;
  49 class DDIV_DESC    : DIVMOD_DESC_BASE<"ddiv", GPR64Opnd>;
  50 class DDIVU_DESC   : DIVMOD_DESC_BASE<"ddivu", GPR64Opnd>;
  51 class DMOD_DESC    : DIVMOD_DESC_BASE<"dmod", GPR64Opnd>;
  52 class DMODU_DESC   : DIVMOD_DESC_BASE<"dmodu", GPR64Opnd>;
  53 class DMUH_DESC    : MUL_R6_DESC_BASE<"dmuh", GPR64Opnd>;
  54 class DMUHU_DESC   : MUL_R6_DESC_BASE<"dmuhu", GPR64Opnd>;
  55 class DMUL_R6_DESC : MUL_R6_DESC_BASE<"dmul", GPR64Opnd>;
  56 class DMULU_DESC   : MUL_R6_DESC_BASE<"dmulu", GPR64Opnd>;
  57
  58 //===----------------------------------------------------------------------===//
  59 //
  60 // Instruction Definitions
  61 //
  62 //===----------------------------------------------------------------------===//
  63
  64 def DAHI : DAHI_ENC, DAHI_DESC, ISA_MIPS64R6;
  65 def DALIGN;
  66 def DATI : DATI_ENC, DATI_DESC, ISA_MIPS64R6;
  67 def DAUI : DAUI_ENC, DAUI_DESC, ISA_MIPS64R6;
  68 def DBITSWAP;
  69 def DDIV : DDIV_ENC, DDIV_DESC, ISA_MIPS64R6;
  70 def DDIVU : DDIVU_ENC, DDIVU_DESC, ISA_MIPS64R6;
  71 // def DLSA; // See MSA
  72 def DMOD : DMOD_ENC, DMOD_DESC, ISA_MIPS64R6;
  73 def DMODU : DMODU_ENC, DMODU_DESC, ISA_MIPS64R6;
  74 def DMUH: DMUH_ENC, DMUH_DESC, ISA_MIPS64R6;
  75 def DMUHU: DMUHU_ENC, DMUHU_DESC, ISA_MIPS64R6;
  76 def DMUL_R6: DMUL_R6_ENC, DMUL_R6_DESC, ISA_MIPS64R6;
  77 def DMULU: DMULU_ENC, DMULU_DESC, ISA_MIPS64R6;
  78 def LDPC;