lib/Target/Mips/MipsISelDAGToDAG.cpp

   1 //===-- MipsISelDAGToDAG.cpp - A Dag to Dag Inst Selector for Mips --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines an instruction selector for the MIPS target.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "mips-isel"
  15 #include "Mips.h"
  16 #include "MipsAnalyzeImmediate.h"
  17 #include "MipsMachineFunction.h"
  18 #include "MipsRegisterInfo.h"
  19 #include "MipsSubtarget.h"
  20 #include "MipsTargetMachine.h"
  21 #include "MCTargetDesc/MipsBaseInfo.h"
  22 #include "llvm/GlobalValue.h"
  23 #include "llvm/Instructions.h"
  24 #include "llvm/Intrinsics.h"
  25 #include "llvm/Support/CFG.h"
  26 #include "llvm/Type.h"
  27 #include "llvm/CodeGen/MachineConstantPool.h"
  28 #include "llvm/CodeGen/MachineFunction.h"
  29 #include "llvm/CodeGen/MachineFrameInfo.h"
  30 #include "llvm/CodeGen/MachineInstrBuilder.h"
  31 #include "llvm/CodeGen/MachineRegisterInfo.h"
  32 #include "llvm/CodeGen/SelectionDAGISel.h"
  33 #include "llvm/CodeGen/SelectionDAGNodes.h"
  34 #include "llvm/Target/TargetMachine.h"
  35 #include "llvm/Support/Debug.h"
  36 #include "llvm/Support/ErrorHandling.h"
  37 #include "llvm/Support/raw_ostream.h"
  38 using namespace llvm;
  39
  40 //===----------------------------------------------------------------------===//
  41 // Instruction Selector Implementation
  42 //===----------------------------------------------------------------------===//
  43
  44 //===----------------------------------------------------------------------===//
  45 // MipsDAGToDAGISel - MIPS specific code to select MIPS machine
  46 // instructions for SelectionDAG operations.
  47 //===----------------------------------------------------------------------===//
  48 namespace {
  49
  50 class MipsDAGToDAGISel : public SelectionDAGISel {
  51
  52   /// TM - Keep a reference to MipsTargetMachine.
  53   MipsTargetMachine &TM;
  54
  55   /// Subtarget - Keep a pointer to the MipsSubtarget around so that we can
  56   /// make the right decision when generating code for different targets.
  57   const MipsSubtarget &Subtarget;
  58
  59 public:
  60   explicit MipsDAGToDAGISel(MipsTargetMachine &tm) :
  61   SelectionDAGISel(tm),
  62   TM(tm), Subtarget(tm.getSubtarget<MipsSubtarget>()) {}
  63
  64   // Pass Name
  65   virtual const char *getPassName() const {
  66     return "MIPS DAG->DAG Pattern Instruction Selection";
  67   }
  68
  69   virtual bool runOnMachineFunction(MachineFunction &MF);
  70
  71 private:
  72   // Include the pieces autogenerated from the target description.
  73   #include "MipsGenDAGISel.inc"
  74
  75   /// getTargetMachine - Return a reference to the TargetMachine, casted
  76   /// to the target-specific type.
  77   const MipsTargetMachine &getTargetMachine() {
  78     return static_cast<const MipsTargetMachine &>(TM);
  79   }
  80
  81   /// getInstrInfo - Return a reference to the TargetInstrInfo, casted
  82   /// to the target-specific type.
  83   const MipsInstrInfo *getInstrInfo() {
  84     return getTargetMachine().getInstrInfo();
  85   }
  86
  87   SDNode *getGlobalBaseReg();
  88
  89   std::pair<SDNode*, SDNode*> SelectMULT(SDNode *N, unsigned Opc, DebugLoc dl,
  90                                          EVT Ty, bool HasLo, bool HasHi);
  91
  92   SDNode *Select(SDNode *N);
  93
  94   // Complex Pattern.
  95   bool SelectAddr(SDNode *Parent, SDValue N, SDValue &Base, SDValue &Offset);
  96
  97   // getImm - Return a target constant with the specified value.
  98   inline SDValue getImm(const SDNode *Node, unsigned Imm) {
  99     return CurDAG->getTargetConstant(Imm, Node->getValueType(0));
 100   }
 101
 102   void ProcessFunctionAfterISel(MachineFunction &MF);
 103   bool ReplaceUsesWithZeroReg(MachineRegisterInfo *MRI, const MachineInstr&);
 104   void InitGlobalBaseReg(MachineFunction &MF);
 105
 106   virtual bool SelectInlineAsmMemoryOperand(const SDValue &Op,
 107                                             char ConstraintCode,
 108                                             std::vector<SDValue> &OutOps);
 109 };
 110
 111 }
 112
 113 // Insert instructions to initialize the global base register in the
 114 // first MBB of the function. When the ABI is O32 and the relocation model is
 115 // PIC, the necessary instructions are emitted later to prevent optimization
 116 // passes from moving them.
 117 void MipsDAGToDAGISel::InitGlobalBaseReg(MachineFunction &MF) {
 118   MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 119
 120   MachineBasicBlock &MBB = MF.front();
 121   MachineBasicBlock::iterator I = MBB.begin();
 122   MachineRegisterInfo &RegInfo = MF.getRegInfo();
 123   const MipsRegisterInfo *TargetRegInfo = TM.getRegisterInfo();
 124   const MipsInstrInfo *MII = TM.getInstrInfo();
 125   const TargetInstrInfo &TII = *MF.getTarget().getInstrInfo();
 126   DebugLoc DL = I != MBB.end() ? I->getDebugLoc() : DebugLoc();
 127   unsigned V0, V1, GlobalBaseReg = MipsFI->getGlobalBaseReg();
 128   int FI = MipsFI->initGlobalRegFI();
 129
 130   const TargetRegisterClass *RC = Subtarget.isABI_N64() ?
 131     (const TargetRegisterClass*)&Mips::CPU64RegsRegClass :
 132     (const TargetRegisterClass*)&Mips::CPURegsRegClass;
 133
 134   V0 = RegInfo.createVirtualRegister(RC);
 135   V1 = RegInfo.createVirtualRegister(RC);
 136
 137   if (Subtarget.isABI_N64()) {
 138     MF.getRegInfo().addLiveIn(Mips::T9_64);
 139     MBB.addLiveIn(Mips::T9_64);
 140
 141     // lui $v0, %hi(%neg(%gp_rel(fname)))
 142     // daddu $v1, $v0, $t9
 143     // daddiu $globalbasereg, $v1, %lo(%neg(%gp_rel(fname)))
 144     const GlobalValue *FName = MF.getFunction();
 145     BuildMI(MBB, I, DL, TII.get(Mips::LUi64), V0)
 146       .addGlobalAddress(FName, 0, MipsII::MO_GPOFF_HI);
 147     BuildMI(MBB, I, DL, TII.get(Mips::DADDu), V1).addReg(V0).addReg(Mips::T9_64);
 148     BuildMI(MBB, I, DL, TII.get(Mips::DADDiu), GlobalBaseReg).addReg(V1)
 149       .addGlobalAddress(FName, 0, MipsII::MO_GPOFF_LO);
 150     MII->storeRegToStackSlot(MBB, I, GlobalBaseReg, false, FI, RC,
 151                              TargetRegInfo);
 152     return;
 153   }
 154
 155   if (MF.getTarget().getRelocationModel() == Reloc::Static) {
 156     // Set global register to __gnu_local_gp.
 157     //
 158     // lui   $v0, %hi(__gnu_local_gp)
 159     // addiu $globalbasereg, $v0, %lo(__gnu_local_gp)
 160     BuildMI(MBB, I, DL, TII.get(Mips::LUi), V0)
 161       .addExternalSymbol("__gnu_local_gp", MipsII::MO_ABS_HI);
 162     BuildMI(MBB, I, DL, TII.get(Mips::ADDiu), GlobalBaseReg).addReg(V0)
 163       .addExternalSymbol("__gnu_local_gp", MipsII::MO_ABS_LO);
 164     MII->storeRegToStackSlot(MBB, I, GlobalBaseReg, false, FI, RC,
 165                              TargetRegInfo);
 166     return;
 167   }
 168
 169   MF.getRegInfo().addLiveIn(Mips::T9);
 170   MBB.addLiveIn(Mips::T9);
 171
 172   if (Subtarget.isABI_N32()) {
 173     // lui $v0, %hi(%neg(%gp_rel(fname)))
 174     // addu $v1, $v0, $t9
 175     // addiu $globalbasereg, $v1, %lo(%neg(%gp_rel(fname)))
 176     const GlobalValue *FName = MF.getFunction();
 177     BuildMI(MBB, I, DL, TII.get(Mips::LUi), V0)
 178       .addGlobalAddress(FName, 0, MipsII::MO_GPOFF_HI);
 179     BuildMI(MBB, I, DL, TII.get(Mips::ADDu), V1).addReg(V0).addReg(Mips::T9);
 180     BuildMI(MBB, I, DL, TII.get(Mips::ADDiu), GlobalBaseReg).addReg(V1)
 181       .addGlobalAddress(FName, 0, MipsII::MO_GPOFF_LO);
 182     MII->storeRegToStackSlot(MBB, I, GlobalBaseReg, false, FI, RC,
 183                              TargetRegInfo);
 184     return;
 185   }
 186
 187   assert(Subtarget.isABI_O32());
 188
 189   // For O32 ABI, the following instruction sequence is emitted to initialize
 190   // the global base register:
 191   //
 192   //  0. lui   $2, %hi(_gp_disp)
 193   //  1. addiu $2, $2, %lo(_gp_disp)
 194   //  2. addu  $globalbasereg, $2, $t9
 195   //
 196   // We emit only the last instruction here.
 197   //
 198   // GNU linker requires that the first two instructions appear at the beginning
 199   // of a function and no instructions be inserted before or between them.
 200   // The two instructions are emitted during lowering to MC layer in order to
 201   // avoid any reordering.
 202   //
 203   // Register $2 (Mips::V0) is added to the list of live-in registers to ensure
 204   // the value instruction 1 (addiu) defines is valid when instruction 2 (addu)
 205   // reads it.
 206   MF.getRegInfo().addLiveIn(Mips::V0);
 207   MBB.addLiveIn(Mips::V0);
 208   BuildMI(MBB, I, DL, TII.get(Mips::ADDu), GlobalBaseReg)
 209     .addReg(Mips::V0).addReg(Mips::T9);
 210   MII->storeRegToStackSlot(MBB, I, GlobalBaseReg, false, FI, RC, TargetRegInfo);
 211 }
 212
 213 bool MipsDAGToDAGISel::ReplaceUsesWithZeroReg(MachineRegisterInfo *MRI,
 214                                               const MachineInstr& MI) {
 215   unsigned DstReg = 0, ZeroReg = 0;
 216
 217   // Check if MI is "addiu $dst, $zero, 0" or "daddiu $dst, $zero, 0".
 218   if ((MI.getOpcode() == Mips::ADDiu) &&
 219       (MI.getOperand(1).getReg() == Mips::ZERO) &&
 220       (MI.getOperand(2).getImm() == 0)) {
 221     DstReg = MI.getOperand(0).getReg();
 222     ZeroReg = Mips::ZERO;
 223   } else if ((MI.getOpcode() == Mips::DADDiu) &&
 224              (MI.getOperand(1).getReg() == Mips::ZERO_64) &&
 225              (MI.getOperand(2).getImm() == 0)) {
 226     DstReg = MI.getOperand(0).getReg();
 227     ZeroReg = Mips::ZERO_64;
 228   }
 229
 230   if (!DstReg)
 231     return false;
 232
 233   // Replace uses with ZeroReg.
 234   for (MachineRegisterInfo::use_iterator U = MRI->use_begin(DstReg),
 235        E = MRI->use_end(); U != E; ++U) {
 236     MachineOperand &MO = U.getOperand();
 237     MachineInstr *MI = MO.getParent();
 238
 239     // Do not replace if it is a phi's operand or is tied to def operand.
 240     if (MI->isPHI() || MI->isRegTiedToDefOperand(U.getOperandNo()) ||
 241         MI->isPseudo())
 242       continue;
 243
 244     MO.setReg(ZeroReg);
 245   }
 246
 247   return true;
 248 }
 249
 250 void MipsDAGToDAGISel::ProcessFunctionAfterISel(MachineFunction &MF) {
 251   InitGlobalBaseReg(MF);
 252
 253   MachineRegisterInfo *MRI = &MF.getRegInfo();
 254
 255   for (MachineFunction::iterator MFI = MF.begin(), MFE = MF.end(); MFI != MFE;
 256        ++MFI)
 257     for (MachineBasicBlock::iterator I = MFI->begin(); I != MFI->end(); ++I)
 258       ReplaceUsesWithZeroReg(MRI, *I);
 259 }
 260
 261 bool MipsDAGToDAGISel::runOnMachineFunction(MachineFunction &MF) {
 262   bool Ret = SelectionDAGISel::runOnMachineFunction(MF);
 263
 264   ProcessFunctionAfterISel(MF);
 265
 266   return Ret;
 267 }
 268
 269 /// getGlobalBaseReg - Output the instructions required to put the
 270 /// GOT address into a register.
 271 SDNode *MipsDAGToDAGISel::getGlobalBaseReg() {
 272   unsigned GlobalBaseReg = MF->getInfo<MipsFunctionInfo>()->getGlobalBaseReg();
 273   return CurDAG->getRegister(GlobalBaseReg, TLI.getPointerTy()).getNode();
 274 }
 275
 276 /// ComplexPattern used on MipsInstrInfo
 277 /// Used on Mips Load/Store instructions
 278 bool MipsDAGToDAGISel::
 279 SelectAddr(SDNode *Parent, SDValue Addr, SDValue &Base, SDValue &Offset) {
 280   EVT ValTy = Addr.getValueType();
 281
 282   // If Parent is an unaligned f32 load or store, select a (base + index)
 283   // floating point load/store instruction (luxc1 or suxc1).
 284   const LSBaseSDNode* LS = 0;
 285
 286   if (Parent && (LS = dyn_cast<LSBaseSDNode>(Parent))) {
 287     EVT VT = LS->getMemoryVT();
 288
 289     if (VT.getSizeInBits() / 8 > LS->getAlignment()) {
 290       assert(TLI.allowsUnalignedMemoryAccesses(VT) &&
 291              "Unaligned loads/stores not supported for this type.");
 292       if (VT == MVT::f32)
 293         return false;
 294     }
 295   }
 296
 297   // if Address is FI, get the TargetFrameIndex.
 298   if (FrameIndexSDNode *FIN = dyn_cast<FrameIndexSDNode>(Addr)) {
 299     Base   = CurDAG->getTargetFrameIndex(FIN->getIndex(), ValTy);
 300     Offset = CurDAG->getTargetConstant(0, ValTy);
 301     return true;
 302   }
 303
 304   // on PIC code Load GA
 305   if (Addr.getOpcode() == MipsISD::Wrapper) {
 306     Base   = Addr.getOperand(0);
 307     Offset = Addr.getOperand(1);
 308     return true;
 309   }
 310
 311   if (TM.getRelocationModel() != Reloc::PIC_) {
 312     if ((Addr.getOpcode() == ISD::TargetExternalSymbol ||
 313         Addr.getOpcode() == ISD::TargetGlobalAddress))
 314       return false;
 315   }
 316
 317   // Addresses of the form FI+const or FI|const
 318   if (CurDAG->isBaseWithConstantOffset(Addr)) {
 319     ConstantSDNode *CN = dyn_cast<ConstantSDNode>(Addr.getOperand(1));
 320     if (isInt<16>(CN->getSExtValue())) {
 321
 322       // If the first operand is a FI, get the TargetFI Node
 323       if (FrameIndexSDNode *FIN = dyn_cast<FrameIndexSDNode>
 324                                   (Addr.getOperand(0)))
 325         Base = CurDAG->getTargetFrameIndex(FIN->getIndex(), ValTy);
 326       else
 327         Base = Addr.getOperand(0);
 328
 329       Offset = CurDAG->getTargetConstant(CN->getZExtValue(), ValTy);
 330       return true;
 331     }
 332   }
 333
 334   // Operand is a result from an ADD.
 335   if (Addr.getOpcode() == ISD::ADD) {
 336     // When loading from constant pools, load the lower address part in
 337     // the instruction itself. Example, instead of:
 338     //  lui $2, %hi($CPI1_0)
 339     //  addiu $2, $2, %lo($CPI1_0)
 340     //  lwc1 $f0, 0($2)
 341     // Generate:
 342     //  lui $2, %hi($CPI1_0)
 343     //  lwc1 $f0, %lo($CPI1_0)($2)
 344     if (Addr.getOperand(1).getOpcode() == MipsISD::Lo) {
 345       SDValue LoVal = Addr.getOperand(1), Opnd0 = LoVal.getOperand(0);
 346       if (isa<ConstantPoolSDNode>(Opnd0) || isa<GlobalAddressSDNode>(Opnd0) ||
 347           isa<JumpTableSDNode>(Opnd0)) {
 348         Base = Addr.getOperand(0);
 349         Offset = Opnd0;
 350         return true;
 351       }
 352     }
 353
 354     // If an indexed floating point load/store can be emitted, return false.
 355     if (LS && (LS->getMemoryVT() == MVT::f32 || LS->getMemoryVT() == MVT::f64) &&
 356         Subtarget.hasMips32r2Or64())
 357       return false;
 358   }
 359
 360   Base   = Addr;
 361   Offset = CurDAG->getTargetConstant(0, ValTy);
 362   return true;
 363 }
 364
 365 /// Select multiply instructions.
 366 std::pair<SDNode*, SDNode*>
 367 MipsDAGToDAGISel::SelectMULT(SDNode *N, unsigned Opc, DebugLoc dl, EVT Ty,
 368                              bool HasLo, bool HasHi) {
 369   SDNode *Lo = 0, *Hi = 0;
 370   SDNode *Mul = CurDAG->getMachineNode(Opc, dl, MVT::Glue, N->getOperand(0),
 371                                        N->getOperand(1));
 372   SDValue InFlag = SDValue(Mul, 0);
 373
 374   if (HasLo) {
 375     Lo = CurDAG->getMachineNode(Ty == MVT::i32 ? Mips::MFLO : Mips::MFLO64, dl,
 376                                 Ty, MVT::Glue, InFlag);
 377     InFlag = SDValue(Lo, 1);
 378   }
 379   if (HasHi)
 380     Hi = CurDAG->getMachineNode(Ty == MVT::i32 ? Mips::MFHI : Mips::MFHI64, dl,
 381                                 Ty, InFlag);
 382
 383   return std::make_pair(Lo, Hi);
 384 }
 385
 386
 387 /// Select instructions not customized! Used for
 388 /// expanded, promoted and normal instructions
 389 SDNode* MipsDAGToDAGISel::Select(SDNode *Node) {
 390   unsigned Opcode = Node->getOpcode();
 391   DebugLoc dl = Node->getDebugLoc();
 392
 393   // Dump information about the Node being selected
 394   DEBUG(errs() << "Selecting: "; Node->dump(CurDAG); errs() << "\n");
 395
 396   // If we have a custom node, we already have selected!
 397   if (Node->isMachineOpcode()) {
 398     DEBUG(errs() << "== "; Node->dump(CurDAG); errs() << "\n");
 399     return NULL;
 400   }
 401
 402   ///
 403   // Instruction Selection not handled by the auto-generated
 404   // tablegen selection should be handled here.
 405   ///
 406   EVT NodeTy = Node->getValueType(0);
 407   unsigned MultOpc;
 408
 409   switch(Opcode) {
 410   default: break;
 411
 412   case ISD::SUBE:
 413   case ISD::ADDE: {
 414     SDValue InFlag = Node->getOperand(2), CmpLHS;
 415     unsigned Opc = InFlag.getOpcode(); (void)Opc;
 416     assert(((Opc == ISD::ADDC || Opc == ISD::ADDE) ||
 417             (Opc == ISD::SUBC || Opc == ISD::SUBE)) &&
 418            "(ADD|SUB)E flag operand must come from (ADD|SUB)C/E insn");
 419
 420     unsigned MOp;
 421     if (Opcode == ISD::ADDE) {
 422       CmpLHS = InFlag.getValue(0);
 423       MOp = Mips::ADDu;
 424     } else {
 425       CmpLHS = InFlag.getOperand(0);
 426       MOp = Mips::SUBu;
 427     }
 428
 429     SDValue Ops[] = { CmpLHS, InFlag.getOperand(1) };
 430
 431     SDValue LHS = Node->getOperand(0);
 432     SDValue RHS = Node->getOperand(1);
 433
 434     EVT VT = LHS.getValueType();
 435     SDNode *Carry = CurDAG->getMachineNode(Mips::SLTu, dl, VT, Ops, 2);
 436     SDNode *AddCarry = CurDAG->getMachineNode(Mips::ADDu, dl, VT,
 437                                               SDValue(Carry,0), RHS);
 438
 439     return CurDAG->SelectNodeTo(Node, MOp, VT, MVT::Glue,
 440                                 LHS, SDValue(AddCarry,0));
 441   }
 442
 443   /// Mul with two results
 444   case ISD::SMUL_LOHI:
 445   case ISD::UMUL_LOHI: {
 446     if (NodeTy == MVT::i32)
 447       MultOpc = (Opcode == ISD::UMUL_LOHI ? Mips::MULTu : Mips::MULT);
 448     else
 449       MultOpc = (Opcode == ISD::UMUL_LOHI ? Mips::DMULTu : Mips::DMULT);
 450
 451     std::pair<SDNode*, SDNode*> LoHi = SelectMULT(Node, MultOpc, dl, NodeTy,
 452                                                   true, true);
 453
 454     if (!SDValue(Node, 0).use_empty())
 455       ReplaceUses(SDValue(Node, 0), SDValue(LoHi.first, 0));
 456
 457     if (!SDValue(Node, 1).use_empty())
 458       ReplaceUses(SDValue(Node, 1), SDValue(LoHi.second, 0));
 459
 460     return NULL;
 461   }
 462
 463   /// Special Muls
 464   case ISD::MUL: {
 465     // Mips32 has a 32-bit three operand mul instruction.
 466     if (Subtarget.hasMips32() && NodeTy == MVT::i32)
 467       break;
 468     return SelectMULT(Node, NodeTy == MVT::i32 ? Mips::MULT : Mips::DMULT,
 469                       dl, NodeTy, true, false).first;
 470   }
 471   case ISD::MULHS:
 472   case ISD::MULHU: {
 473     if (NodeTy == MVT::i32)
 474       MultOpc = (Opcode == ISD::MULHU ? Mips::MULTu : Mips::MULT);
 475     else
 476       MultOpc = (Opcode == ISD::MULHU ? Mips::DMULTu : Mips::DMULT);
 477
 478     return SelectMULT(Node, MultOpc, dl, NodeTy, false, true).second;
 479   }
 480
 481   // Get target GOT address.
 482   case ISD::GLOBAL_OFFSET_TABLE:
 483     return getGlobalBaseReg();
 484
 485   case ISD::ConstantFP: {
 486     ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(Node);
 487     if (Node->getValueType(0) == MVT::f64 && CN->isExactlyValue(+0.0)) {
 488       if (Subtarget.hasMips64()) {
 489         SDValue Zero = CurDAG->getCopyFromReg(CurDAG->getEntryNode(), dl,
 490                                               Mips::ZERO_64, MVT::i64);
 491         return CurDAG->getMachineNode(Mips::DMTC1, dl, MVT::f64, Zero);
 492       }
 493
 494       SDValue Zero = CurDAG->getCopyFromReg(CurDAG->getEntryNode(), dl,
 495                                             Mips::ZERO, MVT::i32);
 496       return CurDAG->getMachineNode(Mips::BuildPairF64, dl, MVT::f64, Zero,
 497                                     Zero);
 498     }
 499     break;
 500   }
 501
 502   case ISD::Constant: {
 503     const ConstantSDNode *CN = dyn_cast<ConstantSDNode>(Node);
 504     unsigned Size = CN->getValueSizeInBits(0);
 505
 506     if (Size == 32)
 507       break;
 508
 509     MipsAnalyzeImmediate AnalyzeImm;
 510     int64_t Imm = CN->getSExtValue();
 511
 512     const MipsAnalyzeImmediate::InstSeq &Seq =
 513       AnalyzeImm.Analyze(Imm, Size, false);
 514
 515     MipsAnalyzeImmediate::InstSeq::const_iterator Inst = Seq.begin();
 516     DebugLoc DL = CN->getDebugLoc();
 517     SDNode *RegOpnd;
 518     SDValue ImmOpnd = CurDAG->getTargetConstant(SignExtend64<16>(Inst->ImmOpnd),
 519                                                 MVT::i64);
 520
 521     // The first instruction can be a LUi which is different from other
 522     // instructions (ADDiu, ORI and SLL) in that it does not have a register
 523     // operand.
 524     if (Inst->Opc == Mips::LUi64)
 525       RegOpnd = CurDAG->getMachineNode(Inst->Opc, DL, MVT::i64, ImmOpnd);
 526     else
 527       RegOpnd =
 528         CurDAG->getMachineNode(Inst->Opc, DL, MVT::i64,
 529                                CurDAG->getRegister(Mips::ZERO_64, MVT::i64),
 530                                ImmOpnd);
 531
 532     // The remaining instructions in the sequence are handled here.
 533     for (++Inst; Inst != Seq.end(); ++Inst) {
 534       ImmOpnd = CurDAG->getTargetConstant(SignExtend64<16>(Inst->ImmOpnd),
 535                                           MVT::i64);
 536       RegOpnd = CurDAG->getMachineNode(Inst->Opc, DL, MVT::i64,
 537                                        SDValue(RegOpnd, 0), ImmOpnd);
 538     }
 539
 540     return RegOpnd;
 541   }
 542
 543   case MipsISD::ThreadPointer: {
 544     EVT PtrVT = TLI.getPointerTy();
 545     unsigned RdhwrOpc, SrcReg, DestReg;
 546
 547     if (PtrVT == MVT::i32) {
 548       RdhwrOpc = Mips::RDHWR;
 549       SrcReg = Mips::HWR29;
 550       DestReg = Mips::V1;
 551     } else {
 552       RdhwrOpc = Mips::RDHWR64;
 553       SrcReg = Mips::HWR29_64;
 554       DestReg = Mips::V1_64;
 555     }
 556
 557     SDNode *Rdhwr =
 558       CurDAG->getMachineNode(RdhwrOpc, Node->getDebugLoc(),
 559                              Node->getValueType(0),
 560                              CurDAG->getRegister(SrcReg, PtrVT));
 561     SDValue Chain = CurDAG->getCopyToReg(CurDAG->getEntryNode(), dl, DestReg,
 562                                          SDValue(Rdhwr, 0));
 563     SDValue ResNode = CurDAG->getCopyFromReg(Chain, dl, DestReg, PtrVT);
 564     ReplaceUses(SDValue(Node, 0), ResNode);
 565     return ResNode.getNode();
 566   }
 567   }
 568
 569   // Select the default instruction
 570   SDNode *ResNode = SelectCode(Node);
 571
 572   DEBUG(errs() << "=> ");
 573   if (ResNode == NULL || ResNode == Node)
 574     DEBUG(Node->dump(CurDAG));
 575   else
 576     DEBUG(ResNode->dump(CurDAG));
 577   DEBUG(errs() << "\n");
 578   return ResNode;
 579 }
 580
 581 bool MipsDAGToDAGISel::
 582 SelectInlineAsmMemoryOperand(const SDValue &Op, char ConstraintCode,
 583                              std::vector<SDValue> &OutOps) {
 584   assert(ConstraintCode == 'm' && "unexpected asm memory constraint");
 585   OutOps.push_back(Op);
 586   return false;
 587 }
 588
 589 /// createMipsISelDag - This pass converts a legalized DAG into a
 590 /// MIPS-specific DAG, ready for instruction scheduling.
 591 FunctionPass *llvm::createMipsISelDag(MipsTargetMachine &TM) {
 592   return new MipsDAGToDAGISel(TM);
 593 }