lib/Target/Mips/MipsISelLowering.cpp

   1 //===-- MipsISelLowering.cpp - Mips DAG Lowering Implementation -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that Mips uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "mips-lower"
  16
  17 #include "MipsISelLowering.h"
  18 #include "MipsMachineFunction.h"
  19 #include "MipsTargetMachine.h"
  20 #include "MipsSubtarget.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/GlobalVariable.h"
  24 #include "llvm/Intrinsics.h"
  25 #include "llvm/CallingConv.h"
  26 #include "llvm/CodeGen/CallingConvLower.h"
  27 #include "llvm/CodeGen/MachineFrameInfo.h"
  28 #include "llvm/CodeGen/MachineFunction.h"
  29 #include "llvm/CodeGen/MachineInstrBuilder.h"
  30 #include "llvm/CodeGen/MachineRegisterInfo.h"
  31 #include "llvm/CodeGen/SelectionDAGISel.h"
  32 #include "llvm/CodeGen/ValueTypes.h"
  33 #include "llvm/Support/Debug.h"
  34 using namespace llvm;
  35
  36 const char *MipsTargetLowering::
  37 getTargetNodeName(unsigned Opcode) const
  38 {
  39   switch (Opcode)
  40   {
  41     case MipsISD::JmpLink    : return "MipsISD::JmpLink";
  42     case MipsISD::Hi         : return "MipsISD::Hi";
  43     case MipsISD::Lo         : return "MipsISD::Lo";
  44     case MipsISD::GPRel      : return "MipsISD::GPRel";
  45     case MipsISD::Ret        : return "MipsISD::Ret";
  46     case MipsISD::CMov       : return "MipsISD::CMov";
  47     case MipsISD::SelectCC   : return "MipsISD::SelectCC";
  48     case MipsISD::FPSelectCC : return "MipsISD::FPSelectCC";
  49     case MipsISD::FPBrcond   : return "MipsISD::FPBrcond";
  50     case MipsISD::FPCmp      : return "MipsISD::FPCmp";
  51     default                  : return NULL;
  52   }
  53 }
  54
  55 MipsTargetLowering::
  56 MipsTargetLowering(MipsTargetMachine &TM): TargetLowering(TM)
  57 {
  58   Subtarget = &TM.getSubtarget<MipsSubtarget>();
  59
  60   // Mips does not have i1 type, so use i32 for
  61   // setcc operations results (slt, sgt, ...).
  62   setBooleanContents(ZeroOrOneBooleanContent);
  63
  64   // JumpTable targets must use GOT when using PIC_
  65   setUsesGlobalOffsetTable(true);
  66
  67   // Set up the register classes
  68   addRegisterClass(MVT::i32, Mips::CPURegsRegisterClass);
  69
  70   // When dealing with single precision only, use libcalls
  71   if (!Subtarget->isSingleFloat()) {
  72     addRegisterClass(MVT::f32, Mips::AFGR32RegisterClass);
  73     if (!Subtarget->isFP64bit())
  74       addRegisterClass(MVT::f64, Mips::AFGR64RegisterClass);
  75   } else
  76     addRegisterClass(MVT::f32, Mips::FGR32RegisterClass);
  77
  78   // Legal fp constants
  79   addLegalFPImmediate(APFloat(+0.0f));
  80
  81   // Load extented operations for i1 types must be promoted
  82   setLoadExtAction(ISD::EXTLOAD,  MVT::i1,  Promote);
  83   setLoadExtAction(ISD::ZEXTLOAD, MVT::i1,  Promote);
  84   setLoadExtAction(ISD::SEXTLOAD, MVT::i1,  Promote);
  85
  86   // Used by legalize types to correctly generate the setcc result.
  87   // Without this, every float setcc comes with a AND/OR with the result,
  88   // we don't want this, since the fpcmp result goes to a flag register,
  89   // which is used implicitly by brcond and select operations.
  90   AddPromotedToType(ISD::SETCC, MVT::i1, MVT::i32);
  91
  92   // Mips Custom Operations
  93   setOperationAction(ISD::GlobalAddress,      MVT::i32,   Custom);
  94   setOperationAction(ISD::GlobalTLSAddress,   MVT::i32,   Custom);
  95   setOperationAction(ISD::RET,                MVT::Other, Custom);
  96   setOperationAction(ISD::JumpTable,          MVT::i32,   Custom);
  97   setOperationAction(ISD::ConstantPool,       MVT::i32,   Custom);
  98   setOperationAction(ISD::SELECT,             MVT::f32,   Custom);
  99   setOperationAction(ISD::SELECT,             MVT::i32,   Custom);
 100   setOperationAction(ISD::SETCC,              MVT::f32,   Custom);
 101   setOperationAction(ISD::BRCOND,             MVT::Other, Custom);
 102   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i32,   Custom);
 103
 104   // We custom lower AND/OR to handle the case where the DAG contain 'ands/ors'
 105   // with operands comming from setcc fp comparions. This is necessary since
 106   // the result from these setcc are in a flag registers (FCR31).
 107   setOperationAction(ISD::AND,              MVT::i32,   Custom);
 108   setOperationAction(ISD::OR,               MVT::i32,   Custom);
 109
 110   // Operations not directly supported by Mips.
 111   setOperationAction(ISD::BR_JT,             MVT::Other, Expand);
 112   setOperationAction(ISD::BR_CC,             MVT::Other, Expand);
 113   setOperationAction(ISD::SELECT_CC,         MVT::Other, Expand);
 114   setOperationAction(ISD::UINT_TO_FP,        MVT::i32,   Expand);
 115   setOperationAction(ISD::FP_TO_UINT,        MVT::i32,   Expand);
 116   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1,    Expand);
 117   setOperationAction(ISD::CTPOP,             MVT::i32,   Expand);
 118   setOperationAction(ISD::CTTZ,              MVT::i32,   Expand);
 119   setOperationAction(ISD::ROTL,              MVT::i32,   Expand);
 120   setOperationAction(ISD::SHL_PARTS,         MVT::i32,   Expand);
 121   setOperationAction(ISD::SRA_PARTS,         MVT::i32,   Expand);
 122   setOperationAction(ISD::SRL_PARTS,         MVT::i32,   Expand);
 123   setOperationAction(ISD::FCOPYSIGN,         MVT::f32,   Expand);
 124
 125   // We don't have line number support yet.
 126   setOperationAction(ISD::DBG_STOPPOINT,     MVT::Other, Expand);
 127   setOperationAction(ISD::DEBUG_LOC,         MVT::Other, Expand);
 128   setOperationAction(ISD::DBG_LABEL,         MVT::Other, Expand);
 129   setOperationAction(ISD::EH_LABEL,          MVT::Other, Expand);
 130
 131   // Use the default for now
 132   setOperationAction(ISD::STACKSAVE,         MVT::Other, Expand);
 133   setOperationAction(ISD::STACKRESTORE,      MVT::Other, Expand);
 134   setOperationAction(ISD::MEMBARRIER,        MVT::Other, Expand);
 135
 136   if (Subtarget->isSingleFloat())
 137     setOperationAction(ISD::SELECT_CC, MVT::f64, Expand);
 138
 139   if (!Subtarget->hasSEInReg()) {
 140     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8,  Expand);
 141     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16, Expand);
 142   }
 143
 144   if (!Subtarget->hasBitCount())
 145     setOperationAction(ISD::CTLZ, MVT::i32, Expand);
 146
 147   if (!Subtarget->hasSwap())
 148     setOperationAction(ISD::BSWAP, MVT::i32, Expand);
 149
 150   setStackPointerRegisterToSaveRestore(Mips::SP);
 151   computeRegisterProperties();
 152 }
 153
 154
 155 MVT MipsTargetLowering::getSetCCResultType(MVT VT) const {
 156   return MVT::i32;
 157 }
 158
 159
 160 SDValue MipsTargetLowering::
 161 LowerOperation(SDValue Op, SelectionDAG &DAG)
 162 {
 163   switch (Op.getOpcode())
 164   {
 165     case ISD::AND:                return LowerANDOR(Op, DAG);
 166     case ISD::BRCOND:             return LowerBRCOND(Op, DAG);
 167     case ISD::CALL:               return LowerCALL(Op, DAG);
 168     case ISD::ConstantPool:       return LowerConstantPool(Op, DAG);
 169     case ISD::DYNAMIC_STACKALLOC: return LowerDYNAMIC_STACKALLOC(Op, DAG);
 170     case ISD::FORMAL_ARGUMENTS:   return LowerFORMAL_ARGUMENTS(Op, DAG);
 171     case ISD::GlobalAddress:      return LowerGlobalAddress(Op, DAG);
 172     case ISD::GlobalTLSAddress:   return LowerGlobalTLSAddress(Op, DAG);
 173     case ISD::JumpTable:          return LowerJumpTable(Op, DAG);
 174     case ISD::OR:                 return LowerANDOR(Op, DAG);
 175     case ISD::RET:                return LowerRET(Op, DAG);
 176     case ISD::SELECT:             return LowerSELECT(Op, DAG);
 177     case ISD::SETCC:              return LowerSETCC(Op, DAG);
 178   }
 179   return SDValue();
 180 }
 181
 182 //===----------------------------------------------------------------------===//
 183 //  Lower helper functions
 184 //===----------------------------------------------------------------------===//
 185
 186 // AddLiveIn - This helper function adds the specified physical register to the
 187 // MachineFunction as a live in value.  It also creates a corresponding
 188 // virtual register for it.
 189 static unsigned
 190 AddLiveIn(MachineFunction &MF, unsigned PReg, TargetRegisterClass *RC)
 191 {
 192   assert(RC->contains(PReg) && "Not the correct regclass!");
 193   unsigned VReg = MF.getRegInfo().createVirtualRegister(RC);
 194   MF.getRegInfo().addLiveIn(PReg, VReg);
 195   return VReg;
 196 }
 197
 198 // A address must be loaded from a small section if its size is less than the
 199 // small section size threshold. Data in this section must be addressed using
 200 // gp_rel operator.
 201 bool MipsTargetLowering::IsInSmallSection(unsigned Size) {
 202   return (Size > 0 && (Size <= Subtarget->getSSectionThreshold()));
 203 }
 204
 205 // Discover if this global address can be placed into small data/bss section.
 206 bool MipsTargetLowering::IsGlobalInSmallSection(GlobalValue *GV)
 207 {
 208   const TargetData *TD = getTargetData();
 209   const GlobalVariable *GVA = dyn_cast<GlobalVariable>(GV);
 210
 211   if (!GVA)
 212     return false;
 213
 214   const Type *Ty = GV->getType()->getElementType();
 215   unsigned Size = TD->getTypePaddedSize(Ty);
 216
 217   // if this is a internal constant string, there is a special
 218   // section for it, but not in small data/bss.
 219   if (GVA->hasInitializer() && GV->hasLocalLinkage()) {
 220     Constant *C = GVA->getInitializer();
 221     const ConstantArray *CVA = dyn_cast<ConstantArray>(C);
 222     if (CVA && CVA->isCString())
 223       return false;
 224   }
 225
 226   return IsInSmallSection(Size);
 227 }
 228
 229 // Get fp branch code (not opcode) from condition code.
 230 static Mips::FPBranchCode GetFPBranchCodeFromCond(Mips::CondCode CC) {
 231   if (CC >= Mips::FCOND_F && CC <= Mips::FCOND_NGT)
 232     return Mips::BRANCH_T;
 233
 234   if (CC >= Mips::FCOND_T && CC <= Mips::FCOND_GT)
 235     return Mips::BRANCH_F;
 236
 237   return Mips::BRANCH_INVALID;
 238 }
 239
 240 static unsigned FPBranchCodeToOpc(Mips::FPBranchCode BC) {
 241   switch(BC) {
 242     default:
 243       assert(0 && "Unknown branch code");
 244     case Mips::BRANCH_T  : return Mips::BC1T;
 245     case Mips::BRANCH_F  : return Mips::BC1F;
 246     case Mips::BRANCH_TL : return Mips::BC1TL;
 247     case Mips::BRANCH_FL : return Mips::BC1FL;
 248   }
 249 }
 250
 251 static Mips::CondCode FPCondCCodeToFCC(ISD::CondCode CC) {
 252   switch (CC) {
 253   default: assert(0 && "Unknown fp condition code!");
 254   case ISD::SETEQ:
 255   case ISD::SETOEQ: return Mips::FCOND_EQ;
 256   case ISD::SETUNE: return Mips::FCOND_OGL;
 257   case ISD::SETLT:
 258   case ISD::SETOLT: return Mips::FCOND_OLT;
 259   case ISD::SETGT:
 260   case ISD::SETOGT: return Mips::FCOND_OGT;
 261   case ISD::SETLE:
 262   case ISD::SETOLE: return Mips::FCOND_OLE;
 263   case ISD::SETGE:
 264   case ISD::SETOGE: return Mips::FCOND_OGE;
 265   case ISD::SETULT: return Mips::FCOND_ULT;
 266   case ISD::SETULE: return Mips::FCOND_ULE;
 267   case ISD::SETUGT: return Mips::FCOND_UGT;
 268   case ISD::SETUGE: return Mips::FCOND_UGE;
 269   case ISD::SETUO:  return Mips::FCOND_UN;
 270   case ISD::SETO:   return Mips::FCOND_OR;
 271   case ISD::SETNE:
 272   case ISD::SETONE: return Mips::FCOND_NEQ;
 273   case ISD::SETUEQ: return Mips::FCOND_UEQ;
 274   }
 275 }
 276
 277 MachineBasicBlock *
 278 MipsTargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 279                                                 MachineBasicBlock *BB) const {
 280   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
 281   bool isFPCmp = false;
 282
 283   switch (MI->getOpcode()) {
 284   default: assert(false && "Unexpected instr type to insert");
 285   case Mips::Select_FCC:
 286   case Mips::Select_FCC_SO32:
 287   case Mips::Select_FCC_AS32:
 288   case Mips::Select_FCC_D32:
 289     isFPCmp = true; // FALL THROUGH
 290   case Mips::Select_CC:
 291   case Mips::Select_CC_SO32:
 292   case Mips::Select_CC_AS32:
 293   case Mips::Select_CC_D32: {
 294     // To "insert" a SELECT_CC instruction, we actually have to insert the
 295     // diamond control-flow pattern.  The incoming instruction knows the
 296     // destination vreg to set, the condition code register to branch on, the
 297     // true/false values to select between, and a branch opcode to use.
 298     const BasicBlock *LLVM_BB = BB->getBasicBlock();
 299     MachineFunction::iterator It = BB;
 300     ++It;
 301
 302     //  thisMBB:
 303     //  ...
 304     //   TrueVal = ...
 305     //   setcc r1, r2, r3
 306     //   bNE   r1, r0, copy1MBB
 307     //   fallthrough --> copy0MBB
 308     MachineBasicBlock *thisMBB  = BB;
 309     MachineFunction *F = BB->getParent();
 310     MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
 311     MachineBasicBlock *sinkMBB  = F->CreateMachineBasicBlock(LLVM_BB);
 312
 313     // Emit the right instruction according to the type of the operands compared
 314     if (isFPCmp) {
 315       // Find the condiction code present in the setcc operation.
 316       Mips::CondCode CC = (Mips::CondCode)MI->getOperand(4).getImm();
 317       // Get the branch opcode from the branch code.
 318       unsigned Opc = FPBranchCodeToOpc(GetFPBranchCodeFromCond(CC));
 319       BuildMI(BB, TII->get(Opc)).addMBB(sinkMBB);
 320     } else
 321       BuildMI(BB, TII->get(Mips::BNE)).addReg(MI->getOperand(1).getReg())
 322         .addReg(Mips::ZERO).addMBB(sinkMBB);
 323
 324     F->insert(It, copy0MBB);
 325     F->insert(It, sinkMBB);
 326     // Update machine-CFG edges by first adding all successors of the current
 327     // block to the new block which will contain the Phi node for the select.
 328     for(MachineBasicBlock::succ_iterator i = BB->succ_begin(),
 329         e = BB->succ_end(); i != e; ++i)
 330       sinkMBB->addSuccessor(*i);
 331     // Next, remove all successors of the current block, and add the true
 332     // and fallthrough blocks as its successors.
 333     while(!BB->succ_empty())
 334       BB->removeSuccessor(BB->succ_begin());
 335     BB->addSuccessor(copy0MBB);
 336     BB->addSuccessor(sinkMBB);
 337
 338     //  copy0MBB:
 339     //   %FalseValue = ...
 340     //   # fallthrough to sinkMBB
 341     BB = copy0MBB;
 342
 343     // Update machine-CFG edges
 344     BB->addSuccessor(sinkMBB);
 345
 346     //  sinkMBB:
 347     //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, thisMBB ]
 348     //  ...
 349     BB = sinkMBB;
 350     BuildMI(BB, TII->get(Mips::PHI), MI->getOperand(0).getReg())
 351       .addReg(MI->getOperand(2).getReg()).addMBB(copy0MBB)
 352       .addReg(MI->getOperand(3).getReg()).addMBB(thisMBB);
 353
 354     F->DeleteMachineInstr(MI);   // The pseudo instruction is gone now.
 355     return BB;
 356   }
 357   }
 358 }
 359
 360 //===----------------------------------------------------------------------===//
 361 //  Misc Lower Operation implementation
 362 //===----------------------------------------------------------------------===//
 363
 364 SDValue MipsTargetLowering::
 365 LowerDYNAMIC_STACKALLOC(SDValue Op, SelectionDAG &DAG)
 366 {
 367   SDValue Chain = Op.getOperand(0);
 368   SDValue Size = Op.getOperand(1);
 369   DebugLoc dl = Op.getDebugLoc();
 370
 371   // Get a reference from Mips stack pointer
 372   SDValue StackPointer = DAG.getCopyFromReg(Chain, dl, Mips::SP, MVT::i32);
 373
 374   // Subtract the dynamic size from the actual stack size to
 375   // obtain the new stack size.
 376   SDValue Sub = DAG.getNode(ISD::SUB, dl, MVT::i32, StackPointer, Size);
 377
 378   // The Sub result contains the new stack start address, so it
 379   // must be placed in the stack pointer register.
 380   Chain = DAG.getCopyToReg(StackPointer.getValue(1), dl, Mips::SP, Sub);
 381
 382   // This node always has two return values: a new stack pointer
 383   // value and a chain
 384   SDValue Ops[2] = { Sub, Chain };
 385   return DAG.getMergeValues(Ops, 2, dl);
 386 }
 387
 388 SDValue MipsTargetLowering::
 389 LowerANDOR(SDValue Op, SelectionDAG &DAG)
 390 {
 391   SDValue LHS   = Op.getOperand(0);
 392   SDValue RHS   = Op.getOperand(1);
 393   DebugLoc dl   = Op.getDebugLoc();
 394
 395   if (LHS.getOpcode() != MipsISD::FPCmp || RHS.getOpcode() != MipsISD::FPCmp)
 396     return Op;
 397
 398   SDValue True  = DAG.getConstant(1, MVT::i32);
 399   SDValue False = DAG.getConstant(0, MVT::i32);
 400
 401   SDValue LSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 402                              LHS, True, False, LHS.getOperand(2));
 403   SDValue RSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 404                              RHS, True, False, RHS.getOperand(2));
 405
 406   return DAG.getNode(Op.getOpcode(), dl, MVT::i32, LSEL, RSEL);
 407 }
 408
 409 SDValue MipsTargetLowering::
 410 LowerBRCOND(SDValue Op, SelectionDAG &DAG)
 411 {
 412   // The first operand is the chain, the second is the condition, the third is
 413   // the block to branch to if the condition is true.
 414   SDValue Chain = Op.getOperand(0);
 415   SDValue Dest = Op.getOperand(2);
 416   DebugLoc dl = Op.getDebugLoc();
 417
 418   if (Op.getOperand(1).getOpcode() != MipsISD::FPCmp)
 419     return Op;
 420
 421   SDValue CondRes = Op.getOperand(1);
 422   SDValue CCNode  = CondRes.getOperand(2);
 423   Mips::CondCode CC =
 424     (Mips::CondCode)cast<ConstantSDNode>(CCNode)->getZExtValue();
 425   SDValue BrCode = DAG.getConstant(GetFPBranchCodeFromCond(CC), MVT::i32);
 426
 427   return DAG.getNode(MipsISD::FPBrcond, dl, Op.getValueType(), Chain, BrCode,
 428              Dest, CondRes);
 429 }
 430
 431 SDValue MipsTargetLowering::
 432 LowerSETCC(SDValue Op, SelectionDAG &DAG)
 433 {
 434   // The operands to this are the left and right operands to compare (ops #0,
 435   // and #1) and the condition code to compare them with (op #2) as a
 436   // CondCodeSDNode.
 437   SDValue LHS = Op.getOperand(0);
 438   SDValue RHS = Op.getOperand(1);
 439   DebugLoc dl = Op.getDebugLoc();
 440
 441   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(2))->get();
 442
 443   return DAG.getNode(MipsISD::FPCmp, dl, Op.getValueType(), LHS, RHS,
 444                  DAG.getConstant(FPCondCCodeToFCC(CC), MVT::i32));
 445 }
 446
 447 SDValue MipsTargetLowering::
 448 LowerSELECT(SDValue Op, SelectionDAG &DAG)
 449 {
 450   SDValue Cond  = Op.getOperand(0);
 451   SDValue True  = Op.getOperand(1);
 452   SDValue False = Op.getOperand(2);
 453   DebugLoc dl = Op.getDebugLoc();
 454
 455   // if the incomming condition comes from a integer compare, the select
 456   // operation must be SelectCC or a conditional move if the subtarget
 457   // supports it.
 458   if (Cond.getOpcode() != MipsISD::FPCmp) {
 459     if (Subtarget->hasCondMov() && !True.getValueType().isFloatingPoint())
 460       return Op;
 461     return DAG.getNode(MipsISD::SelectCC, dl, True.getValueType(),
 462                        Cond, True, False);
 463   }
 464
 465   // if the incomming condition comes from fpcmp, the select
 466   // operation must use FPSelectCC.
 467   SDValue CCNode = Cond.getOperand(2);
 468   return DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 469                      Cond, True, False, CCNode);
 470 }
 471
 472 SDValue MipsTargetLowering::
 473 LowerGlobalAddress(SDValue Op, SelectionDAG &DAG)
 474 {
 475   // FIXME there isn't actually debug info here
 476   DebugLoc dl = Op.getDebugLoc();
 477   GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
 478   SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32);
 479
 480   if (!Subtarget->hasABICall()) {
 481     const MVT *VTs = DAG.getNodeValueTypes(MVT::i32);
 482     SDValue Ops[] = { GA };
 483     // %gp_rel relocation
 484     if (!isa<Function>(GV) && IsGlobalInSmallSection(GV)) {
 485       SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, dl, VTs, 1, Ops, 1);
 486       SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 487       return DAG.getNode(ISD::ADD, dl, MVT::i32, GOT, GPRelNode);
 488     }
 489     // %hi/%lo relocation
 490     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, VTs, 1, Ops, 1);
 491     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 492     return DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 493
 494   } else { // Abicall relocations, TODO: make this cleaner.
 495     SDValue ResNode = DAG.getLoad(MVT::i32, dl,
 496                                   DAG.getEntryNode(), GA, NULL, 0);
 497     // On functions and global targets not internal linked only
 498     // a load from got/GP is necessary for PIC to work.
 499     if (!GV->hasLocalLinkage() || isa<Function>(GV))
 500       return ResNode;
 501     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 502     return DAG.getNode(ISD::ADD, dl, MVT::i32, ResNode, Lo);
 503   }
 504
 505   assert(0 && "Dont know how to handle GlobalAddress");
 506   return SDValue(0,0);
 507 }
 508
 509 SDValue MipsTargetLowering::
 510 LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG)
 511 {
 512   assert(0 && "TLS not implemented for MIPS.");
 513   return SDValue(); // Not reached
 514 }
 515
 516 SDValue MipsTargetLowering::
 517 LowerJumpTable(SDValue Op, SelectionDAG &DAG)
 518 {
 519   SDValue ResNode;
 520   SDValue HiPart;
 521   // FIXME there isn't actually debug info here
 522   DebugLoc dl = Op.getDebugLoc();
 523
 524   MVT PtrVT = Op.getValueType();
 525   JumpTableSDNode *JT  = cast<JumpTableSDNode>(Op);
 526   SDValue JTI = DAG.getTargetJumpTable(JT->getIndex(), PtrVT);
 527
 528   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 529     const MVT *VTs = DAG.getNodeValueTypes(MVT::i32);
 530     SDValue Ops[] = { JTI };
 531     HiPart = DAG.getNode(MipsISD::Hi, dl, VTs, 1, Ops, 1);
 532   } else // Emit Load from Global Pointer
 533     HiPart = DAG.getLoad(MVT::i32, dl, DAG.getEntryNode(), JTI, NULL, 0);
 534
 535   SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, JTI);
 536   ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 537
 538   return ResNode;
 539 }
 540
 541 SDValue MipsTargetLowering::
 542 LowerConstantPool(SDValue Op, SelectionDAG &DAG)
 543 {
 544   SDValue ResNode;
 545   ConstantPoolSDNode *N = cast<ConstantPoolSDNode>(Op);
 546   Constant *C = N->getConstVal();
 547   SDValue CP = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment());
 548   // FIXME there isn't actually debug info here
 549   DebugLoc dl = Op.getDebugLoc();
 550
 551   // gp_rel relocation
 552   // FIXME: we should reference the constant pool using small data sections,
 553   // but the asm printer currently doens't support this feature without
 554   // hacking it. This feature should come soon so we can uncomment the
 555   // stuff below.
 556   //if (!Subtarget->hasABICall() &&
 557   //    IsInSmallSection(getTargetData()->getTypePaddedSize(C->getType()))) {
 558   //  SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, MVT::i32, CP);
 559   //  SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 560   //  ResNode = DAG.getNode(ISD::ADD, MVT::i32, GOT, GPRelNode);
 561   //} else { // %hi/%lo relocation
 562     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, MVT::i32, CP);
 563     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, CP);
 564     ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 565   //}
 566
 567   return ResNode;
 568 }
 569
 570 //===----------------------------------------------------------------------===//
 571 //                      Calling Convention Implementation
 572 //
 573 //  The lower operations present on calling convention works on this order:
 574 //      LowerCALL (virt regs --> phys regs, virt regs --> stack)
 575 //      LowerFORMAL_ARGUMENTS (phys --> virt regs, stack --> virt regs)
 576 //      LowerRET (virt regs --> phys regs)
 577 //      LowerCALL (phys regs --> virt regs)
 578 //
 579 //===----------------------------------------------------------------------===//
 580
 581 #include "MipsGenCallingConv.inc"
 582
 583 //===----------------------------------------------------------------------===//
 584 //                  CALL Calling Convention Implementation
 585 //===----------------------------------------------------------------------===//
 586
 587 /// LowerCALL - functions arguments are copied from virtual regs to
 588 /// (physical regs)/(stack frame), CALLSEQ_START and CALLSEQ_END are emitted.
 589 /// TODO: isVarArg, isTailCall.
 590 SDValue MipsTargetLowering::
 591 LowerCALL(SDValue Op, SelectionDAG &DAG)
 592 {
 593   MachineFunction &MF = DAG.getMachineFunction();
 594
 595   CallSDNode *TheCall = cast<CallSDNode>(Op.getNode());
 596   SDValue Chain = TheCall->getChain();
 597   SDValue Callee = TheCall->getCallee();
 598   bool isVarArg = TheCall->isVarArg();
 599   unsigned CC = TheCall->getCallingConv();
 600   DebugLoc dl = TheCall->getDebugLoc();
 601
 602   MachineFrameInfo *MFI = MF.getFrameInfo();
 603
 604   // Analyze operands of the call, assigning locations to each operand.
 605   SmallVector<CCValAssign, 16> ArgLocs;
 606   CCState CCInfo(CC, isVarArg, getTargetMachine(), ArgLocs);
 607
 608   // To meet O32 ABI, Mips must always allocate 16 bytes on
 609   // the stack (even if less than 4 are used as arguments)
 610   if (Subtarget->isABI_O32()) {
 611     int VTsize = MVT(MVT::i32).getSizeInBits()/8;
 612     MFI->CreateFixedObject(VTsize, (VTsize*3));
 613   }
 614
 615   CCInfo.AnalyzeCallOperands(TheCall, CC_Mips);
 616
 617   // Get a count of how many bytes are to be pushed on the stack.
 618   unsigned NumBytes = CCInfo.getNextStackOffset();
 619   Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(NumBytes, true));
 620
 621   // With EABI is it possible to have 16 args on registers.
 622   SmallVector<std::pair<unsigned, SDValue>, 16> RegsToPass;
 623   SmallVector<SDValue, 8> MemOpChains;
 624
 625   // First/LastArgStackLoc contains the first/last
 626   // "at stack" argument location.
 627   int LastArgStackLoc = 0;
 628   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 629
 630   // Walk the register/memloc assignments, inserting copies/loads.
 631   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 632     CCValAssign &VA = ArgLocs[i];
 633
 634     // Arguments start after the 5 first operands of ISD::CALL
 635     SDValue Arg = TheCall->getArg(i);
 636
 637     // Promote the value if needed.
 638     switch (VA.getLocInfo()) {
 639     default: assert(0 && "Unknown loc info!");
 640     case CCValAssign::Full: break;
 641     case CCValAssign::SExt:
 642       Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
 643       break;
 644     case CCValAssign::ZExt:
 645       Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
 646       break;
 647     case CCValAssign::AExt:
 648       Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
 649       break;
 650     }
 651
 652     // Arguments that can be passed on register must be kept at
 653     // RegsToPass vector
 654     if (VA.isRegLoc()) {
 655       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
 656       continue;
 657     }
 658
 659     // Register cant get to this point...
 660     assert(VA.isMemLoc());
 661
 662     // Create the frame index object for this incoming parameter
 663     // This guarantees that when allocating Local Area the firsts
 664     // 16 bytes which are alwayes reserved won't be overwritten
 665     // if O32 ABI is used. For EABI the first address is zero.
 666     LastArgStackLoc = (FirstStackArgLoc + VA.getLocMemOffset());
 667     int FI = MFI->CreateFixedObject(VA.getValVT().getSizeInBits()/8,
 668                                     LastArgStackLoc);
 669
 670     SDValue PtrOff = DAG.getFrameIndex(FI,getPointerTy());
 671
 672     // emit ISD::STORE whichs stores the
 673     // parameter value to a stack Location
 674     MemOpChains.push_back(DAG.getStore(Chain, dl, Arg, PtrOff, NULL, 0));
 675   }
 676
 677   // Transform all store nodes into one single node because all store
 678   // nodes are independent of each other.
 679   if (!MemOpChains.empty())
 680     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
 681                         &MemOpChains[0], MemOpChains.size());
 682
 683   // Build a sequence of copy-to-reg nodes chained together with token
 684   // chain and flag operands which copy the outgoing args into registers.
 685   // The InFlag in necessary since all emited instructions must be
 686   // stuck together.
 687   SDValue InFlag;
 688   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
 689     Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
 690                              RegsToPass[i].second, InFlag);
 691     InFlag = Chain.getValue(1);
 692   }
 693
 694   // If the callee is a GlobalAddress/ExternalSymbol node (quite common, every
 695   // direct call is) turn it into a TargetGlobalAddress/TargetExternalSymbol
 696   // node so that legalize doesn't hack it.
 697   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee))
 698     Callee = DAG.getTargetGlobalAddress(G->getGlobal(), getPointerTy());
 699   else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee))
 700     Callee = DAG.getTargetExternalSymbol(S->getSymbol(), getPointerTy());
 701
 702
 703   // MipsJmpLink = #chain, #target_address, #opt_in_flags...
 704   //             = Chain, Callee, Reg#1, Reg#2, ...
 705   //
 706   // Returns a chain & a flag for retval copy to use.
 707   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
 708   SmallVector<SDValue, 8> Ops;
 709   Ops.push_back(Chain);
 710   Ops.push_back(Callee);
 711
 712   // Add argument registers to the end of the list so that they are
 713   // known live into the call.
 714   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
 715     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
 716                                   RegsToPass[i].second.getValueType()));
 717
 718   if (InFlag.getNode())
 719     Ops.push_back(InFlag);
 720
 721   Chain  = DAG.getNode(MipsISD::JmpLink, dl, NodeTys, &Ops[0], Ops.size());
 722   InFlag = Chain.getValue(1);
 723
 724   // Create the CALLSEQ_END node.
 725   Chain = DAG.getCALLSEQ_END(Chain, DAG.getIntPtrConstant(NumBytes, true),
 726                              DAG.getIntPtrConstant(0, true), InFlag);
 727   InFlag = Chain.getValue(1);
 728
 729   // Create a stack location to hold GP when PIC is used. This stack
 730   // location is used on function prologue to save GP and also after all
 731   // emited CALL's to restore GP.
 732   if (getTargetMachine().getRelocationModel() == Reloc::PIC_) {
 733       // Function can have an arbitrary number of calls, so
 734       // hold the LastArgStackLoc with the biggest offset.
 735       int FI;
 736       MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 737       if (LastArgStackLoc >= MipsFI->getGPStackOffset()) {
 738         LastArgStackLoc = (!LastArgStackLoc) ? (16) : (LastArgStackLoc+4);
 739         // Create the frame index only once. SPOffset here can be anything
 740         // (this will be fixed on processFunctionBeforeFrameFinalized)
 741         if (MipsFI->getGPStackOffset() == -1) {
 742           FI = MFI->CreateFixedObject(4, 0);
 743           MipsFI->setGPFI(FI);
 744         }
 745         MipsFI->setGPStackOffset(LastArgStackLoc);
 746       }
 747
 748       // Reload GP value.
 749       FI = MipsFI->getGPFI();
 750       SDValue FIN = DAG.getFrameIndex(FI,getPointerTy());
 751       SDValue GPLoad = DAG.getLoad(MVT::i32, dl, Chain, FIN, NULL, 0);
 752       Chain = GPLoad.getValue(1);
 753       Chain = DAG.getCopyToReg(Chain, dl, DAG.getRegister(Mips::GP, MVT::i32),
 754                                GPLoad, SDValue(0,0));
 755       InFlag = Chain.getValue(1);
 756   }
 757
 758   // Handle result values, copying them out of physregs into vregs that we
 759   // return.
 760   return SDValue(LowerCallResult(Chain, InFlag, TheCall, CC, DAG), Op.getResNo());
 761 }
 762
 763 /// LowerCallResult - Lower the result values of an ISD::CALL into the
 764 /// appropriate copies out of appropriate physical registers.  This assumes that
 765 /// Chain/InFlag are the input chain/flag to use, and that TheCall is the call
 766 /// being lowered. Returns a SDNode with the same number of values as the
 767 /// ISD::CALL.
 768 SDNode *MipsTargetLowering::
 769 LowerCallResult(SDValue Chain, SDValue InFlag, CallSDNode *TheCall,
 770         unsigned CallingConv, SelectionDAG &DAG) {
 771
 772   bool isVarArg = TheCall->isVarArg();
 773   DebugLoc dl = TheCall->getDebugLoc();
 774
 775   // Assign locations to each value returned by this call.
 776   SmallVector<CCValAssign, 16> RVLocs;
 777   CCState CCInfo(CallingConv, isVarArg, getTargetMachine(), RVLocs);
 778
 779   CCInfo.AnalyzeCallResult(TheCall, RetCC_Mips);
 780   SmallVector<SDValue, 8> ResultVals;
 781
 782   // Copy all of the result registers out of their specified physreg.
 783   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 784     Chain = DAG.getCopyFromReg(Chain, dl, RVLocs[i].getLocReg(),
 785                                  RVLocs[i].getValVT(), InFlag).getValue(1);
 786     InFlag = Chain.getValue(2);
 787     ResultVals.push_back(Chain.getValue(0));
 788   }
 789
 790   ResultVals.push_back(Chain);
 791
 792   // Merge everything together with a MERGE_VALUES node.
 793   return DAG.getNode(ISD::MERGE_VALUES, dl, TheCall->getVTList(),
 794                      &ResultVals[0], ResultVals.size()).getNode();
 795 }
 796
 797 //===----------------------------------------------------------------------===//
 798 //             FORMAL_ARGUMENTS Calling Convention Implementation
 799 //===----------------------------------------------------------------------===//
 800
 801 /// LowerFORMAL_ARGUMENTS - transform physical registers into
 802 /// virtual registers and generate load operations for
 803 /// arguments places on the stack.
 804 /// TODO: isVarArg
 805 SDValue MipsTargetLowering::
 806 LowerFORMAL_ARGUMENTS(SDValue Op, SelectionDAG &DAG)
 807 {
 808   SDValue Root = Op.getOperand(0);
 809   MachineFunction &MF = DAG.getMachineFunction();
 810   MachineFrameInfo *MFI = MF.getFrameInfo();
 811   MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 812   DebugLoc dl = Op.getDebugLoc();
 813
 814   bool isVarArg = cast<ConstantSDNode>(Op.getOperand(2))->getZExtValue() != 0;
 815   unsigned CC = DAG.getMachineFunction().getFunction()->getCallingConv();
 816
 817   unsigned StackReg = MF.getTarget().getRegisterInfo()->getFrameRegister(MF);
 818
 819   // GP must be live into PIC and non-PIC call target.
 820   AddLiveIn(MF, Mips::GP, Mips::CPURegsRegisterClass);
 821
 822   // Assign locations to all of the incoming arguments.
 823   SmallVector<CCValAssign, 16> ArgLocs;
 824   CCState CCInfo(CC, isVarArg, getTargetMachine(), ArgLocs);
 825
 826   CCInfo.AnalyzeFormalArguments(Op.getNode(), CC_Mips);
 827   SmallVector<SDValue, 16> ArgValues;
 828   SDValue StackPtr;
 829
 830   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 831
 832   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 833
 834     CCValAssign &VA = ArgLocs[i];
 835
 836     // Arguments stored on registers
 837     if (VA.isRegLoc()) {
 838       MVT RegVT = VA.getLocVT();
 839       TargetRegisterClass *RC = 0;
 840
 841       if (RegVT == MVT::i32)
 842         RC = Mips::CPURegsRegisterClass;
 843       else if (RegVT == MVT::f32) {
 844         if (Subtarget->isSingleFloat())
 845           RC = Mips::FGR32RegisterClass;
 846         else
 847           RC = Mips::AFGR32RegisterClass;
 848       } else if (RegVT == MVT::f64) {
 849         if (!Subtarget->isSingleFloat())
 850           RC = Mips::AFGR64RegisterClass;
 851       } else
 852         assert(0 && "RegVT not supported by FORMAL_ARGUMENTS Lowering");
 853
 854       // Transform the arguments stored on
 855       // physical registers into virtual ones
 856       unsigned Reg = AddLiveIn(DAG.getMachineFunction(), VA.getLocReg(), RC);
 857       SDValue ArgValue = DAG.getCopyFromReg(Root, dl, Reg, RegVT);
 858
 859       // If this is an 8 or 16-bit value, it is really passed promoted
 860       // to 32 bits.  Insert an assert[sz]ext to capture this, then
 861       // truncate to the right size.
 862       if (VA.getLocInfo() == CCValAssign::SExt)
 863         ArgValue = DAG.getNode(ISD::AssertSext, dl, RegVT, ArgValue,
 864                                DAG.getValueType(VA.getValVT()));
 865       else if (VA.getLocInfo() == CCValAssign::ZExt)
 866         ArgValue = DAG.getNode(ISD::AssertZext, dl, RegVT, ArgValue,
 867                                DAG.getValueType(VA.getValVT()));
 868
 869       if (VA.getLocInfo() != CCValAssign::Full)
 870         ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
 871
 872       ArgValues.push_back(ArgValue);
 873
 874       // To meet ABI, when VARARGS are passed on registers, the registers
 875       // must have their values written to the caller stack frame.
 876       if ((isVarArg) && (Subtarget->isABI_O32())) {
 877         if (StackPtr.getNode() == 0)
 878           StackPtr = DAG.getRegister(StackReg, getPointerTy());
 879
 880         // The stack pointer offset is relative to the caller stack frame.
 881         // Since the real stack size is unknown here, a negative SPOffset
 882         // is used so there's a way to adjust these offsets when the stack
 883         // size get known (on EliminateFrameIndex). A dummy SPOffset is
 884         // used instead of a direct negative address (which is recorded to
 885         // be used on emitPrologue) to avoid mis-calc of the first stack
 886         // offset on PEI::calculateFrameObjectOffsets.
 887         // Arguments are always 32-bit.
 888         int FI = MFI->CreateFixedObject(4, 0);
 889         MipsFI->recordStoreVarArgsFI(FI, -(4+(i*4)));
 890         SDValue PtrOff = DAG.getFrameIndex(FI, getPointerTy());
 891
 892         // emit ISD::STORE whichs stores the
 893         // parameter value to a stack Location
 894         ArgValues.push_back(DAG.getStore(Root, dl, ArgValue, PtrOff, NULL, 0));
 895       }
 896
 897     } else { // VA.isRegLoc()
 898
 899       // sanity check
 900       assert(VA.isMemLoc());
 901
 902       // The stack pointer offset is relative to the caller stack frame.
 903       // Since the real stack size is unknown here, a negative SPOffset
 904       // is used so there's a way to adjust these offsets when the stack
 905       // size get known (on EliminateFrameIndex). A dummy SPOffset is
 906       // used instead of a direct negative address (which is recorded to
 907       // be used on emitPrologue) to avoid mis-calc of the first stack
 908       // offset on PEI::calculateFrameObjectOffsets.
 909       // Arguments are always 32-bit.
 910       unsigned ArgSize = VA.getLocVT().getSizeInBits()/8;
 911       int FI = MFI->CreateFixedObject(ArgSize, 0);
 912       MipsFI->recordLoadArgsFI(FI, -(ArgSize+
 913         (FirstStackArgLoc + VA.getLocMemOffset())));
 914
 915       // Create load nodes to retrieve arguments from the stack
 916       SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
 917       ArgValues.push_back(DAG.getLoad(VA.getValVT(), dl, Root, FIN, NULL, 0));
 918     }
 919   }
 920
 921   // The mips ABIs for returning structs by value requires that we copy
 922   // the sret argument into $v0 for the return. Save the argument into
 923   // a virtual register so that we can access it from the return points.
 924   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
 925     unsigned Reg = MipsFI->getSRetReturnReg();
 926     if (!Reg) {
 927       Reg = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i32));
 928       MipsFI->setSRetReturnReg(Reg);
 929     }
 930     SDValue Copy = DAG.getCopyToReg(DAG.getEntryNode(), dl, Reg, ArgValues[0]);
 931     Root = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Copy, Root);
 932   }
 933
 934   ArgValues.push_back(Root);
 935
 936   // Return the new list of results.
 937   return DAG.getNode(ISD::MERGE_VALUES, dl, Op.getNode()->getVTList(),
 938                      &ArgValues[0], ArgValues.size()).getValue(Op.getResNo());
 939 }
 940
 941 //===----------------------------------------------------------------------===//
 942 //               Return Value Calling Convention Implementation
 943 //===----------------------------------------------------------------------===//
 944
 945 SDValue MipsTargetLowering::
 946 LowerRET(SDValue Op, SelectionDAG &DAG)
 947 {
 948   // CCValAssign - represent the assignment of
 949   // the return value to a location
 950   SmallVector<CCValAssign, 16> RVLocs;
 951   unsigned CC   = DAG.getMachineFunction().getFunction()->getCallingConv();
 952   bool isVarArg = DAG.getMachineFunction().getFunction()->isVarArg();
 953   DebugLoc dl = Op.getDebugLoc();
 954
 955   // CCState - Info about the registers and stack slot.
 956   CCState CCInfo(CC, isVarArg, getTargetMachine(), RVLocs);
 957
 958   // Analize return values of ISD::RET
 959   CCInfo.AnalyzeReturn(Op.getNode(), RetCC_Mips);
 960
 961   // If this is the first return lowered for this function, add
 962   // the regs to the liveout set for the function.
 963   if (DAG.getMachineFunction().getRegInfo().liveout_empty()) {
 964     for (unsigned i = 0; i != RVLocs.size(); ++i)
 965       if (RVLocs[i].isRegLoc())
 966         DAG.getMachineFunction().getRegInfo().addLiveOut(RVLocs[i].getLocReg());
 967   }
 968
 969   // The chain is always operand #0
 970   SDValue Chain = Op.getOperand(0);
 971   SDValue Flag;
 972
 973   // Copy the result values into the output registers.
 974   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 975     CCValAssign &VA = RVLocs[i];
 976     assert(VA.isRegLoc() && "Can only return in registers!");
 977
 978     // ISD::RET => ret chain, (regnum1,val1), ...
 979     // So i*2+1 index only the regnums
 980     Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(),
 981                              Op.getOperand(i*2+1), Flag);
 982
 983     // guarantee that all emitted copies are
 984     // stuck together, avoiding something bad
 985     Flag = Chain.getValue(1);
 986   }
 987
 988   // The mips ABIs for returning structs by value requires that we copy
 989   // the sret argument into $v0 for the return. We saved the argument into
 990   // a virtual register in the entry block, so now we copy the value out
 991   // and into $v0.
 992   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
 993     MachineFunction &MF      = DAG.getMachineFunction();
 994     MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 995     unsigned Reg = MipsFI->getSRetReturnReg();
 996
 997     if (!Reg)
 998       assert(0 && "sret virtual register not created in the entry block");
 999     SDValue Val = DAG.getCopyFromReg(Chain, dl, Reg, getPointerTy());
1000
1001     Chain = DAG.getCopyToReg(Chain, dl, Mips::V0, Val, Flag);
1002     Flag = Chain.getValue(1);
1003   }
1004
1005   // Return on Mips is always a "jr $ra"
1006   if (Flag.getNode())
1007     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1008                        Chain, DAG.getRegister(Mips::RA, MVT::i32), Flag);
1009   else // Return Void
1010     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1011                        Chain, DAG.getRegister(Mips::RA, MVT::i32));
1012 }
1013
1014 //===----------------------------------------------------------------------===//
1015 //                           Mips Inline Assembly Support
1016 //===----------------------------------------------------------------------===//
1017
1018 /// getConstraintType - Given a constraint letter, return the type of
1019 /// constraint it is for this target.
1020 MipsTargetLowering::ConstraintType MipsTargetLowering::
1021 getConstraintType(const std::string &Constraint) const
1022 {
1023   // Mips specific constrainy
1024   // GCC config/mips/constraints.md
1025   //
1026   // 'd' : An address register. Equivalent to r
1027   //       unless generating MIPS16 code.
1028   // 'y' : Equivalent to r; retained for
1029   //       backwards compatibility.
1030   // 'f' : Floating Point registers.
1031   if (Constraint.size() == 1) {
1032     switch (Constraint[0]) {
1033       default : break;
1034       case 'd':
1035       case 'y':
1036       case 'f':
1037         return C_RegisterClass;
1038         break;
1039     }
1040   }
1041   return TargetLowering::getConstraintType(Constraint);
1042 }
1043
1044 /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1045 /// return a list of registers that can be used to satisfy the constraint.
1046 /// This should only be used for C_RegisterClass constraints.
1047 std::pair<unsigned, const TargetRegisterClass*> MipsTargetLowering::
1048 getRegForInlineAsmConstraint(const std::string &Constraint, MVT VT) const
1049 {
1050   if (Constraint.size() == 1) {
1051     switch (Constraint[0]) {
1052     case 'r':
1053       return std::make_pair(0U, Mips::CPURegsRegisterClass);
1054     case 'f':
1055       if (VT == MVT::f32) {
1056         if (Subtarget->isSingleFloat())
1057           return std::make_pair(0U, Mips::FGR32RegisterClass);
1058         else
1059           return std::make_pair(0U, Mips::AFGR32RegisterClass);
1060       }
1061       if (VT == MVT::f64)
1062         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1063           return std::make_pair(0U, Mips::AFGR64RegisterClass);
1064     }
1065   }
1066   return TargetLowering::getRegForInlineAsmConstraint(Constraint, VT);
1067 }
1068
1069 /// Given a register class constraint, like 'r', if this corresponds directly
1070 /// to an LLVM register class, return a register of 0 and the register class
1071 /// pointer.
1072 std::vector<unsigned> MipsTargetLowering::
1073 getRegClassForInlineAsmConstraint(const std::string &Constraint,
1074                                   MVT VT) const
1075 {
1076   if (Constraint.size() != 1)
1077     return std::vector<unsigned>();
1078
1079   switch (Constraint[0]) {
1080     default : break;
1081     case 'r':
1082     // GCC Mips Constraint Letters
1083     case 'd':
1084     case 'y':
1085       return make_vector<unsigned>(Mips::T0, Mips::T1, Mips::T2, Mips::T3,
1086              Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1,
1087              Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7,
1088              Mips::T8, 0);
1089
1090     case 'f':
1091       if (VT == MVT::f32) {
1092         if (Subtarget->isSingleFloat())
1093           return make_vector<unsigned>(Mips::F2, Mips::F3, Mips::F4, Mips::F5,
1094                  Mips::F6, Mips::F7, Mips::F8, Mips::F9, Mips::F10, Mips::F11,
1095                  Mips::F20, Mips::F21, Mips::F22, Mips::F23, Mips::F24,
1096                  Mips::F25, Mips::F26, Mips::F27, Mips::F28, Mips::F29,
1097                  Mips::F30, Mips::F31, 0);
1098         else
1099           return make_vector<unsigned>(Mips::F2, Mips::F4, Mips::F6, Mips::F8,
1100                  Mips::F10, Mips::F20, Mips::F22, Mips::F24, Mips::F26,
1101                  Mips::F28, Mips::F30, 0);
1102       }
1103
1104       if (VT == MVT::f64)
1105         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1106           return make_vector<unsigned>(Mips::D1, Mips::D2, Mips::D3, Mips::D4,
1107                  Mips::D5, Mips::D10, Mips::D11, Mips::D12, Mips::D13,
1108                  Mips::D14, Mips::D15, 0);
1109   }
1110   return std::vector<unsigned>();
1111 }
1112
1113 bool
1114 MipsTargetLowering::isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const {
1115   // The Mips target isn't yet aware of offsets.
1116   return false;
1117 }