[mips] The decision to use MO_GOT_PAGE and MO_GOT_OFST depends on the ABI being N32...
[oota-llvm.git] / lib / Target / Mips / MipsISelLowering.h
1 //===-- MipsISelLowering.h - Mips DAG Lowering Interface --------*- C++ -*-===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
10 // This file defines the interfaces that Mips uses to lower LLVM code into a
11 // selection DAG.
12 //
13 //===----------------------------------------------------------------------===//
14
15 #ifndef MipsISELLOWERING_H
16 #define MipsISELLOWERING_H
17
18 #include "MCTargetDesc/MipsBaseInfo.h"
19 #include "Mips.h"
20 #include "MipsSubtarget.h"
21 #include "llvm/CodeGen/CallingConvLower.h"
22 #include "llvm/CodeGen/SelectionDAG.h"
23 #include "llvm/IR/Function.h"
24 #include "llvm/Target/TargetLowering.h"
25 #include <deque>
26 #include <string>
27
28 namespace llvm {
29   namespace MipsISD {
30     enum NodeType {
31       // Start the numbering from where ISD NodeType finishes.
32       FIRST_NUMBER = ISD::BUILTIN_OP_END,
33
34       // Jump and link (call)
35       JmpLink,
36
37       // MicroMIPS Jump and link (call)
38       JmpLinkMM,
39
40       // Tail call
41       TailCall,
42
43       // Get the Higher 16 bits from a 32-bit immediate
44       // No relation with Mips Hi register
45       Hi,
46
47       // Get the Lower 16 bits from a 32-bit immediate
48       // No relation with Mips Lo register
49       Lo,
50
51       // Handle gp_rel (small data/bss sections) relocation.
52       GPRel,
53
54       // Thread Pointer
55       ThreadPointer,
56
57       // Floating Point Branch Conditional
58       FPBrcond,
59
60       // Floating Point Compare
61       FPCmp,
62
63       // Floating Point Conditional Moves
64       CMovFP_T,
65       CMovFP_F,
66
67       // FP-to-int truncation node.
68       TruncIntFP,
69
70       // Return
71       Ret,
72
73       EH_RETURN,
74
75       // Node used to extract integer from accumulator.
76       MFHI,
77       MFLO,
78
79       // Node used to insert integers to accumulator.
80       MTLOHI,
81
82       // Mult nodes.
83       Mult,
84       Multu,
85
86       // MAdd/Sub nodes
87       MAdd,
88       MAddu,
89       MSub,
90       MSubu,
91
92       // DivRem(u)
93       DivRem,
94       DivRemU,
95       DivRem16,
96       DivRemU16,
97
98       BuildPairF64,
99       ExtractElementF64,
100
101       Wrapper,
102
103       DynAlloc,
104
105       Sync,
106
107       Ext,
108       Ins,
109
110       // EXTR.W instrinsic nodes.
111       EXTP,
112       EXTPDP,
113       EXTR_S_H,
114       EXTR_W,
115       EXTR_R_W,
116       EXTR_RS_W,
117       SHILO,
118       MTHLIP,
119
120       // DPA.W intrinsic nodes.
121       MULSAQ_S_W_PH,
122       MAQ_S_W_PHL,
123       MAQ_S_W_PHR,
124       MAQ_SA_W_PHL,
125       MAQ_SA_W_PHR,
126       DPAU_H_QBL,
127       DPAU_H_QBR,
128       DPSU_H_QBL,
129       DPSU_H_QBR,
130       DPAQ_S_W_PH,
131       DPSQ_S_W_PH,
132       DPAQ_SA_L_W,
133       DPSQ_SA_L_W,
134       DPA_W_PH,
135       DPS_W_PH,
136       DPAQX_S_W_PH,
137       DPAQX_SA_W_PH,
138       DPAX_W_PH,
139       DPSX_W_PH,
140       DPSQX_S_W_PH,
141       DPSQX_SA_W_PH,
142       MULSA_W_PH,
143
144       MULT,
145       MULTU,
146       MADD_DSP,
147       MADDU_DSP,
148       MSUB_DSP,
149       MSUBU_DSP,
150
151       // DSP shift nodes.
152       SHLL_DSP,
153       SHRA_DSP,
154       SHRL_DSP,
155
156       // DSP setcc and select_cc nodes.
157       SETCC_DSP,
158       SELECT_CC_DSP,
159
160       // Vector comparisons.
161       // These take a vector and return a boolean.
162       VALL_ZERO,
163       VANY_ZERO,
164       VALL_NONZERO,
165       VANY_NONZERO,
166
167       // These take a vector and return a vector bitmask.
168       VCEQ,
169       VCLE_S,
170       VCLE_U,
171       VCLT_S,
172       VCLT_U,
173
174       // Element-wise vector max/min.
175       VSMAX,
176       VSMIN,
177       VUMAX,
178       VUMIN,
179
180       // Vector Shuffle with mask as an operand
181       VSHF,  // Generic shuffle
182       SHF,   // 4-element set shuffle.
183       ILVEV, // Interleave even elements
184       ILVOD, // Interleave odd elements
185       ILVL,  // Interleave left elements
186       ILVR,  // Interleave right elements
187       PCKEV, // Pack even elements
188       PCKOD, // Pack odd elements
189
190       // Combined (XOR (OR $a, $b), -1)
191       VNOR,
192
193       // Extended vector element extraction
194       VEXTRACT_SEXT_ELT,
195       VEXTRACT_ZEXT_ELT,
196
197       // Load/Store Left/Right nodes.
198       LWL = ISD::FIRST_TARGET_MEMORY_OPCODE,
199       LWR,
200       SWL,
201       SWR,
202       LDL,
203       LDR,
204       SDL,
205       SDR
206     };
207   }
208
209   //===--------------------------------------------------------------------===//
210   // TargetLowering Implementation
211   //===--------------------------------------------------------------------===//
212   class MipsFunctionInfo;
213
214   class MipsTargetLowering : public TargetLowering  {
215     bool isMicroMips;
216   public:
217     explicit MipsTargetLowering(MipsTargetMachine &TM);
218
219     static const MipsTargetLowering *create(MipsTargetMachine &TM);
220
221     virtual MVT getScalarShiftAmountTy(EVT LHSTy) const { return MVT::i32; }
222
223     virtual void LowerOperationWrapper(SDNode *N,
224                                        SmallVectorImpl<SDValue> &Results,
225                                        SelectionDAG &DAG) const;
226
227     /// LowerOperation - Provide custom lowering hooks for some operations.
228     virtual SDValue LowerOperation(SDValue Op, SelectionDAG &DAG) const;
229
230     /// ReplaceNodeResults - Replace the results of node with an illegal result
231     /// type with new values built out of custom code.
232     ///
233     virtual void ReplaceNodeResults(SDNode *N, SmallVectorImpl<SDValue>&Results,
234                                     SelectionDAG &DAG) const;
235
236     /// getTargetNodeName - This method returns the name of a target specific
237     //  DAG node.
238     virtual const char *getTargetNodeName(unsigned Opcode) const;
239
240     /// getSetCCResultType - get the ISD::SETCC result ValueType
241     EVT getSetCCResultType(LLVMContext &Context, EVT VT) const;
242
243     virtual SDValue PerformDAGCombine(SDNode *N, DAGCombinerInfo &DCI) const;
244
245     virtual MachineBasicBlock *
246     EmitInstrWithCustomInserter(MachineInstr *MI, MachineBasicBlock *MBB) const;
247
248     struct LTStr {
249       bool operator()(const char *S1, const char *S2) const {
250         return strcmp(S1, S2) < 0;
251       }
252     };
253
254   protected:
255     SDValue getGlobalReg(SelectionDAG &DAG, EVT Ty) const;
256
257     // This method creates the following nodes, which are necessary for
258     // computing a local symbol's address:
259     //
260     // (add (load (wrapper $gp, %got(sym)), %lo(sym))
261     template <class NodeTy>
262     SDValue getAddrLocal(NodeTy *N, EVT Ty, SelectionDAG &DAG,
263                          bool IsN32OrN64) const {
264       SDLoc DL(N);
265       unsigned GOTFlag = IsN32OrN64 ? MipsII::MO_GOT_PAGE : MipsII::MO_GOT;
266       SDValue GOT = DAG.getNode(MipsISD::Wrapper, DL, Ty, getGlobalReg(DAG, Ty),
267                                 getTargetNode(N, Ty, DAG, GOTFlag));
268       SDValue Load = DAG.getLoad(Ty, DL, DAG.getEntryNode(), GOT,
269                                  MachinePointerInfo::getGOT(), false, false,
270                                  false, 0);
271       unsigned LoFlag = IsN32OrN64 ? MipsII::MO_GOT_OFST : MipsII::MO_ABS_LO;
272       SDValue Lo = DAG.getNode(MipsISD::Lo, DL, Ty,
273                                getTargetNode(N, Ty, DAG, LoFlag));
274       return DAG.getNode(ISD::ADD, DL, Ty, Load, Lo);
275     }
276
277     // This method creates the following nodes, which are necessary for
278     // computing a global symbol's address:
279     //
280     // (load (wrapper $gp, %got(sym)))
281     template<class NodeTy>
282     SDValue getAddrGlobal(NodeTy *N, EVT Ty, SelectionDAG &DAG,
283                           unsigned Flag, SDValue Chain,
284                           const MachinePointerInfo &PtrInfo) const {
285       SDLoc DL(N);
286       SDValue Tgt = DAG.getNode(MipsISD::Wrapper, DL, Ty, getGlobalReg(DAG, Ty),
287                                 getTargetNode(N, Ty, DAG, Flag));
288       return DAG.getLoad(Ty, DL, Chain, Tgt, PtrInfo, false, false, false, 0);
289     }
290
291     // This method creates the following nodes, which are necessary for
292     // computing a global symbol's address in large-GOT mode:
293     //
294     // (load (wrapper (add %hi(sym), $gp), %lo(sym)))
295     template<class NodeTy>
296     SDValue getAddrGlobalLargeGOT(NodeTy *N, EVT Ty, SelectionDAG &DAG,
297                                   unsigned HiFlag, unsigned LoFlag,
298                                   SDValue Chain,
299                                   const MachinePointerInfo &PtrInfo) const {
300       SDLoc DL(N);
301       SDValue Hi = DAG.getNode(MipsISD::Hi, DL, Ty,
302                                getTargetNode(N, Ty, DAG, HiFlag));
303       Hi = DAG.getNode(ISD::ADD, DL, Ty, Hi, getGlobalReg(DAG, Ty));
304       SDValue Wrapper = DAG.getNode(MipsISD::Wrapper, DL, Ty, Hi,
305                                     getTargetNode(N, Ty, DAG, LoFlag));
306       return DAG.getLoad(Ty, DL, Chain, Wrapper, PtrInfo, false, false, false,
307                          0);
308     }
309
310     // This method creates the following nodes, which are necessary for
311     // computing a symbol's address in non-PIC mode:
312     //
313     // (add %hi(sym), %lo(sym))
314     template<class NodeTy>
315     SDValue getAddrNonPIC(NodeTy *N, EVT Ty, SelectionDAG &DAG) const {
316       SDLoc DL(N);
317       SDValue Hi = getTargetNode(N, Ty, DAG, MipsII::MO_ABS_HI);
318       SDValue Lo = getTargetNode(N, Ty, DAG, MipsII::MO_ABS_LO);
319       return DAG.getNode(ISD::ADD, DL, Ty,
320                          DAG.getNode(MipsISD::Hi, DL, Ty, Hi),
321                          DAG.getNode(MipsISD::Lo, DL, Ty, Lo));
322     }
323
324     /// This function fills Ops, which is the list of operands that will later
325     /// be used when a function call node is created. It also generates
326     /// copyToReg nodes to set up argument registers.
327     virtual void
328     getOpndList(SmallVectorImpl<SDValue> &Ops,
329                 std::deque< std::pair<unsigned, SDValue> > &RegsToPass,
330                 bool IsPICCall, bool GlobalOrExternal, bool InternalLinkage,
331                 CallLoweringInfo &CLI, SDValue Callee, SDValue Chain) const;
332
333     /// ByValArgInfo - Byval argument information.
334     struct ByValArgInfo {
335       unsigned FirstIdx; // Index of the first register used.
336       unsigned NumRegs;  // Number of registers used for this argument.
337       unsigned Address;  // Offset of the stack area used to pass this argument.
338
339       ByValArgInfo() : FirstIdx(0), NumRegs(0), Address(0) {}
340     };
341
342     /// MipsCC - This class provides methods used to analyze formal and call
343     /// arguments and inquire about calling convention information.
344     class MipsCC {
345     public:
346       enum SpecialCallingConvType {
347         Mips16RetHelperConv, NoSpecialCallingConv
348       };
349
350       MipsCC(CallingConv::ID CallConv, bool IsO32, bool IsFP64, CCState &Info,
351              SpecialCallingConvType SpecialCallingConv = NoSpecialCallingConv);
352
353
354       void analyzeCallOperands(const SmallVectorImpl<ISD::OutputArg> &Outs,
355                                bool IsVarArg, bool IsSoftFloat,
356                                const SDNode *CallNode,
357                                std::vector<ArgListEntry> &FuncArgs);
358       void analyzeFormalArguments(const SmallVectorImpl<ISD::InputArg> &Ins,
359                                   bool IsSoftFloat,
360                                   Function::const_arg_iterator FuncArg);
361
362       void analyzeCallResult(const SmallVectorImpl<ISD::InputArg> &Ins,
363                              bool IsSoftFloat, const SDNode *CallNode,
364                              const Type *RetTy) const;
365
366       void analyzeReturn(const SmallVectorImpl<ISD::OutputArg> &Outs,
367                          bool IsSoftFloat, const Type *RetTy) const;
368
369       const CCState &getCCInfo() const { return CCInfo; }
370
371       /// hasByValArg - Returns true if function has byval arguments.
372       bool hasByValArg() const { return !ByValArgs.empty(); }
373
374       /// regSize - Size (in number of bits) of integer registers.
375       unsigned regSize() const { return IsO32 ? 4 : 8; }
376
377       /// numIntArgRegs - Number of integer registers available for calls.
378       unsigned numIntArgRegs() const;
379
380       /// reservedArgArea - The size of the area the caller reserves for
381       /// register arguments. This is 16-byte if ABI is O32.
382       unsigned reservedArgArea() const;
383
384       /// Return pointer to array of integer argument registers.
385       const uint16_t *intArgRegs() const;
386
387       typedef SmallVectorImpl<ByValArgInfo>::const_iterator byval_iterator;
388       byval_iterator byval_begin() const { return ByValArgs.begin(); }
389       byval_iterator byval_end() const { return ByValArgs.end(); }
390
391     private:
392       void handleByValArg(unsigned ValNo, MVT ValVT, MVT LocVT,
393                           CCValAssign::LocInfo LocInfo,
394                           ISD::ArgFlagsTy ArgFlags);
395
396       /// useRegsForByval - Returns true if the calling convention allows the
397       /// use of registers to pass byval arguments.
398       bool useRegsForByval() const { return CallConv != CallingConv::Fast; }
399
400       /// Return the function that analyzes fixed argument list functions.
401       llvm::CCAssignFn *fixedArgFn() const;
402
403       /// Return the function that analyzes variable argument list functions.
404       llvm::CCAssignFn *varArgFn() const;
405
406       const uint16_t *shadowRegs() const;
407
408       void allocateRegs(ByValArgInfo &ByVal, unsigned ByValSize,
409                         unsigned Align);
410
411       /// Return the type of the register which is used to pass an argument or
412       /// return a value. This function returns f64 if the argument is an i64
413       /// value which has been generated as a result of softening an f128 value.
414       /// Otherwise, it just returns VT.
415       MVT getRegVT(MVT VT, const Type *OrigTy, const SDNode *CallNode,
416                    bool IsSoftFloat) const;
417
418       template<typename Ty>
419       void analyzeReturn(const SmallVectorImpl<Ty> &RetVals, bool IsSoftFloat,
420                          const SDNode *CallNode, const Type *RetTy) const;
421
422       CCState &CCInfo;
423       CallingConv::ID CallConv;
424       bool IsO32, IsFP64;
425       SpecialCallingConvType SpecialCallingConv;
426       SmallVector<ByValArgInfo, 2> ByValArgs;
427     };
428   protected:
429     SDValue lowerLOAD(SDValue Op, SelectionDAG &DAG) const;
430     SDValue lowerSTORE(SDValue Op, SelectionDAG &DAG) const;
431
432     // Subtarget Info
433     const MipsSubtarget *Subtarget;
434
435     bool HasMips64, IsN64, IsO32;
436
437     bool isN32() const { return Subtarget->isABI_N32(); }
438
439   private:
440     // Create a TargetGlobalAddress node.
441     SDValue getTargetNode(GlobalAddressSDNode *N, EVT Ty, SelectionDAG &DAG,
442                           unsigned Flag) const;
443
444     // Create a TargetExternalSymbol node.
445     SDValue getTargetNode(ExternalSymbolSDNode *N, EVT Ty, SelectionDAG &DAG,
446                           unsigned Flag) const;
447
448     // Create a TargetBlockAddress node.
449     SDValue getTargetNode(BlockAddressSDNode *N, EVT Ty, SelectionDAG &DAG,
450                           unsigned Flag) const;
451
452     // Create a TargetJumpTable node.
453     SDValue getTargetNode(JumpTableSDNode *N, EVT Ty, SelectionDAG &DAG,
454                           unsigned Flag) const;
455
456     // Create a TargetConstantPool node.
457     SDValue getTargetNode(ConstantPoolSDNode *N, EVT Ty, SelectionDAG &DAG,
458                           unsigned Flag) const;
459
460     MipsCC::SpecialCallingConvType getSpecialCallingConv(SDValue Callee) const;
461     // Lower Operand helpers
462     SDValue LowerCallResult(SDValue Chain, SDValue InFlag,
463                             CallingConv::ID CallConv, bool isVarArg,
464                             const SmallVectorImpl<ISD::InputArg> &Ins,
465                             SDLoc dl, SelectionDAG &DAG,
466                             SmallVectorImpl<SDValue> &InVals,
467                             const SDNode *CallNode, const Type *RetTy) const;
468
469     // Lower Operand specifics
470     SDValue lowerBR_JT(SDValue Op, SelectionDAG &DAG) const;
471     SDValue lowerBRCOND(SDValue Op, SelectionDAG &DAG) const;
472     SDValue lowerConstantPool(SDValue Op, SelectionDAG &DAG) const;
473     SDValue lowerGlobalAddress(SDValue Op, SelectionDAG &DAG) const;
474     SDValue lowerBlockAddress(SDValue Op, SelectionDAG &DAG) const;
475     SDValue lowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG) const;
476     SDValue lowerJumpTable(SDValue Op, SelectionDAG &DAG) const;
477     SDValue lowerSELECT(SDValue Op, SelectionDAG &DAG) const;
478     SDValue lowerSELECT_CC(SDValue Op, SelectionDAG &DAG) const;
479     SDValue lowerSETCC(SDValue Op, SelectionDAG &DAG) const;
480     SDValue lowerVASTART(SDValue Op, SelectionDAG &DAG) const;
481     SDValue lowerFCOPYSIGN(SDValue Op, SelectionDAG &DAG) const;
482     SDValue lowerFABS(SDValue Op, SelectionDAG &DAG) const;
483     SDValue lowerFRAMEADDR(SDValue Op, SelectionDAG &DAG) const;
484     SDValue lowerRETURNADDR(SDValue Op, SelectionDAG &DAG) const;
485     SDValue lowerEH_RETURN(SDValue Op, SelectionDAG &DAG) const;
486     SDValue lowerATOMIC_FENCE(SDValue Op, SelectionDAG& DAG) const;
487     SDValue lowerShiftLeftParts(SDValue Op, SelectionDAG& DAG) const;
488     SDValue lowerShiftRightParts(SDValue Op, SelectionDAG& DAG,
489                                  bool IsSRA) const;
490     SDValue lowerADD(SDValue Op, SelectionDAG &DAG) const;
491     SDValue lowerFP_TO_SINT(SDValue Op, SelectionDAG &DAG) const;
492
493     /// isEligibleForTailCallOptimization - Check whether the call is eligible
494     /// for tail call optimization.
495     virtual bool
496     isEligibleForTailCallOptimization(const MipsCC &MipsCCInfo,
497                                       unsigned NextStackOffset,
498                                       const MipsFunctionInfo& FI) const = 0;
499
500     /// copyByValArg - Copy argument registers which were used to pass a byval
501     /// argument to the stack. Create a stack frame object for the byval
502     /// argument.
503     void copyByValRegs(SDValue Chain, SDLoc DL,
504                        std::vector<SDValue> &OutChains, SelectionDAG &DAG,
505                        const ISD::ArgFlagsTy &Flags,
506                        SmallVectorImpl<SDValue> &InVals,
507                        const Argument *FuncArg,
508                        const MipsCC &CC, const ByValArgInfo &ByVal) const;
509
510     /// passByValArg - Pass a byval argument in registers or on stack.
511     void passByValArg(SDValue Chain, SDLoc DL,
512                       std::deque< std::pair<unsigned, SDValue> > &RegsToPass,
513                       SmallVectorImpl<SDValue> &MemOpChains, SDValue StackPtr,
514                       MachineFrameInfo *MFI, SelectionDAG &DAG, SDValue Arg,
515                       const MipsCC &CC, const ByValArgInfo &ByVal,
516                       const ISD::ArgFlagsTy &Flags, bool isLittle) const;
517
518     /// writeVarArgRegs - Write variable function arguments passed in registers
519     /// to the stack. Also create a stack frame object for the first variable
520     /// argument.
521     void writeVarArgRegs(std::vector<SDValue> &OutChains, const MipsCC &CC,
522                          SDValue Chain, SDLoc DL, SelectionDAG &DAG) const;
523
524     virtual SDValue
525       LowerFormalArguments(SDValue Chain,
526                            CallingConv::ID CallConv, bool isVarArg,
527                            const SmallVectorImpl<ISD::InputArg> &Ins,
528                            SDLoc dl, SelectionDAG &DAG,
529                            SmallVectorImpl<SDValue> &InVals) const;
530
531     SDValue passArgOnStack(SDValue StackPtr, unsigned Offset, SDValue Chain,
532                            SDValue Arg, SDLoc DL, bool IsTailCall,
533                            SelectionDAG &DAG) const;
534
535     virtual SDValue
536       LowerCall(TargetLowering::CallLoweringInfo &CLI,
537                 SmallVectorImpl<SDValue> &InVals) const;
538
539     virtual bool
540       CanLowerReturn(CallingConv::ID CallConv, MachineFunction &MF,
541                      bool isVarArg,
542                      const SmallVectorImpl<ISD::OutputArg> &Outs,
543                      LLVMContext &Context) const;
544
545     virtual SDValue
546       LowerReturn(SDValue Chain,
547                   CallingConv::ID CallConv, bool isVarArg,
548                   const SmallVectorImpl<ISD::OutputArg> &Outs,
549                   const SmallVectorImpl<SDValue> &OutVals,
550                   SDLoc dl, SelectionDAG &DAG) const;
551
552     // Inline asm support
553     ConstraintType getConstraintType(const std::string &Constraint) const;
554
555     /// Examine constraint string and operand type and determine a weight value.
556     /// The operand object must already have been set up with the operand type.
557     ConstraintWeight getSingleConstraintMatchWeight(
558       AsmOperandInfo &info, const char *constraint) const;
559
560     /// This function parses registers that appear in inline-asm constraints.
561     /// It returns pair (0, 0) on failure.
562     std::pair<unsigned, const TargetRegisterClass *>
563     parseRegForInlineAsmConstraint(const StringRef &C, MVT VT) const;
564
565     std::pair<unsigned, const TargetRegisterClass*>
566               getRegForInlineAsmConstraint(const std::string &Constraint,
567                                            MVT VT) const;
568
569     /// LowerAsmOperandForConstraint - Lower the specified operand into the Ops
570     /// vector.  If it is invalid, don't add anything to Ops. If hasMemory is
571     /// true it means one of the asm constraint of the inline asm instruction
572     /// being processed is 'm'.
573     virtual void LowerAsmOperandForConstraint(SDValue Op,
574                                               std::string &Constraint,
575                                               std::vector<SDValue> &Ops,
576                                               SelectionDAG &DAG) const;
577
578     virtual bool isLegalAddressingMode(const AddrMode &AM, Type *Ty) const;
579
580     virtual bool isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const;
581
582     virtual EVT getOptimalMemOpType(uint64_t Size, unsigned DstAlign,
583                                     unsigned SrcAlign,
584                                     bool IsMemset, bool ZeroMemset,
585                                     bool MemcpyStrSrc,
586                                     MachineFunction &MF) const;
587
588     /// Clear cache library call
589     const char * getClearCacheBuiltinName() const {
590       return "__clear_cache";
591     }
592
593     /// isFPImmLegal - Returns true if the target can instruction select the
594     /// specified FP immediate natively. If false, the legalizer will
595     /// materialize the FP immediate as a load from a constant pool.
596     virtual bool isFPImmLegal(const APFloat &Imm, EVT VT) const;
597
598     virtual unsigned getJumpTableEncoding() const;
599
600     MachineBasicBlock *emitAtomicBinary(MachineInstr *MI, MachineBasicBlock *BB,
601                     unsigned Size, unsigned BinOpcode, bool Nand = false) const;
602     MachineBasicBlock *emitAtomicBinaryPartword(MachineInstr *MI,
603                     MachineBasicBlock *BB, unsigned Size, unsigned BinOpcode,
604                     bool Nand = false) const;
605     MachineBasicBlock *emitAtomicCmpSwap(MachineInstr *MI,
606                                   MachineBasicBlock *BB, unsigned Size) const;
607     MachineBasicBlock *emitAtomicCmpSwapPartword(MachineInstr *MI,
608                                   MachineBasicBlock *BB, unsigned Size) const;
609   };
610
611   /// Create MipsTargetLowering objects.
612   const MipsTargetLowering *createMips16TargetLowering(MipsTargetMachine &TM);
613   const MipsTargetLowering *createMipsSETargetLowering(MipsTargetMachine &TM);
614 }
615
616 #endif // MipsISELLOWERING_H