lib/Target/NVPTX/NVPTXTargetMachine.cpp

   1 //===-- NVPTXTargetMachine.cpp - Define TargetMachine for NVPTX -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // Top-level implementation for the NVPTX target.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "NVPTXTargetMachine.h"
  15 #include "MCTargetDesc/NVPTXMCAsmInfo.h"
  16 #include "NVPTX.h"
  17 #include "NVPTXAllocaHoisting.h"
  18 #include "NVPTXLowerAggrCopies.h"
  19 #include "llvm/ADT/OwningPtr.h"
  20 #include "llvm/Analysis/Passes.h"
  21 #include "llvm/CodeGen/AsmPrinter.h"
  22 #include "llvm/CodeGen/MachineFunctionAnalysis.h"
  23 #include "llvm/CodeGen/MachineModuleInfo.h"
  24 #include "llvm/CodeGen/Passes.h"
  25 #include "llvm/IR/DataLayout.h"
  26 #include "llvm/IR/IRPrintingPasses.h"
  27 #include "llvm/IR/Verifier.h"
  28 #include "llvm/MC/MCAsmInfo.h"
  29 #include "llvm/MC/MCInstrInfo.h"
  30 #include "llvm/MC/MCStreamer.h"
  31 #include "llvm/MC/MCSubtargetInfo.h"
  32 #include "llvm/PassManager.h"
  33 #include "llvm/Support/CommandLine.h"
  34 #include "llvm/Support/Debug.h"
  35 #include "llvm/Support/FormattedStream.h"
  36 #include "llvm/Support/TargetRegistry.h"
  37 #include "llvm/Support/raw_ostream.h"
  38 #include "llvm/Target/TargetInstrInfo.h"
  39 #include "llvm/Target/TargetLowering.h"
  40 #include "llvm/Target/TargetLoweringObjectFile.h"
  41 #include "llvm/Target/TargetMachine.h"
  42 #include "llvm/Target/TargetOptions.h"
  43 #include "llvm/Target/TargetRegisterInfo.h"
  44 #include "llvm/Target/TargetSubtargetInfo.h"
  45 #include "llvm/Transforms/Scalar.h"
  46
  47 using namespace llvm;
  48
  49 namespace llvm {
  50 void initializeNVVMReflectPass(PassRegistry&);
  51 void initializeGenericToNVVMPass(PassRegistry&);
  52 }
  53
  54 extern "C" void LLVMInitializeNVPTXTarget() {
  55   // Register the target.
  56   RegisterTargetMachine<NVPTXTargetMachine32> X(TheNVPTXTarget32);
  57   RegisterTargetMachine<NVPTXTargetMachine64> Y(TheNVPTXTarget64);
  58
  59   // FIXME: This pass is really intended to be invoked during IR optimization,
  60   // but it's very NVPTX-specific.
  61   initializeNVVMReflectPass(*PassRegistry::getPassRegistry());
  62   initializeGenericToNVVMPass(*PassRegistry::getPassRegistry());
  63 }
  64
  65 static std::string computeDataLayout(const NVPTXSubtarget &ST) {
  66   std::string Ret = "e";
  67
  68   if (!ST.is64Bit())
  69     Ret += "-p:32:32";
  70
  71   Ret += "-i64:64-v16:16-v32:32-n16:32:64";
  72
  73   return Ret;
  74 }
  75
  76 NVPTXTargetMachine::NVPTXTargetMachine(
  77     const Target &T, StringRef TT, StringRef CPU, StringRef FS,
  78     const TargetOptions &Options, Reloc::Model RM, CodeModel::Model CM,
  79     CodeGenOpt::Level OL, bool is64bit)
  80     : LLVMTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL),
  81       Subtarget(TT, CPU, FS, is64bit), DL(computeDataLayout(Subtarget)),
  82       InstrInfo(*this), TLInfo(*this), TSInfo(*this),
  83       FrameLowering(
  84           *this, is64bit) /*FrameInfo(TargetFrameInfo::StackGrowsUp, 8, 0)*/ {
  85   initAsmInfo();
  86 }
  87
  88 void NVPTXTargetMachine32::anchor() {}
  89
  90 NVPTXTargetMachine32::NVPTXTargetMachine32(
  91     const Target &T, StringRef TT, StringRef CPU, StringRef FS,
  92     const TargetOptions &Options, Reloc::Model RM, CodeModel::Model CM,
  93     CodeGenOpt::Level OL)
  94     : NVPTXTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, false) {}
  95
  96 void NVPTXTargetMachine64::anchor() {}
  97
  98 NVPTXTargetMachine64::NVPTXTargetMachine64(
  99     const Target &T, StringRef TT, StringRef CPU, StringRef FS,
 100     const TargetOptions &Options, Reloc::Model RM, CodeModel::Model CM,
 101     CodeGenOpt::Level OL)
 102     : NVPTXTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, true) {}
 103
 104 namespace {
 105 class NVPTXPassConfig : public TargetPassConfig {
 106 public:
 107   NVPTXPassConfig(NVPTXTargetMachine *TM, PassManagerBase &PM)
 108       : TargetPassConfig(TM, PM) {}
 109
 110   NVPTXTargetMachine &getNVPTXTargetMachine() const {
 111     return getTM<NVPTXTargetMachine>();
 112   }
 113
 114   virtual void addIRPasses();
 115   virtual bool addInstSelector();
 116   virtual bool addPreRegAlloc();
 117   virtual bool addPostRegAlloc();
 118
 119   virtual FunctionPass *createTargetRegisterAllocator(bool) override;
 120   virtual void addFastRegAlloc(FunctionPass *RegAllocPass);
 121   virtual void addOptimizedRegAlloc(FunctionPass *RegAllocPass);
 122 };
 123 } // end anonymous namespace
 124
 125 TargetPassConfig *NVPTXTargetMachine::createPassConfig(PassManagerBase &PM) {
 126   NVPTXPassConfig *PassConfig = new NVPTXPassConfig(this, PM);
 127   return PassConfig;
 128 }
 129
 130 void NVPTXPassConfig::addIRPasses() {
 131   // The following passes are known to not play well with virtual regs hanging
 132   // around after register allocation (which in our case, is *all* registers).
 133   // We explicitly disable them here.  We do, however, need some functionality
 134   // of the PrologEpilogCodeInserter pass, so we emulate that behavior in the
 135   // NVPTXPrologEpilog pass (see NVPTXPrologEpilogPass.cpp).
 136   disablePass(&PrologEpilogCodeInserterID);
 137   disablePass(&MachineCopyPropagationID);
 138   disablePass(&BranchFolderPassID);
 139   disablePass(&TailDuplicateID);
 140
 141   TargetPassConfig::addIRPasses();
 142   addPass(createGenericToNVVMPass());
 143 }
 144
 145 bool NVPTXPassConfig::addInstSelector() {
 146   addPass(createLowerAggrCopies());
 147   addPass(createAllocaHoisting());
 148   addPass(createNVPTXISelDag(getNVPTXTargetMachine(), getOptLevel()));
 149   return false;
 150 }
 151
 152 bool NVPTXPassConfig::addPreRegAlloc() { return false; }
 153 bool NVPTXPassConfig::addPostRegAlloc() {
 154   addPass(createNVPTXPrologEpilogPass());
 155   return false;
 156 }
 157
 158 FunctionPass *NVPTXPassConfig::createTargetRegisterAllocator(bool) {
 159   return 0; // No reg alloc
 160 }
 161
 162 void NVPTXPassConfig::addFastRegAlloc(FunctionPass *RegAllocPass) {
 163   assert(!RegAllocPass && "NVPTX uses no regalloc!");
 164   addPass(&PHIEliminationID);
 165   addPass(&TwoAddressInstructionPassID);
 166 }
 167
 168 void NVPTXPassConfig::addOptimizedRegAlloc(FunctionPass *RegAllocPass) {
 169   assert(!RegAllocPass && "NVPTX uses no regalloc!");
 170
 171   addPass(&ProcessImplicitDefsID);
 172   addPass(&LiveVariablesID);
 173   addPass(&MachineLoopInfoID);
 174   addPass(&PHIEliminationID);
 175
 176   addPass(&TwoAddressInstructionPassID);
 177   addPass(&RegisterCoalescerID);
 178
 179   // PreRA instruction scheduling.
 180   if (addPass(&MachineSchedulerID))
 181     printAndVerify("After Machine Scheduling");
 182
 183
 184   addPass(&StackSlotColoringID);
 185
 186   // FIXME: Needs physical registers
 187   //addPass(&PostRAMachineLICMID);
 188
 189   printAndVerify("After StackSlotColoring");
 190 }