lib/Target/NVPTX/NVPTXTargetMachine.cpp

   1 //===-- NVPTXTargetMachine.cpp - Define TargetMachine for NVPTX -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // Top-level implementation for the NVPTX target.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "NVPTXTargetMachine.h"
  15 #include "MCTargetDesc/NVPTXMCAsmInfo.h"
  16 #include "NVPTX.h"
  17 #include "NVPTXAllocaHoisting.h"
  18 #include "NVPTXLowerAggrCopies.h"
  19 #include "NVPTXSplitBBatBar.h"
  20 #include "llvm/ADT/OwningPtr.h"
  21 #include "llvm/Analysis/Passes.h"
  22 #include "llvm/Analysis/Verifier.h"
  23 #include "llvm/Assembly/PrintModulePass.h"
  24 #include "llvm/CodeGen/AsmPrinter.h"
  25 #include "llvm/CodeGen/MachineFunctionAnalysis.h"
  26 #include "llvm/CodeGen/MachineModuleInfo.h"
  27 #include "llvm/CodeGen/Passes.h"
  28 #include "llvm/IR/DataLayout.h"
  29 #include "llvm/MC/MCAsmInfo.h"
  30 #include "llvm/MC/MCInstrInfo.h"
  31 #include "llvm/MC/MCStreamer.h"
  32 #include "llvm/MC/MCSubtargetInfo.h"
  33 #include "llvm/PassManager.h"
  34 #include "llvm/Support/CommandLine.h"
  35 #include "llvm/Support/Debug.h"
  36 #include "llvm/Support/FormattedStream.h"
  37 #include "llvm/Support/TargetRegistry.h"
  38 #include "llvm/Support/raw_ostream.h"
  39 #include "llvm/Target/TargetInstrInfo.h"
  40 #include "llvm/Target/TargetLowering.h"
  41 #include "llvm/Target/TargetLoweringObjectFile.h"
  42 #include "llvm/Target/TargetMachine.h"
  43 #include "llvm/Target/TargetOptions.h"
  44 #include "llvm/Target/TargetRegisterInfo.h"
  45 #include "llvm/Target/TargetSubtargetInfo.h"
  46 #include "llvm/Transforms/Scalar.h"
  47
  48 using namespace llvm;
  49
  50 namespace llvm {
  51 void initializeNVVMReflectPass(PassRegistry&);
  52 void initializeGenericToNVVMPass(PassRegistry&);
  53 }
  54
  55 extern "C" void LLVMInitializeNVPTXTarget() {
  56   // Register the target.
  57   RegisterTargetMachine<NVPTXTargetMachine32> X(TheNVPTXTarget32);
  58   RegisterTargetMachine<NVPTXTargetMachine64> Y(TheNVPTXTarget64);
  59
  60   // FIXME: This pass is really intended to be invoked during IR optimization,
  61   // but it's very NVPTX-specific.
  62   initializeNVVMReflectPass(*PassRegistry::getPassRegistry());
  63   initializeGenericToNVVMPass(*PassRegistry::getPassRegistry());
  64 }
  65
  66 static std::string computeDataLayout(const NVPTXSubtarget &ST) {
  67   std::string Ret = "e";
  68
  69   if (ST.is64Bit())
  70     Ret += "-p:64:64:64";
  71   else
  72     Ret += "-p:32:32:32";
  73
  74   Ret += "-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-"
  75          "f32:32:32-f64:64:64-v16:16:16-v32:32:32-v64:64:64-v128:128:128-"
  76          "n16:32:64";
  77
  78   return Ret;
  79 }
  80
  81 NVPTXTargetMachine::NVPTXTargetMachine(
  82     const Target &T, StringRef TT, StringRef CPU, StringRef FS,
  83     const TargetOptions &Options, Reloc::Model RM, CodeModel::Model CM,
  84     CodeGenOpt::Level OL, bool is64bit)
  85     : LLVMTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL),
  86       Subtarget(TT, CPU, FS, is64bit), DL(computeDataLayout(Subtarget)),
  87       InstrInfo(*this), TLInfo(*this), TSInfo(*this),
  88       FrameLowering(
  89           *this, is64bit) /*FrameInfo(TargetFrameInfo::StackGrowsUp, 8, 0)*/ {
  90   initAsmInfo();
  91 }
  92
  93 void NVPTXTargetMachine32::anchor() {}
  94
  95 NVPTXTargetMachine32::NVPTXTargetMachine32(
  96     const Target &T, StringRef TT, StringRef CPU, StringRef FS,
  97     const TargetOptions &Options, Reloc::Model RM, CodeModel::Model CM,
  98     CodeGenOpt::Level OL)
  99     : NVPTXTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, false) {}
 100
 101 void NVPTXTargetMachine64::anchor() {}
 102
 103 NVPTXTargetMachine64::NVPTXTargetMachine64(
 104     const Target &T, StringRef TT, StringRef CPU, StringRef FS,
 105     const TargetOptions &Options, Reloc::Model RM, CodeModel::Model CM,
 106     CodeGenOpt::Level OL)
 107     : NVPTXTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, true) {}
 108
 109 namespace {
 110 class NVPTXPassConfig : public TargetPassConfig {
 111 public:
 112   NVPTXPassConfig(NVPTXTargetMachine *TM, PassManagerBase &PM)
 113       : TargetPassConfig(TM, PM) {}
 114
 115   NVPTXTargetMachine &getNVPTXTargetMachine() const {
 116     return getTM<NVPTXTargetMachine>();
 117   }
 118
 119   virtual void addIRPasses();
 120   virtual bool addInstSelector();
 121   virtual bool addPreRegAlloc();
 122   virtual bool addPostRegAlloc();
 123
 124   virtual FunctionPass *createTargetRegisterAllocator(bool) LLVM_OVERRIDE;
 125   virtual void addFastRegAlloc(FunctionPass *RegAllocPass);
 126   virtual void addOptimizedRegAlloc(FunctionPass *RegAllocPass);
 127 };
 128 } // end anonymous namespace
 129
 130 TargetPassConfig *NVPTXTargetMachine::createPassConfig(PassManagerBase &PM) {
 131   NVPTXPassConfig *PassConfig = new NVPTXPassConfig(this, PM);
 132   return PassConfig;
 133 }
 134
 135 void NVPTXPassConfig::addIRPasses() {
 136   // The following passes are known to not play well with virtual regs hanging
 137   // around after register allocation (which in our case, is *all* registers).
 138   // We explicitly disable them here.  We do, however, need some functionality
 139   // of the PrologEpilogCodeInserter pass, so we emulate that behavior in the
 140   // NVPTXPrologEpilog pass (see NVPTXPrologEpilogPass.cpp).
 141   disablePass(&PrologEpilogCodeInserterID);
 142   disablePass(&MachineCopyPropagationID);
 143   disablePass(&BranchFolderPassID);
 144   disablePass(&TailDuplicateID);
 145
 146   TargetPassConfig::addIRPasses();
 147   addPass(createGenericToNVVMPass());
 148 }
 149
 150 bool NVPTXPassConfig::addInstSelector() {
 151   addPass(createLowerAggrCopies());
 152   addPass(createSplitBBatBarPass());
 153   addPass(createAllocaHoisting());
 154   addPass(createNVPTXISelDag(getNVPTXTargetMachine(), getOptLevel()));
 155   return false;
 156 }
 157
 158 bool NVPTXPassConfig::addPreRegAlloc() { return false; }
 159 bool NVPTXPassConfig::addPostRegAlloc() {
 160   addPass(createNVPTXPrologEpilogPass());
 161   return false;
 162 }
 163
 164 FunctionPass *NVPTXPassConfig::createTargetRegisterAllocator(bool) {
 165   return 0; // No reg alloc
 166 }
 167
 168 void NVPTXPassConfig::addFastRegAlloc(FunctionPass *RegAllocPass) {
 169   assert(!RegAllocPass && "NVPTX uses no regalloc!");
 170   addPass(&PHIEliminationID);
 171   addPass(&TwoAddressInstructionPassID);
 172 }
 173
 174 void NVPTXPassConfig::addOptimizedRegAlloc(FunctionPass *RegAllocPass) {
 175   assert(!RegAllocPass && "NVPTX uses no regalloc!");
 176
 177   addPass(&ProcessImplicitDefsID);
 178   addPass(&LiveVariablesID);
 179   addPass(&MachineLoopInfoID);
 180   addPass(&PHIEliminationID);
 181
 182   addPass(&TwoAddressInstructionPassID);
 183   addPass(&RegisterCoalescerID);
 184
 185   // PreRA instruction scheduling.
 186   if (addPass(&MachineSchedulerID))
 187     printAndVerify("After Machine Scheduling");
 188
 189
 190   addPass(&StackSlotColoringID);
 191
 192   // FIXME: Needs physical registers
 193   //addPass(&PostRAMachineLICMID);
 194
 195   printAndVerify("After StackSlotColoring");
 196 }