lib/Target/PowerPC/AsmParser/PPCAsmParser.cpp

   1 //===-- PPCAsmParser.cpp - Parse PowerPC asm to MCInst instructions ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 #include "MCTargetDesc/PPCMCTargetDesc.h"
  11 #include "MCTargetDesc/PPCMCExpr.h"
  12 #include "llvm/MC/MCTargetAsmParser.h"
  13 #include "llvm/MC/MCStreamer.h"
  14 #include "llvm/MC/MCExpr.h"
  15 #include "llvm/MC/MCInst.h"
  16 #include "llvm/MC/MCRegisterInfo.h"
  17 #include "llvm/MC/MCSubtargetInfo.h"
  18 #include "llvm/MC/MCParser/MCAsmLexer.h"
  19 #include "llvm/MC/MCParser/MCAsmParser.h"
  20 #include "llvm/MC/MCParser/MCParsedAsmOperand.h"
  21 #include "llvm/ADT/STLExtras.h"
  22 #include "llvm/ADT/SmallString.h"
  23 #include "llvm/ADT/SmallVector.h"
  24 #include "llvm/ADT/StringSwitch.h"
  25 #include "llvm/ADT/Twine.h"
  26 #include "llvm/Support/SourceMgr.h"
  27 #include "llvm/Support/TargetRegistry.h"
  28 #include "llvm/Support/raw_ostream.h"
  29
  30 using namespace llvm;
  31
  32 namespace {
  33
  34 static unsigned RRegs[32] = {
  35   PPC::R0,  PPC::R1,  PPC::R2,  PPC::R3,
  36   PPC::R4,  PPC::R5,  PPC::R6,  PPC::R7,
  37   PPC::R8,  PPC::R9,  PPC::R10, PPC::R11,
  38   PPC::R12, PPC::R13, PPC::R14, PPC::R15,
  39   PPC::R16, PPC::R17, PPC::R18, PPC::R19,
  40   PPC::R20, PPC::R21, PPC::R22, PPC::R23,
  41   PPC::R24, PPC::R25, PPC::R26, PPC::R27,
  42   PPC::R28, PPC::R29, PPC::R30, PPC::R31
  43 };
  44 static unsigned RRegsNoR0[32] = {
  45   PPC::ZERO,
  46             PPC::R1,  PPC::R2,  PPC::R3,
  47   PPC::R4,  PPC::R5,  PPC::R6,  PPC::R7,
  48   PPC::R8,  PPC::R9,  PPC::R10, PPC::R11,
  49   PPC::R12, PPC::R13, PPC::R14, PPC::R15,
  50   PPC::R16, PPC::R17, PPC::R18, PPC::R19,
  51   PPC::R20, PPC::R21, PPC::R22, PPC::R23,
  52   PPC::R24, PPC::R25, PPC::R26, PPC::R27,
  53   PPC::R28, PPC::R29, PPC::R30, PPC::R31
  54 };
  55 static unsigned XRegs[32] = {
  56   PPC::X0,  PPC::X1,  PPC::X2,  PPC::X3,
  57   PPC::X4,  PPC::X5,  PPC::X6,  PPC::X7,
  58   PPC::X8,  PPC::X9,  PPC::X10, PPC::X11,
  59   PPC::X12, PPC::X13, PPC::X14, PPC::X15,
  60   PPC::X16, PPC::X17, PPC::X18, PPC::X19,
  61   PPC::X20, PPC::X21, PPC::X22, PPC::X23,
  62   PPC::X24, PPC::X25, PPC::X26, PPC::X27,
  63   PPC::X28, PPC::X29, PPC::X30, PPC::X31
  64 };
  65 static unsigned XRegsNoX0[32] = {
  66   PPC::ZERO8,
  67             PPC::X1,  PPC::X2,  PPC::X3,
  68   PPC::X4,  PPC::X5,  PPC::X6,  PPC::X7,
  69   PPC::X8,  PPC::X9,  PPC::X10, PPC::X11,
  70   PPC::X12, PPC::X13, PPC::X14, PPC::X15,
  71   PPC::X16, PPC::X17, PPC::X18, PPC::X19,
  72   PPC::X20, PPC::X21, PPC::X22, PPC::X23,
  73   PPC::X24, PPC::X25, PPC::X26, PPC::X27,
  74   PPC::X28, PPC::X29, PPC::X30, PPC::X31
  75 };
  76 static unsigned FRegs[32] = {
  77   PPC::F0,  PPC::F1,  PPC::F2,  PPC::F3,
  78   PPC::F4,  PPC::F5,  PPC::F6,  PPC::F7,
  79   PPC::F8,  PPC::F9,  PPC::F10, PPC::F11,
  80   PPC::F12, PPC::F13, PPC::F14, PPC::F15,
  81   PPC::F16, PPC::F17, PPC::F18, PPC::F19,
  82   PPC::F20, PPC::F21, PPC::F22, PPC::F23,
  83   PPC::F24, PPC::F25, PPC::F26, PPC::F27,
  84   PPC::F28, PPC::F29, PPC::F30, PPC::F31
  85 };
  86 static unsigned VRegs[32] = {
  87   PPC::V0,  PPC::V1,  PPC::V2,  PPC::V3,
  88   PPC::V4,  PPC::V5,  PPC::V6,  PPC::V7,
  89   PPC::V8,  PPC::V9,  PPC::V10, PPC::V11,
  90   PPC::V12, PPC::V13, PPC::V14, PPC::V15,
  91   PPC::V16, PPC::V17, PPC::V18, PPC::V19,
  92   PPC::V20, PPC::V21, PPC::V22, PPC::V23,
  93   PPC::V24, PPC::V25, PPC::V26, PPC::V27,
  94   PPC::V28, PPC::V29, PPC::V30, PPC::V31
  95 };
  96 static unsigned CRBITRegs[32] = {
  97   PPC::CR0LT, PPC::CR0GT, PPC::CR0EQ, PPC::CR0UN,
  98   PPC::CR1LT, PPC::CR1GT, PPC::CR1EQ, PPC::CR1UN,
  99   PPC::CR2LT, PPC::CR2GT, PPC::CR2EQ, PPC::CR2UN,
 100   PPC::CR3LT, PPC::CR3GT, PPC::CR3EQ, PPC::CR3UN,
 101   PPC::CR4LT, PPC::CR4GT, PPC::CR4EQ, PPC::CR4UN,
 102   PPC::CR5LT, PPC::CR5GT, PPC::CR5EQ, PPC::CR5UN,
 103   PPC::CR6LT, PPC::CR6GT, PPC::CR6EQ, PPC::CR6UN,
 104   PPC::CR7LT, PPC::CR7GT, PPC::CR7EQ, PPC::CR7UN
 105 };
 106 static unsigned CRRegs[8] = {
 107   PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3,
 108   PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7
 109 };
 110
 111 // Evaluate an expression containing condition register
 112 // or condition register field symbols.  Returns positive
 113 // value on success, or -1 on error.
 114 static int64_t
 115 EvaluateCRExpr(const MCExpr *E) {
 116   switch (E->getKind()) {
 117   case MCExpr::Target:
 118     return -1;
 119
 120   case MCExpr::Constant: {
 121     int64_t Res = cast<MCConstantExpr>(E)->getValue();
 122     return Res < 0 ? -1 : Res;
 123   }
 124
 125   case MCExpr::SymbolRef: {
 126     const MCSymbolRefExpr *SRE = cast<MCSymbolRefExpr>(E);
 127     StringRef Name = SRE->getSymbol().getName();
 128
 129     if (Name == "lt") return 0;
 130     if (Name == "gt") return 1;
 131     if (Name == "eq") return 2;
 132     if (Name == "so") return 3;
 133     if (Name == "un") return 3;
 134
 135     if (Name == "cr0") return 0;
 136     if (Name == "cr1") return 1;
 137     if (Name == "cr2") return 2;
 138     if (Name == "cr3") return 3;
 139     if (Name == "cr4") return 4;
 140     if (Name == "cr5") return 5;
 141     if (Name == "cr6") return 6;
 142     if (Name == "cr7") return 7;
 143
 144     return -1;
 145   }
 146
 147   case MCExpr::Unary:
 148     return -1;
 149
 150   case MCExpr::Binary: {
 151     const MCBinaryExpr *BE = cast<MCBinaryExpr>(E);
 152     int64_t LHSVal = EvaluateCRExpr(BE->getLHS());
 153     int64_t RHSVal = EvaluateCRExpr(BE->getRHS());
 154     int64_t Res;
 155
 156     if (LHSVal < 0 || RHSVal < 0)
 157       return -1;
 158
 159     switch (BE->getOpcode()) {
 160     default: return -1;
 161     case MCBinaryExpr::Add: Res = LHSVal + RHSVal; break;
 162     case MCBinaryExpr::Mul: Res = LHSVal * RHSVal; break;
 163     }
 164
 165     return Res < 0 ? -1 : Res;
 166   }
 167   }
 168
 169   llvm_unreachable("Invalid expression kind!");
 170 }
 171
 172 struct PPCOperand;
 173
 174 class PPCAsmParser : public MCTargetAsmParser {
 175   MCSubtargetInfo &STI;
 176   MCAsmParser &Parser;
 177   bool IsPPC64;
 178
 179   MCAsmParser &getParser() const { return Parser; }
 180   MCAsmLexer &getLexer() const { return Parser.getLexer(); }
 181
 182   void Warning(SMLoc L, const Twine &Msg) { Parser.Warning(L, Msg); }
 183   bool Error(SMLoc L, const Twine &Msg) { return Parser.Error(L, Msg); }
 184
 185   bool isPPC64() const { return IsPPC64; }
 186
 187   bool MatchRegisterName(const AsmToken &Tok,
 188                          unsigned &RegNo, int64_t &IntVal);
 189
 190   virtual bool ParseRegister(unsigned &RegNo, SMLoc &StartLoc, SMLoc &EndLoc);
 191
 192   const MCExpr *ExtractModifierFromExpr(const MCExpr *E,
 193                                         PPCMCExpr::VariantKind &Variant);
 194   const MCExpr *FixupVariantKind(const MCExpr *E);
 195   bool ParseExpression(const MCExpr *&EVal);
 196
 197   bool ParseOperand(SmallVectorImpl<MCParsedAsmOperand*> &Operands);
 198
 199   bool ParseDirectiveWord(unsigned Size, SMLoc L);
 200   bool ParseDirectiveTC(unsigned Size, SMLoc L);
 201   bool ParseDirectiveMachine(SMLoc L);
 202
 203   bool MatchAndEmitInstruction(SMLoc IDLoc, unsigned &Opcode,
 204                                SmallVectorImpl<MCParsedAsmOperand*> &Operands,
 205                                MCStreamer &Out, unsigned &ErrorInfo,
 206                                bool MatchingInlineAsm);
 207
 208   void ProcessInstruction(MCInst &Inst,
 209                           const SmallVectorImpl<MCParsedAsmOperand*> &Ops);
 210
 211   /// @name Auto-generated Match Functions
 212   /// {
 213
 214 #define GET_ASSEMBLER_HEADER
 215 #include "PPCGenAsmMatcher.inc"
 216
 217   /// }
 218
 219
 220 public:
 221   PPCAsmParser(MCSubtargetInfo &_STI, MCAsmParser &_Parser)
 222     : MCTargetAsmParser(), STI(_STI), Parser(_Parser) {
 223     // Check for 64-bit vs. 32-bit pointer mode.
 224     Triple TheTriple(STI.getTargetTriple());
 225     IsPPC64 = (TheTriple.getArch() == Triple::ppc64 ||
 226                TheTriple.getArch() == Triple::ppc64le);
 227     // Initialize the set of available features.
 228     setAvailableFeatures(ComputeAvailableFeatures(STI.getFeatureBits()));
 229   }
 230
 231   virtual bool ParseInstruction(ParseInstructionInfo &Info,
 232                                 StringRef Name, SMLoc NameLoc,
 233                                 SmallVectorImpl<MCParsedAsmOperand*> &Operands);
 234
 235   virtual bool ParseDirective(AsmToken DirectiveID);
 236
 237   unsigned validateTargetOperandClass(MCParsedAsmOperand *Op, unsigned Kind);
 238 };
 239
 240 /// PPCOperand - Instances of this class represent a parsed PowerPC machine
 241 /// instruction.
 242 struct PPCOperand : public MCParsedAsmOperand {
 243   enum KindTy {
 244     Token,
 245     Immediate,
 246     Expression,
 247     TLSRegister
 248   } Kind;
 249
 250   SMLoc StartLoc, EndLoc;
 251   bool IsPPC64;
 252
 253   struct TokOp {
 254     const char *Data;
 255     unsigned Length;
 256   };
 257
 258   struct ImmOp {
 259     int64_t Val;
 260   };
 261
 262   struct ExprOp {
 263     const MCExpr *Val;
 264     int64_t CRVal;     // Cached result of EvaluateCRExpr(Val)
 265   };
 266
 267   struct TLSRegOp {
 268     const MCSymbolRefExpr *Sym;
 269   };
 270
 271   union {
 272     struct TokOp Tok;
 273     struct ImmOp Imm;
 274     struct ExprOp Expr;
 275     struct TLSRegOp TLSReg;
 276   };
 277
 278   PPCOperand(KindTy K) : MCParsedAsmOperand(), Kind(K) {}
 279 public:
 280   PPCOperand(const PPCOperand &o) : MCParsedAsmOperand() {
 281     Kind = o.Kind;
 282     StartLoc = o.StartLoc;
 283     EndLoc = o.EndLoc;
 284     IsPPC64 = o.IsPPC64;
 285     switch (Kind) {
 286     case Token:
 287       Tok = o.Tok;
 288       break;
 289     case Immediate:
 290       Imm = o.Imm;
 291       break;
 292     case Expression:
 293       Expr = o.Expr;
 294       break;
 295     case TLSRegister:
 296       TLSReg = o.TLSReg;
 297       break;
 298     }
 299   }
 300
 301   /// getStartLoc - Get the location of the first token of this operand.
 302   SMLoc getStartLoc() const { return StartLoc; }
 303
 304   /// getEndLoc - Get the location of the last token of this operand.
 305   SMLoc getEndLoc() const { return EndLoc; }
 306
 307   /// isPPC64 - True if this operand is for an instruction in 64-bit mode.
 308   bool isPPC64() const { return IsPPC64; }
 309
 310   int64_t getImm() const {
 311     assert(Kind == Immediate && "Invalid access!");
 312     return Imm.Val;
 313   }
 314
 315   const MCExpr *getExpr() const {
 316     assert(Kind == Expression && "Invalid access!");
 317     return Expr.Val;
 318   }
 319
 320   int64_t getExprCRVal() const {
 321     assert(Kind == Expression && "Invalid access!");
 322     return Expr.CRVal;
 323   }
 324
 325   const MCExpr *getTLSReg() const {
 326     assert(Kind == TLSRegister && "Invalid access!");
 327     return TLSReg.Sym;
 328   }
 329
 330   unsigned getReg() const {
 331     assert(isRegNumber() && "Invalid access!");
 332     return (unsigned) Imm.Val;
 333   }
 334
 335   unsigned getCCReg() const {
 336     assert(isCCRegNumber() && "Invalid access!");
 337     return (unsigned) (Kind == Immediate ? Imm.Val : Expr.CRVal);
 338   }
 339
 340   unsigned getCRBit() const {
 341     assert(isCRBitNumber() && "Invalid access!");
 342     return (unsigned) (Kind == Immediate ? Imm.Val : Expr.CRVal);
 343   }
 344
 345   unsigned getCRBitMask() const {
 346     assert(isCRBitMask() && "Invalid access!");
 347     return 7 - countTrailingZeros<uint64_t>(Imm.Val);
 348   }
 349
 350   bool isToken() const { return Kind == Token; }
 351   bool isImm() const { return Kind == Immediate || Kind == Expression; }
 352   bool isU5Imm() const { return Kind == Immediate && isUInt<5>(getImm()); }
 353   bool isS5Imm() const { return Kind == Immediate && isInt<5>(getImm()); }
 354   bool isU6Imm() const { return Kind == Immediate && isUInt<6>(getImm()); }
 355   bool isU16Imm() const { return Kind == Expression ||
 356                                  (Kind == Immediate && isUInt<16>(getImm())); }
 357   bool isS16Imm() const { return Kind == Expression ||
 358                                  (Kind == Immediate && isInt<16>(getImm())); }
 359   bool isS16ImmX4() const { return Kind == Expression ||
 360                                    (Kind == Immediate && isInt<16>(getImm()) &&
 361                                     (getImm() & 3) == 0); }
 362   bool isS17Imm() const { return Kind == Expression ||
 363                                  (Kind == Immediate && isInt<17>(getImm())); }
 364   bool isTLSReg() const { return Kind == TLSRegister; }
 365   bool isDirectBr() const { return Kind == Expression ||
 366                                    (Kind == Immediate && isInt<26>(getImm()) &&
 367                                     (getImm() & 3) == 0); }
 368   bool isCondBr() const { return Kind == Expression ||
 369                                  (Kind == Immediate && isInt<16>(getImm()) &&
 370                                   (getImm() & 3) == 0); }
 371   bool isRegNumber() const { return Kind == Immediate && isUInt<5>(getImm()); }
 372   bool isCCRegNumber() const { return (Kind == Expression
 373                                        && isUInt<3>(getExprCRVal())) ||
 374                                       (Kind == Immediate
 375                                        && isUInt<3>(getImm())); }
 376   bool isCRBitNumber() const { return (Kind == Expression
 377                                        && isUInt<5>(getExprCRVal())) ||
 378                                       (Kind == Immediate
 379                                        && isUInt<5>(getImm())); }
 380   bool isCRBitMask() const { return Kind == Immediate && isUInt<8>(getImm()) &&
 381                                     isPowerOf2_32(getImm()); }
 382   bool isMem() const { return false; }
 383   bool isReg() const { return false; }
 384
 385   void addRegOperands(MCInst &Inst, unsigned N) const {
 386     llvm_unreachable("addRegOperands");
 387   }
 388
 389   void addRegGPRCOperands(MCInst &Inst, unsigned N) const {
 390     assert(N == 1 && "Invalid number of operands!");
 391     Inst.addOperand(MCOperand::CreateReg(RRegs[getReg()]));
 392   }
 393
 394   void addRegGPRCNoR0Operands(MCInst &Inst, unsigned N) const {
 395     assert(N == 1 && "Invalid number of operands!");
 396     Inst.addOperand(MCOperand::CreateReg(RRegsNoR0[getReg()]));
 397   }
 398
 399   void addRegG8RCOperands(MCInst &Inst, unsigned N) const {
 400     assert(N == 1 && "Invalid number of operands!");
 401     Inst.addOperand(MCOperand::CreateReg(XRegs[getReg()]));
 402   }
 403
 404   void addRegG8RCNoX0Operands(MCInst &Inst, unsigned N) const {
 405     assert(N == 1 && "Invalid number of operands!");
 406     Inst.addOperand(MCOperand::CreateReg(XRegsNoX0[getReg()]));
 407   }
 408
 409   void addRegGxRCOperands(MCInst &Inst, unsigned N) const {
 410     if (isPPC64())
 411       addRegG8RCOperands(Inst, N);
 412     else
 413       addRegGPRCOperands(Inst, N);
 414   }
 415
 416   void addRegGxRCNoR0Operands(MCInst &Inst, unsigned N) const {
 417     if (isPPC64())
 418       addRegG8RCNoX0Operands(Inst, N);
 419     else
 420       addRegGPRCNoR0Operands(Inst, N);
 421   }
 422
 423   void addRegF4RCOperands(MCInst &Inst, unsigned N) const {
 424     assert(N == 1 && "Invalid number of operands!");
 425     Inst.addOperand(MCOperand::CreateReg(FRegs[getReg()]));
 426   }
 427
 428   void addRegF8RCOperands(MCInst &Inst, unsigned N) const {
 429     assert(N == 1 && "Invalid number of operands!");
 430     Inst.addOperand(MCOperand::CreateReg(FRegs[getReg()]));
 431   }
 432
 433   void addRegVRRCOperands(MCInst &Inst, unsigned N) const {
 434     assert(N == 1 && "Invalid number of operands!");
 435     Inst.addOperand(MCOperand::CreateReg(VRegs[getReg()]));
 436   }
 437
 438   void addRegCRBITRCOperands(MCInst &Inst, unsigned N) const {
 439     assert(N == 1 && "Invalid number of operands!");
 440     Inst.addOperand(MCOperand::CreateReg(CRBITRegs[getCRBit()]));
 441   }
 442
 443   void addRegCRRCOperands(MCInst &Inst, unsigned N) const {
 444     assert(N == 1 && "Invalid number of operands!");
 445     Inst.addOperand(MCOperand::CreateReg(CRRegs[getCCReg()]));
 446   }
 447
 448   void addCRBitMaskOperands(MCInst &Inst, unsigned N) const {
 449     assert(N == 1 && "Invalid number of operands!");
 450     Inst.addOperand(MCOperand::CreateReg(CRRegs[getCRBitMask()]));
 451   }
 452
 453   void addImmOperands(MCInst &Inst, unsigned N) const {
 454     assert(N == 1 && "Invalid number of operands!");
 455     if (Kind == Immediate)
 456       Inst.addOperand(MCOperand::CreateImm(getImm()));
 457     else
 458       Inst.addOperand(MCOperand::CreateExpr(getExpr()));
 459   }
 460
 461   void addBranchTargetOperands(MCInst &Inst, unsigned N) const {
 462     assert(N == 1 && "Invalid number of operands!");
 463     if (Kind == Immediate)
 464       Inst.addOperand(MCOperand::CreateImm(getImm() / 4));
 465     else
 466       Inst.addOperand(MCOperand::CreateExpr(getExpr()));
 467   }
 468
 469   void addTLSRegOperands(MCInst &Inst, unsigned N) const {
 470     assert(N == 1 && "Invalid number of operands!");
 471     Inst.addOperand(MCOperand::CreateExpr(getTLSReg()));
 472   }
 473
 474   StringRef getToken() const {
 475     assert(Kind == Token && "Invalid access!");
 476     return StringRef(Tok.Data, Tok.Length);
 477   }
 478
 479   virtual void print(raw_ostream &OS) const;
 480
 481   static PPCOperand *CreateToken(StringRef Str, SMLoc S, bool IsPPC64) {
 482     PPCOperand *Op = new PPCOperand(Token);
 483     Op->Tok.Data = Str.data();
 484     Op->Tok.Length = Str.size();
 485     Op->StartLoc = S;
 486     Op->EndLoc = S;
 487     Op->IsPPC64 = IsPPC64;
 488     return Op;
 489   }
 490
 491   static PPCOperand *CreateImm(int64_t Val, SMLoc S, SMLoc E, bool IsPPC64) {
 492     PPCOperand *Op = new PPCOperand(Immediate);
 493     Op->Imm.Val = Val;
 494     Op->StartLoc = S;
 495     Op->EndLoc = E;
 496     Op->IsPPC64 = IsPPC64;
 497     return Op;
 498   }
 499
 500   static PPCOperand *CreateExpr(const MCExpr *Val,
 501                                 SMLoc S, SMLoc E, bool IsPPC64) {
 502     PPCOperand *Op = new PPCOperand(Expression);
 503     Op->Expr.Val = Val;
 504     Op->Expr.CRVal = EvaluateCRExpr(Val);
 505     Op->StartLoc = S;
 506     Op->EndLoc = E;
 507     Op->IsPPC64 = IsPPC64;
 508     return Op;
 509   }
 510
 511   static PPCOperand *CreateTLSReg(const MCSymbolRefExpr *Sym,
 512                                   SMLoc S, SMLoc E, bool IsPPC64) {
 513     PPCOperand *Op = new PPCOperand(TLSRegister);
 514     Op->TLSReg.Sym = Sym;
 515     Op->StartLoc = S;
 516     Op->EndLoc = E;
 517     Op->IsPPC64 = IsPPC64;
 518     return Op;
 519   }
 520
 521   static PPCOperand *CreateFromMCExpr(const MCExpr *Val,
 522                                       SMLoc S, SMLoc E, bool IsPPC64) {
 523     if (const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(Val))
 524       return CreateImm(CE->getValue(), S, E, IsPPC64);
 525
 526     if (const MCSymbolRefExpr *SRE = dyn_cast<MCSymbolRefExpr>(Val))
 527       if (SRE->getKind() == MCSymbolRefExpr::VK_PPC_TLS)
 528         return CreateTLSReg(SRE, S, E, IsPPC64);
 529
 530     return CreateExpr(Val, S, E, IsPPC64);
 531   }
 532 };
 533
 534 } // end anonymous namespace.
 535
 536 void PPCOperand::print(raw_ostream &OS) const {
 537   switch (Kind) {
 538   case Token:
 539     OS << "'" << getToken() << "'";
 540     break;
 541   case Immediate:
 542     OS << getImm();
 543     break;
 544   case Expression:
 545     getExpr()->print(OS);
 546     break;
 547   case TLSRegister:
 548     getTLSReg()->print(OS);
 549     break;
 550   }
 551 }
 552
 553
 554 void PPCAsmParser::
 555 ProcessInstruction(MCInst &Inst,
 556                    const SmallVectorImpl<MCParsedAsmOperand*> &Operands) {
 557   int Opcode = Inst.getOpcode();
 558   switch (Opcode) {
 559   case PPC::LAx: {
 560     MCInst TmpInst;
 561     TmpInst.setOpcode(PPC::LA);
 562     TmpInst.addOperand(Inst.getOperand(0));
 563     TmpInst.addOperand(Inst.getOperand(2));
 564     TmpInst.addOperand(Inst.getOperand(1));
 565     Inst = TmpInst;
 566     break;
 567   }
 568   case PPC::SUBI: {
 569     MCInst TmpInst;
 570     int64_t N = Inst.getOperand(2).getImm();
 571     TmpInst.setOpcode(PPC::ADDI);
 572     TmpInst.addOperand(Inst.getOperand(0));
 573     TmpInst.addOperand(Inst.getOperand(1));
 574     TmpInst.addOperand(MCOperand::CreateImm(-N));
 575     Inst = TmpInst;
 576     break;
 577   }
 578   case PPC::SUBIS: {
 579     MCInst TmpInst;
 580     int64_t N = Inst.getOperand(2).getImm();
 581     TmpInst.setOpcode(PPC::ADDIS);
 582     TmpInst.addOperand(Inst.getOperand(0));
 583     TmpInst.addOperand(Inst.getOperand(1));
 584     TmpInst.addOperand(MCOperand::CreateImm(-N));
 585     Inst = TmpInst;
 586     break;
 587   }
 588   case PPC::SUBIC: {
 589     MCInst TmpInst;
 590     int64_t N = Inst.getOperand(2).getImm();
 591     TmpInst.setOpcode(PPC::ADDIC);
 592     TmpInst.addOperand(Inst.getOperand(0));
 593     TmpInst.addOperand(Inst.getOperand(1));
 594     TmpInst.addOperand(MCOperand::CreateImm(-N));
 595     Inst = TmpInst;
 596     break;
 597   }
 598   case PPC::SUBICo: {
 599     MCInst TmpInst;
 600     int64_t N = Inst.getOperand(2).getImm();
 601     TmpInst.setOpcode(PPC::ADDICo);
 602     TmpInst.addOperand(Inst.getOperand(0));
 603     TmpInst.addOperand(Inst.getOperand(1));
 604     TmpInst.addOperand(MCOperand::CreateImm(-N));
 605     Inst = TmpInst;
 606     break;
 607   }
 608   case PPC::EXTLWI:
 609   case PPC::EXTLWIo: {
 610     MCInst TmpInst;
 611     int64_t N = Inst.getOperand(2).getImm();
 612     int64_t B = Inst.getOperand(3).getImm();
 613     TmpInst.setOpcode(Opcode == PPC::EXTLWI? PPC::RLWINM : PPC::RLWINMo);
 614     TmpInst.addOperand(Inst.getOperand(0));
 615     TmpInst.addOperand(Inst.getOperand(1));
 616     TmpInst.addOperand(MCOperand::CreateImm(B));
 617     TmpInst.addOperand(MCOperand::CreateImm(0));
 618     TmpInst.addOperand(MCOperand::CreateImm(N - 1));
 619     Inst = TmpInst;
 620     break;
 621   }
 622   case PPC::EXTRWI:
 623   case PPC::EXTRWIo: {
 624     MCInst TmpInst;
 625     int64_t N = Inst.getOperand(2).getImm();
 626     int64_t B = Inst.getOperand(3).getImm();
 627     TmpInst.setOpcode(Opcode == PPC::EXTRWI? PPC::RLWINM : PPC::RLWINMo);
 628     TmpInst.addOperand(Inst.getOperand(0));
 629     TmpInst.addOperand(Inst.getOperand(1));
 630     TmpInst.addOperand(MCOperand::CreateImm(B + N));
 631     TmpInst.addOperand(MCOperand::CreateImm(32 - N));
 632     TmpInst.addOperand(MCOperand::CreateImm(31));
 633     Inst = TmpInst;
 634     break;
 635   }
 636   case PPC::INSLWI:
 637   case PPC::INSLWIo: {
 638     MCInst TmpInst;
 639     int64_t N = Inst.getOperand(2).getImm();
 640     int64_t B = Inst.getOperand(3).getImm();
 641     TmpInst.setOpcode(Opcode == PPC::INSLWI? PPC::RLWIMI : PPC::RLWIMIo);
 642     TmpInst.addOperand(Inst.getOperand(0));
 643     TmpInst.addOperand(Inst.getOperand(0));
 644     TmpInst.addOperand(Inst.getOperand(1));
 645     TmpInst.addOperand(MCOperand::CreateImm(32 - B));
 646     TmpInst.addOperand(MCOperand::CreateImm(B));
 647     TmpInst.addOperand(MCOperand::CreateImm((B + N) - 1));
 648     Inst = TmpInst;
 649     break;
 650   }
 651   case PPC::INSRWI:
 652   case PPC::INSRWIo: {
 653     MCInst TmpInst;
 654     int64_t N = Inst.getOperand(2).getImm();
 655     int64_t B = Inst.getOperand(3).getImm();
 656     TmpInst.setOpcode(Opcode == PPC::INSRWI? PPC::RLWIMI : PPC::RLWIMIo);
 657     TmpInst.addOperand(Inst.getOperand(0));
 658     TmpInst.addOperand(Inst.getOperand(0));
 659     TmpInst.addOperand(Inst.getOperand(1));
 660     TmpInst.addOperand(MCOperand::CreateImm(32 - (B + N)));
 661     TmpInst.addOperand(MCOperand::CreateImm(B));
 662     TmpInst.addOperand(MCOperand::CreateImm((B + N) - 1));
 663     Inst = TmpInst;
 664     break;
 665   }
 666   case PPC::ROTRWI:
 667   case PPC::ROTRWIo: {
 668     MCInst TmpInst;
 669     int64_t N = Inst.getOperand(2).getImm();
 670     TmpInst.setOpcode(Opcode == PPC::ROTRWI? PPC::RLWINM : PPC::RLWINMo);
 671     TmpInst.addOperand(Inst.getOperand(0));
 672     TmpInst.addOperand(Inst.getOperand(1));
 673     TmpInst.addOperand(MCOperand::CreateImm(32 - N));
 674     TmpInst.addOperand(MCOperand::CreateImm(0));
 675     TmpInst.addOperand(MCOperand::CreateImm(31));
 676     Inst = TmpInst;
 677     break;
 678   }
 679   case PPC::SLWI:
 680   case PPC::SLWIo: {
 681     MCInst TmpInst;
 682     int64_t N = Inst.getOperand(2).getImm();
 683     TmpInst.setOpcode(Opcode == PPC::SLWI? PPC::RLWINM : PPC::RLWINMo);
 684     TmpInst.addOperand(Inst.getOperand(0));
 685     TmpInst.addOperand(Inst.getOperand(1));
 686     TmpInst.addOperand(MCOperand::CreateImm(N));
 687     TmpInst.addOperand(MCOperand::CreateImm(0));
 688     TmpInst.addOperand(MCOperand::CreateImm(31 - N));
 689     Inst = TmpInst;
 690     break;
 691   }
 692   case PPC::SRWI:
 693   case PPC::SRWIo: {
 694     MCInst TmpInst;
 695     int64_t N = Inst.getOperand(2).getImm();
 696     TmpInst.setOpcode(Opcode == PPC::SRWI? PPC::RLWINM : PPC::RLWINMo);
 697     TmpInst.addOperand(Inst.getOperand(0));
 698     TmpInst.addOperand(Inst.getOperand(1));
 699     TmpInst.addOperand(MCOperand::CreateImm(32 - N));
 700     TmpInst.addOperand(MCOperand::CreateImm(N));
 701     TmpInst.addOperand(MCOperand::CreateImm(31));
 702     Inst = TmpInst;
 703     break;
 704   }
 705   case PPC::CLRRWI:
 706   case PPC::CLRRWIo: {
 707     MCInst TmpInst;
 708     int64_t N = Inst.getOperand(2).getImm();
 709     TmpInst.setOpcode(Opcode == PPC::CLRRWI? PPC::RLWINM : PPC::RLWINMo);
 710     TmpInst.addOperand(Inst.getOperand(0));
 711     TmpInst.addOperand(Inst.getOperand(1));
 712     TmpInst.addOperand(MCOperand::CreateImm(0));
 713     TmpInst.addOperand(MCOperand::CreateImm(0));
 714     TmpInst.addOperand(MCOperand::CreateImm(31 - N));
 715     Inst = TmpInst;
 716     break;
 717   }
 718   case PPC::CLRLSLWI:
 719   case PPC::CLRLSLWIo: {
 720     MCInst TmpInst;
 721     int64_t B = Inst.getOperand(2).getImm();
 722     int64_t N = Inst.getOperand(3).getImm();
 723     TmpInst.setOpcode(Opcode == PPC::CLRLSLWI? PPC::RLWINM : PPC::RLWINMo);
 724     TmpInst.addOperand(Inst.getOperand(0));
 725     TmpInst.addOperand(Inst.getOperand(1));
 726     TmpInst.addOperand(MCOperand::CreateImm(N));
 727     TmpInst.addOperand(MCOperand::CreateImm(B - N));
 728     TmpInst.addOperand(MCOperand::CreateImm(31 - N));
 729     Inst = TmpInst;
 730     break;
 731   }
 732   case PPC::EXTLDI:
 733   case PPC::EXTLDIo: {
 734     MCInst TmpInst;
 735     int64_t N = Inst.getOperand(2).getImm();
 736     int64_t B = Inst.getOperand(3).getImm();
 737     TmpInst.setOpcode(Opcode == PPC::EXTLDI? PPC::RLDICR : PPC::RLDICRo);
 738     TmpInst.addOperand(Inst.getOperand(0));
 739     TmpInst.addOperand(Inst.getOperand(1));
 740     TmpInst.addOperand(MCOperand::CreateImm(B));
 741     TmpInst.addOperand(MCOperand::CreateImm(N - 1));
 742     Inst = TmpInst;
 743     break;
 744   }
 745   case PPC::EXTRDI:
 746   case PPC::EXTRDIo: {
 747     MCInst TmpInst;
 748     int64_t N = Inst.getOperand(2).getImm();
 749     int64_t B = Inst.getOperand(3).getImm();
 750     TmpInst.setOpcode(Opcode == PPC::EXTRDI? PPC::RLDICL : PPC::RLDICLo);
 751     TmpInst.addOperand(Inst.getOperand(0));
 752     TmpInst.addOperand(Inst.getOperand(1));
 753     TmpInst.addOperand(MCOperand::CreateImm(B + N));
 754     TmpInst.addOperand(MCOperand::CreateImm(64 - N));
 755     Inst = TmpInst;
 756     break;
 757   }
 758   case PPC::INSRDI:
 759   case PPC::INSRDIo: {
 760     MCInst TmpInst;
 761     int64_t N = Inst.getOperand(2).getImm();
 762     int64_t B = Inst.getOperand(3).getImm();
 763     TmpInst.setOpcode(Opcode == PPC::INSRDI? PPC::RLDIMI : PPC::RLDIMIo);
 764     TmpInst.addOperand(Inst.getOperand(0));
 765     TmpInst.addOperand(Inst.getOperand(0));
 766     TmpInst.addOperand(Inst.getOperand(1));
 767     TmpInst.addOperand(MCOperand::CreateImm(64 - (B + N)));
 768     TmpInst.addOperand(MCOperand::CreateImm(B));
 769     Inst = TmpInst;
 770     break;
 771   }
 772   case PPC::ROTRDI:
 773   case PPC::ROTRDIo: {
 774     MCInst TmpInst;
 775     int64_t N = Inst.getOperand(2).getImm();
 776     TmpInst.setOpcode(Opcode == PPC::ROTRDI? PPC::RLDICL : PPC::RLDICLo);
 777     TmpInst.addOperand(Inst.getOperand(0));
 778     TmpInst.addOperand(Inst.getOperand(1));
 779     TmpInst.addOperand(MCOperand::CreateImm(64 - N));
 780     TmpInst.addOperand(MCOperand::CreateImm(0));
 781     Inst = TmpInst;
 782     break;
 783   }
 784   case PPC::SLDI:
 785   case PPC::SLDIo: {
 786     MCInst TmpInst;
 787     int64_t N = Inst.getOperand(2).getImm();
 788     TmpInst.setOpcode(Opcode == PPC::SLDI? PPC::RLDICR : PPC::RLDICRo);
 789     TmpInst.addOperand(Inst.getOperand(0));
 790     TmpInst.addOperand(Inst.getOperand(1));
 791     TmpInst.addOperand(MCOperand::CreateImm(N));
 792     TmpInst.addOperand(MCOperand::CreateImm(63 - N));
 793     Inst = TmpInst;
 794     break;
 795   }
 796   case PPC::SRDI:
 797   case PPC::SRDIo: {
 798     MCInst TmpInst;
 799     int64_t N = Inst.getOperand(2).getImm();
 800     TmpInst.setOpcode(Opcode == PPC::SRDI? PPC::RLDICL : PPC::RLDICLo);
 801     TmpInst.addOperand(Inst.getOperand(0));
 802     TmpInst.addOperand(Inst.getOperand(1));
 803     TmpInst.addOperand(MCOperand::CreateImm(64 - N));
 804     TmpInst.addOperand(MCOperand::CreateImm(N));
 805     Inst = TmpInst;
 806     break;
 807   }
 808   case PPC::CLRRDI:
 809   case PPC::CLRRDIo: {
 810     MCInst TmpInst;
 811     int64_t N = Inst.getOperand(2).getImm();
 812     TmpInst.setOpcode(Opcode == PPC::CLRRDI? PPC::RLDICR : PPC::RLDICRo);
 813     TmpInst.addOperand(Inst.getOperand(0));
 814     TmpInst.addOperand(Inst.getOperand(1));
 815     TmpInst.addOperand(MCOperand::CreateImm(0));
 816     TmpInst.addOperand(MCOperand::CreateImm(63 - N));
 817     Inst = TmpInst;
 818     break;
 819   }
 820   case PPC::CLRLSLDI:
 821   case PPC::CLRLSLDIo: {
 822     MCInst TmpInst;
 823     int64_t B = Inst.getOperand(2).getImm();
 824     int64_t N = Inst.getOperand(3).getImm();
 825     TmpInst.setOpcode(Opcode == PPC::CLRLSLDI? PPC::RLDIC : PPC::RLDICo);
 826     TmpInst.addOperand(Inst.getOperand(0));
 827     TmpInst.addOperand(Inst.getOperand(1));
 828     TmpInst.addOperand(MCOperand::CreateImm(N));
 829     TmpInst.addOperand(MCOperand::CreateImm(B - N));
 830     Inst = TmpInst;
 831     break;
 832   }
 833   }
 834 }
 835
 836 bool PPCAsmParser::
 837 MatchAndEmitInstruction(SMLoc IDLoc, unsigned &Opcode,
 838                         SmallVectorImpl<MCParsedAsmOperand*> &Operands,
 839                         MCStreamer &Out, unsigned &ErrorInfo,
 840                         bool MatchingInlineAsm) {
 841   MCInst Inst;
 842
 843   switch (MatchInstructionImpl(Operands, Inst, ErrorInfo, MatchingInlineAsm)) {
 844   default: break;
 845   case Match_Success:
 846     // Post-process instructions (typically extended mnemonics)
 847     ProcessInstruction(Inst, Operands);
 848     Inst.setLoc(IDLoc);
 849     Out.EmitInstruction(Inst);
 850     return false;
 851   case Match_MissingFeature:
 852     return Error(IDLoc, "instruction use requires an option to be enabled");
 853   case Match_MnemonicFail:
 854       return Error(IDLoc, "unrecognized instruction mnemonic");
 855   case Match_InvalidOperand: {
 856     SMLoc ErrorLoc = IDLoc;
 857     if (ErrorInfo != ~0U) {
 858       if (ErrorInfo >= Operands.size())
 859         return Error(IDLoc, "too few operands for instruction");
 860
 861       ErrorLoc = ((PPCOperand*)Operands[ErrorInfo])->getStartLoc();
 862       if (ErrorLoc == SMLoc()) ErrorLoc = IDLoc;
 863     }
 864
 865     return Error(ErrorLoc, "invalid operand for instruction");
 866   }
 867   }
 868
 869   llvm_unreachable("Implement any new match types added!");
 870 }
 871
 872 bool PPCAsmParser::
 873 MatchRegisterName(const AsmToken &Tok, unsigned &RegNo, int64_t &IntVal) {
 874   if (Tok.is(AsmToken::Identifier)) {
 875     StringRef Name = Tok.getString();
 876
 877     if (Name.equals_lower("lr")) {
 878       RegNo = isPPC64()? PPC::LR8 : PPC::LR;
 879       IntVal = 8;
 880       return false;
 881     } else if (Name.equals_lower("ctr")) {
 882       RegNo = isPPC64()? PPC::CTR8 : PPC::CTR;
 883       IntVal = 9;
 884       return false;
 885     } else if (Name.equals_lower("vrsave")) {
 886       RegNo = PPC::VRSAVE;
 887       IntVal = 256;
 888       return false;
 889     } else if (Name.substr(0, 1).equals_lower("r") &&
 890                !Name.substr(1).getAsInteger(10, IntVal) && IntVal < 32) {
 891       RegNo = isPPC64()? XRegs[IntVal] : RRegs[IntVal];
 892       return false;
 893     } else if (Name.substr(0, 1).equals_lower("f") &&
 894                !Name.substr(1).getAsInteger(10, IntVal) && IntVal < 32) {
 895       RegNo = FRegs[IntVal];
 896       return false;
 897     } else if (Name.substr(0, 1).equals_lower("v") &&
 898                !Name.substr(1).getAsInteger(10, IntVal) && IntVal < 32) {
 899       RegNo = VRegs[IntVal];
 900       return false;
 901     } else if (Name.substr(0, 2).equals_lower("cr") &&
 902                !Name.substr(2).getAsInteger(10, IntVal) && IntVal < 8) {
 903       RegNo = CRRegs[IntVal];
 904       return false;
 905     }
 906   }
 907
 908   return true;
 909 }
 910
 911 bool PPCAsmParser::
 912 ParseRegister(unsigned &RegNo, SMLoc &StartLoc, SMLoc &EndLoc) {
 913   const AsmToken &Tok = Parser.getTok();
 914   StartLoc = Tok.getLoc();
 915   EndLoc = Tok.getEndLoc();
 916   RegNo = 0;
 917   int64_t IntVal;
 918
 919   if (!MatchRegisterName(Tok, RegNo, IntVal)) {
 920     Parser.Lex(); // Eat identifier token.
 921     return false;
 922   }
 923
 924   return Error(StartLoc, "invalid register name");
 925 }
 926
 927 /// Extract \code @l/@ha \endcode modifier from expression.  Recursively scan
 928 /// the expression and check for VK_PPC_LO/HI/HA
 929 /// symbol variants.  If all symbols with modifier use the same
 930 /// variant, return the corresponding PPCMCExpr::VariantKind,
 931 /// and a modified expression using the default symbol variant.
 932 /// Otherwise, return NULL.
 933 const MCExpr *PPCAsmParser::
 934 ExtractModifierFromExpr(const MCExpr *E,
 935                         PPCMCExpr::VariantKind &Variant) {
 936   MCContext &Context = getParser().getContext();
 937   Variant = PPCMCExpr::VK_PPC_None;
 938
 939   switch (E->getKind()) {
 940   case MCExpr::Target:
 941   case MCExpr::Constant:
 942     return 0;
 943
 944   case MCExpr::SymbolRef: {
 945     const MCSymbolRefExpr *SRE = cast<MCSymbolRefExpr>(E);
 946
 947     switch (SRE->getKind()) {
 948     case MCSymbolRefExpr::VK_PPC_LO:
 949       Variant = PPCMCExpr::VK_PPC_LO;
 950       break;
 951     case MCSymbolRefExpr::VK_PPC_HI:
 952       Variant = PPCMCExpr::VK_PPC_HI;
 953       break;
 954     case MCSymbolRefExpr::VK_PPC_HA:
 955       Variant = PPCMCExpr::VK_PPC_HA;
 956       break;
 957     case MCSymbolRefExpr::VK_PPC_HIGHER:
 958       Variant = PPCMCExpr::VK_PPC_HIGHER;
 959       break;
 960     case MCSymbolRefExpr::VK_PPC_HIGHERA:
 961       Variant = PPCMCExpr::VK_PPC_HIGHERA;
 962       break;
 963     case MCSymbolRefExpr::VK_PPC_HIGHEST:
 964       Variant = PPCMCExpr::VK_PPC_HIGHEST;
 965       break;
 966     case MCSymbolRefExpr::VK_PPC_HIGHESTA:
 967       Variant = PPCMCExpr::VK_PPC_HIGHESTA;
 968       break;
 969     default:
 970       return 0;
 971     }
 972
 973     return MCSymbolRefExpr::Create(&SRE->getSymbol(), Context);
 974   }
 975
 976   case MCExpr::Unary: {
 977     const MCUnaryExpr *UE = cast<MCUnaryExpr>(E);
 978     const MCExpr *Sub = ExtractModifierFromExpr(UE->getSubExpr(), Variant);
 979     if (!Sub)
 980       return 0;
 981     return MCUnaryExpr::Create(UE->getOpcode(), Sub, Context);
 982   }
 983
 984   case MCExpr::Binary: {
 985     const MCBinaryExpr *BE = cast<MCBinaryExpr>(E);
 986     PPCMCExpr::VariantKind LHSVariant, RHSVariant;
 987     const MCExpr *LHS = ExtractModifierFromExpr(BE->getLHS(), LHSVariant);
 988     const MCExpr *RHS = ExtractModifierFromExpr(BE->getRHS(), RHSVariant);
 989
 990     if (!LHS && !RHS)
 991       return 0;
 992
 993     if (!LHS) LHS = BE->getLHS();
 994     if (!RHS) RHS = BE->getRHS();
 995
 996     if (LHSVariant == PPCMCExpr::VK_PPC_None)
 997       Variant = RHSVariant;
 998     else if (RHSVariant == PPCMCExpr::VK_PPC_None)
 999       Variant = LHSVariant;
1000     else if (LHSVariant == RHSVariant)
1001       Variant = LHSVariant;
1002     else
1003       return 0;
1004
1005     return MCBinaryExpr::Create(BE->getOpcode(), LHS, RHS, Context);
1006   }
1007   }
1008
1009   llvm_unreachable("Invalid expression kind!");
1010 }
1011
1012 /// Find all VK_TLSGD/VK_TLSLD symbol references in expression and replace
1013 /// them by VK_PPC_TLSGD/VK_PPC_TLSLD.  This is necessary to avoid having
1014 /// _GLOBAL_OFFSET_TABLE_ created via ELFObjectWriter::RelocNeedsGOT.
1015 /// FIXME: This is a hack.
1016 const MCExpr *PPCAsmParser::
1017 FixupVariantKind(const MCExpr *E) {
1018   MCContext &Context = getParser().getContext();
1019
1020   switch (E->getKind()) {
1021   case MCExpr::Target:
1022   case MCExpr::Constant:
1023     return E;
1024
1025   case MCExpr::SymbolRef: {
1026     const MCSymbolRefExpr *SRE = cast<MCSymbolRefExpr>(E);
1027     MCSymbolRefExpr::VariantKind Variant = MCSymbolRefExpr::VK_None;
1028
1029     switch (SRE->getKind()) {
1030     case MCSymbolRefExpr::VK_TLSGD:
1031       Variant = MCSymbolRefExpr::VK_PPC_TLSGD;
1032       break;
1033     case MCSymbolRefExpr::VK_TLSLD:
1034       Variant = MCSymbolRefExpr::VK_PPC_TLSLD;
1035       break;
1036     default:
1037       return E;
1038     }
1039     return MCSymbolRefExpr::Create(&SRE->getSymbol(), Variant, Context);
1040   }
1041
1042   case MCExpr::Unary: {
1043     const MCUnaryExpr *UE = cast<MCUnaryExpr>(E);
1044     const MCExpr *Sub = FixupVariantKind(UE->getSubExpr());
1045     if (Sub == UE->getSubExpr())
1046       return E;
1047     return MCUnaryExpr::Create(UE->getOpcode(), Sub, Context);
1048   }
1049
1050   case MCExpr::Binary: {
1051     const MCBinaryExpr *BE = cast<MCBinaryExpr>(E);
1052     const MCExpr *LHS = FixupVariantKind(BE->getLHS());
1053     const MCExpr *RHS = FixupVariantKind(BE->getRHS());
1054     if (LHS == BE->getLHS() && RHS == BE->getRHS())
1055       return E;
1056     return MCBinaryExpr::Create(BE->getOpcode(), LHS, RHS, Context);
1057   }
1058   }
1059
1060   llvm_unreachable("Invalid expression kind!");
1061 }
1062
1063 /// Parse an expression.  This differs from the default "parseExpression"
1064 /// in that it handles complex \code @l/@ha \endcode modifiers.
1065 bool PPCAsmParser::
1066 ParseExpression(const MCExpr *&EVal) {
1067   if (getParser().parseExpression(EVal))
1068     return true;
1069
1070   EVal = FixupVariantKind(EVal);
1071
1072   PPCMCExpr::VariantKind Variant;
1073   const MCExpr *E = ExtractModifierFromExpr(EVal, Variant);
1074   if (E)
1075     EVal = PPCMCExpr::Create(Variant, E, false, getParser().getContext());
1076
1077   return false;
1078 }
1079
1080 bool PPCAsmParser::
1081 ParseOperand(SmallVectorImpl<MCParsedAsmOperand*> &Operands) {
1082   SMLoc S = Parser.getTok().getLoc();
1083   SMLoc E = SMLoc::getFromPointer(Parser.getTok().getLoc().getPointer() - 1);
1084   const MCExpr *EVal;
1085   PPCOperand *Op;
1086
1087   // Attempt to parse the next token as an immediate
1088   switch (getLexer().getKind()) {
1089   // Special handling for register names.  These are interpreted
1090   // as immediates corresponding to the register number.
1091   case AsmToken::Percent:
1092     Parser.Lex(); // Eat the '%'.
1093     unsigned RegNo;
1094     int64_t IntVal;
1095     if (!MatchRegisterName(Parser.getTok(), RegNo, IntVal)) {
1096       Parser.Lex(); // Eat the identifier token.
1097       Op = PPCOperand::CreateImm(IntVal, S, E, isPPC64());
1098       Operands.push_back(Op);
1099       return false;
1100     }
1101     return Error(S, "invalid register name");
1102
1103   // All other expressions
1104   case AsmToken::LParen:
1105   case AsmToken::Plus:
1106   case AsmToken::Minus:
1107   case AsmToken::Integer:
1108   case AsmToken::Identifier:
1109   case AsmToken::Dot:
1110   case AsmToken::Dollar:
1111     if (!ParseExpression(EVal))
1112       break;
1113     /* fall through */
1114   default:
1115     return Error(S, "unknown operand");
1116   }
1117
1118   // Push the parsed operand into the list of operands
1119   Op = PPCOperand::CreateFromMCExpr(EVal, S, E, isPPC64());
1120   Operands.push_back(Op);
1121
1122   // Check whether this is a TLS call expression
1123   bool TLSCall = false;
1124   if (const MCSymbolRefExpr *Ref = dyn_cast<MCSymbolRefExpr>(EVal))
1125     TLSCall = Ref->getSymbol().getName() == "__tls_get_addr";
1126
1127   if (TLSCall && getLexer().is(AsmToken::LParen)) {
1128     const MCExpr *TLSSym;
1129
1130     Parser.Lex(); // Eat the '('.
1131     S = Parser.getTok().getLoc();
1132     if (ParseExpression(TLSSym))
1133       return Error(S, "invalid TLS call expression");
1134     if (getLexer().isNot(AsmToken::RParen))
1135       return Error(Parser.getTok().getLoc(), "missing ')'");
1136     E = Parser.getTok().getLoc();
1137     Parser.Lex(); // Eat the ')'.
1138
1139     Op = PPCOperand::CreateFromMCExpr(TLSSym, S, E, isPPC64());
1140     Operands.push_back(Op);
1141   }
1142
1143   // Otherwise, check for D-form memory operands
1144   if (!TLSCall && getLexer().is(AsmToken::LParen)) {
1145     Parser.Lex(); // Eat the '('.
1146     S = Parser.getTok().getLoc();
1147
1148     int64_t IntVal;
1149     switch (getLexer().getKind()) {
1150     case AsmToken::Percent:
1151       Parser.Lex(); // Eat the '%'.
1152       unsigned RegNo;
1153       if (MatchRegisterName(Parser.getTok(), RegNo, IntVal))
1154         return Error(S, "invalid register name");
1155       Parser.Lex(); // Eat the identifier token.
1156       break;
1157
1158     case AsmToken::Integer:
1159       if (getParser().parseAbsoluteExpression(IntVal) ||
1160           IntVal < 0 || IntVal > 31)
1161         return Error(S, "invalid register number");
1162       break;
1163
1164     default:
1165       return Error(S, "invalid memory operand");
1166     }
1167
1168     if (getLexer().isNot(AsmToken::RParen))
1169       return Error(Parser.getTok().getLoc(), "missing ')'");
1170     E = Parser.getTok().getLoc();
1171     Parser.Lex(); // Eat the ')'.
1172
1173     Op = PPCOperand::CreateImm(IntVal, S, E, isPPC64());
1174     Operands.push_back(Op);
1175   }
1176
1177   return false;
1178 }
1179
1180 /// Parse an instruction mnemonic followed by its operands.
1181 bool PPCAsmParser::
1182 ParseInstruction(ParseInstructionInfo &Info, StringRef Name, SMLoc NameLoc,
1183                  SmallVectorImpl<MCParsedAsmOperand*> &Operands) {
1184   // The first operand is the token for the instruction name.
1185   // If the next character is a '+' or '-', we need to add it to the
1186   // instruction name, to match what TableGen is doing.
1187   if (getLexer().is(AsmToken::Plus)) {
1188     getLexer().Lex();
1189     char *NewOpcode = new char[Name.size() + 1];
1190     memcpy(NewOpcode, Name.data(), Name.size());
1191     NewOpcode[Name.size()] = '+';
1192     Name = StringRef(NewOpcode, Name.size() + 1);
1193   }
1194   if (getLexer().is(AsmToken::Minus)) {
1195     getLexer().Lex();
1196     char *NewOpcode = new char[Name.size() + 1];
1197     memcpy(NewOpcode, Name.data(), Name.size());
1198     NewOpcode[Name.size()] = '-';
1199     Name = StringRef(NewOpcode, Name.size() + 1);
1200   }
1201   // If the instruction ends in a '.', we need to create a separate
1202   // token for it, to match what TableGen is doing.
1203   size_t Dot = Name.find('.');
1204   StringRef Mnemonic = Name.slice(0, Dot);
1205   Operands.push_back(PPCOperand::CreateToken(Mnemonic, NameLoc, isPPC64()));
1206   if (Dot != StringRef::npos) {
1207     SMLoc DotLoc = SMLoc::getFromPointer(NameLoc.getPointer() + Dot);
1208     StringRef DotStr = Name.slice(Dot, StringRef::npos);
1209     Operands.push_back(PPCOperand::CreateToken(DotStr, DotLoc, isPPC64()));
1210   }
1211
1212   // If there are no more operands then finish
1213   if (getLexer().is(AsmToken::EndOfStatement))
1214     return false;
1215
1216   // Parse the first operand
1217   if (ParseOperand(Operands))
1218     return true;
1219
1220   while (getLexer().isNot(AsmToken::EndOfStatement) &&
1221          getLexer().is(AsmToken::Comma)) {
1222     // Consume the comma token
1223     getLexer().Lex();
1224
1225     // Parse the next operand
1226     if (ParseOperand(Operands))
1227       return true;
1228   }
1229
1230   return false;
1231 }
1232
1233 /// ParseDirective parses the PPC specific directives
1234 bool PPCAsmParser::ParseDirective(AsmToken DirectiveID) {
1235   StringRef IDVal = DirectiveID.getIdentifier();
1236   if (IDVal == ".word")
1237     return ParseDirectiveWord(2, DirectiveID.getLoc());
1238   if (IDVal == ".llong")
1239     return ParseDirectiveWord(8, DirectiveID.getLoc());
1240   if (IDVal == ".tc")
1241     return ParseDirectiveTC(isPPC64()? 8 : 4, DirectiveID.getLoc());
1242   if (IDVal == ".machine")
1243     return ParseDirectiveMachine(DirectiveID.getLoc());
1244   return true;
1245 }
1246
1247 /// ParseDirectiveWord
1248 ///  ::= .word [ expression (, expression)* ]
1249 bool PPCAsmParser::ParseDirectiveWord(unsigned Size, SMLoc L) {
1250   if (getLexer().isNot(AsmToken::EndOfStatement)) {
1251     for (;;) {
1252       const MCExpr *Value;
1253       if (getParser().parseExpression(Value))
1254         return true;
1255
1256       getParser().getStreamer().EmitValue(Value, Size);
1257
1258       if (getLexer().is(AsmToken::EndOfStatement))
1259         break;
1260
1261       if (getLexer().isNot(AsmToken::Comma))
1262         return Error(L, "unexpected token in directive");
1263       Parser.Lex();
1264     }
1265   }
1266
1267   Parser.Lex();
1268   return false;
1269 }
1270
1271 /// ParseDirectiveTC
1272 ///  ::= .tc [ symbol (, expression)* ]
1273 bool PPCAsmParser::ParseDirectiveTC(unsigned Size, SMLoc L) {
1274   // Skip TC symbol, which is only used with XCOFF.
1275   while (getLexer().isNot(AsmToken::EndOfStatement)
1276          && getLexer().isNot(AsmToken::Comma))
1277     Parser.Lex();
1278   if (getLexer().isNot(AsmToken::Comma))
1279     return Error(L, "unexpected token in directive");
1280   Parser.Lex();
1281
1282   // Align to word size.
1283   getParser().getStreamer().EmitValueToAlignment(Size);
1284
1285   // Emit expressions.
1286   return ParseDirectiveWord(Size, L);
1287 }
1288
1289 /// ParseDirectiveMachine
1290 ///  ::= .machine [ cpu | "push" | "pop" ]
1291 bool PPCAsmParser::ParseDirectiveMachine(SMLoc L) {
1292   if (getLexer().isNot(AsmToken::Identifier) &&
1293       getLexer().isNot(AsmToken::String))
1294     return Error(L, "unexpected token in directive");
1295
1296   StringRef CPU = Parser.getTok().getIdentifier();
1297   Parser.Lex();
1298
1299   // FIXME: Right now, the parser always allows any available
1300   // instruction, so the .machine directive is not useful.
1301   // Implement ".machine any" (by doing nothing) for the benefit
1302   // of existing assembler code.  Likewise, we can then implement
1303   // ".machine push" and ".machine pop" as no-op.
1304   if (CPU != "any" && CPU != "push" && CPU != "pop")
1305     return Error(L, "unrecognized machine type");
1306
1307   if (getLexer().isNot(AsmToken::EndOfStatement))
1308     return Error(L, "unexpected token in directive");
1309
1310   return false;
1311 }
1312
1313 /// Force static initialization.
1314 extern "C" void LLVMInitializePowerPCAsmParser() {
1315   RegisterMCAsmParser<PPCAsmParser> A(ThePPC32Target);
1316   RegisterMCAsmParser<PPCAsmParser> B(ThePPC64Target);
1317   RegisterMCAsmParser<PPCAsmParser> C(ThePPC64LETarget);
1318 }
1319
1320 #define GET_REGISTER_MATCHER
1321 #define GET_MATCHER_IMPLEMENTATION
1322 #include "PPCGenAsmMatcher.inc"
1323
1324 // Define this matcher function after the auto-generated include so we
1325 // have the match class enum definitions.
1326 unsigned PPCAsmParser::validateTargetOperandClass(MCParsedAsmOperand *AsmOp,
1327                                                   unsigned Kind) {
1328   // If the kind is a token for a literal immediate, check if our asm
1329   // operand matches. This is for InstAliases which have a fixed-value
1330   // immediate in the syntax.
1331   int64_t ImmVal;
1332   switch (Kind) {
1333     case MCK_0: ImmVal = 0; break;
1334     case MCK_1: ImmVal = 1; break;
1335     default: return Match_InvalidOperand;
1336   }
1337
1338   PPCOperand *Op = static_cast<PPCOperand*>(AsmOp);
1339   if (Op->isImm() && Op->getImm() == ImmVal)
1340     return Match_Success;
1341
1342   return Match_InvalidOperand;
1343 }
1344