lib/Target/PowerPC/PPC64ISelSimple.cpp

   1 //===-- PPC64ISelSimple.cpp - A simple instruction selector for PowerPC ---===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 #define DEBUG_TYPE "isel"
  11 #include "PowerPC.h"
  12 #include "PowerPCInstrBuilder.h"
  13 #include "PowerPCInstrInfo.h"
  14 #include "PPC64TargetMachine.h"
  15 #include "llvm/Constants.h"
  16 #include "llvm/DerivedTypes.h"
  17 #include "llvm/Function.h"
  18 #include "llvm/Instructions.h"
  19 #include "llvm/Pass.h"
  20 #include "llvm/CodeGen/IntrinsicLowering.h"
  21 #include "llvm/CodeGen/MachineConstantPool.h"
  22 #include "llvm/CodeGen/MachineFrameInfo.h"
  23 #include "llvm/CodeGen/MachineFunction.h"
  24 #include "llvm/CodeGen/SSARegMap.h"
  25 #include "llvm/Target/MRegisterInfo.h"
  26 #include "llvm/Target/TargetMachine.h"
  27 #include "llvm/Support/GetElementPtrTypeIterator.h"
  28 #include "llvm/Support/InstVisitor.h"
  29 #include "llvm/Support/Debug.h"
  30 #include "llvm/ADT/Statistic.h"
  31 #include <vector>
  32 using namespace llvm;
  33
  34 namespace {
  35   Statistic<> GEPFolds("ppc64-codegen", "Number of GEPs folded");
  36
  37   /// TypeClass - Used by the PowerPC backend to group LLVM types by their basic
  38   /// PPC Representation.
  39   ///
  40   enum TypeClass {
  41     cByte, cShort, cInt, cFP32, cFP64, cLong
  42   };
  43 }
  44
  45 /// getClass - Turn a primitive type into a "class" number which is based on the
  46 /// size of the type, and whether or not it is floating point.
  47 ///
  48 static inline TypeClass getClass(const Type *Ty) {
  49   switch (Ty->getTypeID()) {
  50   case Type::SByteTyID:
  51   case Type::UByteTyID:   return cByte;      // Byte operands are class #0
  52   case Type::ShortTyID:
  53   case Type::UShortTyID:  return cShort;     // Short operands are class #1
  54   case Type::IntTyID:
  55   case Type::UIntTyID:    return cInt;       // Ints are class #2
  56
  57   case Type::FloatTyID:   return cFP32;      // Single float is #3
  58   case Type::DoubleTyID:  return cFP64;      // Double Point is #4
  59
  60   case Type::PointerTyID:
  61   case Type::LongTyID:
  62   case Type::ULongTyID:   return cLong;      // Longs and pointers are class #5
  63   default:
  64     assert(0 && "Invalid type to getClass!");
  65     return cByte;  // not reached
  66   }
  67 }
  68
  69 // getClassB - Just like getClass, but treat boolean values as ints.
  70 static inline TypeClass getClassB(const Type *Ty) {
  71   if (Ty == Type::BoolTy) return cInt;
  72   return getClass(Ty);
  73 }
  74
  75 namespace {
  76   struct PPC64ISel : public FunctionPass, InstVisitor<PPC64ISel> {
  77     PPC64TargetMachine &TM;
  78     MachineFunction *F;                 // The function we are compiling into
  79     MachineBasicBlock *BB;              // The current MBB we are compiling
  80     int VarArgsFrameIndex;              // FrameIndex for start of varargs area
  81
  82     std::map<Value*, unsigned> RegMap;  // Mapping between Values and SSA Regs
  83
  84     // External functions used in the Module
  85     Function *fmodfFn, *fmodFn, *__cmpdi2Fn, *__fixsfdiFn, *__fixdfdiFn,
  86       *__fixunssfdiFn, *__fixunsdfdiFn, *mallocFn, *freeFn;
  87
  88     // MBBMap - Mapping between LLVM BB -> Machine BB
  89     std::map<const BasicBlock*, MachineBasicBlock*> MBBMap;
  90
  91     // AllocaMap - Mapping from fixed sized alloca instructions to the
  92     // FrameIndex for the alloca.
  93     std::map<AllocaInst*, unsigned> AllocaMap;
  94
  95     // Target configuration data
  96     const unsigned ParameterSaveAreaOffset, MaxArgumentStackSpace;
  97
  98     PPC64ISel(TargetMachine &tm):TM(reinterpret_cast<PPC64TargetMachine&>(tm)),
  99       F(0), BB(0), ParameterSaveAreaOffset(24), MaxArgumentStackSpace(32) {}
 100
 101     bool doInitialization(Module &M) {
 102       // Add external functions that we may call
 103       Type *i = Type::IntTy;
 104       Type *d = Type::DoubleTy;
 105       Type *f = Type::FloatTy;
 106       Type *l = Type::LongTy;
 107       Type *ul = Type::ULongTy;
 108       Type *voidPtr = PointerType::get(Type::SByteTy);
 109       // float fmodf(float, float);
 110       fmodfFn = M.getOrInsertFunction("fmodf", f, f, f, 0);
 111       // double fmod(double, double);
 112       fmodFn = M.getOrInsertFunction("fmod", d, d, d, 0);
 113       // int __cmpdi2(long, long);
 114       __cmpdi2Fn = M.getOrInsertFunction("__cmpdi2", i, l, l, 0);
 115       // long __fixsfdi(float)
 116       __fixsfdiFn = M.getOrInsertFunction("__fixsfdi", l, f, 0);
 117       // long __fixdfdi(double)
 118       __fixdfdiFn = M.getOrInsertFunction("__fixdfdi", l, d, 0);
 119       // unsigned long __fixunssfdi(float)
 120       __fixunssfdiFn = M.getOrInsertFunction("__fixunssfdi", ul, f, 0);
 121       // unsigned long __fixunsdfdi(double)
 122       __fixunsdfdiFn = M.getOrInsertFunction("__fixunsdfdi", ul, d, 0);
 123       // void* malloc(size_t)
 124       mallocFn = M.getOrInsertFunction("malloc", voidPtr, Type::UIntTy, 0);
 125       // void free(void*)
 126       freeFn = M.getOrInsertFunction("free", Type::VoidTy, voidPtr, 0);
 127       return false;
 128     }
 129
 130     /// runOnFunction - Top level implementation of instruction selection for
 131     /// the entire function.
 132     ///
 133     bool runOnFunction(Function &Fn) {
 134       // First pass over the function, lower any unknown intrinsic functions
 135       // with the IntrinsicLowering class.
 136       LowerUnknownIntrinsicFunctionCalls(Fn);
 137
 138       F = &MachineFunction::construct(&Fn, TM);
 139
 140       // Create all of the machine basic blocks for the function...
 141       for (Function::iterator I = Fn.begin(), E = Fn.end(); I != E; ++I)
 142         F->getBasicBlockList().push_back(MBBMap[I] = new MachineBasicBlock(I));
 143
 144       BB = &F->front();
 145
 146       // Copy incoming arguments off of the stack...
 147       LoadArgumentsToVirtualRegs(Fn);
 148
 149       // Instruction select everything except PHI nodes
 150       visit(Fn);
 151
 152       // Select the PHI nodes
 153       SelectPHINodes();
 154
 155       RegMap.clear();
 156       MBBMap.clear();
 157       AllocaMap.clear();
 158       F = 0;
 159       // We always build a machine code representation for the function
 160       return true;
 161     }
 162
 163     virtual const char *getPassName() const {
 164       return "PowerPC Simple Instruction Selection";
 165     }
 166
 167     /// visitBasicBlock - This method is called when we are visiting a new basic
 168     /// block.  This simply creates a new MachineBasicBlock to emit code into
 169     /// and adds it to the current MachineFunction.  Subsequent visit* for
 170     /// instructions will be invoked for all instructions in the basic block.
 171     ///
 172     void visitBasicBlock(BasicBlock &LLVM_BB) {
 173       BB = MBBMap[&LLVM_BB];
 174     }
 175
 176     /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
 177     /// function, lowering any calls to unknown intrinsic functions into the
 178     /// equivalent LLVM code.
 179     ///
 180     void LowerUnknownIntrinsicFunctionCalls(Function &F);
 181
 182     /// LoadArgumentsToVirtualRegs - Load all of the arguments to this function
 183     /// from the stack into virtual registers.
 184     ///
 185     void LoadArgumentsToVirtualRegs(Function &F);
 186
 187     /// SelectPHINodes - Insert machine code to generate phis.  This is tricky
 188     /// because we have to generate our sources into the source basic blocks,
 189     /// not the current one.
 190     ///
 191     void SelectPHINodes();
 192
 193     // Visitation methods for various instructions.  These methods simply emit
 194     // fixed PowerPC code for each instruction.
 195
 196     // Control flow operators
 197     void visitReturnInst(ReturnInst &RI);
 198     void visitBranchInst(BranchInst &BI);
 199
 200     struct ValueRecord {
 201       Value *Val;
 202       unsigned Reg;
 203       const Type *Ty;
 204       ValueRecord(unsigned R, const Type *T) : Val(0), Reg(R), Ty(T) {}
 205       ValueRecord(Value *V) : Val(V), Reg(0), Ty(V->getType()) {}
 206     };
 207
 208     // This struct is for recording the necessary operations to emit the GEP
 209     struct CollapsedGepOp {
 210       bool isMul;
 211       Value *index;
 212       ConstantSInt *size;
 213       CollapsedGepOp(bool mul, Value *i, ConstantSInt *s) :
 214         isMul(mul), index(i), size(s) {}
 215     };
 216
 217     void doCall(const ValueRecord &Ret, MachineInstr *CallMI,
 218                 const std::vector<ValueRecord> &Args, bool isVarArg);
 219     void visitCallInst(CallInst &I);
 220     void visitIntrinsicCall(Intrinsic::ID ID, CallInst &I);
 221
 222     // Arithmetic operators
 223     void visitSimpleBinary(BinaryOperator &B, unsigned OpcodeClass);
 224     void visitAdd(BinaryOperator &B) { visitSimpleBinary(B, 0); }
 225     void visitSub(BinaryOperator &B) { visitSimpleBinary(B, 1); }
 226     void visitMul(BinaryOperator &B);
 227
 228     void visitDiv(BinaryOperator &B) { visitDivRem(B); }
 229     void visitRem(BinaryOperator &B) { visitDivRem(B); }
 230     void visitDivRem(BinaryOperator &B);
 231
 232     // Bitwise operators
 233     void visitAnd(BinaryOperator &B) { visitSimpleBinary(B, 2); }
 234     void visitOr (BinaryOperator &B) { visitSimpleBinary(B, 3); }
 235     void visitXor(BinaryOperator &B) { visitSimpleBinary(B, 4); }
 236
 237     // Comparison operators...
 238     void visitSetCondInst(SetCondInst &I);
 239     unsigned EmitComparison(unsigned OpNum, Value *Op0, Value *Op1,
 240                             MachineBasicBlock *MBB,
 241                             MachineBasicBlock::iterator MBBI);
 242     void visitSelectInst(SelectInst &SI);
 243
 244
 245     // Memory Instructions
 246     void visitLoadInst(LoadInst &I);
 247     void visitStoreInst(StoreInst &I);
 248     void visitGetElementPtrInst(GetElementPtrInst &I);
 249     void visitAllocaInst(AllocaInst &I);
 250     void visitMallocInst(MallocInst &I);
 251     void visitFreeInst(FreeInst &I);
 252
 253     // Other operators
 254     void visitShiftInst(ShiftInst &I);
 255     void visitPHINode(PHINode &I) {}      // PHI nodes handled by second pass
 256     void visitCastInst(CastInst &I);
 257     void visitVANextInst(VANextInst &I);
 258     void visitVAArgInst(VAArgInst &I);
 259
 260     void visitInstruction(Instruction &I) {
 261       std::cerr << "Cannot instruction select: " << I;
 262       abort();
 263     }
 264
 265     /// promote32 - Make a value 32-bits wide, and put it somewhere.
 266     ///
 267     void promote32(unsigned targetReg, const ValueRecord &VR);
 268
 269     /// emitGEPOperation - Common code shared between visitGetElementPtrInst and
 270     /// constant expression GEP support.
 271     ///
 272     void emitGEPOperation(MachineBasicBlock *BB, MachineBasicBlock::iterator IP,
 273                           Value *Src, User::op_iterator IdxBegin,
 274                           User::op_iterator IdxEnd, unsigned TargetReg,
 275                           bool CollapseRemainder, ConstantSInt **Remainder,
 276                           unsigned *PendingAddReg);
 277
 278     /// emitCastOperation - Common code shared between visitCastInst and
 279     /// constant expression cast support.
 280     ///
 281     void emitCastOperation(MachineBasicBlock *BB,MachineBasicBlock::iterator IP,
 282                            Value *Src, const Type *DestTy, unsigned TargetReg);
 283
 284     /// emitSimpleBinaryOperation - Common code shared between visitSimpleBinary
 285     /// and constant expression support.
 286     ///
 287     void emitSimpleBinaryOperation(MachineBasicBlock *BB,
 288                                    MachineBasicBlock::iterator IP,
 289                                    Value *Op0, Value *Op1,
 290                                    unsigned OperatorClass, unsigned TargetReg);
 291
 292     /// emitBinaryFPOperation - This method handles emission of floating point
 293     /// Add (0), Sub (1), Mul (2), and Div (3) operations.
 294     void emitBinaryFPOperation(MachineBasicBlock *BB,
 295                                MachineBasicBlock::iterator IP,
 296                                Value *Op0, Value *Op1,
 297                                unsigned OperatorClass, unsigned TargetReg);
 298
 299     void emitMultiply(MachineBasicBlock *BB, MachineBasicBlock::iterator IP,
 300                       Value *Op0, Value *Op1, unsigned TargetReg);
 301
 302     void doMultiply(MachineBasicBlock *MBB,
 303                     MachineBasicBlock::iterator IP,
 304                     unsigned DestReg, Value *Op0, Value *Op1);
 305
 306     /// doMultiplyConst - This method will multiply the value in Op0Reg by the
 307     /// value of the ContantInt *CI
 308     void doMultiplyConst(MachineBasicBlock *MBB,
 309                          MachineBasicBlock::iterator IP,
 310                          unsigned DestReg, Value *Op0, ConstantInt *CI);
 311
 312     void emitDivRemOperation(MachineBasicBlock *BB,
 313                              MachineBasicBlock::iterator IP,
 314                              Value *Op0, Value *Op1, bool isDiv,
 315                              unsigned TargetReg);
 316
 317     /// emitSetCCOperation - Common code shared between visitSetCondInst and
 318     /// constant expression support.
 319     ///
 320     void emitSetCCOperation(MachineBasicBlock *BB,
 321                             MachineBasicBlock::iterator IP,
 322                             Value *Op0, Value *Op1, unsigned Opcode,
 323                             unsigned TargetReg);
 324
 325     /// emitShiftOperation - Common code shared between visitShiftInst and
 326     /// constant expression support.
 327     ///
 328     void emitShiftOperation(MachineBasicBlock *MBB,
 329                             MachineBasicBlock::iterator IP,
 330                             Value *Op, Value *ShiftAmount, bool isLeftShift,
 331                             const Type *ResultTy, unsigned DestReg);
 332
 333     /// emitSelectOperation - Common code shared between visitSelectInst and the
 334     /// constant expression support.
 335     ///
 336     void emitSelectOperation(MachineBasicBlock *MBB,
 337                              MachineBasicBlock::iterator IP,
 338                              Value *Cond, Value *TrueVal, Value *FalseVal,
 339                              unsigned DestReg);
 340
 341     /// copyConstantToRegister - Output the instructions required to put the
 342     /// specified constant into the specified register.
 343     ///
 344     void copyConstantToRegister(MachineBasicBlock *MBB,
 345                                 MachineBasicBlock::iterator MBBI,
 346                                 Constant *C, unsigned Reg);
 347
 348     void emitUCOM(MachineBasicBlock *MBB, MachineBasicBlock::iterator MBBI,
 349                    unsigned LHS, unsigned RHS);
 350
 351     /// makeAnotherReg - This method returns the next register number we haven't
 352     /// yet used.
 353     ///
 354     unsigned makeAnotherReg(const Type *Ty) {
 355       assert(dynamic_cast<const PPC64RegisterInfo*>(TM.getRegisterInfo()) &&
 356              "Current target doesn't have PPC reg info??");
 357       const PPC64RegisterInfo *PPCRI =
 358         static_cast<const PPC64RegisterInfo*>(TM.getRegisterInfo());
 359       // Add the mapping of regnumber => reg class to MachineFunction
 360       const TargetRegisterClass *RC = PPCRI->getRegClassForType(Ty);
 361       return F->getSSARegMap()->createVirtualRegister(RC);
 362     }
 363
 364     /// getReg - This method turns an LLVM value into a register number.
 365     ///
 366     unsigned getReg(Value &V) { return getReg(&V); }  // Allow references
 367     unsigned getReg(Value *V) {
 368       // Just append to the end of the current bb.
 369       MachineBasicBlock::iterator It = BB->end();
 370       return getReg(V, BB, It);
 371     }
 372     unsigned getReg(Value *V, MachineBasicBlock *MBB,
 373                     MachineBasicBlock::iterator IPt);
 374
 375     /// canUseAsImmediateForOpcode - This method returns whether a ConstantInt
 376     /// is okay to use as an immediate argument to a certain binary operation
 377     bool canUseAsImmediateForOpcode(ConstantInt *CI, unsigned Opcode);
 378
 379     /// getFixedSizedAllocaFI - Return the frame index for a fixed sized alloca
 380     /// that is to be statically allocated with the initial stack frame
 381     /// adjustment.
 382     unsigned getFixedSizedAllocaFI(AllocaInst *AI);
 383   };
 384 }
 385
 386 /// dyn_castFixedAlloca - If the specified value is a fixed size alloca
 387 /// instruction in the entry block, return it.  Otherwise, return a null
 388 /// pointer.
 389 static AllocaInst *dyn_castFixedAlloca(Value *V) {
 390   if (AllocaInst *AI = dyn_cast<AllocaInst>(V)) {
 391     BasicBlock *BB = AI->getParent();
 392     if (isa<ConstantUInt>(AI->getArraySize()) && BB ==&BB->getParent()->front())
 393       return AI;
 394   }
 395   return 0;
 396 }
 397
 398 /// getReg - This method turns an LLVM value into a register number.
 399 ///
 400 unsigned PPC64ISel::getReg(Value *V, MachineBasicBlock *MBB,
 401                            MachineBasicBlock::iterator IPt) {
 402   if (Constant *C = dyn_cast<Constant>(V)) {
 403     unsigned Reg = makeAnotherReg(V->getType());
 404     copyConstantToRegister(MBB, IPt, C, Reg);
 405     return Reg;
 406   } else if (AllocaInst *AI = dyn_castFixedAlloca(V)) {
 407     unsigned Reg = makeAnotherReg(V->getType());
 408     unsigned FI = getFixedSizedAllocaFI(AI);
 409     addFrameReference(BuildMI(*MBB, IPt, PPC::ADDI, 2, Reg), FI, 0, false);
 410     return Reg;
 411   }
 412
 413   unsigned &Reg = RegMap[V];
 414   if (Reg == 0) {
 415     Reg = makeAnotherReg(V->getType());
 416     RegMap[V] = Reg;
 417   }
 418
 419   return Reg;
 420 }
 421
 422 /// canUseAsImmediateForOpcode - This method returns whether a ConstantInt
 423 /// is okay to use as an immediate argument to a certain binary operator.
 424 ///
 425 /// Operator is one of: 0 for Add, 1 for Sub, 2 for And, 3 for Or, 4 for Xor.
 426 bool PPC64ISel::canUseAsImmediateForOpcode(ConstantInt *CI, unsigned Operator) {
 427   ConstantSInt *Op1Cs;
 428   ConstantUInt *Op1Cu;
 429
 430   // ADDI, Compare, and non-indexed Load take SIMM
 431   bool cond1 = (Operator == 0)
 432     && (Op1Cs = dyn_cast<ConstantSInt>(CI))
 433     && (Op1Cs->getValue() <= 32767)
 434     && (Op1Cs->getValue() >= -32768);
 435
 436   // SUBI takes -SIMM since it is a mnemonic for ADDI
 437   bool cond2 = (Operator == 1)
 438     && (Op1Cs = dyn_cast<ConstantSInt>(CI))
 439     && (Op1Cs->getValue() <= 32768)
 440     && (Op1Cs->getValue() >= -32767);
 441
 442   // ANDIo, ORI, and XORI take unsigned values
 443   bool cond3 = (Operator >= 2)
 444     && (Op1Cs = dyn_cast<ConstantSInt>(CI))
 445     && (Op1Cs->getValue() >= 0)
 446     && (Op1Cs->getValue() <= 32767);
 447
 448   // ADDI and SUBI take SIMMs, so we have to make sure the UInt would fit
 449   bool cond4 = (Operator < 2)
 450     && (Op1Cu = dyn_cast<ConstantUInt>(CI))
 451     && (Op1Cu->getValue() <= 32767);
 452
 453   // ANDIo, ORI, and XORI take UIMMs, so they can be larger
 454   bool cond5 = (Operator >= 2)
 455     && (Op1Cu = dyn_cast<ConstantUInt>(CI))
 456     && (Op1Cu->getValue() <= 65535);
 457
 458   if (cond1 || cond2 || cond3 || cond4 || cond5)
 459     return true;
 460
 461   return false;
 462 }
 463
 464 /// getFixedSizedAllocaFI - Return the frame index for a fixed sized alloca
 465 /// that is to be statically allocated with the initial stack frame
 466 /// adjustment.
 467 unsigned PPC64ISel::getFixedSizedAllocaFI(AllocaInst *AI) {
 468   // Already computed this?
 469   std::map<AllocaInst*, unsigned>::iterator I = AllocaMap.lower_bound(AI);
 470   if (I != AllocaMap.end() && I->first == AI) return I->second;
 471
 472   const Type *Ty = AI->getAllocatedType();
 473   ConstantUInt *CUI = cast<ConstantUInt>(AI->getArraySize());
 474   unsigned TySize = TM.getTargetData().getTypeSize(Ty);
 475   TySize *= CUI->getValue();   // Get total allocated size...
 476   unsigned Alignment = TM.getTargetData().getTypeAlignment(Ty);
 477
 478   // Create a new stack object using the frame manager...
 479   int FrameIdx = F->getFrameInfo()->CreateStackObject(TySize, Alignment);
 480   AllocaMap.insert(I, std::make_pair(AI, FrameIdx));
 481   return FrameIdx;
 482 }
 483
 484
 485 /// copyConstantToRegister - Output the instructions required to put the
 486 /// specified constant into the specified register.
 487 ///
 488 void PPC64ISel::copyConstantToRegister(MachineBasicBlock *MBB,
 489                                        MachineBasicBlock::iterator IP,
 490                                        Constant *C, unsigned R) {
 491   if (C->getType()->isIntegral()) {
 492     unsigned Class = getClassB(C->getType());
 493
 494     if (Class == cLong) {
 495       if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(C)) {
 496         uint64_t uval = CUI->getValue();
 497         if (uval < (1LL << 32)) {
 498           ConstantUInt *CU = ConstantUInt::get(Type::UIntTy, uval);
 499           copyConstantToRegister(MBB, IP, CU, R);
 500           return;
 501         }
 502       } else if (ConstantSInt *CSI = dyn_cast<ConstantSInt>(C)) {
 503         int64_t val = CUI->getValue();
 504         if (val < (1LL << 31)) {
 505           ConstantUInt *CU = ConstantUInt::get(Type::UIntTy, val);
 506           copyConstantToRegister(MBB, IP, CU, R);
 507           return;
 508         }
 509       } else {
 510         std::cerr << "Unhandled long constant type!\n";
 511         abort();
 512       }
 513       // Spill long to the constant pool and load it
 514       MachineConstantPool *CP = F->getConstantPool();
 515       unsigned CPI = CP->getConstantPoolIndex(C);
 516       BuildMI(*MBB, IP, PPC::LD, 1, R)
 517         .addReg(PPC::R2).addConstantPoolIndex(CPI);
 518       return;
 519     }
 520
 521     assert(Class <= cInt && "Type not handled yet!");
 522
 523     // Handle bool
 524     if (C->getType() == Type::BoolTy) {
 525       BuildMI(*MBB, IP, PPC::LI, 1, R).addSImm(C == ConstantBool::True);
 526       return;
 527     }
 528
 529     // Handle int
 530     if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(C)) {
 531       unsigned uval = CUI->getValue();
 532       if (uval < 32768) {
 533         BuildMI(*MBB, IP, PPC::LI, 1, R).addSImm(uval);
 534       } else {
 535         unsigned Temp = makeAnotherReg(Type::IntTy);
 536         BuildMI(*MBB, IP, PPC::LIS, 1, Temp).addSImm(uval >> 16);
 537         BuildMI(*MBB, IP, PPC::ORI, 2, R).addReg(Temp).addImm(uval);
 538       }
 539       return;
 540     } else if (ConstantSInt *CSI = dyn_cast<ConstantSInt>(C)) {
 541       int sval = CSI->getValue();
 542       if (sval < 32768 && sval >= -32768) {
 543         BuildMI(*MBB, IP, PPC::LI, 1, R).addSImm(sval);
 544       } else {
 545         unsigned Temp = makeAnotherReg(Type::IntTy);
 546         BuildMI(*MBB, IP, PPC::LIS, 1, Temp).addSImm(sval >> 16);
 547         BuildMI(*MBB, IP, PPC::ORI, 2, R).addReg(Temp).addImm(sval);
 548       }
 549       return;
 550     }
 551     std::cerr << "Unhandled integer constant!\n";
 552     abort();
 553   } else if (ConstantFP *CFP = dyn_cast<ConstantFP>(C)) {
 554     // We need to spill the constant to memory...
 555     MachineConstantPool *CP = F->getConstantPool();
 556     unsigned CPI = CP->getConstantPoolIndex(CFP);
 557     const Type *Ty = CFP->getType();
 558     unsigned LoadOpcode = (Ty == Type::FloatTy) ? PPC::LFS : PPC::LFD;
 559     BuildMI(*MBB,IP,LoadOpcode,2,R).addConstantPoolIndex(CPI).addReg(PPC::R2);
 560   } else if (isa<ConstantPointerNull>(C)) {
 561     // Copy zero (null pointer) to the register.
 562     BuildMI(*MBB, IP, PPC::LI, 1, R).addSImm(0);
 563   } else if (GlobalValue *GV = dyn_cast<GlobalValue>(C)) {
 564     static unsigned OpcodeTable[] = {
 565       PPC::LBZ, PPC::LHZ, PPC::LWZ, PPC::LFS, PPC::LFD, PPC::LD
 566     };
 567     unsigned Opcode = OpcodeTable[getClassB(GV->getType())];
 568     BuildMI(*MBB, IP, Opcode, 2, R).addGlobalAddress(GV).addReg(PPC::R2);
 569   } else {
 570     std::cerr << "Offending constant: " << *C << "\n";
 571     assert(0 && "Type not handled yet!");
 572   }
 573 }
 574
 575 /// LoadArgumentsToVirtualRegs - Load all of the arguments to this function from
 576 /// the stack into virtual registers.
 577 void PPC64ISel::LoadArgumentsToVirtualRegs(Function &Fn) {
 578   unsigned ArgOffset = ParameterSaveAreaOffset;
 579   unsigned GPR_remaining = 8;
 580   unsigned FPR_remaining = 13;
 581   unsigned GPR_idx = 0, FPR_idx = 0;
 582   static const unsigned GPR[] = {
 583     PPC::R3, PPC::R4, PPC::R5, PPC::R6,
 584     PPC::R7, PPC::R8, PPC::R9, PPC::R10,
 585   };
 586   static const unsigned FPR[] = {
 587     PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7,
 588     PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13
 589   };
 590
 591   MachineFrameInfo *MFI = F->getFrameInfo();
 592
 593   for (Function::aiterator I = Fn.abegin(), E = Fn.aend(); I != E; ++I) {
 594     bool ArgLive = !I->use_empty();
 595     unsigned Reg = ArgLive ? getReg(*I) : 0;
 596     int FI;          // Frame object index
 597
 598     switch (getClassB(I->getType())) {
 599     case cByte:
 600       if (ArgLive) {
 601         FI = MFI->CreateFixedObject(4, ArgOffset);
 602         if (GPR_remaining > 0) {
 603           BuildMI(BB, PPC::IMPLICIT_DEF, 0, GPR[GPR_idx]);
 604           BuildMI(BB, PPC::OR, 2, Reg).addReg(GPR[GPR_idx])
 605             .addReg(GPR[GPR_idx]);
 606         } else {
 607           addFrameReference(BuildMI(BB, PPC::LBZ, 2, Reg), FI);
 608         }
 609       }
 610       break;
 611     case cShort:
 612       if (ArgLive) {
 613         FI = MFI->CreateFixedObject(4, ArgOffset);
 614         if (GPR_remaining > 0) {
 615           BuildMI(BB, PPC::IMPLICIT_DEF, 0, GPR[GPR_idx]);
 616           BuildMI(BB, PPC::OR, 2, Reg).addReg(GPR[GPR_idx])
 617             .addReg(GPR[GPR_idx]);
 618         } else {
 619           addFrameReference(BuildMI(BB, PPC::LHZ, 2, Reg), FI);
 620         }
 621       }
 622       break;
 623     case cInt:
 624       if (ArgLive) {
 625         FI = MFI->CreateFixedObject(4, ArgOffset);
 626         if (GPR_remaining > 0) {
 627           BuildMI(BB, PPC::IMPLICIT_DEF, 0, GPR[GPR_idx]);
 628           BuildMI(BB, PPC::OR, 2, Reg).addReg(GPR[GPR_idx])
 629             .addReg(GPR[GPR_idx]);
 630         } else {
 631           addFrameReference(BuildMI(BB, PPC::LWZ, 2, Reg), FI);
 632         }
 633       }
 634       break;
 635     case cLong:
 636       if (ArgLive) {
 637         FI = MFI->CreateFixedObject(8, ArgOffset);
 638         if (GPR_remaining > 1) {
 639           BuildMI(BB, PPC::IMPLICIT_DEF, 0, GPR[GPR_idx]);
 640           BuildMI(BB, PPC::OR, 2, Reg).addReg(GPR[GPR_idx])
 641             .addReg(GPR[GPR_idx]);
 642         } else {
 643           addFrameReference(BuildMI(BB, PPC::LD, 2, Reg), FI);
 644         }
 645       }
 646       // longs require 4 additional bytes
 647       ArgOffset += 4;
 648       break;
 649     case cFP32:
 650      if (ArgLive) {
 651         FI = MFI->CreateFixedObject(4, ArgOffset);
 652
 653         if (FPR_remaining > 0) {
 654           BuildMI(BB, PPC::IMPLICIT_DEF, 0, FPR[FPR_idx]);
 655           BuildMI(BB, PPC::FMR, 1, Reg).addReg(FPR[FPR_idx]);
 656           FPR_remaining--;
 657           FPR_idx++;
 658         } else {
 659           addFrameReference(BuildMI(BB, PPC::LFS, 2, Reg), FI);
 660         }
 661       }
 662       break;
 663     case cFP64:
 664       if (ArgLive) {
 665         FI = MFI->CreateFixedObject(8, ArgOffset);
 666
 667         if (FPR_remaining > 0) {
 668           BuildMI(BB, PPC::IMPLICIT_DEF, 0, FPR[FPR_idx]);
 669           BuildMI(BB, PPC::FMR, 1, Reg).addReg(FPR[FPR_idx]);
 670           FPR_remaining--;
 671           FPR_idx++;
 672         } else {
 673           addFrameReference(BuildMI(BB, PPC::LFD, 2, Reg), FI);
 674         }
 675       }
 676
 677       // doubles require 4 additional bytes and use 2 GPRs of param space
 678       ArgOffset += 4;
 679       if (GPR_remaining > 0) {
 680         GPR_remaining--;
 681         GPR_idx++;
 682       }
 683       break;
 684     default:
 685       assert(0 && "Unhandled argument type!");
 686     }
 687     ArgOffset += 4;  // Each argument takes at least 4 bytes on the stack...
 688     if (GPR_remaining > 0) {
 689       GPR_remaining--;    // uses up 2 GPRs
 690       GPR_idx++;
 691     }
 692   }
 693
 694   // If the function takes variable number of arguments, add a frame offset for
 695   // the start of the first vararg value... this is used to expand
 696   // llvm.va_start.
 697   if (Fn.getFunctionType()->isVarArg())
 698     VarArgsFrameIndex = MFI->CreateFixedObject(4, ArgOffset);
 699 }
 700
 701
 702 /// SelectPHINodes - Insert machine code to generate phis.  This is tricky
 703 /// because we have to generate our sources into the source basic blocks, not
 704 /// the current one.
 705 ///
 706 void PPC64ISel::SelectPHINodes() {
 707   const TargetInstrInfo &TII = *TM.getInstrInfo();
 708   const Function &LF = *F->getFunction();  // The LLVM function...
 709   for (Function::const_iterator I = LF.begin(), E = LF.end(); I != E; ++I) {
 710     const BasicBlock *BB = I;
 711     MachineBasicBlock &MBB = *MBBMap[I];
 712
 713     // Loop over all of the PHI nodes in the LLVM basic block...
 714     MachineBasicBlock::iterator PHIInsertPoint = MBB.begin();
 715     for (BasicBlock::const_iterator I = BB->begin();
 716          PHINode *PN = const_cast<PHINode*>(dyn_cast<PHINode>(I)); ++I) {
 717
 718       // Create a new machine instr PHI node, and insert it.
 719       unsigned PHIReg = getReg(*PN);
 720       MachineInstr *PhiMI = BuildMI(MBB, PHIInsertPoint,
 721                                     PPC::PHI, PN->getNumOperands(), PHIReg);
 722
 723       // PHIValues - Map of blocks to incoming virtual registers.  We use this
 724       // so that we only initialize one incoming value for a particular block,
 725       // even if the block has multiple entries in the PHI node.
 726       //
 727       std::map<MachineBasicBlock*, unsigned> PHIValues;
 728
 729       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 730         MachineBasicBlock *PredMBB = 0;
 731         for (MachineBasicBlock::pred_iterator PI = MBB.pred_begin (),
 732              PE = MBB.pred_end (); PI != PE; ++PI)
 733           if (PN->getIncomingBlock(i) == (*PI)->getBasicBlock()) {
 734             PredMBB = *PI;
 735             break;
 736           }
 737         assert (PredMBB && "Couldn't find incoming machine-cfg edge for phi");
 738
 739         unsigned ValReg;
 740         std::map<MachineBasicBlock*, unsigned>::iterator EntryIt =
 741           PHIValues.lower_bound(PredMBB);
 742
 743         if (EntryIt != PHIValues.end() && EntryIt->first == PredMBB) {
 744           // We already inserted an initialization of the register for this
 745           // predecessor.  Recycle it.
 746           ValReg = EntryIt->second;
 747         } else {
 748           // Get the incoming value into a virtual register.
 749           //
 750           Value *Val = PN->getIncomingValue(i);
 751
 752           // If this is a constant or GlobalValue, we may have to insert code
 753           // into the basic block to compute it into a virtual register.
 754           if ((isa<Constant>(Val) && !isa<ConstantExpr>(Val)) ||
 755               isa<GlobalValue>(Val)) {
 756             // Simple constants get emitted at the end of the basic block,
 757             // before any terminator instructions.  We "know" that the code to
 758             // move a constant into a register will never clobber any flags.
 759             ValReg = getReg(Val, PredMBB, PredMBB->getFirstTerminator());
 760           } else {
 761             // Because we don't want to clobber any values which might be in
 762             // physical registers with the computation of this constant (which
 763             // might be arbitrarily complex if it is a constant expression),
 764             // just insert the computation at the top of the basic block.
 765             MachineBasicBlock::iterator PI = PredMBB->begin();
 766
 767             // Skip over any PHI nodes though!
 768             while (PI != PredMBB->end() && PI->getOpcode() == PPC::PHI)
 769               ++PI;
 770
 771             ValReg = getReg(Val, PredMBB, PI);
 772           }
 773
 774           // Remember that we inserted a value for this PHI for this predecessor
 775           PHIValues.insert(EntryIt, std::make_pair(PredMBB, ValReg));
 776         }
 777
 778         PhiMI->addRegOperand(ValReg);
 779         PhiMI->addMachineBasicBlockOperand(PredMBB);
 780       }
 781
 782       // Now that we emitted all of the incoming values for the PHI node, make
 783       // sure to reposition the InsertPoint after the PHI that we just added.
 784       // This is needed because we might have inserted a constant into this
 785       // block, right after the PHI's which is before the old insert point!
 786       PHIInsertPoint = PhiMI;
 787       ++PHIInsertPoint;
 788     }
 789   }
 790 }
 791
 792
 793 // canFoldSetCCIntoBranchOrSelect - Return the setcc instruction if we can fold
 794 // it into the conditional branch or select instruction which is the only user
 795 // of the cc instruction.  This is the case if the conditional branch is the
 796 // only user of the setcc, and if the setcc is in the same basic block as the
 797 // conditional branch.
 798 //
 799 static SetCondInst *canFoldSetCCIntoBranchOrSelect(Value *V) {
 800   if (SetCondInst *SCI = dyn_cast<SetCondInst>(V))
 801     if (SCI->hasOneUse()) {
 802       Instruction *User = cast<Instruction>(SCI->use_back());
 803       if ((isa<BranchInst>(User) || isa<SelectInst>(User)) &&
 804           SCI->getParent() == User->getParent())
 805         return SCI;
 806     }
 807   return 0;
 808 }
 809
 810
 811 // canFoldGEPIntoLoadOrStore - Return the GEP instruction if we can fold it into
 812 // the load or store instruction that is the only user of the GEP.
 813 //
 814 static GetElementPtrInst *canFoldGEPIntoLoadOrStore(Value *V) {
 815   if (GetElementPtrInst *GEPI = dyn_cast<GetElementPtrInst>(V))
 816     if (GEPI->hasOneUse()) {
 817       Instruction *User = cast<Instruction>(GEPI->use_back());
 818       if (isa<StoreInst>(User) &&
 819           GEPI->getParent() == User->getParent() &&
 820           User->getOperand(0) != GEPI &&
 821           User->getOperand(1) == GEPI) {
 822         ++GEPFolds;
 823         return GEPI;
 824       }
 825       if (isa<LoadInst>(User) &&
 826           GEPI->getParent() == User->getParent() &&
 827           User->getOperand(0) == GEPI) {
 828         ++GEPFolds;
 829         return GEPI;
 830       }
 831     }
 832   return 0;
 833 }
 834
 835
 836 // Return a fixed numbering for setcc instructions which does not depend on the
 837 // order of the opcodes.
 838 //
 839 static unsigned getSetCCNumber(unsigned Opcode) {
 840   switch (Opcode) {
 841   default: assert(0 && "Unknown setcc instruction!");
 842   case Instruction::SetEQ: return 0;
 843   case Instruction::SetNE: return 1;
 844   case Instruction::SetLT: return 2;
 845   case Instruction::SetGE: return 3;
 846   case Instruction::SetGT: return 4;
 847   case Instruction::SetLE: return 5;
 848   }
 849 }
 850
 851 static unsigned getPPCOpcodeForSetCCNumber(unsigned Opcode) {
 852   switch (Opcode) {
 853   default: assert(0 && "Unknown setcc instruction!");
 854   case Instruction::SetEQ: return PPC::BEQ;
 855   case Instruction::SetNE: return PPC::BNE;
 856   case Instruction::SetLT: return PPC::BLT;
 857   case Instruction::SetGE: return PPC::BGE;
 858   case Instruction::SetGT: return PPC::BGT;
 859   case Instruction::SetLE: return PPC::BLE;
 860   }
 861 }
 862
 863 /// emitUCOM - emits an unordered FP compare.
 864 void PPC64ISel::emitUCOM(MachineBasicBlock *MBB, MachineBasicBlock::iterator IP,
 865                          unsigned LHS, unsigned RHS) {
 866     BuildMI(*MBB, IP, PPC::FCMPU, 2, PPC::CR0).addReg(LHS).addReg(RHS);
 867 }
 868
 869 /// EmitComparison - emits a comparison of the two operands, returning the
 870 /// extended setcc code to use.  The result is in CR0.
 871 ///
 872 unsigned PPC64ISel::EmitComparison(unsigned OpNum, Value *Op0, Value *Op1,
 873                                    MachineBasicBlock *MBB,
 874                                    MachineBasicBlock::iterator IP) {
 875   // The arguments are already supposed to be of the same type.
 876   const Type *CompTy = Op0->getType();
 877   unsigned Class = getClassB(CompTy);
 878   unsigned Op0r = getReg(Op0, MBB, IP);
 879
 880   // Before we do a comparison, we have to make sure that we're truncating our
 881   // registers appropriately.
 882   if (Class == cByte) {
 883     unsigned TmpReg = makeAnotherReg(CompTy);
 884     if (CompTy->isSigned())
 885       BuildMI(*MBB, IP, PPC::EXTSB, 1, TmpReg).addReg(Op0r);
 886     else
 887       BuildMI(*MBB, IP, PPC::RLWINM, 4, TmpReg).addReg(Op0r).addImm(0)
 888         .addImm(24).addImm(31);
 889     Op0r = TmpReg;
 890   } else if (Class == cShort) {
 891     unsigned TmpReg = makeAnotherReg(CompTy);
 892     if (CompTy->isSigned())
 893       BuildMI(*MBB, IP, PPC::EXTSH, 1, TmpReg).addReg(Op0r);
 894     else
 895       BuildMI(*MBB, IP, PPC::RLWINM, 4, TmpReg).addReg(Op0r).addImm(0)
 896         .addImm(16).addImm(31);
 897     Op0r = TmpReg;
 898   }
 899
 900   // Use crand for lt, gt and crandc for le, ge
 901   unsigned CROpcode = (OpNum == 2 || OpNum == 4) ? PPC::CRAND : PPC::CRANDC;
 902   unsigned Opcode = CompTy->isSigned() ? PPC::CMPW : PPC::CMPLW;
 903   unsigned OpcodeImm = CompTy->isSigned() ? PPC::CMPWI : PPC::CMPLWI;
 904   if (Class == cLong) {
 905     Opcode = CompTy->isSigned() ? PPC::CMPD : PPC::CMPLD;
 906     OpcodeImm = CompTy->isSigned() ? PPC::CMPDI : PPC::CMPLDI;
 907   }
 908
 909   // Special case handling of: cmp R, i
 910   if (ConstantInt *CI = dyn_cast<ConstantInt>(Op1)) {
 911     unsigned Op1v = CI->getRawValue() & 0xFFFF;
 912
 913     // Treat compare like ADDI for the purposes of immediate suitability
 914     if (canUseAsImmediateForOpcode(CI, 0)) {
 915       BuildMI(*MBB, IP, OpcodeImm, 2, PPC::CR0).addReg(Op0r).addSImm(Op1v);
 916     } else {
 917       unsigned Op1r = getReg(Op1, MBB, IP);
 918       BuildMI(*MBB, IP, Opcode, 2, PPC::CR0).addReg(Op0r).addReg(Op1r);
 919     }
 920     return OpNum;
 921   }
 922
 923   unsigned Op1r = getReg(Op1, MBB, IP);
 924
 925   switch (Class) {
 926   default: assert(0 && "Unknown type class!");
 927   case cByte:
 928   case cShort:
 929   case cInt:
 930   case cLong:
 931     BuildMI(*MBB, IP, Opcode, 2, PPC::CR0).addReg(Op0r).addReg(Op1r);
 932     break;
 933
 934   case cFP32:
 935   case cFP64:
 936     emitUCOM(MBB, IP, Op0r, Op1r);
 937     break;
 938   }
 939
 940   return OpNum;
 941 }
 942
 943 /// visitSetCondInst - emit code to calculate the condition via
 944 /// EmitComparison(), and possibly store a 0 or 1 to a register as a result
 945 ///
 946 void PPC64ISel::visitSetCondInst(SetCondInst &I) {
 947   if (canFoldSetCCIntoBranchOrSelect(&I))
 948     return;
 949
 950   unsigned DestReg = getReg(I);
 951   unsigned OpNum = I.getOpcode();
 952   const Type *Ty = I.getOperand (0)->getType();
 953
 954   EmitComparison(OpNum, I.getOperand(0), I.getOperand(1), BB, BB->end());
 955
 956   unsigned Opcode = getPPCOpcodeForSetCCNumber(OpNum);
 957   MachineBasicBlock *thisMBB = BB;
 958   const BasicBlock *LLVM_BB = BB->getBasicBlock();
 959   ilist<MachineBasicBlock>::iterator It = BB;
 960   ++It;
 961
 962   //  thisMBB:
 963   //  ...
 964   //   cmpTY cr0, r1, r2
 965   //   bCC copy1MBB
 966   //   b copy0MBB
 967
 968   // FIXME: we wouldn't need copy0MBB (we could fold it into thisMBB)
 969   // if we could insert other, non-terminator instructions after the
 970   // bCC. But MBB->getFirstTerminator() can't understand this.
 971   MachineBasicBlock *copy1MBB = new MachineBasicBlock(LLVM_BB);
 972   F->getBasicBlockList().insert(It, copy1MBB);
 973   BuildMI(BB, Opcode, 2).addReg(PPC::CR0).addMBB(copy1MBB);
 974   MachineBasicBlock *copy0MBB = new MachineBasicBlock(LLVM_BB);
 975   F->getBasicBlockList().insert(It, copy0MBB);
 976   BuildMI(BB, PPC::B, 1).addMBB(copy0MBB);
 977   MachineBasicBlock *sinkMBB = new MachineBasicBlock(LLVM_BB);
 978   F->getBasicBlockList().insert(It, sinkMBB);
 979   // Update machine-CFG edges
 980   BB->addSuccessor(copy1MBB);
 981   BB->addSuccessor(copy0MBB);
 982
 983   //  copy1MBB:
 984   //   %TrueValue = li 1
 985   //   b sinkMBB
 986   BB = copy1MBB;
 987   unsigned TrueValue = makeAnotherReg(I.getType());
 988   BuildMI(BB, PPC::LI, 1, TrueValue).addSImm(1);
 989   BuildMI(BB, PPC::B, 1).addMBB(sinkMBB);
 990   // Update machine-CFG edges
 991   BB->addSuccessor(sinkMBB);
 992
 993   //  copy0MBB:
 994   //   %FalseValue = li 0
 995   //   fallthrough
 996   BB = copy0MBB;
 997   unsigned FalseValue = makeAnotherReg(I.getType());
 998   BuildMI(BB, PPC::LI, 1, FalseValue).addSImm(0);
 999   // Update machine-CFG edges
1000   BB->addSuccessor(sinkMBB);
1001
1002   //  sinkMBB:
1003   //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, copy1MBB ]
1004   //  ...
1005   BB = sinkMBB;
1006   BuildMI(BB, PPC::PHI, 4, DestReg).addReg(FalseValue)
1007     .addMBB(copy0MBB).addReg(TrueValue).addMBB(copy1MBB);
1008 }
1009
1010 void PPC64ISel::visitSelectInst(SelectInst &SI) {
1011   unsigned DestReg = getReg(SI);
1012   MachineBasicBlock::iterator MII = BB->end();
1013   emitSelectOperation(BB, MII, SI.getCondition(), SI.getTrueValue(),
1014                       SI.getFalseValue(), DestReg);
1015 }
1016
1017 /// emitSelect - Common code shared between visitSelectInst and the constant
1018 /// expression support.
1019 /// FIXME: this is most likely broken in one or more ways.  Namely, PowerPC has
1020 /// no select instruction.  FSEL only works for comparisons against zero.
1021 void PPC64ISel::emitSelectOperation(MachineBasicBlock *MBB,
1022                                     MachineBasicBlock::iterator IP,
1023                                     Value *Cond, Value *TrueVal,
1024                                     Value *FalseVal, unsigned DestReg) {
1025   unsigned SelectClass = getClassB(TrueVal->getType());
1026   unsigned Opcode;
1027
1028   // See if we can fold the setcc into the select instruction, or if we have
1029   // to get the register of the Cond value
1030   if (SetCondInst *SCI = canFoldSetCCIntoBranchOrSelect(Cond)) {
1031     // We successfully folded the setcc into the select instruction.
1032     unsigned OpNum = getSetCCNumber(SCI->getOpcode());
1033     OpNum = EmitComparison(OpNum, SCI->getOperand(0),SCI->getOperand(1),MBB,IP);
1034     Opcode = getPPCOpcodeForSetCCNumber(SCI->getOpcode());
1035   } else {
1036     unsigned CondReg = getReg(Cond, MBB, IP);
1037     BuildMI(*MBB, IP, PPC::CMPI, 2, PPC::CR0).addReg(CondReg).addSImm(0);
1038     Opcode = getPPCOpcodeForSetCCNumber(Instruction::SetNE);
1039   }
1040
1041   //  thisMBB:
1042   //  ...
1043   //   cmpTY cr0, r1, r2
1044   //   bCC copy1MBB
1045   //   b copy0MBB
1046
1047   MachineBasicBlock *thisMBB = BB;
1048   const BasicBlock *LLVM_BB = BB->getBasicBlock();
1049   ilist<MachineBasicBlock>::iterator It = BB;
1050   ++It;
1051
1052   // FIXME: we wouldn't need copy0MBB (we could fold it into thisMBB)
1053   // if we could insert other, non-terminator instructions after the
1054   // bCC. But MBB->getFirstTerminator() can't understand this.
1055   MachineBasicBlock *copy1MBB = new MachineBasicBlock(LLVM_BB);
1056   F->getBasicBlockList().insert(It, copy1MBB);
1057   BuildMI(BB, Opcode, 2).addReg(PPC::CR0).addMBB(copy1MBB);
1058   MachineBasicBlock *copy0MBB = new MachineBasicBlock(LLVM_BB);
1059   F->getBasicBlockList().insert(It, copy0MBB);
1060   BuildMI(BB, PPC::B, 1).addMBB(copy0MBB);
1061   MachineBasicBlock *sinkMBB = new MachineBasicBlock(LLVM_BB);
1062   F->getBasicBlockList().insert(It, sinkMBB);
1063   // Update machine-CFG edges
1064   BB->addSuccessor(copy1MBB);
1065   BB->addSuccessor(copy0MBB);
1066
1067   //  copy1MBB:
1068   //   %TrueValue = ...
1069   //   b sinkMBB
1070   BB = copy1MBB;
1071   unsigned TrueValue = getReg(TrueVal, BB, BB->begin());
1072   BuildMI(BB, PPC::B, 1).addMBB(sinkMBB);
1073   // Update machine-CFG edges
1074   BB->addSuccessor(sinkMBB);
1075
1076   //  copy0MBB:
1077   //   %FalseValue = ...
1078   //   fallthrough
1079   BB = copy0MBB;
1080   unsigned FalseValue = getReg(FalseVal, BB, BB->begin());
1081   // Update machine-CFG edges
1082   BB->addSuccessor(sinkMBB);
1083
1084   //  sinkMBB:
1085   //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, copy1MBB ]
1086   //  ...
1087   BB = sinkMBB;
1088   BuildMI(BB, PPC::PHI, 4, DestReg).addReg(FalseValue)
1089     .addMBB(copy0MBB).addReg(TrueValue).addMBB(copy1MBB);
1090   return;
1091 }
1092
1093
1094
1095 /// promote32 - Emit instructions to turn a narrow operand into a 32-bit-wide
1096 /// operand, in the specified target register.
1097 ///
1098 void PPC64ISel::promote32(unsigned targetReg, const ValueRecord &VR) {
1099   bool isUnsigned = VR.Ty->isUnsigned() || VR.Ty == Type::BoolTy;
1100
1101   Value *Val = VR.Val;
1102   const Type *Ty = VR.Ty;
1103   if (Val) {
1104     if (Constant *C = dyn_cast<Constant>(Val)) {
1105       Val = ConstantExpr::getCast(C, Type::IntTy);
1106       if (isa<ConstantExpr>(Val))   // Could not fold
1107         Val = C;
1108       else
1109         Ty = Type::IntTy;           // Folded!
1110     }
1111
1112     // If this is a simple constant, just emit a load directly to avoid the copy
1113     if (ConstantInt *CI = dyn_cast<ConstantInt>(Val)) {
1114       int TheVal = CI->getRawValue() & 0xFFFFFFFF;
1115
1116       if (TheVal < 32768 && TheVal >= -32768) {
1117         BuildMI(BB, PPC::LI, 1, targetReg).addSImm(TheVal);
1118       } else {
1119         unsigned TmpReg = makeAnotherReg(Type::IntTy);
1120         BuildMI(BB, PPC::LIS, 1, TmpReg).addSImm(TheVal >> 16);
1121         BuildMI(BB, PPC::ORI, 2, targetReg).addReg(TmpReg)
1122           .addImm(TheVal & 0xFFFF);
1123       }
1124       return;
1125     }
1126   }
1127
1128   // Make sure we have the register number for this value...
1129   unsigned Reg = Val ? getReg(Val) : VR.Reg;
1130   switch (getClassB(Ty)) {
1131   case cByte:
1132     // Extend value into target register (8->32)
1133     if (isUnsigned)
1134       BuildMI(BB, PPC::RLWINM, 4, targetReg).addReg(Reg).addZImm(0)
1135         .addZImm(24).addZImm(31);
1136     else
1137       BuildMI(BB, PPC::EXTSB, 1, targetReg).addReg(Reg);
1138     break;
1139   case cShort:
1140     // Extend value into target register (16->32)
1141     if (isUnsigned)
1142       BuildMI(BB, PPC::RLWINM, 4, targetReg).addReg(Reg).addZImm(0)
1143         .addZImm(16).addZImm(31);
1144     else
1145       BuildMI(BB, PPC::EXTSH, 1, targetReg).addReg(Reg);
1146     break;
1147   case cInt:
1148   case cLong:
1149     // Move value into target register (32->32)
1150     BuildMI(BB, PPC::OR, 2, targetReg).addReg(Reg).addReg(Reg);
1151     break;
1152   default:
1153     assert(0 && "Unpromotable operand class in promote32");
1154   }
1155 }
1156
1157 /// visitReturnInst - implemented with BLR
1158 ///
1159 void PPC64ISel::visitReturnInst(ReturnInst &I) {
1160   // Only do the processing if this is a non-void return
1161   if (I.getNumOperands() > 0) {
1162     Value *RetVal = I.getOperand(0);
1163     switch (getClassB(RetVal->getType())) {
1164     case cByte:   // integral return values: extend or move into r3 and return
1165     case cShort:
1166     case cInt:
1167     case cLong:
1168       promote32(PPC::R3, ValueRecord(RetVal));
1169       break;
1170     case cFP32:
1171     case cFP64: {   // Floats & Doubles: Return in f1
1172       unsigned RetReg = getReg(RetVal);
1173       BuildMI(BB, PPC::FMR, 1, PPC::F1).addReg(RetReg);
1174       break;
1175     }
1176     default:
1177       visitInstruction(I);
1178     }
1179   }
1180   BuildMI(BB, PPC::BLR, 1).addImm(1);
1181 }
1182
1183 // getBlockAfter - Return the basic block which occurs lexically after the
1184 // specified one.
1185 static inline BasicBlock *getBlockAfter(BasicBlock *BB) {
1186   Function::iterator I = BB; ++I;  // Get iterator to next block
1187   return I != BB->getParent()->end() ? &*I : 0;
1188 }
1189
1190 /// visitBranchInst - Handle conditional and unconditional branches here.  Note
1191 /// that since code layout is frozen at this point, that if we are trying to
1192 /// jump to a block that is the immediate successor of the current block, we can
1193 /// just make a fall-through (but we don't currently).
1194 ///
1195 void PPC64ISel::visitBranchInst(BranchInst &BI) {
1196   // Update machine-CFG edges
1197   BB->addSuccessor(MBBMap[BI.getSuccessor(0)]);
1198   if (BI.isConditional())
1199     BB->addSuccessor(MBBMap[BI.getSuccessor(1)]);
1200
1201   BasicBlock *NextBB = getBlockAfter(BI.getParent());  // BB after current one
1202
1203   if (!BI.isConditional()) {  // Unconditional branch?
1204     if (BI.getSuccessor(0) != NextBB)
1205       BuildMI(BB, PPC::B, 1).addMBB(MBBMap[BI.getSuccessor(0)]);
1206     return;
1207   }
1208
1209   // See if we can fold the setcc into the branch itself...
1210   SetCondInst *SCI = canFoldSetCCIntoBranchOrSelect(BI.getCondition());
1211   if (SCI == 0) {
1212     // Nope, cannot fold setcc into this branch.  Emit a branch on a condition
1213     // computed some other way...
1214     unsigned condReg = getReg(BI.getCondition());
1215     BuildMI(BB, PPC::CMPLI, 3, PPC::CR0).addImm(0).addReg(condReg)
1216       .addImm(0);
1217     if (BI.getSuccessor(1) == NextBB) {
1218       if (BI.getSuccessor(0) != NextBB)
1219         BuildMI(BB, PPC::COND_BRANCH, 3).addReg(PPC::CR0).addImm(PPC::BNE)
1220           .addMBB(MBBMap[BI.getSuccessor(0)])
1221           .addMBB(MBBMap[BI.getSuccessor(1)]);
1222     } else {
1223       BuildMI(BB, PPC::COND_BRANCH, 3).addReg(PPC::CR0).addImm(PPC::BEQ)
1224         .addMBB(MBBMap[BI.getSuccessor(1)])
1225         .addMBB(MBBMap[BI.getSuccessor(0)]);
1226       if (BI.getSuccessor(0) != NextBB)
1227         BuildMI(BB, PPC::B, 1).addMBB(MBBMap[BI.getSuccessor(0)]);
1228     }
1229     return;
1230   }
1231
1232   unsigned OpNum = getSetCCNumber(SCI->getOpcode());
1233   unsigned Opcode = getPPCOpcodeForSetCCNumber(SCI->getOpcode());
1234   MachineBasicBlock::iterator MII = BB->end();
1235   OpNum = EmitComparison(OpNum, SCI->getOperand(0), SCI->getOperand(1), BB,MII);
1236
1237   if (BI.getSuccessor(0) != NextBB) {
1238     BuildMI(BB, PPC::COND_BRANCH, 3).addReg(PPC::CR0).addImm(Opcode)
1239       .addMBB(MBBMap[BI.getSuccessor(0)])
1240       .addMBB(MBBMap[BI.getSuccessor(1)]);
1241     if (BI.getSuccessor(1) != NextBB)
1242       BuildMI(BB, PPC::B, 1).addMBB(MBBMap[BI.getSuccessor(1)]);
1243   } else {
1244     // Change to the inverse condition...
1245     if (BI.getSuccessor(1) != NextBB) {
1246       Opcode = PPC64InstrInfo::invertPPCBranchOpcode(Opcode);
1247       BuildMI(BB, PPC::COND_BRANCH, 3).addReg(PPC::CR0).addImm(Opcode)
1248         .addMBB(MBBMap[BI.getSuccessor(1)])
1249         .addMBB(MBBMap[BI.getSuccessor(0)]);
1250     }
1251   }
1252 }
1253
1254 /// doCall - This emits an abstract call instruction, setting up the arguments
1255 /// and the return value as appropriate.  For the actual function call itself,
1256 /// it inserts the specified CallMI instruction into the stream.
1257 ///
1258 void PPC64ISel::doCall(const ValueRecord &Ret, MachineInstr *CallMI,
1259                        const std::vector<ValueRecord> &Args, bool isVarArg) {
1260   // Count how many bytes are to be pushed on the stack, including the linkage
1261   // area, and parameter passing area.
1262   unsigned NumBytes = ParameterSaveAreaOffset;
1263   unsigned ArgOffset = ParameterSaveAreaOffset;
1264
1265   if (!Args.empty()) {
1266     for (unsigned i = 0, e = Args.size(); i != e; ++i)
1267       switch (getClassB(Args[i].Ty)) {
1268       case cByte: case cShort: case cInt:
1269         NumBytes += 4; break;
1270       case cLong:
1271         NumBytes += 8; break;
1272       case cFP32:
1273         NumBytes += 4; break;
1274       case cFP64:
1275         NumBytes += 8; break;
1276         break;
1277       default: assert(0 && "Unknown class!");
1278       }
1279
1280     // Just to be safe, we'll always reserve the full argument passing space in
1281     // case any called code gets funky on us.
1282     if (NumBytes < ParameterSaveAreaOffset + MaxArgumentStackSpace)
1283       NumBytes = ParameterSaveAreaOffset + MaxArgumentStackSpace;
1284
1285     // Adjust the stack pointer for the new arguments...
1286     // These functions are automatically eliminated by the prolog/epilog pass
1287     BuildMI(BB, PPC::ADJCALLSTACKDOWN, 1).addImm(NumBytes);
1288
1289     // Arguments go on the stack in reverse order, as specified by the ABI.
1290     int GPR_remaining = 8, FPR_remaining = 13;
1291     unsigned GPR_idx = 0, FPR_idx = 0;
1292     static const unsigned GPR[] = {
1293       PPC::R3, PPC::R4, PPC::R5, PPC::R6,
1294       PPC::R7, PPC::R8, PPC::R9, PPC::R10,
1295     };
1296     static const unsigned FPR[] = {
1297       PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6,
1298       PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12,
1299       PPC::F13
1300     };
1301
1302     for (unsigned i = 0, e = Args.size(); i != e; ++i) {
1303       unsigned ArgReg;
1304       switch (getClassB(Args[i].Ty)) {
1305       case cByte:
1306       case cShort:
1307         // Promote arg to 32 bits wide into a temporary register...
1308         ArgReg = makeAnotherReg(Type::UIntTy);
1309         promote32(ArgReg, Args[i]);
1310
1311         // Reg or stack?
1312         if (GPR_remaining > 0) {
1313           BuildMI(BB, PPC::OR, 2, GPR[GPR_idx]).addReg(ArgReg)
1314             .addReg(ArgReg);
1315           CallMI->addRegOperand(GPR[GPR_idx], MachineOperand::Use);
1316         }
1317         if (GPR_remaining <= 0 || isVarArg) {
1318           BuildMI(BB, PPC::STW, 3).addReg(ArgReg).addSImm(ArgOffset)
1319             .addReg(PPC::R1);
1320         }
1321         break;
1322       case cInt:
1323         ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
1324
1325         // Reg or stack?
1326         if (GPR_remaining > 0) {
1327           BuildMI(BB, PPC::OR, 2, GPR[GPR_idx]).addReg(ArgReg)
1328             .addReg(ArgReg);
1329           CallMI->addRegOperand(GPR[GPR_idx], MachineOperand::Use);
1330         }
1331         if (GPR_remaining <= 0 || isVarArg) {
1332           BuildMI(BB, PPC::STW, 3).addReg(ArgReg).addSImm(ArgOffset)
1333             .addReg(PPC::R1);
1334         }
1335         break;
1336       case cLong:
1337         ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
1338
1339         // Reg or stack?
1340         if (GPR_remaining > 0) {
1341           BuildMI(BB, PPC::OR, 2, GPR[GPR_idx]).addReg(ArgReg)
1342             .addReg(ArgReg);
1343           CallMI->addRegOperand(GPR[GPR_idx], MachineOperand::Use);
1344         }
1345         if (GPR_remaining <= 0 || isVarArg) {
1346           BuildMI(BB, PPC::STD, 3).addReg(ArgReg).addSImm(ArgOffset)
1347             .addReg(PPC::R1);
1348         }
1349         ArgOffset += 4;        // 8 byte entry, not 4.
1350         break;
1351       case cFP32:
1352         ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
1353         // Reg or stack?
1354         if (FPR_remaining > 0) {
1355           BuildMI(BB, PPC::FMR, 1, FPR[FPR_idx]).addReg(ArgReg);
1356           CallMI->addRegOperand(FPR[FPR_idx], MachineOperand::Use);
1357           FPR_remaining--;
1358           FPR_idx++;
1359
1360           // If this is a vararg function, and there are GPRs left, also
1361           // pass the float in an int.  Otherwise, put it on the stack.
1362           if (isVarArg) {
1363             BuildMI(BB, PPC::STFS, 3).addReg(ArgReg).addSImm(ArgOffset)
1364               .addReg(PPC::R1);
1365             if (GPR_remaining > 0) {
1366               BuildMI(BB, PPC::LWZ, 2, GPR[GPR_idx])
1367               .addSImm(ArgOffset).addReg(ArgReg);
1368               CallMI->addRegOperand(GPR[GPR_idx], MachineOperand::Use);
1369             }
1370           }
1371         } else {
1372           BuildMI(BB, PPC::STFS, 3).addReg(ArgReg).addSImm(ArgOffset)
1373           .addReg(PPC::R1);
1374         }
1375         break;
1376       case cFP64:
1377         ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
1378         // Reg or stack?
1379         if (FPR_remaining > 0) {
1380           BuildMI(BB, PPC::FMR, 1, FPR[FPR_idx]).addReg(ArgReg);
1381           CallMI->addRegOperand(FPR[FPR_idx], MachineOperand::Use);
1382           FPR_remaining--;
1383           FPR_idx++;
1384           // For vararg functions, must pass doubles via int regs as well
1385           if (isVarArg) {
1386             BuildMI(BB, PPC::STFD, 3).addReg(ArgReg).addSImm(ArgOffset)
1387             .addReg(PPC::R1);
1388
1389             if (GPR_remaining > 0) {
1390               BuildMI(BB, PPC::LD, 2, GPR[GPR_idx]).addSImm(ArgOffset)
1391               .addReg(PPC::R1);
1392               CallMI->addRegOperand(GPR[GPR_idx], MachineOperand::Use);
1393             }
1394           }
1395         } else {
1396           BuildMI(BB, PPC::STFD, 3).addReg(ArgReg).addSImm(ArgOffset)
1397           .addReg(PPC::R1);
1398         }
1399         // Doubles use 8 bytes
1400         ArgOffset += 4;
1401         break;
1402
1403       default: assert(0 && "Unknown class!");
1404       }
1405       ArgOffset += 4;
1406       GPR_remaining--;
1407       GPR_idx++;
1408     }
1409   } else {
1410     BuildMI(BB, PPC::ADJCALLSTACKDOWN, 1).addImm(0);
1411   }
1412
1413   BuildMI(BB, PPC::IMPLICIT_DEF, 0, PPC::LR);
1414   BB->push_back(CallMI);
1415   BuildMI(BB, PPC::NOP, 0);
1416
1417   // These functions are automatically eliminated by the prolog/epilog pass
1418   BuildMI(BB, PPC::ADJCALLSTACKUP, 1).addImm(NumBytes);
1419
1420   // If there is a return value, scavenge the result from the location the call
1421   // leaves it in...
1422   //
1423   if (Ret.Ty != Type::VoidTy) {
1424     unsigned DestClass = getClassB(Ret.Ty);
1425     switch (DestClass) {
1426     case cByte:
1427     case cShort:
1428     case cInt:
1429     case cLong:
1430       // Integral results are in r3
1431       BuildMI(BB, PPC::OR, 2, Ret.Reg).addReg(PPC::R3).addReg(PPC::R3);
1432       break;
1433     case cFP32:   // Floating-point return values live in f1
1434     case cFP64:
1435       BuildMI(BB, PPC::FMR, 1, Ret.Reg).addReg(PPC::F1);
1436       break;
1437     default: assert(0 && "Unknown class!");
1438     }
1439   }
1440 }
1441
1442
1443 /// visitCallInst - Push args on stack and do a procedure call instruction.
1444 void PPC64ISel::visitCallInst(CallInst &CI) {
1445   MachineInstr *TheCall;
1446   Function *F = CI.getCalledFunction();
1447   if (F) {
1448     // Is it an intrinsic function call?
1449     if (Intrinsic::ID ID = (Intrinsic::ID)F->getIntrinsicID()) {
1450       visitIntrinsicCall(ID, CI);   // Special intrinsics are not handled here
1451       return;
1452     }
1453     // Emit a CALL instruction with PC-relative displacement.
1454     TheCall = BuildMI(PPC::CALLpcrel, 1).addGlobalAddress(F, true);
1455   } else {  // Emit an indirect call through the CTR
1456     unsigned Reg = getReg(CI.getCalledValue());
1457     BuildMI(BB, PPC::MTCTR, 1).addReg(Reg);
1458     TheCall = BuildMI(PPC::CALLindirect, 2).addZImm(20).addZImm(0);
1459   }
1460
1461   std::vector<ValueRecord> Args;
1462   for (unsigned i = 1, e = CI.getNumOperands(); i != e; ++i)
1463     Args.push_back(ValueRecord(CI.getOperand(i)));
1464
1465   unsigned DestReg = CI.getType() != Type::VoidTy ? getReg(CI) : 0;
1466   bool isVarArg = F ? F->getFunctionType()->isVarArg() : true;
1467   doCall(ValueRecord(DestReg, CI.getType()), TheCall, Args, isVarArg);
1468 }
1469
1470
1471 /// dyncastIsNan - Return the operand of an isnan operation if this is an isnan.
1472 ///
1473 static Value *dyncastIsNan(Value *V) {
1474   if (CallInst *CI = dyn_cast<CallInst>(V))
1475     if (Function *F = CI->getCalledFunction())
1476       if (F->getIntrinsicID() == Intrinsic::isunordered)
1477         return CI->getOperand(1);
1478   return 0;
1479 }
1480
1481 /// isOnlyUsedByUnorderedComparisons - Return true if this value is only used by
1482 /// or's whos operands are all calls to the isnan predicate.
1483 static bool isOnlyUsedByUnorderedComparisons(Value *V) {
1484   assert(dyncastIsNan(V) && "The value isn't an isnan call!");
1485
1486   // Check all uses, which will be or's of isnans if this predicate is true.
1487   for (Value::use_iterator UI = V->use_begin(), E = V->use_end(); UI != E;++UI){
1488     Instruction *I = cast<Instruction>(*UI);
1489     if (I->getOpcode() != Instruction::Or) return false;
1490     if (I->getOperand(0) != V && !dyncastIsNan(I->getOperand(0))) return false;
1491     if (I->getOperand(1) != V && !dyncastIsNan(I->getOperand(1))) return false;
1492   }
1493
1494   return true;
1495 }
1496
1497 /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
1498 /// function, lowering any calls to unknown intrinsic functions into the
1499 /// equivalent LLVM code.
1500 ///
1501 void PPC64ISel::LowerUnknownIntrinsicFunctionCalls(Function &F) {
1502   for (Function::iterator BB = F.begin(), E = F.end(); BB != E; ++BB)
1503     for (BasicBlock::iterator I = BB->begin(), E = BB->end(); I != E; )
1504       if (CallInst *CI = dyn_cast<CallInst>(I++))
1505         if (Function *F = CI->getCalledFunction())
1506           switch (F->getIntrinsicID()) {
1507           case Intrinsic::not_intrinsic:
1508           case Intrinsic::vastart:
1509           case Intrinsic::vacopy:
1510           case Intrinsic::vaend:
1511           case Intrinsic::returnaddress:
1512           case Intrinsic::frameaddress:
1513             // FIXME: should lower these ourselves
1514             // case Intrinsic::isunordered:
1515             // case Intrinsic::memcpy: -> doCall().  system memcpy almost
1516             // guaranteed to be faster than anything we generate ourselves
1517             // We directly implement these intrinsics
1518             break;
1519           case Intrinsic::readio: {
1520             // On PPC, memory operations are in-order.  Lower this intrinsic
1521             // into a volatile load.
1522             Instruction *Before = CI->getPrev();
1523             LoadInst * LI = new LoadInst(CI->getOperand(1), "", true, CI);
1524             CI->replaceAllUsesWith(LI);
1525             BB->getInstList().erase(CI);
1526             break;
1527           }
1528           case Intrinsic::writeio: {
1529             // On PPC, memory operations are in-order.  Lower this intrinsic
1530             // into a volatile store.
1531             Instruction *Before = CI->getPrev();
1532             StoreInst *SI = new StoreInst(CI->getOperand(1),
1533                                           CI->getOperand(2), true, CI);
1534             CI->replaceAllUsesWith(SI);
1535             BB->getInstList().erase(CI);
1536             break;
1537           }
1538           default:
1539             // All other intrinsic calls we must lower.
1540             Instruction *Before = CI->getPrev();
1541             TM.getIntrinsicLowering().LowerIntrinsicCall(CI);
1542             if (Before) {        // Move iterator to instruction after call
1543               I = Before; ++I;
1544             } else {
1545               I = BB->begin();
1546             }
1547           }
1548 }
1549
1550 void PPC64ISel::visitIntrinsicCall(Intrinsic::ID ID, CallInst &CI) {
1551   unsigned TmpReg1, TmpReg2, TmpReg3;
1552   switch (ID) {
1553   case Intrinsic::vastart:
1554     // Get the address of the first vararg value...
1555     TmpReg1 = getReg(CI);
1556     addFrameReference(BuildMI(BB, PPC::ADDI, 2, TmpReg1), VarArgsFrameIndex,
1557                       0, false);
1558     return;
1559
1560   case Intrinsic::vacopy:
1561     TmpReg1 = getReg(CI);
1562     TmpReg2 = getReg(CI.getOperand(1));
1563     BuildMI(BB, PPC::OR, 2, TmpReg1).addReg(TmpReg2).addReg(TmpReg2);
1564     return;
1565   case Intrinsic::vaend: return;
1566
1567   case Intrinsic::returnaddress:
1568     TmpReg1 = getReg(CI);
1569     if (cast<Constant>(CI.getOperand(1))->isNullValue()) {
1570       MachineFrameInfo *MFI = F->getFrameInfo();
1571       unsigned NumBytes = MFI->getStackSize();
1572
1573       BuildMI(BB, PPC::LWZ, 2, TmpReg1).addSImm(NumBytes+8)
1574         .addReg(PPC::R1);
1575     } else {
1576       // Values other than zero are not implemented yet.
1577       BuildMI(BB, PPC::LI, 1, TmpReg1).addSImm(0);
1578     }
1579     return;
1580
1581   case Intrinsic::frameaddress:
1582     TmpReg1 = getReg(CI);
1583     if (cast<Constant>(CI.getOperand(1))->isNullValue()) {
1584       BuildMI(BB, PPC::OR, 2, TmpReg1).addReg(PPC::R1).addReg(PPC::R1);
1585     } else {
1586       // Values other than zero are not implemented yet.
1587       BuildMI(BB, PPC::LI, 1, TmpReg1).addSImm(0);
1588     }
1589     return;
1590
1591 #if 0
1592     // This may be useful for supporting isunordered
1593   case Intrinsic::isnan:
1594     // If this is only used by 'isunordered' style comparisons, don't emit it.
1595     if (isOnlyUsedByUnorderedComparisons(&CI)) return;
1596     TmpReg1 = getReg(CI.getOperand(1));
1597     emitUCOM(BB, BB->end(), TmpReg1, TmpReg1);
1598     TmpReg2 = makeAnotherReg(Type::IntTy);
1599     BuildMI(BB, PPC::MFCR, TmpReg2);
1600     TmpReg3 = getReg(CI);
1601     BuildMI(BB, PPC::RLWINM, 4, TmpReg3).addReg(TmpReg2).addImm(4).addImm(31).addImm(31);
1602     return;
1603 #endif
1604
1605   default: assert(0 && "Error: unknown intrinsics should have been lowered!");
1606   }
1607 }
1608
1609 /// visitSimpleBinary - Implement simple binary operators for integral types...
1610 /// OperatorClass is one of: 0 for Add, 1 for Sub, 2 for And, 3 for Or, 4 for
1611 /// Xor.
1612 ///
1613 void PPC64ISel::visitSimpleBinary(BinaryOperator &B, unsigned OperatorClass) {
1614   unsigned DestReg = getReg(B);
1615   MachineBasicBlock::iterator MI = BB->end();
1616   Value *Op0 = B.getOperand(0), *Op1 = B.getOperand(1);
1617   unsigned Class = getClassB(B.getType());
1618
1619   emitSimpleBinaryOperation(BB, MI, Op0, Op1, OperatorClass, DestReg);
1620 }
1621
1622 /// emitBinaryFPOperation - This method handles emission of floating point
1623 /// Add (0), Sub (1), Mul (2), and Div (3) operations.
1624 void PPC64ISel::emitBinaryFPOperation(MachineBasicBlock *BB,
1625                                       MachineBasicBlock::iterator IP,
1626                                       Value *Op0, Value *Op1,
1627                                       unsigned OperatorClass, unsigned DestReg){
1628
1629   static const unsigned OpcodeTab[][4] = {
1630     { PPC::FADDS, PPC::FSUBS, PPC::FMULS, PPC::FDIVS },  // Float
1631     { PPC::FADD,  PPC::FSUB,  PPC::FMUL,  PPC::FDIV },   // Double
1632   };
1633
1634   // Special case: R1 = op <const fp>, R2
1635   if (ConstantFP *Op0C = dyn_cast<ConstantFP>(Op0))
1636     if (Op0C->isExactlyValue(-0.0) && OperatorClass == 1) {
1637       // -0.0 - X === -X
1638       unsigned op1Reg = getReg(Op1, BB, IP);
1639       BuildMI(*BB, IP, PPC::FNEG, 1, DestReg).addReg(op1Reg);
1640       return;
1641     }
1642
1643   unsigned Opcode = OpcodeTab[Op0->getType() == Type::DoubleTy][OperatorClass];
1644   unsigned Op0r = getReg(Op0, BB, IP);
1645   unsigned Op1r = getReg(Op1, BB, IP);
1646   BuildMI(*BB, IP, Opcode, 2, DestReg).addReg(Op0r).addReg(Op1r);
1647 }
1648
1649 /// emitSimpleBinaryOperation - Implement simple binary operators for integral
1650 /// types...  OperatorClass is one of: 0 for Add, 1 for Sub, 2 for And, 3 for
1651 /// Or, 4 for Xor.
1652 ///
1653 /// emitSimpleBinaryOperation - Common code shared between visitSimpleBinary
1654 /// and constant expression support.
1655 ///
1656 void PPC64ISel::emitSimpleBinaryOperation(MachineBasicBlock *MBB,
1657                                           MachineBasicBlock::iterator IP,
1658                                           Value *Op0, Value *Op1,
1659                                           unsigned OperatorClass,
1660                                           unsigned DestReg) {
1661   unsigned Class = getClassB(Op0->getType());
1662
1663   // Arithmetic and Bitwise operators
1664   static const unsigned OpcodeTab[] = {
1665     PPC::ADD, PPC::SUB, PPC::AND, PPC::OR, PPC::XOR
1666   };
1667   static const unsigned ImmOpcodeTab[] = {
1668     PPC::ADDI, PPC::SUBI, PPC::ANDIo, PPC::ORI, PPC::XORI
1669   };
1670   static const unsigned RImmOpcodeTab[] = {
1671     PPC::ADDI, PPC::SUBFIC, PPC::ANDIo, PPC::ORI, PPC::XORI
1672   };
1673
1674   if (Class == cFP32 || Class == cFP64) {
1675     assert(OperatorClass < 2 && "No logical ops for FP!");
1676     emitBinaryFPOperation(MBB, IP, Op0, Op1, OperatorClass, DestReg);
1677     return;
1678   }
1679
1680   if (Op0->getType() == Type::BoolTy) {
1681     if (OperatorClass == 3)
1682       // If this is an or of two isnan's, emit an FP comparison directly instead
1683       // of or'ing two isnan's together.
1684       if (Value *LHS = dyncastIsNan(Op0))
1685         if (Value *RHS = dyncastIsNan(Op1)) {
1686           unsigned Op0Reg = getReg(RHS, MBB, IP), Op1Reg = getReg(LHS, MBB, IP);
1687           unsigned TmpReg = makeAnotherReg(Type::IntTy);
1688           emitUCOM(MBB, IP, Op0Reg, Op1Reg);
1689           BuildMI(*MBB, IP, PPC::MFCR, TmpReg);
1690           BuildMI(*MBB, IP, PPC::RLWINM, 4, DestReg).addReg(TmpReg).addImm(4)
1691             .addImm(31).addImm(31);
1692           return;
1693         }
1694   }
1695
1696   // Special case: op <const int>, Reg
1697   if (ConstantInt *CI = dyn_cast<ConstantInt>(Op0)) {
1698     // sub 0, X -> subfic
1699     if (OperatorClass == 1 && canUseAsImmediateForOpcode(CI, 0)) {
1700       unsigned Op1r = getReg(Op1, MBB, IP);
1701       int imm = CI->getRawValue() & 0xFFFF;
1702       BuildMI(*MBB, IP, PPC::SUBFIC, 2, DestReg).addReg(Op1r).addSImm(imm);
1703       return;
1704     }
1705
1706     // If it is easy to do, swap the operands and emit an immediate op
1707     if (Class != cLong && OperatorClass != 1 &&
1708         canUseAsImmediateForOpcode(CI, OperatorClass)) {
1709       unsigned Op1r = getReg(Op1, MBB, IP);
1710       int imm = CI->getRawValue() & 0xFFFF;
1711
1712       if (OperatorClass < 2)
1713         BuildMI(*MBB, IP, RImmOpcodeTab[OperatorClass], 2, DestReg).addReg(Op1r)
1714           .addSImm(imm);
1715       else
1716         BuildMI(*MBB, IP, RImmOpcodeTab[OperatorClass], 2, DestReg).addReg(Op1r)
1717           .addZImm(imm);
1718       return;
1719     }
1720   }
1721
1722   // Special case: op Reg, <const int>
1723   if (ConstantInt *Op1C = dyn_cast<ConstantInt>(Op1)) {
1724     unsigned Op0r = getReg(Op0, MBB, IP);
1725
1726     // xor X, -1 -> not X
1727     if (OperatorClass == 4 && Op1C->isAllOnesValue()) {
1728       BuildMI(*MBB, IP, PPC::NOR, 2, DestReg).addReg(Op0r).addReg(Op0r);
1729       return;
1730     }
1731
1732     if (canUseAsImmediateForOpcode(Op1C, OperatorClass)) {
1733       int immediate = Op1C->getRawValue() & 0xFFFF;
1734
1735       if (OperatorClass < 2)
1736         BuildMI(*MBB, IP, ImmOpcodeTab[OperatorClass], 2,DestReg).addReg(Op0r)
1737           .addSImm(immediate);
1738       else
1739         BuildMI(*MBB, IP, ImmOpcodeTab[OperatorClass], 2,DestReg).addReg(Op0r)
1740           .addZImm(immediate);
1741     } else {
1742       unsigned Op1r = getReg(Op1, MBB, IP);
1743       BuildMI(*MBB, IP, OpcodeTab[OperatorClass], 2, DestReg).addReg(Op0r)
1744         .addReg(Op1r);
1745     }
1746     return;
1747   }
1748
1749   // We couldn't generate an immediate variant of the op, load both halves into
1750   // registers and emit the appropriate opcode.
1751   unsigned Op0r = getReg(Op0, MBB, IP);
1752   unsigned Op1r = getReg(Op1, MBB, IP);
1753   unsigned Opcode = OpcodeTab[OperatorClass];
1754   BuildMI(*MBB, IP, Opcode, 2, DestReg).addReg(Op0r).addReg(Op1r);
1755 }
1756
1757 // ExactLog2 - This function solves for (Val == 1 << (N-1)) and returns N.  It
1758 // returns zero when the input is not exactly a power of two.
1759 static unsigned ExactLog2(unsigned Val) {
1760   if (Val == 0 || (Val & (Val-1))) return 0;
1761   unsigned Count = 0;
1762   while (Val != 1) {
1763     Val >>= 1;
1764     ++Count;
1765   }
1766   return Count;
1767 }
1768
1769 /// doMultiply - Emit appropriate instructions to multiply together the
1770 /// Values Op0 and Op1, and put the result in DestReg.
1771 ///
1772 void PPC64ISel::doMultiply(MachineBasicBlock *MBB,
1773                            MachineBasicBlock::iterator IP,
1774                            unsigned DestReg, Value *Op0, Value *Op1) {
1775   unsigned Class0 = getClass(Op0->getType());
1776   unsigned Class1 = getClass(Op1->getType());
1777
1778   unsigned Op0r = getReg(Op0, MBB, IP);
1779   unsigned Op1r = getReg(Op1, MBB, IP);
1780
1781   // 64 x 64 -> 64
1782   if (Class0 == cLong && Class1 == cLong) {
1783     BuildMI(*MBB, IP, PPC::MULLD, 2, DestReg).addReg(Op0r).addReg(Op1r);
1784     return;
1785   }
1786
1787   // 64 x 32 or less, promote 32 to 64 and do a 64 x 64
1788   if (Class0 == cLong && Class1 <= cInt) {
1789     // FIXME: CLEAR or SIGN EXTEND Op1
1790     BuildMI(*MBB, IP, PPC::MULLD, 2, DestReg).addReg(Op0r).addReg(Op1r);
1791     return;
1792   }
1793
1794   // 32 x 32 -> 32
1795   if (Class0 <= cInt && Class1 <= cInt) {
1796     BuildMI(*MBB, IP, PPC::MULLW, 2, DestReg).addReg(Op0r).addReg(Op1r);
1797     return;
1798   }
1799
1800   assert(0 && "doMultiply cannot operate on unknown type!");
1801 }
1802
1803 /// doMultiplyConst - This method will multiply the value in Op0 by the
1804 /// value of the ContantInt *CI
1805 void PPC64ISel::doMultiplyConst(MachineBasicBlock *MBB,
1806                                 MachineBasicBlock::iterator IP,
1807                                 unsigned DestReg, Value *Op0, ConstantInt *CI) {
1808   unsigned Class = getClass(Op0->getType());
1809
1810   // Mul op0, 0 ==> 0
1811   if (CI->isNullValue()) {
1812     BuildMI(*MBB, IP, PPC::LI, 1, DestReg).addSImm(0);
1813     return;
1814   }
1815
1816   // Mul op0, 1 ==> op0
1817   if (CI->equalsInt(1)) {
1818     unsigned Op0r = getReg(Op0, MBB, IP);
1819     BuildMI(*MBB, IP, PPC::OR, 2, DestReg).addReg(Op0r).addReg(Op0r);
1820     return;
1821   }
1822
1823   // If the element size is exactly a power of 2, use a shift to get it.
1824   if (unsigned Shift = ExactLog2(CI->getRawValue())) {
1825     ConstantUInt *ShiftCI = ConstantUInt::get(Type::UByteTy, Shift);
1826     emitShiftOperation(MBB, IP, Op0, ShiftCI, true, Op0->getType(), DestReg);
1827     return;
1828   }
1829
1830   // If 32 bits or less and immediate is in right range, emit mul by immediate
1831   if (Class == cByte || Class == cShort || Class == cInt) {
1832     if (canUseAsImmediateForOpcode(CI, 0)) {
1833       unsigned Op0r = getReg(Op0, MBB, IP);
1834       unsigned imm = CI->getRawValue() & 0xFFFF;
1835       BuildMI(*MBB, IP, PPC::MULLI, 2, DestReg).addReg(Op0r).addSImm(imm);
1836       return;
1837     }
1838   }
1839
1840   doMultiply(MBB, IP, DestReg, Op0, CI);
1841 }
1842
1843 void PPC64ISel::visitMul(BinaryOperator &I) {
1844   unsigned ResultReg = getReg(I);
1845
1846   Value *Op0 = I.getOperand(0);
1847   Value *Op1 = I.getOperand(1);
1848
1849   MachineBasicBlock::iterator IP = BB->end();
1850   emitMultiply(BB, IP, Op0, Op1, ResultReg);
1851 }
1852
1853 void PPC64ISel::emitMultiply(MachineBasicBlock *MBB,
1854                              MachineBasicBlock::iterator IP,
1855                              Value *Op0, Value *Op1, unsigned DestReg) {
1856   TypeClass Class = getClass(Op0->getType());
1857
1858   switch (Class) {
1859   case cByte:
1860   case cShort:
1861   case cInt:
1862   case cLong:
1863     if (ConstantInt *CI = dyn_cast<ConstantInt>(Op1)) {
1864       doMultiplyConst(MBB, IP, DestReg, Op0, CI);
1865     } else {
1866       doMultiply(MBB, IP, DestReg, Op0, Op1);
1867     }
1868     return;
1869   case cFP32:
1870   case cFP64:
1871     emitBinaryFPOperation(MBB, IP, Op0, Op1, 2, DestReg);
1872     return;
1873     break;
1874   }
1875 }
1876
1877
1878 /// visitDivRem - Handle division and remainder instructions... these
1879 /// instruction both require the same instructions to be generated, they just
1880 /// select the result from a different register.  Note that both of these
1881 /// instructions work differently for signed and unsigned operands.
1882 ///
1883 void PPC64ISel::visitDivRem(BinaryOperator &I) {
1884   unsigned ResultReg = getReg(I);
1885   Value *Op0 = I.getOperand(0), *Op1 = I.getOperand(1);
1886
1887   MachineBasicBlock::iterator IP = BB->end();
1888   emitDivRemOperation(BB, IP, Op0, Op1, I.getOpcode() == Instruction::Div,
1889                       ResultReg);
1890 }
1891
1892 void PPC64ISel::emitDivRemOperation(MachineBasicBlock *BB,
1893                                     MachineBasicBlock::iterator IP,
1894                                     Value *Op0, Value *Op1, bool isDiv,
1895                                     unsigned ResultReg) {
1896   const Type *Ty = Op0->getType();
1897   unsigned Class = getClass(Ty);
1898   switch (Class) {
1899   case cFP32:
1900     if (isDiv) {
1901       // Floating point divide...
1902       emitBinaryFPOperation(BB, IP, Op0, Op1, 3, ResultReg);
1903       return;
1904     } else {
1905       // Floating point remainder via fmodf(float x, float y);
1906       unsigned Op0Reg = getReg(Op0, BB, IP);
1907       unsigned Op1Reg = getReg(Op1, BB, IP);
1908       MachineInstr *TheCall =
1909         BuildMI(PPC::CALLpcrel, 1).addGlobalAddress(fmodfFn, true);
1910       std::vector<ValueRecord> Args;
1911       Args.push_back(ValueRecord(Op0Reg, Type::FloatTy));
1912       Args.push_back(ValueRecord(Op1Reg, Type::FloatTy));
1913       doCall(ValueRecord(ResultReg, Type::FloatTy), TheCall, Args, false);
1914     }
1915     return;
1916   case cFP64:
1917     if (isDiv) {
1918       // Floating point divide...
1919       emitBinaryFPOperation(BB, IP, Op0, Op1, 3, ResultReg);
1920       return;
1921     } else {
1922       // Floating point remainder via fmod(double x, double y);
1923       unsigned Op0Reg = getReg(Op0, BB, IP);
1924       unsigned Op1Reg = getReg(Op1, BB, IP);
1925       MachineInstr *TheCall =
1926         BuildMI(PPC::CALLpcrel, 1).addGlobalAddress(fmodFn, true);
1927       std::vector<ValueRecord> Args;
1928       Args.push_back(ValueRecord(Op0Reg, Type::DoubleTy));
1929       Args.push_back(ValueRecord(Op1Reg, Type::DoubleTy));
1930       doCall(ValueRecord(ResultReg, Type::DoubleTy), TheCall, Args, false);
1931     }
1932     return;
1933   case cLong: case cByte: case cShort: case cInt:
1934     break;          // Small integrals, handled below...
1935   default: assert(0 && "Unknown class!");
1936   }
1937
1938   // Special case signed division by power of 2.
1939   if (isDiv)
1940     if (ConstantSInt *CI = dyn_cast<ConstantSInt>(Op1)) {
1941       assert(Class != cLong && "This doesn't handle 64-bit divides!");
1942       int V = CI->getValue();
1943
1944       if (V == 1) {       // X /s 1 => X
1945         unsigned Op0Reg = getReg(Op0, BB, IP);
1946         BuildMI(*BB, IP, PPC::OR, 2, ResultReg).addReg(Op0Reg).addReg(Op0Reg);
1947         return;
1948       }
1949
1950       if (V == -1) {      // X /s -1 => -X
1951         unsigned Op0Reg = getReg(Op0, BB, IP);
1952         BuildMI(*BB, IP, PPC::NEG, 1, ResultReg).addReg(Op0Reg);
1953         return;
1954       }
1955
1956       unsigned log2V = ExactLog2(V);
1957       if (log2V != 0 && Ty->isSigned()) {
1958         unsigned Op0Reg = getReg(Op0, BB, IP);
1959         unsigned TmpReg = makeAnotherReg(Op0->getType());
1960         unsigned Opcode = Class == cLong ? PPC::SRADI : PPC::SRAWI;
1961
1962         BuildMI(*BB, IP, Opcode, 2, TmpReg).addReg(Op0Reg).addImm(log2V);
1963         BuildMI(*BB, IP, PPC::ADDZE, 1, ResultReg).addReg(TmpReg);
1964         return;
1965       }
1966     }
1967
1968   static const unsigned DivOpcodes[] =
1969     { PPC::DIVWU, PPC::DIVW, PPC::DIVDU, PPC::DIVD };
1970
1971   unsigned Op0Reg = getReg(Op0, BB, IP);
1972   unsigned Op1Reg = getReg(Op1, BB, IP);
1973   unsigned Opcode = DivOpcodes[2*(Class == cLong) + Ty->isSigned()];
1974
1975   if (isDiv) {
1976     BuildMI(*BB, IP, Opcode, 2, ResultReg).addReg(Op0Reg).addReg(Op1Reg);
1977   } else { // Remainder
1978     unsigned TmpReg1 = makeAnotherReg(Op0->getType());
1979     unsigned TmpReg2 = makeAnotherReg(Op0->getType());
1980     unsigned MulOpcode = Class == cLong ? PPC::MULLD : PPC::MULLW;
1981
1982     BuildMI(*BB, IP, Opcode, 2, TmpReg1).addReg(Op0Reg).addReg(Op1Reg);
1983     BuildMI(*BB, IP, MulOpcode, 2, TmpReg2).addReg(TmpReg1).addReg(Op1Reg);
1984     BuildMI(*BB, IP, PPC::SUBF, 2, ResultReg).addReg(TmpReg2).addReg(Op0Reg);
1985   }
1986 }
1987
1988
1989 /// Shift instructions: 'shl', 'sar', 'shr' - Some special cases here
1990 /// for constant immediate shift values, and for constant immediate
1991 /// shift values equal to 1. Even the general case is sort of special,
1992 /// because the shift amount has to be in CL, not just any old register.
1993 ///
1994 void PPC64ISel::visitShiftInst(ShiftInst &I) {
1995   MachineBasicBlock::iterator IP = BB->end();
1996   emitShiftOperation(BB, IP, I.getOperand(0), I.getOperand(1),
1997                      I.getOpcode() == Instruction::Shl, I.getType(),
1998                      getReg(I));
1999 }
2000
2001 /// emitShiftOperation - Common code shared between visitShiftInst and
2002 /// constant expression support.
2003 ///
2004 void PPC64ISel::emitShiftOperation(MachineBasicBlock *MBB,
2005                                    MachineBasicBlock::iterator IP,
2006                                    Value *Op, Value *ShiftAmount,
2007                                    bool isLeftShift, const Type *ResultTy,
2008                                    unsigned DestReg) {
2009   unsigned SrcReg = getReg (Op, MBB, IP);
2010   bool isSigned = ResultTy->isSigned ();
2011   unsigned Class = getClass (ResultTy);
2012
2013   // Longs, as usual, are handled specially...
2014   if (Class == cLong) {
2015     // If we have a constant shift, we can generate much more efficient code
2016     // than otherwise...
2017     //
2018     if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(ShiftAmount)) {
2019       unsigned Amount = CUI->getValue();
2020       assert(Amount < 64 && "Invalid immediate shift amount!");
2021       if (isLeftShift) {
2022         BuildMI(*MBB, IP, PPC::RLDICR, 3, DestReg).addReg(SrcReg).addImm(Amount)
2023           .addImm(63-Amount);
2024       } else {
2025         if (isSigned) {
2026           BuildMI(*MBB, IP, PPC::SRADI, 2, DestReg).addReg(SrcReg)
2027             .addImm(Amount);
2028         } else {
2029           BuildMI(*MBB, IP, PPC::RLDICL, 3, DestReg).addReg(SrcReg)
2030             .addImm(64-Amount).addImm(Amount);
2031         }
2032       }
2033     } else {
2034       unsigned ShiftReg = getReg (ShiftAmount, MBB, IP);
2035
2036       if (isLeftShift) {
2037         BuildMI(*MBB, IP, PPC::SLD, 2, DestReg).addReg(SrcReg).addReg(ShiftReg);
2038       } else {
2039         unsigned Opcode = (isSigned) ? PPC::SRAD : PPC::SRD;
2040         BuildMI(*MBB, IP, Opcode, DestReg).addReg(SrcReg).addReg(ShiftReg);
2041       }
2042     }
2043     return;
2044   }
2045
2046   if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(ShiftAmount)) {
2047     // The shift amount is constant, guaranteed to be a ubyte. Get its value.
2048     assert(CUI->getType() == Type::UByteTy && "Shift amount not a ubyte?");
2049     unsigned Amount = CUI->getValue();
2050
2051     if (isLeftShift) {
2052       BuildMI(*MBB, IP, PPC::RLWINM, 4, DestReg).addReg(SrcReg)
2053         .addImm(Amount).addImm(0).addImm(31-Amount);
2054     } else {
2055       if (isSigned) {
2056         BuildMI(*MBB, IP, PPC::SRAWI,2,DestReg).addReg(SrcReg).addImm(Amount);
2057       } else {
2058         BuildMI(*MBB, IP, PPC::RLWINM, 4, DestReg).addReg(SrcReg)
2059           .addImm(32-Amount).addImm(Amount).addImm(31);
2060       }
2061     }
2062   } else {                  // The shift amount is non-constant.
2063     unsigned ShiftAmountReg = getReg(ShiftAmount, MBB, IP);
2064
2065     if (isLeftShift) {
2066       BuildMI(*MBB, IP, PPC::SLW, 2, DestReg).addReg(SrcReg)
2067         .addReg(ShiftAmountReg);
2068     } else {
2069       BuildMI(*MBB, IP, isSigned ? PPC::SRAW : PPC::SRW, 2, DestReg)
2070         .addReg(SrcReg).addReg(ShiftAmountReg);
2071     }
2072   }
2073 }
2074
2075
2076 /// visitLoadInst - Implement LLVM load instructions.  Pretty straightforward
2077 /// mapping of LLVM classes to PPC load instructions, with the exception of
2078 /// signed byte loads, which need a sign extension following them.
2079 ///
2080 void PPC64ISel::visitLoadInst(LoadInst &I) {
2081   // Immediate opcodes, for reg+imm addressing
2082   static const unsigned ImmOpcodes[] = {
2083     PPC::LBZ, PPC::LHZ, PPC::LWZ,
2084     PPC::LFS, PPC::LFD, PPC::LWZ
2085   };
2086   // Indexed opcodes, for reg+reg addressing
2087   static const unsigned IdxOpcodes[] = {
2088     PPC::LBZX, PPC::LHZX, PPC::LWZX,
2089     PPC::LFSX, PPC::LFDX, PPC::LWZX
2090   };
2091
2092   unsigned Class     = getClassB(I.getType());
2093   unsigned ImmOpcode = ImmOpcodes[Class];
2094   unsigned IdxOpcode = IdxOpcodes[Class];
2095   unsigned DestReg   = getReg(I);
2096   Value *SourceAddr  = I.getOperand(0);
2097
2098   if (Class == cShort && I.getType()->isSigned()) ImmOpcode = PPC::LHA;
2099   if (Class == cShort && I.getType()->isSigned()) IdxOpcode = PPC::LHAX;
2100
2101   if (AllocaInst *AI = dyn_castFixedAlloca(SourceAddr)) {
2102     unsigned FI = getFixedSizedAllocaFI(AI);
2103     if (Class == cByte && I.getType()->isSigned()) {
2104       unsigned TmpReg = makeAnotherReg(I.getType());
2105       addFrameReference(BuildMI(BB, ImmOpcode, 2, TmpReg), FI);
2106       BuildMI(BB, PPC::EXTSB, 1, DestReg).addReg(TmpReg);
2107     } else {
2108       addFrameReference(BuildMI(BB, ImmOpcode, 2, DestReg), FI);
2109     }
2110     return;
2111   }
2112
2113   // If this load is the only use of the GEP instruction that is its address,
2114   // then we can fold the GEP directly into the load instruction.
2115   // emitGEPOperation with a second to last arg of 'true' will place the
2116   // base register for the GEP into baseReg, and the constant offset from that
2117   // into offset.  If the offset fits in 16 bits, we can emit a reg+imm store
2118   // otherwise, we copy the offset into another reg, and use reg+reg addressing.
2119   if (GetElementPtrInst *GEPI = canFoldGEPIntoLoadOrStore(SourceAddr)) {
2120     unsigned baseReg = getReg(GEPI);
2121     unsigned pendingAdd;
2122     ConstantSInt *offset;
2123
2124     emitGEPOperation(BB, BB->end(), GEPI->getOperand(0), GEPI->op_begin()+1,
2125                      GEPI->op_end(), baseReg, true, &offset, &pendingAdd);
2126
2127     if (pendingAdd == 0 && Class != cLong &&
2128         canUseAsImmediateForOpcode(offset, 0)) {
2129       if (Class == cByte && I.getType()->isSigned()) {
2130         unsigned TmpReg = makeAnotherReg(I.getType());
2131         BuildMI(BB, ImmOpcode, 2, TmpReg).addSImm(offset->getValue())
2132           .addReg(baseReg);
2133         BuildMI(BB, PPC::EXTSB, 1, DestReg).addReg(TmpReg);
2134       } else {
2135         BuildMI(BB, ImmOpcode, 2, DestReg).addSImm(offset->getValue())
2136           .addReg(baseReg);
2137       }
2138       return;
2139     }
2140
2141     unsigned indexReg = (pendingAdd != 0) ? pendingAdd : getReg(offset);
2142
2143     if (Class == cByte && I.getType()->isSigned()) {
2144       unsigned TmpReg = makeAnotherReg(I.getType());
2145       BuildMI(BB, IdxOpcode, 2, TmpReg).addReg(indexReg).addReg(baseReg);
2146       BuildMI(BB, PPC::EXTSB, 1, DestReg).addReg(TmpReg);
2147     } else {
2148       BuildMI(BB, IdxOpcode, 2, DestReg).addReg(indexReg).addReg(baseReg);
2149     }
2150     return;
2151   }
2152
2153   // The fallback case, where the load was from a source that could not be
2154   // folded into the load instruction.
2155   unsigned SrcAddrReg = getReg(SourceAddr);
2156
2157   if (Class == cByte && I.getType()->isSigned()) {
2158     unsigned TmpReg = makeAnotherReg(I.getType());
2159     BuildMI(BB, ImmOpcode, 2, TmpReg).addSImm(0).addReg(SrcAddrReg);
2160     BuildMI(BB, PPC::EXTSB, 1, DestReg).addReg(TmpReg);
2161   } else {
2162     BuildMI(BB, ImmOpcode, 2, DestReg).addSImm(0).addReg(SrcAddrReg);
2163   }
2164 }
2165
2166 /// visitStoreInst - Implement LLVM store instructions
2167 ///
2168 void PPC64ISel::visitStoreInst(StoreInst &I) {
2169   // Immediate opcodes, for reg+imm addressing
2170   static const unsigned ImmOpcodes[] = {
2171     PPC::STB, PPC::STH, PPC::STW,
2172     PPC::STFS, PPC::STFD, PPC::STW
2173   };
2174   // Indexed opcodes, for reg+reg addressing
2175   static const unsigned IdxOpcodes[] = {
2176     PPC::STBX, PPC::STHX, PPC::STWX,
2177     PPC::STFSX, PPC::STFDX, PPC::STWX
2178   };
2179
2180   Value *SourceAddr  = I.getOperand(1);
2181   const Type *ValTy  = I.getOperand(0)->getType();
2182   unsigned Class     = getClassB(ValTy);
2183   unsigned ImmOpcode = ImmOpcodes[Class];
2184   unsigned IdxOpcode = IdxOpcodes[Class];
2185   unsigned ValReg    = getReg(I.getOperand(0));
2186
2187   // If this store is the only use of the GEP instruction that is its address,
2188   // then we can fold the GEP directly into the store instruction.
2189   // emitGEPOperation with a second to last arg of 'true' will place the
2190   // base register for the GEP into baseReg, and the constant offset from that
2191   // into offset.  If the offset fits in 16 bits, we can emit a reg+imm store
2192   // otherwise, we copy the offset into another reg, and use reg+reg addressing.
2193   if (GetElementPtrInst *GEPI = canFoldGEPIntoLoadOrStore(SourceAddr)) {
2194     unsigned baseReg = getReg(GEPI);
2195     unsigned pendingAdd;
2196     ConstantSInt *offset;
2197
2198     emitGEPOperation(BB, BB->end(), GEPI->getOperand(0), GEPI->op_begin()+1,
2199                      GEPI->op_end(), baseReg, true, &offset, &pendingAdd);
2200
2201     if (0 == pendingAdd && Class != cLong &&
2202         canUseAsImmediateForOpcode(offset, 0)) {
2203       BuildMI(BB, ImmOpcode, 3).addReg(ValReg).addSImm(offset->getValue())
2204         .addReg(baseReg);
2205       return;
2206     }
2207
2208     unsigned indexReg = (pendingAdd != 0) ? pendingAdd : getReg(offset);
2209     BuildMI(BB, IdxOpcode, 3).addReg(ValReg).addReg(indexReg).addReg(baseReg);
2210     return;
2211   }
2212
2213   // If the store address wasn't the only use of a GEP, we fall back to the
2214   // standard path: store the ValReg at the value in AddressReg.
2215   unsigned AddressReg  = getReg(I.getOperand(1));
2216   BuildMI(BB, ImmOpcode, 3).addReg(ValReg).addSImm(0).addReg(AddressReg);
2217 }
2218
2219
2220 /// visitCastInst - Here we have various kinds of copying with or without sign
2221 /// extension going on.
2222 ///
2223 void PPC64ISel::visitCastInst(CastInst &CI) {
2224   Value *Op = CI.getOperand(0);
2225
2226   unsigned SrcClass = getClassB(Op->getType());
2227   unsigned DestClass = getClassB(CI.getType());
2228
2229   // If this is a cast from a 32-bit integer to a Long type, and the only uses
2230   // of the case are GEP instructions, then the cast does not need to be
2231   // generated explicitly, it will be folded into the GEP.
2232   if (DestClass == cLong && SrcClass == cInt) {
2233     bool AllUsesAreGEPs = true;
2234     for (Value::use_iterator I = CI.use_begin(), E = CI.use_end(); I != E; ++I)
2235       if (!isa<GetElementPtrInst>(*I)) {
2236         AllUsesAreGEPs = false;
2237         break;
2238       }
2239
2240     // No need to codegen this cast if all users are getelementptr instrs...
2241     if (AllUsesAreGEPs) return;
2242   }
2243
2244   unsigned DestReg = getReg(CI);
2245   MachineBasicBlock::iterator MI = BB->end();
2246   emitCastOperation(BB, MI, Op, CI.getType(), DestReg);
2247 }
2248
2249 /// emitCastOperation - Common code shared between visitCastInst and constant
2250 /// expression cast support.
2251 ///
2252 void PPC64ISel::emitCastOperation(MachineBasicBlock *MBB,
2253                                   MachineBasicBlock::iterator IP,
2254                                   Value *Src, const Type *DestTy,
2255                                   unsigned DestReg) {
2256   const Type *SrcTy = Src->getType();
2257   unsigned SrcClass = getClassB(SrcTy);
2258   unsigned DestClass = getClassB(DestTy);
2259   unsigned SrcReg = getReg(Src, MBB, IP);
2260
2261   // Implement casts to bool by using compare on the operand followed by set if
2262   // not zero on the result.
2263   if (DestTy == Type::BoolTy) {
2264     switch (SrcClass) {
2265     case cByte:
2266     case cShort:
2267     case cInt:
2268     case cLong: {
2269       unsigned TmpReg = makeAnotherReg(Type::IntTy);
2270       BuildMI(*MBB, IP, PPC::ADDIC, 2, TmpReg).addReg(SrcReg).addSImm(-1);
2271       BuildMI(*MBB, IP, PPC::SUBFE, 2, DestReg).addReg(TmpReg).addReg(SrcReg);
2272       break;
2273     }
2274     case cFP32:
2275     case cFP64:
2276       // FSEL perhaps?
2277       std::cerr << "ERROR: Cast fp-to-bool not implemented!\n";
2278       abort();
2279     }
2280     return;
2281   }
2282
2283   // Handle cast of Float -> Double
2284   if (SrcClass == cFP32 && DestClass == cFP64) {
2285     BuildMI(*MBB, IP, PPC::FMR, 1, DestReg).addReg(SrcReg);
2286     return;
2287   }
2288
2289   // Handle cast of Double -> Float
2290   if (SrcClass == cFP64 && DestClass == cFP32) {
2291     BuildMI(*MBB, IP, PPC::FRSP, 1, DestReg).addReg(SrcReg);
2292     return;
2293   }
2294
2295   // Handle casts from integer to floating point now...
2296   if (DestClass == cFP32 || DestClass == cFP64) {
2297
2298     // Spill the integer to memory and reload it from there.
2299     unsigned TmpReg = makeAnotherReg(Type::DoubleTy);
2300     int ValueFrameIdx =
2301       F->getFrameInfo()->CreateStackObject(Type::DoubleTy, TM.getTargetData());
2302
2303     if (SrcClass == cLong) {
2304       if (SrcTy->isSigned()) {
2305         addFrameReference(BuildMI(*MBB, IP, PPC::STD, 3).addReg(SrcReg),
2306                           ValueFrameIdx);
2307         addFrameReference(BuildMI(*MBB, IP, PPC::LFD, 2, TmpReg),
2308                           ValueFrameIdx);
2309         BuildMI(*MBB, IP, PPC::FCFID, 1, DestReg).addReg(TmpReg);
2310       } else {
2311         unsigned Scale = getReg(ConstantFP::get(Type::DoubleTy, 0x1p32));
2312         unsigned TmpHi = makeAnotherReg(Type::IntTy);
2313         unsigned TmpLo = makeAnotherReg(Type::IntTy);
2314         unsigned FPLow = makeAnotherReg(Type::DoubleTy);
2315         unsigned FPTmpHi = makeAnotherReg(Type::DoubleTy);
2316         unsigned FPTmpLo = makeAnotherReg(Type::DoubleTy);
2317         int OtherFrameIdx = F->getFrameInfo()->CreateStackObject(Type::DoubleTy,
2318                                                             TM.getTargetData());
2319         BuildMI(*MBB, IP, PPC::RLDICL, 3, TmpHi).addReg(SrcReg).addImm(32)
2320           .addImm(32);
2321         BuildMI(*MBB, IP, PPC::RLDICL, 3, TmpLo).addReg(SrcReg).addImm(0)
2322           .addImm(32);
2323         addFrameReference(BuildMI(*MBB, IP, PPC::STD, 3).addReg(TmpHi),
2324                           ValueFrameIdx);
2325         addFrameReference(BuildMI(*MBB, IP, PPC::STD, 3).addReg(TmpLo),
2326                           OtherFrameIdx);
2327         addFrameReference(BuildMI(*MBB, IP, PPC::LFD, 2, TmpReg),
2328                           ValueFrameIdx);
2329         addFrameReference(BuildMI(*MBB, IP, PPC::LFD, 2, FPLow),
2330                           OtherFrameIdx);
2331         BuildMI(*MBB, IP, PPC::FCFID, 1, FPTmpHi).addReg(TmpReg);
2332         BuildMI(*MBB, IP, PPC::FCFID, 1, FPTmpLo).addReg(FPLow);
2333         BuildMI(*MBB, IP, PPC::FMADD, 3, DestReg).addReg(Scale).addReg(FPTmpHi)
2334           .addReg(FPTmpLo);
2335       }
2336       return;
2337     }
2338
2339     // FIXME: really want a promote64
2340     unsigned IntTmp = makeAnotherReg(Type::IntTy);
2341
2342     if (SrcTy->isSigned())
2343       BuildMI(*MBB, IP, PPC::EXTSW, 1, IntTmp).addReg(SrcReg);
2344     else
2345       BuildMI(*MBB, IP, PPC::RLDICL, 3, IntTmp).addReg(SrcReg).addImm(0)
2346         .addImm(32);
2347     addFrameReference(BuildMI(*MBB, IP, PPC::STD, 3).addReg(IntTmp),
2348                       ValueFrameIdx);
2349     addFrameReference(BuildMI(*MBB, IP, PPC::LFD, 2, TmpReg),
2350                       ValueFrameIdx);
2351     BuildMI(*MBB, IP, PPC::FCFID, 1, DestReg).addReg(TmpReg);
2352     return;
2353   }
2354
2355   // Handle casts from floating point to integer now...
2356   if (SrcClass == cFP32 || SrcClass == cFP64) {
2357     static Function* const Funcs[] =
2358       { __fixsfdiFn, __fixdfdiFn, __fixunssfdiFn, __fixunsdfdiFn };
2359     // emit library call
2360     if (DestClass == cLong) {
2361       bool isDouble = SrcClass == cFP64;
2362       unsigned nameIndex = 2 * DestTy->isSigned() + isDouble;
2363       std::vector<ValueRecord> Args;
2364       Args.push_back(ValueRecord(SrcReg, SrcTy));
2365       Function *floatFn = Funcs[nameIndex];
2366       MachineInstr *TheCall =
2367         BuildMI(PPC::CALLpcrel, 1).addGlobalAddress(floatFn, true);
2368       doCall(ValueRecord(DestReg, DestTy), TheCall, Args, false);
2369       return;
2370     }
2371
2372     int ValueFrameIdx =
2373       F->getFrameInfo()->CreateStackObject(SrcTy, TM.getTargetData());
2374
2375     if (DestTy->isSigned()) {
2376       unsigned TempReg = makeAnotherReg(Type::DoubleTy);
2377
2378       // Convert to integer in the FP reg and store it to a stack slot
2379       BuildMI(*BB, IP, PPC::FCTIWZ, 1, TempReg).addReg(SrcReg);
2380       addFrameReference(BuildMI(*BB, IP, PPC::STFD, 3)
2381                           .addReg(TempReg), ValueFrameIdx);
2382
2383       // There is no load signed byte opcode, so we must emit a sign extend for
2384       // that particular size.  Make sure to source the new integer from the
2385       // correct offset.
2386       if (DestClass == cByte) {
2387         unsigned TempReg2 = makeAnotherReg(DestTy);
2388         addFrameReference(BuildMI(*BB, IP, PPC::LBZ, 2, TempReg2),
2389                           ValueFrameIdx, 7);
2390         BuildMI(*MBB, IP, PPC::EXTSB, DestReg).addReg(TempReg2);
2391       } else {
2392         int offset = (DestClass == cShort) ? 6 : 4;
2393         unsigned LoadOp = (DestClass == cShort) ? PPC::LHA : PPC::LWZ;
2394         addFrameReference(BuildMI(*BB, IP, LoadOp, 2, DestReg),
2395                           ValueFrameIdx, offset);
2396       }
2397     } else {
2398       unsigned Zero = getReg(ConstantFP::get(Type::DoubleTy, 0.0f));
2399       double maxInt = (1LL << 32) - 1;
2400       unsigned MaxInt = getReg(ConstantFP::get(Type::DoubleTy, maxInt));
2401       double border = 1LL << 31;
2402       unsigned Border = getReg(ConstantFP::get(Type::DoubleTy, border));
2403       unsigned UseZero = makeAnotherReg(Type::DoubleTy);
2404       unsigned UseMaxInt = makeAnotherReg(Type::DoubleTy);
2405       unsigned UseChoice = makeAnotherReg(Type::DoubleTy);
2406       unsigned TmpReg = makeAnotherReg(Type::DoubleTy);
2407       unsigned TmpReg2 = makeAnotherReg(Type::DoubleTy);
2408       unsigned ConvReg = makeAnotherReg(Type::DoubleTy);
2409       unsigned IntTmp = makeAnotherReg(Type::IntTy);
2410       unsigned XorReg = makeAnotherReg(Type::IntTy);
2411       int FrameIdx =
2412         F->getFrameInfo()->CreateStackObject(SrcTy, TM.getTargetData());
2413       // Update machine-CFG edges
2414       MachineBasicBlock *XorMBB = new MachineBasicBlock(BB->getBasicBlock());
2415       MachineBasicBlock *PhiMBB = new MachineBasicBlock(BB->getBasicBlock());
2416       MachineBasicBlock *OldMBB = BB;
2417       ilist<MachineBasicBlock>::iterator It = BB; ++It;
2418       F->getBasicBlockList().insert(It, XorMBB);
2419       F->getBasicBlockList().insert(It, PhiMBB);
2420       BB->addSuccessor(XorMBB);
2421       BB->addSuccessor(PhiMBB);
2422
2423       // Convert from floating point to unsigned 32-bit value
2424       // Use 0 if incoming value is < 0.0
2425       BuildMI(*BB, IP, PPC::FSEL, 3, UseZero).addReg(SrcReg).addReg(SrcReg)
2426         .addReg(Zero);
2427       // Use 2**32 - 1 if incoming value is >= 2**32
2428       BuildMI(*BB, IP, PPC::FSUB, 2, UseMaxInt).addReg(MaxInt).addReg(SrcReg);
2429       BuildMI(*BB, IP, PPC::FSEL, 3, UseChoice).addReg(UseMaxInt)
2430         .addReg(UseZero).addReg(MaxInt);
2431       // Subtract 2**31
2432       BuildMI(*BB, IP, PPC::FSUB, 2, TmpReg).addReg(UseChoice).addReg(Border);
2433       // Use difference if >= 2**31
2434       BuildMI(*BB, IP, PPC::FCMPU, 2, PPC::CR0).addReg(UseChoice)
2435         .addReg(Border);
2436       BuildMI(*BB, IP, PPC::FSEL, 3, TmpReg2).addReg(TmpReg).addReg(TmpReg)
2437         .addReg(UseChoice);
2438       // Convert to integer
2439       BuildMI(*BB, IP, PPC::FCTIWZ, 1, ConvReg).addReg(TmpReg2);
2440       addFrameReference(BuildMI(*BB, IP, PPC::STFD, 3).addReg(ConvReg),
2441                         FrameIdx);
2442       if (DestClass == cByte) {
2443         addFrameReference(BuildMI(*BB, IP, PPC::LBZ, 2, DestReg),
2444                           FrameIdx, 7);
2445       } else if (DestClass == cShort) {
2446         addFrameReference(BuildMI(*BB, IP, PPC::LHZ, 2, DestReg),
2447                           FrameIdx, 6);
2448       } if (DestClass == cInt) {
2449         addFrameReference(BuildMI(*BB, IP, PPC::LWZ, 2, IntTmp),
2450                           FrameIdx, 4);
2451         BuildMI(*BB, IP, PPC::BLT, 2).addReg(PPC::CR0).addMBB(PhiMBB);
2452         BuildMI(*BB, IP, PPC::B, 1).addMBB(XorMBB);
2453
2454         // XorMBB:
2455         //   add 2**31 if input was >= 2**31
2456         BB = XorMBB;
2457         BuildMI(BB, PPC::XORIS, 2, XorReg).addReg(IntTmp).addImm(0x8000);
2458         XorMBB->addSuccessor(PhiMBB);
2459
2460         // PhiMBB:
2461         //   DestReg = phi [ IntTmp, OldMBB ], [ XorReg, XorMBB ]
2462         BB = PhiMBB;
2463         BuildMI(BB, PPC::PHI, 4, DestReg).addReg(IntTmp).addMBB(OldMBB)
2464           .addReg(XorReg).addMBB(XorMBB);
2465       }
2466     }
2467     return;
2468   }
2469
2470   // Check our invariants
2471   assert((SrcClass <= cInt || SrcClass == cLong) &&
2472          "Unhandled source class for cast operation!");
2473   assert((DestClass <= cInt || DestClass == cLong) &&
2474          "Unhandled destination class for cast operation!");
2475
2476   bool sourceUnsigned = SrcTy->isUnsigned() || SrcTy == Type::BoolTy;
2477   bool destUnsigned = DestTy->isUnsigned();
2478
2479   // Unsigned -> Unsigned, clear if larger
2480   if (sourceUnsigned && destUnsigned) {
2481     // handle long dest class now to keep switch clean
2482     if (DestClass == cLong) {
2483       BuildMI(*MBB, IP, PPC::OR, 2, DestReg).addReg(SrcReg).addReg(SrcReg);
2484       return;
2485     }
2486
2487     // handle u{ byte, short, int } x u{ byte, short, int }
2488     unsigned clearBits = (SrcClass == cByte || DestClass == cByte) ? 24 : 16;
2489     switch (SrcClass) {
2490     case cByte:
2491     case cShort:
2492       if (SrcClass == DestClass)
2493         BuildMI(*MBB, IP, PPC::OR, 2, DestReg).addReg(SrcReg).addReg(SrcReg);
2494       else
2495         BuildMI(*MBB, IP, PPC::RLWINM, 4, DestReg).addReg(SrcReg)
2496           .addImm(0).addImm(clearBits).addImm(31);
2497       break;
2498     case cInt:
2499     case cLong:
2500       if (DestClass == cInt)
2501         BuildMI(*MBB, IP, PPC::OR, 2, DestReg).addReg(SrcReg).addReg(SrcReg);
2502       else
2503         BuildMI(*MBB, IP, PPC::RLWINM, 4, DestReg).addReg(SrcReg)
2504           .addImm(0).addImm(clearBits).addImm(31);
2505       break;
2506     }
2507     return;
2508   }
2509
2510   // Signed -> Signed
2511   if (!sourceUnsigned && !destUnsigned) {
2512     // handle long dest class now to keep switch clean
2513     if (DestClass == cLong) {
2514       BuildMI(*MBB, IP, PPC::OR, 2, DestReg).addReg(SrcReg).addReg(SrcReg);
2515       return;
2516     }
2517
2518     // handle { byte, short, int } x { byte, short, int }
2519     switch (SrcClass) {
2520     case cByte:
2521       if (DestClass == cByte)
2522         BuildMI(*MBB, IP, PPC::OR, 2, DestReg).addReg(SrcReg).addReg(SrcReg);
2523       else
2524         BuildMI(*MBB, IP, PPC::EXTSB, 1, DestReg).addReg(SrcReg);
2525       break;
2526     case cShort:
2527       if (DestClass == cByte)
2528         BuildMI(*MBB, IP, PPC::EXTSB, 1, DestReg).addReg(SrcReg);
2529       else if (DestClass == cShort)
2530         BuildMI(*MBB, IP, PPC::OR, 2, DestReg).addReg(SrcReg).addReg(SrcReg);
2531       else
2532         BuildMI(*MBB, IP, PPC::EXTSH, 1, DestReg).addReg(SrcReg);
2533       break;
2534     case cInt:
2535     case cLong:
2536       if (DestClass == cByte)
2537         BuildMI(*MBB, IP, PPC::EXTSB, 1, DestReg).addReg(SrcReg);
2538       else if (DestClass == cShort)
2539         BuildMI(*MBB, IP, PPC::EXTSH, 1, DestReg).addReg(SrcReg);
2540       else
2541         BuildMI(*MBB, IP, PPC::OR, 2, DestReg).addReg(SrcReg).addReg(SrcReg);
2542       break;
2543     }
2544     return;
2545   }
2546
2547   // Unsigned -> Signed
2548   if (sourceUnsigned && !destUnsigned) {
2549     // handle long dest class now to keep switch clean
2550     if (DestClass == cLong) {
2551       BuildMI(*MBB, IP, PPC::OR, 2, DestReg).addReg(SrcReg).addReg(SrcReg);
2552       return;
2553     }
2554
2555     // handle u{ byte, short, int } -> { byte, short, int }
2556     switch (SrcClass) {
2557     case cByte:
2558       if (DestClass == cByte)
2559         // uByte 255 -> signed byte == -1
2560         BuildMI(*MBB, IP, PPC::EXTSB, 1, DestReg).addReg(SrcReg);
2561       else
2562         // uByte 255 -> signed short/int == 255
2563         BuildMI(*MBB, IP, PPC::RLWINM, 4, DestReg).addReg(SrcReg).addImm(0)
2564           .addImm(24).addImm(31);
2565       break;
2566     case cShort:
2567       if (DestClass == cByte)
2568         BuildMI(*MBB, IP, PPC::EXTSB, 1, DestReg).addReg(SrcReg);
2569       else if (DestClass == cShort)
2570         BuildMI(*MBB, IP, PPC::EXTSH, 1, DestReg).addReg(SrcReg);
2571       else
2572         BuildMI(*MBB, IP, PPC::RLWINM, 4, DestReg).addReg(SrcReg).addImm(0)
2573           .addImm(16).addImm(31);
2574       break;
2575     case cInt:
2576     case cLong:
2577       if (DestClass == cByte)
2578         BuildMI(*MBB, IP, PPC::EXTSB, 1, DestReg).addReg(SrcReg);
2579       else if (DestClass == cShort)
2580         BuildMI(*MBB, IP, PPC::EXTSH, 1, DestReg).addReg(SrcReg);
2581       else
2582         BuildMI(*MBB, IP, PPC::OR, 2, DestReg).addReg(SrcReg).addReg(SrcReg);
2583       break;
2584     }
2585     return;
2586   }
2587
2588   // Signed -> Unsigned
2589   if (!sourceUnsigned && destUnsigned) {
2590     // handle long dest class now to keep switch clean
2591     if (DestClass == cLong) {
2592       BuildMI(*MBB, IP, PPC::OR, 2, DestReg).addReg(SrcReg).addReg(SrcReg);
2593       return;
2594     }
2595
2596     // handle { byte, short, int } -> u{ byte, short, int }
2597     unsigned clearBits = (DestClass == cByte) ? 24 : 16;
2598     switch (SrcClass) {
2599     case cByte:
2600     case cShort:
2601       if (DestClass == cByte || DestClass == cShort)
2602         // sbyte -1 -> ubyte 0x000000FF
2603         BuildMI(*MBB, IP, PPC::RLWINM, 4, DestReg).addReg(SrcReg)
2604           .addImm(0).addImm(clearBits).addImm(31);
2605       else
2606         // sbyte -1 -> ubyte 0xFFFFFFFF
2607         BuildMI(*MBB, IP, PPC::OR, 2, DestReg).addReg(SrcReg).addReg(SrcReg);
2608       break;
2609     case cInt:
2610     case cLong:
2611       if (DestClass == cInt)
2612         BuildMI(*MBB, IP, PPC::OR, 2, DestReg).addReg(SrcReg).addReg(SrcReg);
2613       else
2614         BuildMI(*MBB, IP, PPC::RLWINM, 4, DestReg).addReg(SrcReg)
2615           .addImm(0).addImm(clearBits).addImm(31);
2616       break;
2617     }
2618     return;
2619   }
2620
2621   // Anything we haven't handled already, we can't (yet) handle at all.
2622   std::cerr << "Unhandled cast from " << SrcTy->getDescription()
2623             << "to " << DestTy->getDescription() << '\n';
2624   abort();
2625 }
2626
2627 /// visitVANextInst - Implement the va_next instruction...
2628 ///
2629 void PPC64ISel::visitVANextInst(VANextInst &I) {
2630   unsigned VAList = getReg(I.getOperand(0));
2631   unsigned DestReg = getReg(I);
2632
2633   unsigned Size;
2634   switch (I.getArgType()->getTypeID()) {
2635   default:
2636     std::cerr << I;
2637     assert(0 && "Error: bad type for va_next instruction!");
2638     return;
2639   case Type::PointerTyID:
2640   case Type::UIntTyID:
2641   case Type::IntTyID:
2642     Size = 4;
2643     break;
2644   case Type::ULongTyID:
2645   case Type::LongTyID:
2646   case Type::DoubleTyID:
2647     Size = 8;
2648     break;
2649   }
2650
2651   // Increment the VAList pointer...
2652   BuildMI(BB, PPC::ADDI, 2, DestReg).addReg(VAList).addSImm(Size);
2653 }
2654
2655 void PPC64ISel::visitVAArgInst(VAArgInst &I) {
2656   unsigned VAList = getReg(I.getOperand(0));
2657   unsigned DestReg = getReg(I);
2658
2659   switch (I.getType()->getTypeID()) {
2660   default:
2661     std::cerr << I;
2662     assert(0 && "Error: bad type for va_next instruction!");
2663     return;
2664   case Type::PointerTyID:
2665   case Type::UIntTyID:
2666   case Type::IntTyID:
2667     BuildMI(BB, PPC::LWZ, 2, DestReg).addSImm(0).addReg(VAList);
2668     break;
2669   case Type::ULongTyID:
2670   case Type::LongTyID:
2671     BuildMI(BB, PPC::LD, 2, DestReg).addSImm(0).addReg(VAList);
2672     break;
2673   case Type::FloatTyID:
2674     BuildMI(BB, PPC::LFS, 2, DestReg).addSImm(0).addReg(VAList);
2675     break;
2676   case Type::DoubleTyID:
2677     BuildMI(BB, PPC::LFD, 2, DestReg).addSImm(0).addReg(VAList);
2678     break;
2679   }
2680 }
2681
2682 /// visitGetElementPtrInst - instruction-select GEP instructions
2683 ///
2684 void PPC64ISel::visitGetElementPtrInst(GetElementPtrInst &I) {
2685   if (canFoldGEPIntoLoadOrStore(&I))
2686     return;
2687
2688   unsigned outputReg = getReg(I);
2689   emitGEPOperation(BB, BB->end(), I.getOperand(0), I.op_begin()+1, I.op_end(),
2690                    outputReg, false, 0, 0);
2691 }
2692
2693 /// emitGEPOperation - Common code shared between visitGetElementPtrInst and
2694 /// constant expression GEP support.
2695 ///
2696 void PPC64ISel::emitGEPOperation(MachineBasicBlock *MBB,
2697                                  MachineBasicBlock::iterator IP,
2698                                  Value *Src, User::op_iterator IdxBegin,
2699                                  User::op_iterator IdxEnd, unsigned TargetReg,
2700                                  bool GEPIsFolded, ConstantSInt **RemainderPtr,
2701                                  unsigned *PendingAddReg) {
2702   const TargetData &TD = TM.getTargetData();
2703   const Type *Ty = Src->getType();
2704   unsigned basePtrReg = getReg(Src, MBB, IP);
2705   int64_t constValue = 0;
2706
2707   // Record the operations to emit the GEP in a vector so that we can emit them
2708   // after having analyzed the entire instruction.
2709   std::vector<CollapsedGepOp> ops;
2710
2711   // GEPs have zero or more indices; we must perform a struct access
2712   // or array access for each one.
2713   for (GetElementPtrInst::op_iterator oi = IdxBegin, oe = IdxEnd; oi != oe;
2714        ++oi) {
2715     Value *idx = *oi;
2716     if (const StructType *StTy = dyn_cast<StructType>(Ty)) {
2717       // It's a struct access.  idx is the index into the structure,
2718       // which names the field. Use the TargetData structure to
2719       // pick out what the layout of the structure is in memory.
2720       // Use the (constant) structure index's value to find the
2721       // right byte offset from the StructLayout class's list of
2722       // structure member offsets.
2723       unsigned fieldIndex = cast<ConstantUInt>(idx)->getValue();
2724       unsigned memberOffset =
2725         TD.getStructLayout(StTy)->MemberOffsets[fieldIndex];
2726
2727       // StructType member offsets are always constant values.  Add it to the
2728       // running total.
2729       constValue += memberOffset;
2730
2731       // The next type is the member of the structure selected by the
2732       // index.
2733       Ty = StTy->getElementType (fieldIndex);
2734     } else if (const SequentialType *SqTy = dyn_cast<SequentialType> (Ty)) {
2735       // Many GEP instructions use a [cast (int/uint) to LongTy] as their
2736       // operand.  Handle this case directly now...
2737       if (CastInst *CI = dyn_cast<CastInst>(idx))
2738         if (CI->getOperand(0)->getType() == Type::IntTy ||
2739             CI->getOperand(0)->getType() == Type::UIntTy)
2740           idx = CI->getOperand(0);
2741
2742       // It's an array or pointer access: [ArraySize x ElementType].
2743       // We want to add basePtrReg to (idxReg * sizeof ElementType). First, we
2744       // must find the size of the pointed-to type (Not coincidentally, the next
2745       // type is the type of the elements in the array).
2746       Ty = SqTy->getElementType();
2747       unsigned elementSize = TD.getTypeSize(Ty);
2748
2749       if (ConstantInt *C = dyn_cast<ConstantInt>(idx)) {
2750         if (ConstantSInt *CS = dyn_cast<ConstantSInt>(C))
2751           constValue += CS->getValue() * elementSize;
2752         else if (ConstantUInt *CU = dyn_cast<ConstantUInt>(C))
2753           constValue += CU->getValue() * elementSize;
2754         else
2755           assert(0 && "Invalid ConstantInt GEP index type!");
2756       } else {
2757         // Push current gep state to this point as an add
2758         ops.push_back(CollapsedGepOp(false, 0,
2759           ConstantSInt::get(Type::IntTy,constValue)));
2760
2761         // Push multiply gep op and reset constant value
2762         ops.push_back(CollapsedGepOp(true, idx,
2763           ConstantSInt::get(Type::IntTy, elementSize)));
2764
2765         constValue = 0;
2766       }
2767     }
2768   }
2769   // Emit instructions for all the collapsed ops
2770   bool pendingAdd = false;
2771   unsigned pendingAddReg = 0;
2772
2773   for(std::vector<CollapsedGepOp>::iterator cgo_i = ops.begin(),
2774       cgo_e = ops.end(); cgo_i != cgo_e; ++cgo_i) {
2775     CollapsedGepOp& cgo = *cgo_i;
2776     unsigned nextBasePtrReg = makeAnotherReg(Type::IntTy);
2777
2778     // If we didn't emit an add last time through the loop, we need to now so
2779     // that the base reg is updated appropriately.
2780     if (pendingAdd) {
2781       assert(pendingAddReg != 0 && "Uninitialized register in pending add!");
2782       BuildMI(*MBB, IP, PPC::ADD, 2, nextBasePtrReg).addReg(basePtrReg)
2783         .addReg(pendingAddReg);
2784       basePtrReg = nextBasePtrReg;
2785       nextBasePtrReg = makeAnotherReg(Type::IntTy);
2786       pendingAddReg = 0;
2787       pendingAdd = false;
2788     }
2789
2790     if (cgo.isMul) {
2791       // We know the elementSize is a constant, so we can emit a constant mul
2792       unsigned TmpReg = makeAnotherReg(Type::IntTy);
2793       doMultiplyConst(MBB, IP, nextBasePtrReg, cgo.index, cgo.size);
2794       pendingAddReg = basePtrReg;
2795       pendingAdd = true;
2796     } else {
2797       // Try and generate an immediate addition if possible
2798       if (cgo.size->isNullValue()) {
2799         BuildMI(*MBB, IP, PPC::OR, 2, nextBasePtrReg).addReg(basePtrReg)
2800           .addReg(basePtrReg);
2801       } else if (canUseAsImmediateForOpcode(cgo.size, 0)) {
2802         BuildMI(*MBB, IP, PPC::ADDI, 2, nextBasePtrReg).addReg(basePtrReg)
2803           .addSImm(cgo.size->getValue());
2804       } else {
2805         unsigned Op1r = getReg(cgo.size, MBB, IP);
2806         BuildMI(*MBB, IP, PPC::ADD, 2, nextBasePtrReg).addReg(basePtrReg)
2807           .addReg(Op1r);
2808       }
2809     }
2810
2811     basePtrReg = nextBasePtrReg;
2812   }
2813   // Add the current base register plus any accumulated constant value
2814   ConstantSInt *remainder = ConstantSInt::get(Type::IntTy, constValue);
2815
2816   // If we are emitting this during a fold, copy the current base register to
2817   // the target, and save the current constant offset so the folding load or
2818   // store can try and use it as an immediate.
2819   if (GEPIsFolded) {
2820     // If this is a folded GEP and the last element was an index, then we need
2821     // to do some extra work to turn a shift/add/stw into a shift/stwx
2822     if (pendingAdd && 0 == remainder->getValue()) {
2823       assert(pendingAddReg != 0 && "Uninitialized register in pending add!");
2824       *PendingAddReg = pendingAddReg;
2825     } else {
2826       *PendingAddReg = 0;
2827       if (pendingAdd) {
2828         unsigned nextBasePtrReg = makeAnotherReg(Type::IntTy);
2829         assert(pendingAddReg != 0 && "Uninitialized register in pending add!");
2830         BuildMI(*MBB, IP, PPC::ADD, 2, nextBasePtrReg).addReg(basePtrReg)
2831           .addReg(pendingAddReg);
2832         basePtrReg = nextBasePtrReg;
2833       }
2834     }
2835     BuildMI (*MBB, IP, PPC::OR, 2, TargetReg).addReg(basePtrReg)
2836       .addReg(basePtrReg);
2837     *RemainderPtr = remainder;
2838     return;
2839   }
2840
2841   // If we still have a pending add at this point, emit it now
2842   if (pendingAdd) {
2843     unsigned TmpReg = makeAnotherReg(Type::IntTy);
2844     BuildMI(*MBB, IP, PPC::ADD, 2, TmpReg).addReg(pendingAddReg)
2845       .addReg(basePtrReg);
2846     basePtrReg = TmpReg;
2847   }
2848
2849   // After we have processed all the indices, the result is left in
2850   // basePtrReg.  Move it to the register where we were expected to
2851   // put the answer.
2852   if (remainder->isNullValue()) {
2853     BuildMI (*MBB, IP, PPC::OR, 2, TargetReg).addReg(basePtrReg)
2854       .addReg(basePtrReg);
2855   } else if (canUseAsImmediateForOpcode(remainder, 0)) {
2856     BuildMI(*MBB, IP, PPC::ADDI, 2, TargetReg).addReg(basePtrReg)
2857       .addSImm(remainder->getValue());
2858   } else {
2859     unsigned Op1r = getReg(remainder, MBB, IP);
2860     BuildMI(*MBB, IP, PPC::ADD, 2, TargetReg).addReg(basePtrReg).addReg(Op1r);
2861   }
2862 }
2863
2864 /// visitAllocaInst - If this is a fixed size alloca, allocate space from the
2865 /// frame manager, otherwise do it the hard way.
2866 ///
2867 void PPC64ISel::visitAllocaInst(AllocaInst &I) {
2868   // If this is a fixed size alloca in the entry block for the function, we
2869   // statically stack allocate the space, so we don't need to do anything here.
2870   //
2871   if (dyn_castFixedAlloca(&I)) return;
2872
2873   // Find the data size of the alloca inst's getAllocatedType.
2874   const Type *Ty = I.getAllocatedType();
2875   unsigned TySize = TM.getTargetData().getTypeSize(Ty);
2876
2877   // Create a register to hold the temporary result of multiplying the type size
2878   // constant by the variable amount.
2879   unsigned TotalSizeReg = makeAnotherReg(Type::UIntTy);
2880
2881   // TotalSizeReg = mul <numelements>, <TypeSize>
2882   MachineBasicBlock::iterator MBBI = BB->end();
2883   ConstantUInt *CUI = ConstantUInt::get(Type::UIntTy, TySize);
2884   doMultiplyConst(BB, MBBI, TotalSizeReg, I.getArraySize(), CUI);
2885
2886   // AddedSize = add <TotalSizeReg>, 15
2887   unsigned AddedSizeReg = makeAnotherReg(Type::UIntTy);
2888   BuildMI(BB, PPC::ADDI, 2, AddedSizeReg).addReg(TotalSizeReg).addSImm(15);
2889
2890   // AlignedSize = and <AddedSize>, ~15
2891   unsigned AlignedSize = makeAnotherReg(Type::UIntTy);
2892   BuildMI(BB, PPC::RLWINM, 4, AlignedSize).addReg(AddedSizeReg).addImm(0)
2893     .addImm(0).addImm(27);
2894
2895   // Subtract size from stack pointer, thereby allocating some space.
2896   BuildMI(BB, PPC::SUB, 2, PPC::R1).addReg(PPC::R1).addReg(AlignedSize);
2897
2898   // Put a pointer to the space into the result register, by copying
2899   // the stack pointer.
2900   BuildMI(BB, PPC::OR, 2, getReg(I)).addReg(PPC::R1).addReg(PPC::R1);
2901
2902   // Inform the Frame Information that we have just allocated a variable-sized
2903   // object.
2904   F->getFrameInfo()->CreateVariableSizedObject();
2905 }
2906
2907 /// visitMallocInst - Malloc instructions are code generated into direct calls
2908 /// to the library malloc.
2909 ///
2910 void PPC64ISel::visitMallocInst(MallocInst &I) {
2911   unsigned AllocSize = TM.getTargetData().getTypeSize(I.getAllocatedType());
2912   unsigned Arg;
2913
2914   if (ConstantUInt *C = dyn_cast<ConstantUInt>(I.getOperand(0))) {
2915     Arg = getReg(ConstantUInt::get(Type::UIntTy, C->getValue() * AllocSize));
2916   } else {
2917     Arg = makeAnotherReg(Type::UIntTy);
2918     MachineBasicBlock::iterator MBBI = BB->end();
2919     ConstantUInt *CUI = ConstantUInt::get(Type::UIntTy, AllocSize);
2920     doMultiplyConst(BB, MBBI, Arg, I.getOperand(0), CUI);
2921   }
2922
2923   std::vector<ValueRecord> Args;
2924   Args.push_back(ValueRecord(Arg, Type::UIntTy));
2925   MachineInstr *TheCall =
2926     BuildMI(PPC::CALLpcrel, 1).addGlobalAddress(mallocFn, true);
2927   doCall(ValueRecord(getReg(I), I.getType()), TheCall, Args, false);
2928 }
2929
2930
2931 /// visitFreeInst - Free instructions are code gen'd to call the free libc
2932 /// function.
2933 ///
2934 void PPC64ISel::visitFreeInst(FreeInst &I) {
2935   std::vector<ValueRecord> Args;
2936   Args.push_back(ValueRecord(I.getOperand(0)));
2937   MachineInstr *TheCall =
2938     BuildMI(PPC::CALLpcrel, 1).addGlobalAddress(freeFn, true);
2939   doCall(ValueRecord(0, Type::VoidTy), TheCall, Args, false);
2940 }
2941
2942 /// createPPC64ISelSimple - This pass converts an LLVM function into a machine
2943 /// code representation is a very simple peep-hole fashion.
2944 ///
2945 FunctionPass *llvm::createPPC64ISelSimple(TargetMachine &TM) {
2946   return new PPC64ISel(TM);
2947 }