lib/Target/PowerPC/PPCInstrInfo.td

   1
   2 //===- PowerPCInstrInfo.td - The PowerPC Instruction Set -----*- tablegen -*-=//
   3 //
   4 //                     The LLVM Compiler Infrastructure
   5 //
   6 // This file was developed by the LLVM research group and is distributed under
   7 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   8 //
   9 //===----------------------------------------------------------------------===//
  10 //
  11 // This file describes the subset of the 32-bit PowerPC instruction set, as used
  12 // by the PowerPC instruction selector.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 include "PowerPCInstrFormats.td"
  17
  18 let isTerminator = 1 in {
  19   let isReturn = 1 in
  20     def BLR : XLForm_2_ext<19, 16, 20, 0, 0, 0, 0, (ops), "blr">;
  21   def BCTR : XLForm_2_ext<19, 528, 20, 0, 0, 0, 0, (ops), "bctr">;
  22 }
  23
  24 def u5imm   : Operand<i8> {
  25   let PrintMethod = "printU5ImmOperand";
  26 }
  27 def u6imm   : Operand<i8> {
  28   let PrintMethod = "printU6ImmOperand";
  29 }
  30 def s16imm  : Operand<i16> {
  31   let PrintMethod = "printS16ImmOperand";
  32 }
  33 def u16imm  : Operand<i16> {
  34   let PrintMethod = "printU16ImmOperand";
  35 }
  36 def target : Operand<i32> {
  37   let PrintMethod = "printBranchOperand";
  38 }
  39 def piclabel: Operand<i32> {
  40   let PrintMethod = "printPICLabel";
  41 }
  42 def symbolHi: Operand<i32> {
  43   let PrintMethod = "printSymbolHi";
  44 }
  45 def symbolLo: Operand<i32> {
  46   let PrintMethod = "printSymbolLo";
  47 }
  48
  49 // Pseudo-instructions:
  50 def PHI : Pseudo<(ops), "; PHI">;
  51 let isLoad = 1 in {
  52 def ADJCALLSTACKDOWN : Pseudo<(ops), "; ADJCALLSTACKDOWN">;
  53 def ADJCALLSTACKUP : Pseudo<(ops), "; ADJCALLSTACKUP">;
  54 }
  55 def IMPLICIT_DEF : Pseudo<(ops), "; IMPLICIT_DEF">;
  56
  57 let Defs = [LR] in
  58   def MovePCtoLR : Pseudo<(ops piclabel:$label), "bl $label">;
  59
  60 let isBranch = 1, isTerminator = 1 in {
  61   def COND_BRANCH : Pseudo<(ops), "; COND_BRANCH">;
  62   def B   : IForm<18, 0, 0, 0, 0, (ops target:$func), "b $func">;
  63 //def BA  : IForm<18, 1, 0, 0, 0, (ops target:$func), "ba $func">;
  64   def BL  : IForm<18, 0, 1, 0, 0, (ops target:$func), "bl $func">;
  65 //def BLA : IForm<18, 1, 1, 0, 0, (ops target:$func), "bla $func">;
  66
  67   // FIXME: 4*CR# needs to be added to the BI field!
  68   // This will only work for CR0 as it stands now
  69   def BLT : BForm_ext<16, 0, 0, 12, 0, 0, 0, (ops CRRC:$crS, target:$block),
  70                       "blt $block">;
  71   def BLE : BForm_ext<16, 0, 0, 4,  1, 0, 0, (ops CRRC:$crS, target:$block),
  72                       "ble $block">;
  73   def BEQ : BForm_ext<16, 0, 0, 12, 2, 0, 0, (ops CRRC:$crS, target:$block),
  74                       "beq $block">;
  75   def BGE : BForm_ext<16, 0, 0, 4,  0, 0, 0, (ops CRRC:$crS, target:$block),
  76                       "bge $block">;
  77   def BGT : BForm_ext<16, 0, 0, 12, 1, 0, 0, (ops CRRC:$crS, target:$block),
  78                       "bgt $block">;
  79   def BNE : BForm_ext<16, 0, 0, 4,  2, 0, 0, (ops CRRC:$crS, target:$block),
  80                       "bne $block">;
  81 }
  82
  83 let isBranch = 1, isTerminator = 1, isCall = 1,
  84   // All calls clobber the non-callee saved registers...
  85   Defs = [R0,R2,R3,R4,R5,R6,R7,R8,R9,R10,R11,R12,
  86           F0,F1,F2,F3,F4,F5,F6,F7,F8,F9,F10,F11,F12,F13,
  87           LR,XER,CTR,
  88           CR0,CR1,CR5,CR6,CR7] in {
  89   // Convenient aliases for call instructions
  90   def CALLpcrel : IForm<18, 0, 1, 0, 0, (ops target:$func), "bl $func">;
  91   def CALLindirect : XLForm_2_ext<19, 528, 20, 0, 1, 0, 0, (ops), "bctrl">;
  92 }
  93
  94 // D-Form instructions.  Most instructions that perform an operation on a
  95 // register and an immediate are of this type.
  96 //
  97 let isLoad = 1 in {
  98 def LBZ : DForm_1<34, 0, 0, (ops GPRC:$rD, s16imm:$disp, GPRC:$rA),
  99                   "lbz $rD, $disp($rA)">;
 100 def LHA : DForm_1<42, 0, 0, (ops GPRC:$rD, s16imm:$disp, GPRC:$rA),
 101                   "lha $rD, $disp($rA)">;
 102 def LHZ : DForm_1<40, 0, 0, (ops GPRC:$rD, s16imm:$disp, GPRC:$rA),
 103                   "lhz $rD, $disp($rA)">;
 104 def LMW : DForm_1<46, 0, 0, (ops GPRC:$rD, s16imm:$disp, GPRC:$rA),
 105                   "lmw $rD, $disp($rA)">;
 106 def LWZ : DForm_1<32, 0, 0, (ops GPRC:$rD, symbolLo:$disp, GPRC:$rA),
 107                   "lwz $rD, $disp($rA)">;
 108 def LWZU : DForm_1<35, 0, 0, (ops GPRC:$rD, symbolLo:$disp, GPRC:$rA),
 109                    "lwzu $rD, $disp($rA)">;
 110 }
 111 def ADDI   : DForm_2<14, 0, 0, (ops GPRC:$rD, GPRC:$rA, s16imm:$imm),
 112                      "addi $rD, $rA, $imm">;
 113 def ADDIC  : DForm_2<12, 0, 0, (ops GPRC:$rD, GPRC:$rA, s16imm:$imm),
 114                      "addic $rD, $rA, $imm">;
 115 def ADDICo : DForm_2<13, 0, 0, (ops GPRC:$rD, GPRC:$rA, s16imm:$imm),
 116                      "addic. $rD, $rA, $imm">;
 117 def ADDIS  : DForm_2<15, 0, 0, (ops GPRC:$rD, GPRC:$rA, s16imm:$imm),
 118                      "addis $rD, $rA, $imm">;
 119 def LA     : DForm_2<14, 0, 0, (ops GPRC:$rD, GPRC:$rA, symbolLo:$sym),
 120                      "la $rD, $sym($rA)">;
 121 def LOADHiAddr : DForm_2<15, 0, 0, (ops GPRC:$rD, GPRC:$rA, symbolHi:$sym),
 122                          "addis $rD, $rA, $sym">;
 123 def MULLI  : DForm_2< 7, 0, 0, (ops GPRC:$rD, GPRC:$rA, s16imm:$imm),
 124                      "mulli $rD, $rA, $imm">;
 125 def SUBFIC : DForm_2< 8, 0, 0, (ops GPRC:$rD, GPRC:$rA, s16imm:$imm),
 126                      "subfic $rD, $rA, $imm">;
 127 def LI  : DForm_2_r0<14, 0, 0, (ops GPRC:$rD, s16imm:$imm),
 128                      "li $rD, $imm">;
 129 def LIS : DForm_2_r0<15, 0, 0, (ops GPRC:$rD, s16imm:$imm),
 130                      "lis $rD, $imm">;
 131 let isStore = 1 in {
 132 def STMW : DForm_3<47, 0, 0, (ops GPRC:$rS, s16imm:$disp, GPRC:$rA),
 133                    "stmw $rS, $disp($rA)">;
 134 def STB  : DForm_3<38, 0, 0, (ops GPRC:$rS, s16imm:$disp, GPRC:$rA),
 135                    "stb $rS, $disp($rA)">;
 136 def STH  : DForm_3<44, 0, 0, (ops GPRC:$rS, s16imm:$disp, GPRC:$rA),
 137                    "sth $rS, $disp($rA)">;
 138 def STW  : DForm_3<36, 0, 0, (ops GPRC:$rS, s16imm:$disp, GPRC:$rA),
 139                    "stw $rS, $disp($rA)">;
 140 def STWU : DForm_3<37, 0, 0, (ops GPRC:$rS, s16imm:$disp, GPRC:$rA),
 141                    "stwu $rS, $disp($rA)">;
 142 }
 143 def ANDIo : DForm_4<28, 0, 0,
 144                     (ops GPRC:$dst, GPRC:$src1, u16imm:$src2),
 145                     "andi. $dst, $src1, $src2">;
 146 def ANDISo : DForm_4<29, 0, 0,
 147                     (ops GPRC:$dst, GPRC:$src1, u16imm:$src2),
 148                     "andis. $dst, $src1, $src2">;
 149 def ORI   : DForm_4<24, 0, 0,
 150                     (ops GPRC:$dst, GPRC:$src1, u16imm:$src2),
 151                     "ori $dst, $src1, $src2">;
 152 def ORIS  : DForm_4<25, 0, 0,
 153                     (ops GPRC:$dst, GPRC:$src1, u16imm:$src2),
 154                     "oris $dst, $src1, $src2">;
 155 def XORI  : DForm_4<26, 0, 0,
 156                     (ops GPRC:$dst, GPRC:$src1, u16imm:$src2),
 157                     "xori $dst, $src1, $src2">;
 158 def XORIS : DForm_4<27, 0, 0,
 159                     (ops GPRC:$dst, GPRC:$src1, u16imm:$src2),
 160                     "xoris $dst, $src1, $src2">;
 161 def NOP   : DForm_4_zero<24, 0, 0, (ops), "nop">;
 162 def CMPI  : DForm_5<11, 0, 0, (ops CRRC:$crD, i1imm:$L, GPRC:$rA, s16imm:$imm),
 163                     "cmpi $crD, $L, $rA, $imm">;
 164 def CMPWI : DForm_5_ext<11, 0, 0, (ops CRRC:$crD, GPRC:$rA, s16imm:$imm),
 165                         "cmpwi $crD, $rA, $imm">;
 166 def CMPDI : DForm_5_ext<11, 1, 0, (ops CRRC:$crD, GPRC:$rA, s16imm:$imm),
 167                         "cmpdi $crD, $rA, $imm">;
 168 def CMPLI  : DForm_6<10, 0, 0,
 169                      (ops CRRC:$dst, i1imm:$size, GPRC:$src1, u16imm:$src2),
 170                      "cmpli $dst, $size, $src1, $src2">;
 171 def CMPLWI : DForm_6_ext<10, 0, 0,
 172                          (ops CRRC:$dst, GPRC:$src1, u16imm:$src2),
 173                          "cmplwi $dst, $src1, $src2">;
 174 def CMPLDI : DForm_6_ext<10, 1, 0,
 175                          (ops CRRC:$dst, GPRC:$src1, u16imm:$src2),
 176                          "cmpldi $dst, $src1, $src2">;
 177 let isLoad = 1 in {
 178 def LFS : DForm_8<48, 0, 0, (ops GPRC:$rD, symbolLo:$disp, GPRC:$rA),
 179                   "lfs $rD, $disp($rA)">;
 180 def LFD : DForm_8<50, 0, 0, (ops GPRC:$rD, symbolLo:$disp, GPRC:$rA),
 181                   "lfd $rD, $disp($rA)">;
 182 }
 183 let isStore = 1 in {
 184 def STFS : DForm_9<52, 0, 0, (ops GPRC:$rS, s16imm:$disp, GPRC:$rA),
 185                    "stfs $rS, $disp($rA)">;
 186 def STFD : DForm_9<54, 0, 0, (ops GPRC:$rS, s16imm:$disp, GPRC:$rA),
 187                    "stfd $rS, $disp($rA)">;
 188 }
 189
 190 // DS-Form instructions.  Load/Store instructions available in PPC-64
 191 //
 192 let isLoad = 1 in {
 193 def LWA  : DSForm_1<58, 2, 1, 0, (ops GPRC:$rT, s16imm:$DS, GPRC:$rA),
 194                     "lwa $rT, $DS($rA)">;
 195 def LD   : DSForm_2<58, 0, 1, 0, (ops GPRC:$rT, s16imm:$DS, GPRC:$rA),
 196                     "ld $rT, $DS($rA)">;
 197 }
 198 let isStore = 1 in {
 199 def STD  : DSForm_2<62, 0, 1, 0, (ops GPRC:$rT, s16imm:$DS, GPRC:$rA),
 200                     "std $rT, $DS($rA)">;
 201 def STDU : DSForm_2<62, 1, 1, 0, (ops GPRC:$rT, s16imm:$DS, GPRC:$rA),
 202                     "stdu $rT, $DS($rA)">;
 203 }
 204
 205 // X-Form instructions.  Most instructions that perform an operation on a
 206 // register and another register are of this type.
 207 //
 208 let isLoad = 1 in {
 209 def LBZX : XForm_1<31,  87, 0, 0, (ops GPRC:$dst, GPRC:$base, GPRC:$index),
 210                    "lbzx $dst, $base, $index">;
 211 def LHAX : XForm_1<31, 343, 0, 0, (ops GPRC:$dst, GPRC:$base, GPRC:$index),
 212                    "lhax $dst, $base, $index">;
 213 def LHZX : XForm_1<31, 279, 0, 0, (ops GPRC:$dst, GPRC:$base, GPRC:$index),
 214                    "lhzx $dst, $base, $index">;
 215 def LWAX : XForm_1<31, 341, 1, 0, (ops GPRC:$dst, GPRC:$base, GPRC:$index),
 216                    "lwax $dst, $base, $index">;
 217 def LWZX : XForm_1<31,  23, 0, 0, (ops GPRC:$dst, GPRC:$base, GPRC:$index),
 218                    "lwzx $dst, $base, $index">;
 219 def LDX  : XForm_1<31,  21, 1, 0, (ops GPRC:$dst, GPRC:$base, GPRC:$index),
 220                    "ldx $dst, $base, $index">;
 221 }
 222 def MFCR : XForm_5<31,  19, 0, 0, (ops GPRC:$dst), "mfcr $dst">;
 223 def AND  : XForm_6<31,  28, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 224                    "and $rA, $rS, $rB">;
 225 def ANDC : XForm_6<31,  60, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 226                    "andc $rA, $rS, $rB">;
 227 def EQV  : XForm_6<31, 284, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 228                    "eqv $rA, $rS, $rB">;
 229 def NAND : XForm_6<31, 476, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 230                    "nand $rA, $rS, $rB">;
 231 def NOR  : XForm_6<31, 124, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 232                    "nor $rA, $rS, $rB">;
 233 def OR   : XForm_6<31, 444, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 234                    "or $rA, $rS, $rB">;
 235 def ORo  : XForm_6<31, 444, 1, 0, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 236                    "or. $rA, $rS, $rB">;
 237 def ORC  : XForm_6<31, 412, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 238                    "orc $rA, $rS, $rB">;
 239 def SLD  : XForm_6<31,  27, 0, 1, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 240                    "sld $rA, $rS, $rB">;
 241 def SLW  : XForm_6<31,  24, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 242                    "slw $rA, $rS, $rB">;
 243 def SRD  : XForm_6<31, 539, 0, 1, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 244                    "srd $rA, $rS, $rB">;
 245 def SRW  : XForm_6<31, 536, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 246                    "srw $rA, $rS, $rB">;
 247 def SRAD : XForm_6<31, 794, 0, 1, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 248                    "srad $rA, $rS, $rB">;
 249 def SRAW : XForm_6<31, 792, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 250                    "sraw $rA, $rS, $rB">;
 251 def XOR  : XForm_6<31, 316, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS, GPRC:$rB),
 252                    "xor $rA, $rS, $rB">;
 253 let isStore = 1 in {
 254 def STBX  : XForm_8<31, 215, 0, 0, (ops GPRC:$rS, GPRC:$rA, GPRC:$rB),
 255                    "stbx $rS, $rA, $rB">;
 256 def STHX  : XForm_8<31, 407, 0, 0, (ops GPRC:$rS, GPRC:$rA, GPRC:$rB),
 257                    "sthx $rS, $rA, $rB">;
 258 def STWX  : XForm_8<31, 151, 0, 0, (ops GPRC:$rS, GPRC:$rA, GPRC:$rB),
 259                    "stwx $rS, $rA, $rB">;
 260 def STWUX : XForm_8<31, 183, 0, 0, (ops GPRC:$rS, GPRC:$rA, GPRC:$rB),
 261                    "stwux $rS, $rA, $rB">;
 262 def STDX  : XForm_8<31, 149, 1, 0, (ops GPRC:$rS, GPRC:$rA, GPRC:$rB),
 263                    "stdx $rS, $rA, $rB">;
 264 def STDUX : XForm_8<31, 181, 1, 0, (ops GPRC:$rS, GPRC:$rA, GPRC:$rB),
 265                    "stdux $rS, $rA, $rB">;
 266 }
 267 def SRAWI : XForm_10<31, 824, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS, u5imm:$SH),
 268                      "srawi $rA, $rS, $SH">;
 269 def CNTLZW : XForm_11<31,  26, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS),
 270                       "cntlzw $rA, $rS">;
 271 def EXTSB  : XForm_11<31, 954, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS),
 272                       "extsb $rA, $rS">;
 273 def EXTSH  : XForm_11<31, 922, 0, 0, 0, (ops GPRC:$rA, GPRC:$rS),
 274                       "extsh $rA, $rS">;
 275 def EXTSW  : XForm_11<31, 986, 0, 1, 0, (ops GPRC:$rA, GPRC:$rS),
 276                       "extsw $rA, $rS">;
 277 def CMP    : XForm_16<31, 0, 0, 0,
 278                       (ops CRRC:$crD, i1imm:$long, GPRC:$rA, GPRC:$rB),
 279                       "cmp $crD, $long, $rA, $rB">;
 280 def CMPL   : XForm_16<31, 32, 0, 0,
 281                       (ops CRRC:$crD, i1imm:$long, GPRC:$rA, GPRC:$rB),
 282                       "cmpl $crD, $long, $rA, $rB">;
 283 def CMPW   : XForm_16_ext<31, 0, 0, 0,
 284                           (ops CRRC:$crD, GPRC:$rA, GPRC:$rB),
 285                           "cmpw $crD, $rA, $rB">;
 286 def CMPD   : XForm_16_ext<31, 0, 1, 0,
 287                           (ops CRRC:$crD, GPRC:$rA, GPRC:$rB),
 288                           "cmpd $crD, $rA, $rB">;
 289 def CMPLW  : XForm_16_ext<31, 32, 0, 0,
 290                           (ops CRRC:$crD, GPRC:$rA, GPRC:$rB),
 291                           "cmplw $crD, $rA, $rB">;
 292 def CMPLD  : XForm_16_ext<31, 32, 1, 0,
 293                           (ops CRRC:$crD, GPRC:$rA, GPRC:$rB),
 294                           "cmpld $crD, $rA, $rB">;
 295 def FCMPO  : XForm_17<63, 32, 0, 0, (ops CRRC:$crD, FPRC:$fA, FPRC:$fB),
 296                       "fcmpo $crD, $fA, $fB">;
 297 def FCMPU  : XForm_17<63, 0, 0, 0, (ops CRRC:$crD, FPRC:$fA, FPRC:$fB),
 298                       "fcmpu $crD, $fA, $fB">;
 299 let isLoad = 1 in {
 300 def LFSX   : XForm_25<31, 535, 0, 0, (ops FPRC:$dst, GPRC:$base, GPRC:$index),
 301                       "lfsx $dst, $base, $index">;
 302 def LFDX   : XForm_25<31, 599, 0, 0, (ops FPRC:$dst, GPRC:$base, GPRC:$index),
 303                       "lfdx $dst, $base, $index">;
 304 }
 305 def FCFID  : XForm_26<63, 846, 0, 1, 0, (ops FPRC:$frD, FPRC:$frB),
 306                       "fcfid $frD, $frB">;
 307 def FCTIDZ : XForm_26<63, 815, 0, 1, 0, (ops FPRC:$frD, FPRC:$frB),
 308                       "fctidz $frD, $frB">;
 309 def FCTIWZ : XForm_26<63, 15, 0, 0, 0, (ops FPRC:$frD, FPRC:$frB),
 310                       "fctiwz $frD, $frB">;
 311 def FMR    : XForm_26<63, 72, 0, 0, 0, (ops FPRC:$frD, FPRC:$frB),
 312                       "fmr $frD, $frB">;
 313 def FNEG   : XForm_26<63, 40, 0, 0, 0, (ops FPRC:$frD, FPRC:$frB),
 314                       "fneg $frD, $frB">;
 315 def FRSP   : XForm_26<63, 12, 0, 0, 0, (ops FPRC:$frD, FPRC:$frB),
 316                       "frsp $frD, $frB">;
 317 let isStore = 1 in {
 318 def STFSX : XForm_28<31, 663, 0, 0, (ops FPRC:$frS, GPRC:$rA, GPRC:$rB),
 319                      "stfsx $frS, $rA, $rB">;
 320 def STFDX : XForm_28<31, 727, 0, 0, (ops FPRC:$frS, GPRC:$rA, GPRC:$rB),
 321                      "stfdx $frS, $rA, $rB">;
 322 }
 323
 324 // XL-Form instructions.  condition register logical ops.
 325 //
 326 def CRAND  : XLForm_1<19, 257, 0, 0, (ops u5imm:$D, u5imm:$A, u5imm:$B),
 327                       "crand $D, $A, $B">;
 328 def CRANDC : XLForm_1<19, 129, 0, 0, (ops u5imm:$D, u5imm:$A, u5imm:$B),
 329                       "crandc $D, $A, $B">;
 330 def CRNOR  : XLForm_1<19,  33, 0, 0, (ops u5imm:$D, u5imm:$A, u5imm:$B),
 331                       "crnor $D, $A, $B">;
 332 def CROR   : XLForm_1<19, 449, 0, 0, (ops u5imm:$D, u5imm:$A, u5imm:$B),
 333                       "cror $D, $A, $B">;
 334
 335 // XFX-Form instructions.  Instructions that deal with SPRs
 336 //
 337 // Note that although LR should be listed as `8' and CTR as `9' in the SPR
 338 // field, the manual lists the groups of bits as [5-9] = 0, [0-4] = 8 or 9
 339 // which means the SPR value needs to be multiplied by a factor of 32.
 340 def MFCTR : XFXForm_1_ext<31, 339, 288, 0, 0, (ops GPRC:$rT), "mfctr $rT">;
 341 def MFLR  : XFXForm_1_ext<31, 339, 256, 0, 0, (ops GPRC:$rT), "mflr $rT">;
 342 def MTCTR : XFXForm_7_ext<31, 467, 288, 0, 0, (ops GPRC:$rS), "mtctr $rS">;
 343 def MTLR  : XFXForm_7_ext<31, 467, 256, 0, 0, (ops GPRC:$rS), "mtlr $rS">;
 344
 345
 346 // XS-Form instructions.  Just 'sradi'
 347 //
 348 def SRADI  : XSForm_1<31, 413, 0, 1, 0, (ops GPRC:$rA, GPRC:$rS, u6imm:$SH),
 349                       "sradi $rA, $rS, $SH">;
 350
 351 // XO-Form instructions.  Arithmetic instructions that can set overflow bit
 352 //
 353 def ADD   : XOForm_1<31, 266, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 354                      "add $rT, $rA, $rB">;
 355 def ADDC  : XOForm_1<31, 10, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 356                      "addc $rT, $rA, $rB">;
 357 def ADDE  : XOForm_1<31, 138, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 358                      "adde $rT, $rA, $rB">;
 359 def DIVD  : XOForm_1<31, 489, 0, 0, 1, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 360                      "divd $rT, $rA, $rB">;
 361 def DIVDU : XOForm_1<31, 457, 0, 0, 1, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 362                      "divdu $rT, $rA, $rB">;
 363 def DIVW  : XOForm_1<31, 491, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 364                      "divw $rT, $rA, $rB">;
 365 def DIVWU : XOForm_1<31, 459, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 366                      "divwu $rT, $rA, $rB">;
 367 def MULHWU : XOForm_1<31, 11, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 368                      "mulhwu $rT, $rA, $rB">;
 369 def MULLD : XOForm_1<31, 233, 0, 0, 1, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 370                      "mulld $rT, $rA, $rB">;
 371 def MULLW : XOForm_1<31, 235, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 372                      "mullw $rT, $rA, $rB">;
 373 def SUBF  : XOForm_1<31, 40, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 374                      "subf $rT, $rA, $rB">;
 375 def SUBFC : XOForm_1<31, 8, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 376                      "subfc $rT, $rA, $rB">;
 377 def SUBFE : XOForm_1<31, 136, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 378                      "subfe $rT, $rA, $rB">;
 379 def SUB  : XOForm_1r<31, 40, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA, GPRC:$rB),
 380                      "sub $rT, $rA, $rB">;
 381 def ADDME  : XOForm_3<31, 234, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA),
 382                       "addme $rT, $rA">;
 383 def ADDZE  : XOForm_3<31, 202, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA),
 384                       "addze $rT, $rA">;
 385 def NEG    : XOForm_3<31, 104, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA),
 386                       "neg $rT, $rA">;
 387 def SUBFZE : XOForm_3<31, 200, 0, 0, 0, 0, (ops GPRC:$rT, GPRC:$rA),
 388                       "subfze $rT, $rA">;
 389
 390 // A-Form instructions.  Most of the instructions executed in the FPU are of
 391 // this type.
 392 //
 393 def FMADD : AForm_1<63, 29, 0, 0, 0,
 394                     (ops FPRC:$FRT, FPRC:$FRA, FPRC:$FRC, FPRC:$FRB),
 395                     "fmadd $FRT, $FRA, $FRC, $FRB">;
 396 def FSEL  : AForm_1<63, 23, 0, 0, 0,
 397                     (ops FPRC:$FRT, FPRC:$FRA, FPRC:$FRC, FPRC:$FRB),
 398                     "fsel $FRT, $FRA, $FRC, $FRB">;
 399 def FADD  : AForm_2<63, 21, 0, 0, 0,
 400                     (ops FPRC:$FRT, FPRC:$FRA, FPRC:$FRB),
 401                     "fadd $FRT, $FRA, $FRB">;
 402 def FADDS : AForm_2<59, 21, 0, 0, 0,
 403                     (ops FPRC:$FRT, FPRC:$FRA, FPRC:$FRB),
 404                     "fadds $FRT, $FRA, $FRB">;
 405 def FDIV  : AForm_2<63, 18, 0, 0, 0,
 406                     (ops FPRC:$FRT, FPRC:$FRA, FPRC:$FRB),
 407                     "fdiv $FRT, $FRA, $FRB">;
 408 def FDIVS : AForm_2<59, 18, 0, 0, 0,
 409                     (ops FPRC:$FRT, FPRC:$FRA, FPRC:$FRB),
 410                     "fdivs $FRT, $FRA, $FRB">;
 411 def FMUL  : AForm_3<63, 25, 0, 0, 0,
 412                     (ops FPRC:$FRT, FPRC:$FRA, FPRC:$FRB),
 413                     "fmul $FRT, $FRA, $FRB">;
 414 def FMULS : AForm_3<59, 25, 0, 0, 0,
 415                     (ops FPRC:$FRT, FPRC:$FRA, FPRC:$FRB),
 416                     "fmuls $FRT, $FRA, $FRB">;
 417 def FSUB  : AForm_2<63, 20, 0, 0, 0,
 418                     (ops FPRC:$FRT, FPRC:$FRA, FPRC:$FRB),
 419                     "fsub $FRT, $FRA, $FRB">;
 420 def FSUBS : AForm_2<59, 20, 0, 0, 0,
 421                     (ops FPRC:$FRT, FPRC:$FRA, FPRC:$FRB),
 422                     "fsubs $FRT, $FRA, $FRB">;
 423
 424 // M-Form instructions.  rotate and mask instructions.
 425 //
 426 let isTwoAddress = 1 in {
 427 def RLWIMI : MForm_2<20, 0, 0, 0,
 428                      (ops GPRC:$rA, GPRC:$rSi, GPRC:$rS, u5imm:$SH, u5imm:$MB,
 429                       u5imm:$ME), "rlwimi $rA, $rS, $SH, $MB, $ME">;
 430 }
 431 def RLWINM : MForm_2<21, 0, 0, 0,
 432                      (ops GPRC:$rA, GPRC:$rS, u5imm:$SH, u5imm:$MB, u5imm:$ME),
 433                      "rlwinm $rA, $rS, $SH, $MB, $ME">;
 434
 435
 436 // MD-Form instructions.  64 bit rotate instructions.
 437 //
 438 def RLDICL : MDForm_1<30, 0, 0, 1, 0,
 439                       (ops GPRC:$rA, GPRC:$rS, u6imm:$SH, u6imm:$MB),
 440                       "rldicl $rA, $rS, $SH, $MB">;
 441 def RLDICR : MDForm_1<30, 1, 0, 1, 0,
 442                       (ops GPRC:$rA, GPRC:$rS, u6imm:$SH, u6imm:$ME),
 443                       "rldicr $rA, $rS, $SH, $ME">;
 444
 445 def PowerPCInstrInfo : InstrInfo {
 446   let PHIInst  = PHI;
 447
 448   let TSFlagsFields = [ "VMX", "PPC64" ];
 449   let TSFlagsShifts = [ 0, 1 ];
 450
 451   let isLittleEndianEncoding = 1;
 452 }
 453