lib/Target/PowerPC/PPCInstrInfo.td

   1 //===- PowerPCInstrInfo.td - The PowerPC Instruction Set -----*- tablegen -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes the subset of the 32-bit PowerPC instruction set, as used
  11 // by the PowerPC instruction selector.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 include "PowerPCInstrFormats.td"
  16
  17 let isTerminator = 1, isReturn = 1 in
  18         def BLR : XLForm_2_ext<"blr", 19, 16, 20, 31, 1, 0, 0>;
  19
  20 // Pseudo-instructions:
  21 def PHI : Pseudo<"PHI">;          // PHI node...
  22 def ADJCALLSTACKDOWN : Pseudo<"ADJCALLSTACKDOWN">;
  23 def ADJCALLSTACKUP : Pseudo<"ADJCALLSTACKUP">;
  24 let Defs = [LR] in
  25   def MovePCtoLR : Pseudo<"MovePCtoLR">;
  26 def IMPLICIT_DEF : Pseudo<"IMPLICIT_DEF">;
  27
  28 def LOADLoIndirect : DForm_2_r0 <"lwz", 14, 0, 0>;
  29 def LOADLoDirect : DForm_2_r0<"la", 14, 0, 0>;
  30 def LOADHiAddr : DForm_2_r0<"addis", 15, 0, 0>;
  31
  32 def ADDI : DForm_2<"addi", 14, 0, 0>;
  33 def ADDIS : DForm_2<"addis", 15, 0, 0>;
  34 def SUBI : DForm_2<"subi", 14, 0, 0>;
  35 def LI : DForm_2_r0<"li", 14, 0, 0>;
  36 def LIS : DForm_2_r0<"lis", 15, 0, 0>;
  37 def ADDIC : DForm_2<"addic",  12, 0, 0>;
  38 def ADD : XOForm_1<"add", 31, 266, 0, 0, 0, 0>;
  39 def ADDC : XOForm_1<"addc", 31, 10, 0, 0, 0, 0>;
  40 def ADDE : XOForm_1<"adde", 31, 138, 0, 0, 0, 0>;
  41 def ADDZE : XOForm_3<"addze", 31, 202, 0, 0, 0, 0>;
  42 def ANDIo : DForm_4<"andi.",  28, 0, 0>;
  43 def AND  : XForm_6<"and",  31, 28, 0, 0, 0>;
  44 def ANDC  : XForm_6<"andc",  31, 60, 0, 0, 0>;
  45
  46 let isBranch = 1, isTerminator = 1 in {
  47   def COND_BRANCH : Pseudo<"COND_BRANCH">;
  48   def B : IForm<"b", 18, 0, 0, 0, 0>;
  49   // FIXME: 4*CR# needs to be added to the BI field!
  50   // This will only work for CR0 as it stands now
  51   def BLT : BForm_ext<"blt", 16, 0, 0, 12, 0, 0, 0>;
  52   def BLE : BForm_ext<"ble", 16, 0, 0, 4,  1, 0, 0>;
  53   def BEQ : BForm_ext<"beq", 16, 0, 0, 12, 2, 0, 0>;
  54   def BGE : BForm_ext<"bge", 16, 0, 0, 4,  0, 0, 0>;
  55   def BGT : BForm_ext<"bgt", 16, 0, 0, 12, 1, 0, 0>;
  56   def BNE : BForm_ext<"bne", 16, 0, 0, 4,  2, 0, 0>;
  57 }
  58
  59 let isBranch = 1, isTerminator = 1, isCall = 1,
  60   // All calls clobber the non-callee saved registers...
  61   Defs = [R0,R2,R3,R4,R5,R6,R7,R8,R9,R10,R11,R12,
  62           F0,F1,F2,F3,F4,F5,F6,F7,F8,F9,F10,F11,F12,F13,
  63           LR,XER,CTR,
  64           CR0,CR1,CR5,CR6,CR7] in {
  65   // Convenient aliases for call instructions
  66   def CALLpcrel : IForm<"bl", 18, 0, 1, 0, 0>;
  67   def CALLindirect : XLForm_2_ext<"bctrl", 19, 528, 20, 31, 1, 0, 0>;
  68 }
  69
  70 def CMPI : DForm_5<"cmpi", 11, 0, 0>;
  71 def CMPWI : DForm_5_ext<"cmpwi", 11, 0, 0>;
  72 def CMPDI : DForm_5_ext<"cmpdi", 11, 1, 0>;
  73 def CMP : XForm_16<"cmp", 31, 0, 0, 0>;
  74 def CMPW : XForm_16_ext<"cmpw", 31, 0, 0, 0>;
  75 def CMPD : XForm_16_ext<"cmpd", 31, 0, 1, 0>;
  76 def CMPLI : DForm_6<"cmpli", 10, 0, 0>;
  77 def CMPLWI : DForm_6_ext<"cmplwi", 10, 0, 0>;
  78 def CMPLDI : DForm_6_ext<"cmpldi", 10, 1, 0>;
  79 def CMPL : XForm_16<"cmpl", 31, 32, 0, 0>;
  80 def CMPLW : XForm_16_ext<"cmplw", 31, 32, 0, 0>;
  81 def CMPLD : XForm_16_ext<"cmpld", 31, 32, 1, 0>;
  82 def CRAND : XLForm_1<"crand", 19, 257, 0, 0>;
  83 def CRANDC : XLForm_1<"crandc", 19, 129, 0, 0>;
  84 def CRNOR : XLForm_1<"crnor", 19, 33, 0, 0>;
  85 def CROR : XLForm_1<"cror", 19, 449, 0, 0>;
  86 def DIVW : XOForm_1<"divw", 31, 491, 0, 0, 0, 0>;
  87 def DIVWU : XOForm_1<"divwu", 31, 459, 0, 0, 0, 0>;
  88 def EXTSB : XForm_11<"extsb", 31, 954, 0, 0, 0>;
  89 def EXTSH : XForm_11<"extsh", 31, 922, 0, 0, 0>;
  90 def FADD : AForm_2<"fadd", 63, 21, 0, 0, 0>;
  91 def FADDS : AForm_2<"fadds", 59, 21, 0, 0, 0>;
  92 def FSUB : AForm_2<"fsub", 63, 20, 0, 0, 0>;
  93 def FSUBS : AForm_2<"fsubs", 59, 20, 0, 0, 0>;
  94 def FMUL : AForm_3<"fmul", 63, 25, 0, 0, 0>;
  95 def FMULS : AForm_3<"fmuls", 59, 25, 0, 0, 0>;
  96 def FDIV : AForm_2<"fdiv", 63, 18, 0, 0, 0>;
  97 def FDIVS : AForm_2<"fdivs", 59, 18, 0, 0, 0>;
  98 def FMR : XForm_26<"fmr", 63, 72, 0, 0, 0>;
  99 def FNEG : XForm_26<"fneg", 63, 80, 0, 0, 0>;
 100 def FRSP : XForm_26<"frsp", 63, 12, 0, 0, 0>;
 101 def FSEL : AForm_1<"fsel", 63, 23, 0, 0, 0>;
 102 def FCTIW : XForm_26<"fctiw", 63, 14, 0, 0, 0>;
 103 def FCTIWZ : XForm_26<"fctiwz", 63, 15, 0, 0, 0>;
 104 def FCMPU : XForm_17<"fcmpu", 63, 0, 0, 0>;
 105 def LBZ : DForm_1<"lbz", 35, 0, 0>;
 106 def LBZX : XForm_1<"lbzx", 31, 87, 0, 0>;
 107 def LHZ : DForm_1<"lhz", 40, 0, 0>;
 108 def LHZX : XForm_1<"lhzx", 31, 279, 0, 0>;
 109 def LHA : DForm_1<"lha", 42, 0, 0>;
 110 def LHAX : XForm_1<"lhax", 31, 343, 0, 0>;
 111 def LWZ : DForm_1<"lwz", 32, 0, 0>;
 112 def LWZX : XForm_1<"lwzx", 31, 23, 0, 0>;
 113 def LWA : DSForm_1<"lwa", 58, 2, 1, 0>;
 114 def LD : DSForm_2<"ld", 58, 0, 1, 0>;
 115 def LMW : DForm_1<"lmw", 46, 0, 0>;
 116 def STMW : DForm_3<"stmw", 47, 0, 0>;
 117 def LFS : DForm_8<"lfs", 48, 0, 0>;
 118 def LFSX : XForm_25<"lfsx", 31, 535, 0, 0>;
 119 def LFD : DForm_8<"lfd", 50, 0, 0>;
 120 def LFDX : XForm_25<"lfdx", 31, 599, 0, 0>;
 121 def MFCR : XForm_5<"mfcr", 31, 19, 0, 0>;
 122 def MFLR : XFXForm_1_ext<"mflr", 31, 399, 8, 0, 0>;
 123 def MFCTR : XFXForm_1_ext<"mfctr", 31, 399, 9, 0, 0>;
 124 def MTLR : XFXForm_7_ext<"mtlr", 31, 467, 8, 0, 0>;
 125 def MTCTR : XFXForm_7_ext<"mtctr", 31, 467, 9, 0, 0>;
 126 def MULLW : XOForm_1<"mullw", 31, 235, 0, 0, 0, 0>;
 127 def MULHWU : XOForm_2<"mulhwu", 31, 11, 0, 0, 0>;
 128 def NAND  : XForm_6<"nand",  31, 476, 0, 0, 0>;
 129 def NEG : XOForm_3<"neg", 31, 104, 0, 0, 0, 0>;
 130 def NOR  : XForm_6<"nor",  31, 124, 0, 0, 0>;
 131 def NOP : DForm_4_zero<"nop", 24, 0, 0>;
 132 def ORI  : DForm_4<"ori",  24, 0, 0>;
 133 def ORIS : DForm_4<"oris", 25, 0, 0>;
 134 def OR  : XForm_6<"or",  31, 444, 0, 0, 0>;
 135 def ORo : XForm_6<"or.", 31, 444, 1, 0, 0>;
 136 def RLWINM : MForm_2<"rlwinm", 21, 0, 0, 0>;
 137 def RLWNM : MForm_1<"rlwnm", 23, 0, 0, 0>;
 138 def RLWIMI : MForm_2<"rlwimi", 20, 0, 0, 0>;
 139 def SLW  : XForm_6<"slw",  31, 24, 0, 0, 0>;
 140 def SRW  : XForm_6<"srw",  31, 24, 0, 0, 0>;
 141 def SRAWI  : XForm_10<"srawi",  31, 824, 0, 0, 0>;
 142 def SRAW  : XForm_6<"sraw",  31, 280, 0, 0, 0>;
 143 def STB : DForm_3<"stb", 38, 0, 0>;
 144 def STBU : DForm_3<"stbu", 39, 0, 0>;
 145 def STBX : XForm_8<"stbx", 31, 215, 0, 0>;
 146 def STH : DForm_3<"sth", 44, 0, 0>;
 147 def STHU : DForm_3<"sthu", 45, 0, 0>;
 148 def STHX : XForm_8<"sthx", 31, 407, 0, 0>;
 149 def STW : DForm_3<"stw", 36, 0, 0>;
 150 def STWU : DForm_3<"stwu", 37, 0, 0>;
 151 def STWX : XForm_8<"stwx", 31, 151, 0, 0>;
 152 def STWUX : XForm_8<"stwux", 31, 183, 0, 0>;
 153 def STD : DSForm_2<"std", 62, 0, 1, 0>;
 154 def STDU : DSForm_2<"stdu", 62, 1, 1, 0>;
 155 def STDX : XForm_8<"stdx", 31, 149, 1, 0>;
 156 def STDUX : XForm_8<"stdux", 31, 181, 1, 0>;
 157 def STFS : DForm_9<"stfs", 52, 0, 0>;
 158 def STFSX : XForm_28<"stfsx", 31, 663, 0, 0>;
 159 def STFD : DForm_9<"stfd", 54, 0, 0>;
 160 def STFDX : XForm_28<"stfdx", 31, 727, 0, 0>;
 161 def SUBFIC : DForm_2<"subfic", 8, 0, 0>;
 162 def SUB : XOForm_1_rev<"sub", 31, 40, 0, 0, 0, 0>;
 163 def SUBF : XOForm_1<"subf", 31, 40, 0, 0, 0, 0>;
 164 def SUBC : XOForm_1_rev<"subc", 31, 8, 0, 0, 0, 0>;
 165 def SUBFC : XOForm_1<"subfc", 31, 8, 0, 0, 0, 0>;
 166 def SUBFE : XOForm_1<"subfe", 31, 136, 0, 0, 0, 0>;
 167 def SUBFZE : XOForm_3<"subfze", 31, 200, 0, 0, 0, 0>;
 168 def XORI  : DForm_4<"xori",  26, 0, 0>;
 169 def XORIS : DForm_4<"xoris", 27, 0, 0>;
 170 def XOR  : XForm_6<"xor",  31, 316, 0, 0, 0>;
 171 def MULLI : DForm_2 <"mulli", 7, 0, 0>;