lib/Target/R600/R600Defines.h

   1 //===-- R600Defines.h - R600 Helper Macros ----------------------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 /// \file
   9 //===----------------------------------------------------------------------===//
  10
  11 #ifndef R600DEFINES_H_
  12 #define R600DEFINES_H_
  13
  14 #include "llvm/MC/MCRegisterInfo.h"
  15
  16 // Operand Flags
  17 #define MO_FLAG_CLAMP (1 << 0)
  18 #define MO_FLAG_NEG   (1 << 1)
  19 #define MO_FLAG_ABS   (1 << 2)
  20 #define MO_FLAG_MASK  (1 << 3)
  21 #define MO_FLAG_PUSH  (1 << 4)
  22 #define MO_FLAG_NOT_LAST  (1 << 5)
  23 #define MO_FLAG_LAST  (1 << 6)
  24 #define NUM_MO_FLAGS 7
  25
  26 /// \brief Helper for getting the operand index for the instruction flags
  27 /// operand.
  28 #define GET_FLAG_OPERAND_IDX(Flags) (((Flags) >> 7) & 0x3)
  29
  30 namespace R600_InstFlag {
  31   enum TIF {
  32     TRANS_ONLY = (1 << 0),
  33     TEX = (1 << 1),
  34     REDUCTION = (1 << 2),
  35     FC = (1 << 3),
  36     TRIG = (1 << 4),
  37     OP3 = (1 << 5),
  38     VECTOR = (1 << 6),
  39     //FlagOperand bits 7, 8
  40     NATIVE_OPERANDS = (1 << 9),
  41     OP1 = (1 << 10),
  42     OP2 = (1 << 11),
  43     VTX_INST  = (1 << 12),
  44     TEX_INST = (1 << 13)
  45   };
  46 }
  47
  48 #define HAS_NATIVE_OPERANDS(Flags) ((Flags) & R600_InstFlag::NATIVE_OPERANDS)
  49
  50 /// \brief Defines for extracting register infomation from register encoding
  51 #define HW_REG_MASK 0x1ff
  52 #define HW_CHAN_SHIFT 9
  53
  54 #define GET_REG_CHAN(reg) ((reg) >> HW_CHAN_SHIFT)
  55 #define GET_REG_INDEX(reg) ((reg) & HW_REG_MASK)
  56
  57 #define IS_VTX(desc) ((desc).TSFlags & R600_InstFlag::VTX_INST)
  58 #define IS_TEX(desc) ((desc).TSFlags & R600_InstFlag::TEX_INST)
  59
  60 namespace R600Operands {
  61   enum Ops {
  62     DST,
  63     UPDATE_EXEC_MASK,
  64     UPDATE_PREDICATE,
  65     WRITE,
  66     OMOD,
  67     DST_REL,
  68     CLAMP,
  69     SRC0,
  70     SRC0_NEG,
  71     SRC0_REL,
  72     SRC0_ABS,
  73     SRC0_SEL,
  74     SRC1,
  75     SRC1_NEG,
  76     SRC1_REL,
  77     SRC1_ABS,
  78     SRC1_SEL,
  79     SRC2,
  80     SRC2_NEG,
  81     SRC2_REL,
  82     SRC2_SEL,
  83     LAST,
  84     PRED_SEL,
  85     IMM,
  86     BANK_SWIZZLE,
  87     COUNT
  88  };
  89
  90   const static int ALUOpTable[3][R600Operands::COUNT] = {
  91 //            W        C     S  S  S  S     S  S  S  S     S  S  S
  92 //            R  O  D  L  S  R  R  R  R  S  R  R  R  R  S  R  R  R  L  P
  93 //   D  U     I  M  R  A  R  C  C  C  C  R  C  C  C  C  R  C  C  C  A  R  I
  94 //   S  E  U  T  O  E  M  C  0  0  0  0  C  1  1  1  1  C  2  2  2  S  E  M  B
  95 //   T  M  P  E  D  L  P  0  N  R  A  S  1  N  R  A  S  2  N  R  S  T  D  M  S
  96     {0,-1,-1, 1, 2, 3, 4, 5, 6, 7, 8, 9,-1,-1,-1,-1,-1,-1,-1,-1,-1,10,11,12,13},
  97     {0, 1, 2, 3, 4 ,5 ,6 ,7, 8, 9,10,11,12,13,14,15,16,-1,-1,-1,-1,17,18,19,20},
  98     {0,-1,-1,-1,-1, 1, 2, 3, 4, 5,-1, 6, 7, 8, 9,-1,10,11,12,13,14,15,16,17,18}
  99   };
 100
 101   enum VecOps {
 102     UPDATE_EXEC_MASK_X,
 103     UPDATE_PREDICATE_X,
 104     WRITE_X,
 105     OMOD_X,
 106     DST_REL_X,
 107     CLAMP_X,
 108     SRC0_X,
 109     SRC0_NEG_X,
 110     SRC0_REL_X,
 111     SRC0_ABS_X,
 112     SRC0_SEL_X,
 113     SRC1_X,
 114     SRC1_NEG_X,
 115     SRC1_REL_X,
 116     SRC1_ABS_X,
 117     SRC1_SEL_X,
 118     PRED_SEL_X,
 119     UPDATE_EXEC_MASK_Y,
 120     UPDATE_PREDICATE_Y,
 121     WRITE_Y,
 122     OMOD_Y,
 123     DST_REL_Y,
 124     CLAMP_Y,
 125     SRC0_Y,
 126     SRC0_NEG_Y,
 127     SRC0_REL_Y,
 128     SRC0_ABS_Y,
 129     SRC0_SEL_Y,
 130     SRC1_Y,
 131     SRC1_NEG_Y,
 132     SRC1_REL_Y,
 133     SRC1_ABS_Y,
 134     SRC1_SEL_Y,
 135     PRED_SEL_Y,
 136     UPDATE_EXEC_MASK_Z,
 137     UPDATE_PREDICATE_Z,
 138     WRITE_Z,
 139     OMOD_Z,
 140     DST_REL_Z,
 141     CLAMP_Z,
 142     SRC0_Z,
 143     SRC0_NEG_Z,
 144     SRC0_REL_Z,
 145     SRC0_ABS_Z,
 146     SRC0_SEL_Z,
 147     SRC1_Z,
 148     SRC1_NEG_Z,
 149     SRC1_REL_Z,
 150     SRC1_ABS_Z,
 151     SRC1_SEL_Z,
 152     PRED_SEL_Z,
 153     UPDATE_EXEC_MASK_W,
 154     UPDATE_PREDICATE_W,
 155     WRITE_W,
 156     OMOD_W,
 157     DST_REL_W,
 158     CLAMP_W,
 159     SRC0_W,
 160     SRC0_NEG_W,
 161     SRC0_REL_W,
 162     SRC0_ABS_W,
 163     SRC0_SEL_W,
 164     SRC1_W,
 165     SRC1_NEG_W,
 166     SRC1_REL_W,
 167     SRC1_ABS_W,
 168     SRC1_SEL_W,
 169     PRED_SEL_W,
 170     IMM_0,
 171     IMM_1,
 172     VEC_COUNT
 173  };
 174
 175 }
 176
 177 //===----------------------------------------------------------------------===//
 178 // Config register definitions
 179 //===----------------------------------------------------------------------===//
 180
 181 #define R_02880C_DB_SHADER_CONTROL                    0x02880C
 182 #define   S_02880C_KILL_ENABLE(x)                      (((x) & 0x1) << 6)
 183
 184 // These fields are the same for all shader types and families.
 185 #define   S_NUM_GPRS(x)                         (((x) & 0xFF) << 0)
 186 #define   S_STACK_SIZE(x)                       (((x) & 0xFF) << 8)
 187 //===----------------------------------------------------------------------===//
 188 // R600, R700 Registers
 189 //===----------------------------------------------------------------------===//
 190
 191 #define R_028850_SQ_PGM_RESOURCES_PS                 0x028850
 192 #define R_028868_SQ_PGM_RESOURCES_VS                 0x028868
 193
 194 //===----------------------------------------------------------------------===//
 195 // Evergreen, Northern Islands Registers
 196 //===----------------------------------------------------------------------===//
 197
 198 #define R_028844_SQ_PGM_RESOURCES_PS                 0x028844
 199 #define R_028860_SQ_PGM_RESOURCES_VS                 0x028860
 200 #define R_028878_SQ_PGM_RESOURCES_GS                 0x028878
 201 #define R_0288D4_SQ_PGM_RESOURCES_LS                 0x0288d4
 202
 203 #endif // R600DEFINES_H_