R600: Make sure to schedule AR register uses and defs in the same clause
[oota-llvm.git] / lib / Target / R600 / R600MachineScheduler.h
1 //===-- R600MachineScheduler.h - R600 Scheduler Interface -*- C++ -*-------===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
10 /// \file
11 /// \brief R600 Machine Scheduler interface
12 //
13 //===----------------------------------------------------------------------===//
14
15 #ifndef R600MACHINESCHEDULER_H_
16 #define R600MACHINESCHEDULER_H_
17
18 #include "R600InstrInfo.h"
19 #include "llvm/ADT/PriorityQueue.h"
20 #include "llvm/CodeGen/MachineScheduler.h"
21 #include "llvm/Support/Debug.h"
22
23 using namespace llvm;
24
25 namespace llvm {
26
27 class R600SchedStrategy : public MachineSchedStrategy {
28
29   const ScheduleDAGMI *DAG;
30   const R600InstrInfo *TII;
31   const R600RegisterInfo *TRI;
32   MachineRegisterInfo *MRI;
33
34   enum InstKind {
35     IDAlu,
36     IDFetch,
37     IDOther,
38     IDLast
39   };
40
41   enum AluKind {
42     AluAny,
43     AluT_X,
44     AluT_Y,
45     AluT_Z,
46     AluT_W,
47     AluT_XYZW,
48     AluPredX,
49     AluDiscarded, // LLVM Instructions that are going to be eliminated
50     AluLast
51   };
52
53   std::vector<SUnit *> Available[IDLast], Pending[IDLast];
54   std::vector<SUnit *> AvailableAlus[AluLast];
55   std::vector<SUnit *> UnscheduledARDefs;
56   std::vector<SUnit *> UnscheduledARUses;
57
58   InstKind CurInstKind;
59   int CurEmitted;
60   InstKind NextInstKind;
61
62   int InstKindLimit[IDLast];
63
64   int OccupedSlotsMask;
65
66 public:
67   R600SchedStrategy() :
68     DAG(0), TII(0), TRI(0), MRI(0) {
69   }
70
71   virtual ~R600SchedStrategy() {
72   }
73
74   virtual void initialize(ScheduleDAGMI *dag);
75   virtual SUnit *pickNode(bool &IsTopNode);
76   virtual void schedNode(SUnit *SU, bool IsTopNode);
77   virtual void releaseTopNode(SUnit *SU);
78   virtual void releaseBottomNode(SUnit *SU);
79
80 private:
81   std::vector<MachineInstr *> InstructionsGroupCandidate;
82
83   int getInstKind(SUnit *SU);
84   bool regBelongsToClass(unsigned Reg, const TargetRegisterClass *RC) const;
85   AluKind getAluKind(SUnit *SU) const;
86   void LoadAlu();
87   bool isAvailablesAluEmpty() const;
88   SUnit *AttemptFillSlot (unsigned Slot);
89   void PrepareNextSlot();
90   SUnit *PopInst(std::vector<SUnit*> &Q);
91
92   void AssignSlot(MachineInstr *MI, unsigned Slot);
93   SUnit* pickAlu();
94   SUnit* pickOther(int QID);
95   void MoveUnits(std::vector<SUnit *> &QSrc, std::vector<SUnit *> &QDst);
96 };
97
98 } // namespace llvm
99
100 #endif /* R600MACHINESCHEDULER_H_ */