ARM: add fstmx and fldmx instructions for assembly
[oota-llvm.git] / lib / Target / R600 / R600RegisterInfo.h
1 //===-- R600RegisterInfo.h - R600 Register Info Interface ------*- C++ -*--===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
10 /// \file
11 /// \brief Interface definition for R600RegisterInfo
12 //
13 //===----------------------------------------------------------------------===//
14
15 #ifndef R600REGISTERINFO_H_
16 #define R600REGISTERINFO_H_
17
18 #include "AMDGPURegisterInfo.h"
19 #include "AMDGPUTargetMachine.h"
20
21 namespace llvm {
22
23 class R600TargetMachine;
24 class TargetInstrInfo;
25
26 struct R600RegisterInfo : public AMDGPURegisterInfo {
27   AMDGPUTargetMachine &TM;
28   const TargetInstrInfo &TII;
29   RegClassWeight RCW;
30
31   R600RegisterInfo(AMDGPUTargetMachine &tm, const TargetInstrInfo &tii);
32
33   virtual BitVector getReservedRegs(const MachineFunction &MF) const;
34
35   /// \param RC is an AMDIL reg class.
36   ///
37   /// \returns the R600 reg class that is equivalent to \p RC.
38   virtual const TargetRegisterClass *getISARegClass(
39     const TargetRegisterClass *RC) const;
40
41   /// \brief get the HW encoding for a register's channel.
42   unsigned getHWRegChan(unsigned reg) const;
43
44   /// \brief get the register class of the specified type to use in the
45   /// CFGStructurizer
46   virtual const TargetRegisterClass * getCFGStructurizerRegClass(MVT VT) const;
47
48   /// \returns the sub reg enum value for the given \p Channel
49   /// (e.g. getSubRegFromChannel(0) -> AMDGPU::sel_x)
50   unsigned getSubRegFromChannel(unsigned Channel) const;
51
52   virtual const RegClassWeight &getRegClassWeight(const TargetRegisterClass *RC) const;
53
54 };
55
56 } // End namespace llvm
57
58 #endif // AMDIDSAREGISTERINFO_H_