lib/Target/Sparc/SparcISelDAGToDAG.cpp

   1 //===-- SparcISelDAGToDAG.cpp - A dag to dag inst selector for Sparc ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines an instruction selector for the SPARC target.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "SparcISelLowering.h"
  15 #include "SparcTargetMachine.h"
  16 #include "llvm/Intrinsics.h"
  17 #include "llvm/CodeGen/SelectionDAGISel.h"
  18 #include "llvm/Support/Compiler.h"
  19 #include "llvm/Support/Debug.h"
  20 #include "llvm/Support/ErrorHandling.h"
  21 #include "llvm/Support/raw_ostream.h"
  22 using namespace llvm;
  23
  24 //===----------------------------------------------------------------------===//
  25 // Instruction Selector Implementation
  26 //===----------------------------------------------------------------------===//
  27
  28 //===--------------------------------------------------------------------===//
  29 /// SparcDAGToDAGISel - SPARC specific code to select SPARC machine
  30 /// instructions for SelectionDAG operations.
  31 ///
  32 namespace {
  33 class SparcDAGToDAGISel : public SelectionDAGISel {
  34   /// Subtarget - Keep a pointer to the Sparc Subtarget around so that we can
  35   /// make the right decision when generating code for different targets.
  36   const SparcSubtarget &Subtarget;
  37   SparcTargetMachine& TM;
  38 public:
  39   explicit SparcDAGToDAGISel(SparcTargetMachine &tm)
  40     : SelectionDAGISel(tm),
  41       Subtarget(tm.getSubtarget<SparcSubtarget>()),
  42       TM(tm) {
  43   }
  44
  45   SDNode *Select(SDNode *N);
  46
  47   // Complex Pattern Selectors.
  48   bool SelectADDRrr(SDNode *Op, SDValue N, SDValue &R1, SDValue &R2);
  49   bool SelectADDRri(SDNode *Op, SDValue N, SDValue &Base,
  50                     SDValue &Offset);
  51
  52   /// SelectInlineAsmMemoryOperand - Implement addressing mode selection for
  53   /// inline asm expressions.
  54   virtual bool SelectInlineAsmMemoryOperand(const SDValue &Op,
  55                                             char ConstraintCode,
  56                                             std::vector<SDValue> &OutOps);
  57
  58   virtual const char *getPassName() const {
  59     return "SPARC DAG->DAG Pattern Instruction Selection";
  60   }
  61
  62   // Include the pieces autogenerated from the target description.
  63 #include "SparcGenDAGISel.inc"
  64
  65 private:
  66   SDNode* getGlobalBaseReg();
  67 };
  68 }  // end anonymous namespace
  69
  70 SDNode* SparcDAGToDAGISel::getGlobalBaseReg() {
  71   MachineFunction *MF = BB->getParent();
  72   unsigned GlobalBaseReg = TM.getInstrInfo()->getGlobalBaseReg(MF);
  73   return CurDAG->getRegister(GlobalBaseReg, TLI.getPointerTy()).getNode();
  74 }
  75
  76 bool SparcDAGToDAGISel::SelectADDRri(SDNode *Op, SDValue Addr,
  77                                      SDValue &Base, SDValue &Offset) {
  78   if (FrameIndexSDNode *FIN = dyn_cast<FrameIndexSDNode>(Addr)) {
  79     Base = CurDAG->getTargetFrameIndex(FIN->getIndex(), MVT::i32);
  80     Offset = CurDAG->getTargetConstant(0, MVT::i32);
  81     return true;
  82   }
  83   if (Addr.getOpcode() == ISD::TargetExternalSymbol ||
  84       Addr.getOpcode() == ISD::TargetGlobalAddress)
  85     return false;  // direct calls.
  86
  87   if (Addr.getOpcode() == ISD::ADD) {
  88     if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(Addr.getOperand(1))) {
  89       if (Predicate_simm13(CN)) {
  90         if (FrameIndexSDNode *FIN =
  91                 dyn_cast<FrameIndexSDNode>(Addr.getOperand(0))) {
  92           // Constant offset from frame ref.
  93           Base = CurDAG->getTargetFrameIndex(FIN->getIndex(), MVT::i32);
  94         } else {
  95           Base = Addr.getOperand(0);
  96         }
  97         Offset = CurDAG->getTargetConstant(CN->getZExtValue(), MVT::i32);
  98         return true;
  99       }
 100     }
 101     if (Addr.getOperand(0).getOpcode() == SPISD::Lo) {
 102       Base = Addr.getOperand(1);
 103       Offset = Addr.getOperand(0).getOperand(0);
 104       return true;
 105     }
 106     if (Addr.getOperand(1).getOpcode() == SPISD::Lo) {
 107       Base = Addr.getOperand(0);
 108       Offset = Addr.getOperand(1).getOperand(0);
 109       return true;
 110     }
 111   }
 112   Base = Addr;
 113   Offset = CurDAG->getTargetConstant(0, MVT::i32);
 114   return true;
 115 }
 116
 117 bool SparcDAGToDAGISel::SelectADDRrr(SDNode *Op, SDValue Addr,
 118                                      SDValue &R1,  SDValue &R2) {
 119   if (Addr.getOpcode() == ISD::FrameIndex) return false;
 120   if (Addr.getOpcode() == ISD::TargetExternalSymbol ||
 121       Addr.getOpcode() == ISD::TargetGlobalAddress)
 122     return false;  // direct calls.
 123
 124   if (Addr.getOpcode() == ISD::ADD) {
 125     if (isa<ConstantSDNode>(Addr.getOperand(1)) &&
 126         Predicate_simm13(Addr.getOperand(1).getNode()))
 127       return false;  // Let the reg+imm pattern catch this!
 128     if (Addr.getOperand(0).getOpcode() == SPISD::Lo ||
 129         Addr.getOperand(1).getOpcode() == SPISD::Lo)
 130       return false;  // Let the reg+imm pattern catch this!
 131     R1 = Addr.getOperand(0);
 132     R2 = Addr.getOperand(1);
 133     return true;
 134   }
 135
 136   R1 = Addr;
 137   R2 = CurDAG->getRegister(SP::G0, MVT::i32);
 138   return true;
 139 }
 140
 141 SDNode *SparcDAGToDAGISel::Select(SDNode *N) {
 142   DebugLoc dl = N->getDebugLoc();
 143   if (N->isMachineOpcode())
 144     return NULL;   // Already selected.
 145
 146   switch (N->getOpcode()) {
 147   default: break;
 148   case SPISD::GLOBAL_BASE_REG:
 149     return getGlobalBaseReg();
 150
 151   case ISD::SDIV:
 152   case ISD::UDIV: {
 153     // FIXME: should use a custom expander to expose the SRA to the dag.
 154     SDValue DivLHS = N->getOperand(0);
 155     SDValue DivRHS = N->getOperand(1);
 156
 157     // Set the Y register to the high-part.
 158     SDValue TopPart;
 159     if (N->getOpcode() == ISD::SDIV) {
 160       TopPart = SDValue(CurDAG->getMachineNode(SP::SRAri, dl, MVT::i32, DivLHS,
 161                                    CurDAG->getTargetConstant(31, MVT::i32)), 0);
 162     } else {
 163       TopPart = CurDAG->getRegister(SP::G0, MVT::i32);
 164     }
 165     TopPart = SDValue(CurDAG->getMachineNode(SP::WRYrr, dl, MVT::Flag, TopPart,
 166                                      CurDAG->getRegister(SP::G0, MVT::i32)), 0);
 167
 168     // FIXME: Handle div by immediate.
 169     unsigned Opcode = N->getOpcode() == ISD::SDIV ? SP::SDIVrr : SP::UDIVrr;
 170     return CurDAG->SelectNodeTo(N, Opcode, MVT::i32, DivLHS, DivRHS,
 171                                 TopPart);
 172   }
 173   case ISD::MULHU:
 174   case ISD::MULHS: {
 175     // FIXME: Handle mul by immediate.
 176     SDValue MulLHS = N->getOperand(0);
 177     SDValue MulRHS = N->getOperand(1);
 178     unsigned Opcode = N->getOpcode() == ISD::MULHU ? SP::UMULrr : SP::SMULrr;
 179     SDNode *Mul = CurDAG->getMachineNode(Opcode, dl, MVT::i32, MVT::Flag,
 180                                          MulLHS, MulRHS);
 181     // The high part is in the Y register.
 182     return CurDAG->SelectNodeTo(N, SP::RDY, MVT::i32, SDValue(Mul, 1));
 183     return NULL;
 184   }
 185   }
 186
 187   return SelectCode(N);
 188 }
 189
 190
 191 /// SelectInlineAsmMemoryOperand - Implement addressing mode selection for
 192 /// inline asm expressions.
 193 bool
 194 SparcDAGToDAGISel::SelectInlineAsmMemoryOperand(const SDValue &Op,
 195                                                 char ConstraintCode,
 196                                                 std::vector<SDValue> &OutOps) {
 197   SDValue Op0, Op1;
 198   switch (ConstraintCode) {
 199   default: return true;
 200   case 'm':   // memory
 201    if (!SelectADDRrr(Op.getNode(), Op, Op0, Op1))
 202      SelectADDRri(Op.getNode(), Op, Op0, Op1);
 203    break;
 204   }
 205
 206   OutOps.push_back(Op0);
 207   OutOps.push_back(Op1);
 208   return false;
 209 }
 210
 211 /// createSparcISelDag - This pass converts a legalized DAG into a
 212 /// SPARC-specific DAG, ready for instruction scheduling.
 213 ///
 214 FunctionPass *llvm::createSparcISelDag(SparcTargetMachine &TM) {
 215   return new SparcDAGToDAGISel(TM);
 216 }