lib/Target/SparcV8/SparcV8ISelSimple.cpp

   1 //===-- InstSelectSimple.cpp - A simple instruction selector for SparcV8 --===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a simple peephole instruction selector for the V8 target
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "SparcV8.h"
  15 #include "SparcV8InstrInfo.h"
  16 #include "llvm/Support/Debug.h"
  17 #include "llvm/Instructions.h"
  18 #include "llvm/Pass.h"
  19 #include "llvm/Constants.h"
  20 #include "llvm/CodeGen/IntrinsicLowering.h"
  21 #include "llvm/CodeGen/MachineInstrBuilder.h"
  22 #include "llvm/CodeGen/MachineFrameInfo.h"
  23 #include "llvm/CodeGen/MachineConstantPool.h"
  24 #include "llvm/CodeGen/MachineFunction.h"
  25 #include "llvm/CodeGen/SSARegMap.h"
  26 #include "llvm/Target/TargetMachine.h"
  27 #include "llvm/Support/GetElementPtrTypeIterator.h"
  28 #include "llvm/Support/InstVisitor.h"
  29 #include "llvm/Support/CFG.h"
  30 using namespace llvm;
  31
  32 namespace {
  33   struct V8ISel : public FunctionPass, public InstVisitor<V8ISel> {
  34     TargetMachine &TM;
  35     MachineFunction *F;                 // The function we are compiling into
  36     MachineBasicBlock *BB;              // The current MBB we are compiling
  37     int VarArgsOffset;                  // Offset from fp for start of varargs area
  38
  39     std::map<Value*, unsigned> RegMap;  // Mapping between Val's and SSA Regs
  40
  41     // MBBMap - Mapping between LLVM BB -> Machine BB
  42     std::map<const BasicBlock*, MachineBasicBlock*> MBBMap;
  43
  44     V8ISel(TargetMachine &tm) : TM(tm), F(0), BB(0) {}
  45
  46     /// runOnFunction - Top level implementation of instruction selection for
  47     /// the entire function.
  48     ///
  49     bool runOnFunction(Function &Fn);
  50
  51     virtual const char *getPassName() const {
  52       return "SparcV8 Simple Instruction Selection";
  53     }
  54
  55     /// emitGEPOperation - Common code shared between visitGetElementPtrInst and
  56     /// constant expression GEP support.
  57     ///
  58     void emitGEPOperation(MachineBasicBlock *BB, MachineBasicBlock::iterator IP,
  59                           Value *Src, User::op_iterator IdxBegin,
  60                           User::op_iterator IdxEnd, unsigned TargetReg);
  61
  62     /// emitCastOperation - Common code shared between visitCastInst and
  63     /// constant expression cast support.
  64     ///
  65     void emitCastOperation(MachineBasicBlock *BB,MachineBasicBlock::iterator IP,
  66                            Value *Src, const Type *DestTy, unsigned TargetReg);
  67
  68     /// emitIntegerCast, emitFPToIntegerCast - Helper methods for
  69     /// emitCastOperation.
  70     ///
  71     unsigned emitIntegerCast (MachineBasicBlock *BB,
  72                               MachineBasicBlock::iterator IP,
  73                               const Type *oldTy, unsigned SrcReg,
  74                               const Type *newTy, unsigned DestReg);
  75     void emitFPToIntegerCast (MachineBasicBlock *BB,
  76                               MachineBasicBlock::iterator IP, const Type *oldTy,
  77                               unsigned SrcReg, const Type *newTy,
  78                               unsigned DestReg);
  79
  80     /// visitBasicBlock - This method is called when we are visiting a new basic
  81     /// block.  This simply creates a new MachineBasicBlock to emit code into
  82     /// and adds it to the current MachineFunction.  Subsequent visit* for
  83     /// instructions will be invoked for all instructions in the basic block.
  84     ///
  85     void visitBasicBlock(BasicBlock &LLVM_BB) {
  86       BB = MBBMap[&LLVM_BB];
  87     }
  88
  89     void emitOp64LibraryCall (MachineBasicBlock *MBB,
  90                               MachineBasicBlock::iterator IP,
  91                               unsigned DestReg, const char *FuncName,
  92                               unsigned Op0Reg, unsigned Op1Reg);
  93     void emitShift64 (MachineBasicBlock *MBB, MachineBasicBlock::iterator IP,
  94                       Instruction &I, unsigned DestReg, unsigned Op0Reg,
  95                       unsigned Op1Reg);
  96     void visitBinaryOperator(Instruction &I);
  97     void visitShiftInst (ShiftInst &SI) { visitBinaryOperator (SI); }
  98     void visitSetCondInst(SetCondInst &I);
  99     void visitCallInst(CallInst &I);
 100     void visitReturnInst(ReturnInst &I);
 101     void visitBranchInst(BranchInst &I);
 102     void visitUnreachableInst(UnreachableInst &I) {}
 103     void visitCastInst(CastInst &I);
 104     void visitVANextInst(VANextInst &I);
 105     void visitVAArgInst(VAArgInst &I);
 106     void visitLoadInst(LoadInst &I);
 107     void visitStoreInst(StoreInst &I);
 108     void visitPHINode(PHINode &I) {}      // PHI nodes handled by second pass
 109     void visitGetElementPtrInst(GetElementPtrInst &I);
 110     void visitAllocaInst(AllocaInst &I);
 111
 112     void visitInstruction(Instruction &I) {
 113       std::cerr << "Unhandled instruction: " << I;
 114       abort();
 115     }
 116
 117     /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
 118     /// function, lowering any calls to unknown intrinsic functions into the
 119     /// equivalent LLVM code.
 120     void LowerUnknownIntrinsicFunctionCalls(Function &F);
 121     void visitIntrinsicCall(Intrinsic::ID ID, CallInst &CI);
 122
 123     void LoadArgumentsToVirtualRegs(Function *F);
 124
 125     /// SelectPHINodes - Insert machine code to generate phis.  This is tricky
 126     /// because we have to generate our sources into the source basic blocks,
 127     /// not the current one.
 128     ///
 129     void SelectPHINodes();
 130
 131     /// copyConstantToRegister - Output the instructions required to put the
 132     /// specified constant into the specified register.
 133     ///
 134     void copyConstantToRegister(MachineBasicBlock *MBB,
 135                                 MachineBasicBlock::iterator IP,
 136                                 Constant *C, unsigned R);
 137
 138     /// makeAnotherReg - This method returns the next register number we haven't
 139     /// yet used.
 140     ///
 141     /// Long values are handled somewhat specially.  They are always allocated
 142     /// as pairs of 32 bit integer values.  The register number returned is the
 143     /// lower 32 bits of the long value, and the regNum+1 is the upper 32 bits
 144     /// of the long value.
 145     ///
 146     unsigned makeAnotherReg(const Type *Ty) {
 147       assert(dynamic_cast<const SparcV8RegisterInfo*>(TM.getRegisterInfo()) &&
 148              "Current target doesn't have SparcV8 reg info??");
 149       const SparcV8RegisterInfo *MRI =
 150         static_cast<const SparcV8RegisterInfo*>(TM.getRegisterInfo());
 151       if (Ty == Type::LongTy || Ty == Type::ULongTy) {
 152         const TargetRegisterClass *RC = MRI->getRegClassForType(Type::IntTy);
 153         // Create the lower part
 154         F->getSSARegMap()->createVirtualRegister(RC);
 155         // Create the upper part.
 156         return F->getSSARegMap()->createVirtualRegister(RC)-1;
 157       }
 158
 159       // Add the mapping of regnumber => reg class to MachineFunction
 160       const TargetRegisterClass *RC = MRI->getRegClassForType(Ty);
 161       return F->getSSARegMap()->createVirtualRegister(RC);
 162     }
 163
 164     unsigned getReg(Value &V) { return getReg (&V); } // allow refs.
 165     unsigned getReg(Value *V) {
 166       // Just append to the end of the current bb.
 167       MachineBasicBlock::iterator It = BB->end();
 168       return getReg(V, BB, It);
 169     }
 170     unsigned getReg(Value *V, MachineBasicBlock *MBB,
 171                     MachineBasicBlock::iterator IPt) {
 172       unsigned &Reg = RegMap[V];
 173       if (Reg == 0) {
 174         Reg = makeAnotherReg(V->getType());
 175         RegMap[V] = Reg;
 176       }
 177       // If this operand is a constant, emit the code to copy the constant into
 178       // the register here...
 179       //
 180       if (Constant *C = dyn_cast<Constant>(V)) {
 181         copyConstantToRegister(MBB, IPt, C, Reg);
 182         RegMap.erase(V);  // Assign a new name to this constant if ref'd again
 183       } else if (GlobalValue *GV = dyn_cast<GlobalValue>(V)) {
 184         // Move the address of the global into the register
 185         unsigned TmpReg = makeAnotherReg(V->getType());
 186         BuildMI (*MBB, IPt, V8::SETHIi, 1, TmpReg).addGlobalAddress (GV);
 187         BuildMI (*MBB, IPt, V8::ORri, 2, Reg).addReg (TmpReg)
 188           .addGlobalAddress (GV);
 189         RegMap.erase(V);  // Assign a new name to this address if ref'd again
 190       }
 191
 192       return Reg;
 193     }
 194
 195   };
 196 }
 197
 198 FunctionPass *llvm::createSparcV8SimpleInstructionSelector(TargetMachine &TM) {
 199   return new V8ISel(TM);
 200 }
 201
 202 enum TypeClass {
 203   cByte, cShort, cInt, cLong, cFloat, cDouble
 204 };
 205
 206 static TypeClass getClass (const Type *T) {
 207   switch (T->getTypeID()) {
 208     case Type::UByteTyID:  case Type::SByteTyID:  return cByte;
 209     case Type::UShortTyID: case Type::ShortTyID:  return cShort;
 210     case Type::PointerTyID:
 211     case Type::UIntTyID:   case Type::IntTyID:    return cInt;
 212     case Type::ULongTyID:  case Type::LongTyID:   return cLong;
 213     case Type::FloatTyID:                         return cFloat;
 214     case Type::DoubleTyID:                        return cDouble;
 215     default:
 216       assert (0 && "Type of unknown class passed to getClass?");
 217       return cByte;
 218   }
 219 }
 220
 221 static TypeClass getClassB(const Type *T) {
 222   if (T == Type::BoolTy) return cByte;
 223   return getClass(T);
 224 }
 225
 226 /// copyConstantToRegister - Output the instructions required to put the
 227 /// specified constant into the specified register.
 228 ///
 229 void V8ISel::copyConstantToRegister(MachineBasicBlock *MBB,
 230                                     MachineBasicBlock::iterator IP,
 231                                     Constant *C, unsigned R) {
 232   if (ConstantExpr *CE = dyn_cast<ConstantExpr>(C)) {
 233     switch (CE->getOpcode()) {
 234     case Instruction::GetElementPtr:
 235       emitGEPOperation(MBB, IP, CE->getOperand(0),
 236                        CE->op_begin()+1, CE->op_end(), R);
 237       return;
 238     case Instruction::Cast:
 239       emitCastOperation(MBB, IP, CE->getOperand(0), CE->getType(), R);
 240       return;
 241     default:
 242       std::cerr << "Copying this constant expr not yet handled: " << *CE;
 243       abort();
 244     }
 245   } else if (isa<UndefValue>(C)) {
 246     BuildMI(*MBB, IP, V8::IMPLICIT_DEF, 0, R);
 247     if (getClassB (C->getType ()) == cLong)
 248       BuildMI(*MBB, IP, V8::IMPLICIT_DEF, 0, R+1);
 249     return;
 250   }
 251
 252   if (C->getType()->isIntegral ()) {
 253     uint64_t Val;
 254     unsigned Class = getClassB (C->getType ());
 255     if (Class == cLong) {
 256       unsigned TmpReg = makeAnotherReg (Type::IntTy);
 257       unsigned TmpReg2 = makeAnotherReg (Type::IntTy);
 258       // Copy the value into the register pair.
 259       // R = top(more-significant) half, R+1 = bottom(less-significant) half
 260       uint64_t Val = cast<ConstantInt>(C)->getRawValue();
 261       copyConstantToRegister(MBB, IP, ConstantUInt::get(Type::UIntTy,
 262                              Val >> 32), R);
 263       copyConstantToRegister(MBB, IP, ConstantUInt::get(Type::UIntTy,
 264                              Val & 0xffffffffU), R+1);
 265       return;
 266     }
 267
 268     assert(Class <= cInt && "Type not handled yet!");
 269
 270     if (C->getType() == Type::BoolTy) {
 271       Val = (C == ConstantBool::True);
 272     } else {
 273       ConstantInt *CI = cast<ConstantInt> (C);
 274       Val = CI->getRawValue ();
 275     }
 276     switch (Class) {
 277       case cByte:  Val =  (int8_t) Val; break;
 278       case cShort: Val = (int16_t) Val; break;
 279       case cInt:   Val = (int32_t) Val; break;
 280       default:
 281         std::cerr << "Offending constant: " << *C << "\n";
 282         assert (0 && "Can't copy this kind of constant into register yet");
 283         return;
 284     }
 285     if (Val == 0) {
 286       BuildMI (*MBB, IP, V8::ORrr, 2, R).addReg (V8::G0).addReg(V8::G0);
 287     } else if (((int64_t)Val >= -4096) && ((int64_t)Val <= 4095)) {
 288       BuildMI (*MBB, IP, V8::ORri, 2, R).addReg (V8::G0).addSImm(Val);
 289     } else {
 290       unsigned TmpReg = makeAnotherReg (C->getType ());
 291       BuildMI (*MBB, IP, V8::SETHIi, 1, TmpReg)
 292         .addSImm (((uint32_t) Val) >> 10);
 293       BuildMI (*MBB, IP, V8::ORri, 2, R).addReg (TmpReg)
 294         .addSImm (((uint32_t) Val) & 0x03ff);
 295       return;
 296     }
 297   } else if (ConstantFP *CFP = dyn_cast<ConstantFP>(C)) {
 298     // We need to spill the constant to memory...
 299     MachineConstantPool *CP = F->getConstantPool();
 300     unsigned CPI = CP->getConstantPoolIndex(CFP);
 301     const Type *Ty = CFP->getType();
 302     unsigned TmpReg = makeAnotherReg (Type::UIntTy);
 303     unsigned AddrReg = makeAnotherReg (Type::UIntTy);
 304
 305     assert(Ty == Type::FloatTy || Ty == Type::DoubleTy && "Unknown FP type!");
 306     unsigned LoadOpcode = Ty == Type::FloatTy ? V8::LDFri : V8::LDDFri;
 307     BuildMI (*MBB, IP, V8::SETHIi, 1, TmpReg).addConstantPoolIndex (CPI);
 308     BuildMI (*MBB, IP, V8::ORri, 2, AddrReg).addReg (TmpReg)
 309       .addConstantPoolIndex (CPI);
 310     BuildMI (*MBB, IP, LoadOpcode, 2, R).addReg (AddrReg).addSImm (0);
 311   } else if (isa<ConstantPointerNull>(C)) {
 312     // Copy zero (null pointer) to the register.
 313     BuildMI (*MBB, IP, V8::ORri, 2, R).addReg (V8::G0).addSImm (0);
 314   } else if (GlobalValue *GV = dyn_cast<GlobalValue>(C)) {
 315     // Copy it with a SETHI/OR pair; the JIT + asmwriter should recognize
 316     // that SETHI %reg,global == SETHI %reg,%hi(global) and
 317     // OR %reg,global,%reg == OR %reg,%lo(global),%reg.
 318     unsigned TmpReg = makeAnotherReg (C->getType ());
 319     BuildMI (*MBB, IP, V8::SETHIi, 1, TmpReg).addGlobalAddress(GV);
 320     BuildMI (*MBB, IP, V8::ORri, 2, R).addReg(TmpReg).addGlobalAddress(GV);
 321   } else {
 322     std::cerr << "Offending constant: " << *C << "\n";
 323     assert (0 && "Can't copy this kind of constant into register yet");
 324   }
 325 }
 326
 327 void V8ISel::LoadArgumentsToVirtualRegs (Function *LF) {
 328   static const unsigned IncomingArgRegs[] = { V8::I0, V8::I1, V8::I2,
 329     V8::I3, V8::I4, V8::I5 };
 330
 331   // Add IMPLICIT_DEFs of input regs.
 332   unsigned ArgNo = 0;
 333   for (Function::aiterator I = LF->abegin(), E = LF->aend();
 334        I != E && ArgNo < 6; ++I, ++ArgNo) {
 335     switch (getClassB(I->getType())) {
 336     case cByte:
 337     case cShort:
 338     case cInt:
 339     case cFloat:
 340       BuildMI(BB, V8::IMPLICIT_DEF, 0, IncomingArgRegs[ArgNo]);
 341       break;
 342     case cDouble:
 343     case cLong:
 344       // Double and Long use register pairs.
 345       BuildMI(BB, V8::IMPLICIT_DEF, 0, IncomingArgRegs[ArgNo]);
 346       ++ArgNo;
 347       if (ArgNo < 6)
 348         BuildMI(BB, V8::IMPLICIT_DEF, 0, IncomingArgRegs[ArgNo]);
 349       break;
 350     default:
 351       assert (0 && "type not handled");
 352       return;
 353     }
 354   }
 355
 356   const unsigned *IAREnd = &IncomingArgRegs[6];
 357   const unsigned *IAR = &IncomingArgRegs[0];
 358   unsigned ArgOffset = 68;
 359
 360   // Store registers onto stack if this is a varargs function.
 361   // FIXME: This doesn't really pertain to "loading arguments into
 362   // virtual registers", so it's not clear that it really belongs here.
 363   // FIXME: We could avoid storing any args onto the stack that don't
 364   // need to be in memory, because they come before the ellipsis in the
 365   // parameter list (and thus could never be accessed through va_arg).
 366   if (LF->getFunctionType ()->isVarArg ()) {
 367     for (unsigned i = 0; i < 6; ++i) {
 368       int FI = F->getFrameInfo()->CreateFixedObject(4, ArgOffset);
 369       assert (IAR != IAREnd
 370               && "About to dereference past end of IncomingArgRegs");
 371       BuildMI (BB, V8::ST, 3).addFrameIndex (FI).addSImm (0).addReg (*IAR++);
 372       ArgOffset += 4;
 373     }
 374     // Reset the pointers now that we're done.
 375     ArgOffset = 68;
 376     IAR = &IncomingArgRegs[0];
 377   }
 378
 379   // Copy args out of their incoming hard regs or stack slots into virtual regs.
 380   for (Function::aiterator I = LF->abegin(), E = LF->aend(); I != E; ++I) {
 381     Argument &A = *I;
 382     unsigned ArgReg = getReg (A);
 383     if (getClassB (A.getType ()) < cLong) {
 384       // Get it out of the incoming arg register
 385       if (ArgOffset < 92) {
 386         assert (IAR != IAREnd
 387                 && "About to dereference past end of IncomingArgRegs");
 388         BuildMI (BB, V8::ORrr, 2, ArgReg).addReg (V8::G0).addReg (*IAR++);
 389       } else {
 390         int FI = F->getFrameInfo()->CreateFixedObject(4, ArgOffset);
 391         BuildMI (BB, V8::LD, 3, ArgReg).addFrameIndex (FI).addSImm (0);
 392       }
 393       ArgOffset += 4;
 394     } else if (getClassB (A.getType ()) == cFloat) {
 395       if (ArgOffset < 92) {
 396         // Single-fp args are passed in integer registers; go through
 397         // memory to get them out of integer registers and back into fp. (Bleh!)
 398         unsigned FltAlign = TM.getTargetData().getFloatAlignment();
 399         int FI = F->getFrameInfo()->CreateStackObject(4, FltAlign);
 400         assert (IAR != IAREnd
 401                 && "About to dereference past end of IncomingArgRegs");
 402         BuildMI (BB, V8::ST, 3).addFrameIndex (FI).addSImm (0).addReg (*IAR++);
 403         BuildMI (BB, V8::LDFri, 2, ArgReg).addFrameIndex (FI).addSImm (0);
 404       } else {
 405         int FI = F->getFrameInfo()->CreateFixedObject(4, ArgOffset);
 406         BuildMI (BB, V8::LDFri, 3, ArgReg).addFrameIndex (FI).addSImm (0);
 407       }
 408       ArgOffset += 4;
 409     } else if (getClassB (A.getType ()) == cDouble) {
 410       // Double-fp args are passed in pairs of integer registers; go through
 411       // memory to get them out of integer registers and back into fp. (Bleh!)
 412       // We'd like to 'ldd' these right out of the incoming-args area,
 413       // but it might not be 8-byte aligned (e.g., call x(int x, double d)).
 414       unsigned DblAlign = TM.getTargetData().getDoubleAlignment();
 415       int FI = F->getFrameInfo()->CreateStackObject(8, DblAlign);
 416       if (ArgOffset < 92 && IAR != IAREnd) {
 417         BuildMI (BB, V8::ST, 3).addFrameIndex (FI).addSImm (0).addReg (*IAR++);
 418       } else {
 419         unsigned TempReg = makeAnotherReg (Type::IntTy);
 420         BuildMI (BB, V8::LD, 2, TempReg).addFrameIndex (FI).addSImm (0);
 421         BuildMI (BB, V8::ST, 3).addFrameIndex (FI).addSImm (0).addReg (TempReg);
 422       }
 423       ArgOffset += 4;
 424       if (ArgOffset < 92 && IAR != IAREnd) {
 425         BuildMI (BB, V8::ST, 3).addFrameIndex (FI).addSImm (4).addReg (*IAR++);
 426       } else {
 427         unsigned TempReg = makeAnotherReg (Type::IntTy);
 428         BuildMI (BB, V8::LD, 2, TempReg).addFrameIndex (FI).addSImm (4);
 429         BuildMI (BB, V8::ST, 3).addFrameIndex (FI).addSImm (4).addReg (TempReg);
 430       }
 431       ArgOffset += 4;
 432       BuildMI (BB, V8::LDDFri, 2, ArgReg).addFrameIndex (FI).addSImm (0);
 433     } else if (getClassB (A.getType ()) == cLong) {
 434       // do the first half...
 435       if (ArgOffset < 92) {
 436         assert (IAR != IAREnd
 437                 && "About to dereference past end of IncomingArgRegs");
 438         BuildMI (BB, V8::ORrr, 2, ArgReg).addReg (V8::G0).addReg (*IAR++);
 439       } else {
 440         int FI = F->getFrameInfo()->CreateFixedObject(4, ArgOffset);
 441         BuildMI (BB, V8::LD, 2, ArgReg).addFrameIndex (FI).addSImm (0);
 442       }
 443       ArgOffset += 4;
 444       // ...then do the second half
 445       if (ArgOffset < 92) {
 446         assert (IAR != IAREnd
 447                 && "About to dereference past end of IncomingArgRegs");
 448         BuildMI (BB, V8::ORrr, 2, ArgReg+1).addReg (V8::G0).addReg (*IAR++);
 449       } else {
 450         int FI = F->getFrameInfo()->CreateFixedObject(4, ArgOffset);
 451         BuildMI (BB, V8::LD, 2, ArgReg+1).addFrameIndex (FI).addSImm (0);
 452       }
 453       ArgOffset += 4;
 454     } else {
 455       assert (0 && "Unknown class?!");
 456     }
 457   }
 458
 459   // If the function takes variable number of arguments, remember the fp
 460   // offset for the start of the first vararg value... this is used to expand
 461   // llvm.va_start.
 462   if (LF->getFunctionType ()->isVarArg ())
 463     VarArgsOffset = ArgOffset;
 464 }
 465
 466 void V8ISel::SelectPHINodes() {
 467   const TargetInstrInfo &TII = *TM.getInstrInfo();
 468   const Function &LF = *F->getFunction();  // The LLVM function...
 469   for (Function::const_iterator I = LF.begin(), E = LF.end(); I != E; ++I) {
 470     const BasicBlock *BB = I;
 471     MachineBasicBlock &MBB = *MBBMap[I];
 472
 473     // Loop over all of the PHI nodes in the LLVM basic block...
 474     MachineBasicBlock::iterator PHIInsertPoint = MBB.begin();
 475     for (BasicBlock::const_iterator I = BB->begin();
 476          PHINode *PN = const_cast<PHINode*>(dyn_cast<PHINode>(I)); ++I) {
 477
 478       // Create a new machine instr PHI node, and insert it.
 479       unsigned PHIReg = getReg(*PN);
 480       MachineInstr *PhiMI = BuildMI(MBB, PHIInsertPoint,
 481                                     V8::PHI, PN->getNumOperands(), PHIReg);
 482
 483       MachineInstr *LongPhiMI = 0;
 484       if (PN->getType() == Type::LongTy || PN->getType() == Type::ULongTy)
 485         LongPhiMI = BuildMI(MBB, PHIInsertPoint,
 486                             V8::PHI, PN->getNumOperands(), PHIReg+1);
 487
 488       // PHIValues - Map of blocks to incoming virtual registers.  We use this
 489       // so that we only initialize one incoming value for a particular block,
 490       // even if the block has multiple entries in the PHI node.
 491       //
 492       std::map<MachineBasicBlock*, unsigned> PHIValues;
 493
 494       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 495         MachineBasicBlock *PredMBB = 0;
 496         for (MachineBasicBlock::pred_iterator PI = MBB.pred_begin (),
 497              PE = MBB.pred_end (); PI != PE; ++PI)
 498           if (PN->getIncomingBlock(i) == (*PI)->getBasicBlock()) {
 499             PredMBB = *PI;
 500             break;
 501           }
 502         assert (PredMBB && "Couldn't find incoming machine-cfg edge for phi");
 503
 504         unsigned ValReg;
 505         std::map<MachineBasicBlock*, unsigned>::iterator EntryIt =
 506           PHIValues.lower_bound(PredMBB);
 507
 508         if (EntryIt != PHIValues.end() && EntryIt->first == PredMBB) {
 509           // We already inserted an initialization of the register for this
 510           // predecessor.  Recycle it.
 511           ValReg = EntryIt->second;
 512
 513         } else {
 514           // Get the incoming value into a virtual register.
 515           //
 516           Value *Val = PN->getIncomingValue(i);
 517
 518           // If this is a constant or GlobalValue, we may have to insert code
 519           // into the basic block to compute it into a virtual register.
 520           if ((isa<Constant>(Val) && !isa<ConstantExpr>(Val)) ||
 521               isa<GlobalValue>(Val)) {
 522             // Simple constants get emitted at the end of the basic block,
 523             // before any terminator instructions.  We "know" that the code to
 524             // move a constant into a register will never clobber any flags.
 525             ValReg = getReg(Val, PredMBB, PredMBB->getFirstTerminator());
 526           } else {
 527             // Because we don't want to clobber any values which might be in
 528             // physical registers with the computation of this constant (which
 529             // might be arbitrarily complex if it is a constant expression),
 530             // just insert the computation at the top of the basic block.
 531             MachineBasicBlock::iterator PI = PredMBB->begin();
 532
 533             // Skip over any PHI nodes though!
 534             while (PI != PredMBB->end() && PI->getOpcode() == V8::PHI)
 535               ++PI;
 536
 537             ValReg = getReg(Val, PredMBB, PI);
 538           }
 539
 540           // Remember that we inserted a value for this PHI for this predecessor
 541           PHIValues.insert(EntryIt, std::make_pair(PredMBB, ValReg));
 542         }
 543
 544         PhiMI->addRegOperand(ValReg);
 545         PhiMI->addMachineBasicBlockOperand(PredMBB);
 546         if (LongPhiMI) {
 547           LongPhiMI->addRegOperand(ValReg+1);
 548           LongPhiMI->addMachineBasicBlockOperand(PredMBB);
 549         }
 550       }
 551
 552       // Now that we emitted all of the incoming values for the PHI node, make
 553       // sure to reposition the InsertPoint after the PHI that we just added.
 554       // This is needed because we might have inserted a constant into this
 555       // block, right after the PHI's which is before the old insert point!
 556       PHIInsertPoint = LongPhiMI ? LongPhiMI : PhiMI;
 557       ++PHIInsertPoint;
 558     }
 559   }
 560 }
 561
 562 bool V8ISel::runOnFunction(Function &Fn) {
 563   // First pass over the function, lower any unknown intrinsic functions
 564   // with the IntrinsicLowering class.
 565   LowerUnknownIntrinsicFunctionCalls(Fn);
 566
 567   F = &MachineFunction::construct(&Fn, TM);
 568
 569   // Create all of the machine basic blocks for the function...
 570   for (Function::iterator I = Fn.begin(), E = Fn.end(); I != E; ++I)
 571     F->getBasicBlockList().push_back(MBBMap[I] = new MachineBasicBlock(I));
 572
 573   BB = &F->front();
 574
 575   // Set up a frame object for the return address.  This is used by the
 576   // llvm.returnaddress & llvm.frameaddress intrinisics.
 577   //ReturnAddressIndex = F->getFrameInfo()->CreateFixedObject(4, -4);
 578
 579   // Copy incoming arguments off of the stack and out of fixed registers.
 580   LoadArgumentsToVirtualRegs(&Fn);
 581
 582   // Instruction select everything except PHI nodes
 583   visit(Fn);
 584
 585   // Select the PHI nodes
 586   SelectPHINodes();
 587
 588   RegMap.clear();
 589   MBBMap.clear();
 590   F = 0;
 591   // We always build a machine code representation for the function
 592   return true;
 593 }
 594
 595 void V8ISel::visitCastInst(CastInst &I) {
 596   Value *Op = I.getOperand(0);
 597   unsigned DestReg = getReg(I);
 598   MachineBasicBlock::iterator MI = BB->end();
 599   emitCastOperation(BB, MI, Op, I.getType(), DestReg);
 600 }
 601
 602 unsigned V8ISel::emitIntegerCast (MachineBasicBlock *BB,
 603                               MachineBasicBlock::iterator IP, const Type *oldTy,
 604                               unsigned SrcReg, const Type *newTy,
 605                               unsigned DestReg) {
 606   if (oldTy == newTy) {
 607     // No-op cast - just emit a copy; assume the reg. allocator will zap it.
 608     BuildMI (*BB, IP, V8::ORrr, 2, DestReg).addReg (V8::G0).addReg(SrcReg);
 609     return SrcReg;
 610   }
 611   // Emit left-shift, then right-shift to sign- or zero-extend.
 612   unsigned TmpReg = makeAnotherReg (newTy);
 613   unsigned shiftWidth = 32 - (8 * TM.getTargetData ().getTypeSize (newTy));
 614   BuildMI (*BB, IP, V8::SLLri, 2, TmpReg).addZImm (shiftWidth).addReg(SrcReg);
 615   if (newTy->isSigned ()) { // sign-extend with SRA
 616     BuildMI(*BB, IP, V8::SRAri, 2, DestReg).addZImm (shiftWidth).addReg(TmpReg);
 617   } else { // zero-extend with SRL
 618     BuildMI(*BB, IP, V8::SRLri, 2, DestReg).addZImm (shiftWidth).addReg(TmpReg);
 619   }
 620   // Return the temp reg. in case this is one half of a cast to long.
 621   return TmpReg;
 622 }
 623
 624 void V8ISel::emitFPToIntegerCast (MachineBasicBlock *BB,
 625                                   MachineBasicBlock::iterator IP,
 626                                   const Type *oldTy, unsigned SrcReg,
 627                                   const Type *newTy, unsigned DestReg) {
 628   unsigned FPCastOpcode, FPStoreOpcode, FPSize, FPAlign;
 629   unsigned oldTyClass = getClassB(oldTy);
 630   if (oldTyClass == cFloat) {
 631     FPCastOpcode = V8::FSTOI; FPStoreOpcode = V8::STFri; FPSize = 4;
 632     FPAlign = TM.getTargetData().getFloatAlignment();
 633   } else { // it's a double
 634     FPCastOpcode = V8::FDTOI; FPStoreOpcode = V8::STDFri; FPSize = 8;
 635     FPAlign = TM.getTargetData().getDoubleAlignment();
 636   }
 637   unsigned TempReg = makeAnotherReg (oldTy);
 638   BuildMI (*BB, IP, FPCastOpcode, 1, TempReg).addReg (SrcReg);
 639   int FI = F->getFrameInfo()->CreateStackObject(FPSize, FPAlign);
 640   BuildMI (*BB, IP, FPStoreOpcode, 3).addFrameIndex (FI).addSImm (0)
 641     .addReg (TempReg);
 642   unsigned TempReg2 = makeAnotherReg (newTy);
 643   BuildMI (*BB, IP, V8::LD, 3, TempReg2).addFrameIndex (FI).addSImm (0);
 644   emitIntegerCast (BB, IP, Type::IntTy, TempReg2, newTy, DestReg);
 645 }
 646
 647 /// emitCastOperation - Common code shared between visitCastInst and constant
 648 /// expression cast support.
 649 ///
 650 void V8ISel::emitCastOperation(MachineBasicBlock *BB,
 651                                MachineBasicBlock::iterator IP, Value *Src,
 652                                const Type *DestTy, unsigned DestReg) {
 653   const Type *SrcTy = Src->getType();
 654   unsigned SrcClass = getClassB(SrcTy);
 655   unsigned DestClass = getClassB(DestTy);
 656   unsigned SrcReg = getReg(Src, BB, IP);
 657
 658   const Type *oldTy = SrcTy;
 659   const Type *newTy = DestTy;
 660   unsigned oldTyClass = SrcClass;
 661   unsigned newTyClass = DestClass;
 662
 663   if (oldTyClass < cLong && newTyClass < cLong) {
 664     emitIntegerCast (BB, IP, oldTy, SrcReg, newTy, DestReg);
 665   } else switch (newTyClass) {
 666     case cByte:
 667     case cShort:
 668     case cInt:
 669       switch (oldTyClass) {
 670       case cLong:
 671         // Treat it like a cast from the lower half of the value.
 672         emitIntegerCast (BB, IP, Type::IntTy, SrcReg+1, newTy, DestReg);
 673         break;
 674       case cFloat:
 675       case cDouble:
 676         emitFPToIntegerCast (BB, IP, oldTy, SrcReg, newTy, DestReg);
 677         break;
 678       default: goto not_yet;
 679       }
 680       return;
 681
 682     case cFloat:
 683       switch (oldTyClass) {
 684       case cLong: goto not_yet;
 685       case cFloat:
 686         BuildMI (*BB, IP, V8::FMOVS, 1, DestReg).addReg (SrcReg);
 687         break;
 688       case cDouble:
 689         BuildMI (*BB, IP, V8::FDTOS, 1, DestReg).addReg (SrcReg);
 690         break;
 691       default: {
 692         unsigned FltAlign = TM.getTargetData().getFloatAlignment();
 693         // cast integer type to float.  Store it to a stack slot and then load
 694         // it using ldf into a floating point register. then do fitos.
 695         unsigned TmpReg = makeAnotherReg (newTy);
 696         int FI = F->getFrameInfo()->CreateStackObject(4, FltAlign);
 697         BuildMI (*BB, IP, V8::ST, 3).addFrameIndex (FI).addSImm (0)
 698           .addReg (SrcReg);
 699         BuildMI (*BB, IP, V8::LDFri, 2, TmpReg).addFrameIndex (FI).addSImm (0);
 700         BuildMI (*BB, IP, V8::FITOS, 1, DestReg).addReg(TmpReg);
 701         break;
 702       }
 703       }
 704       return;
 705
 706     case cDouble:
 707       switch (oldTyClass) {
 708       case cLong: goto not_yet;
 709       case cFloat:
 710         BuildMI (*BB, IP, V8::FSTOD, 1, DestReg).addReg (SrcReg);
 711         break;
 712       case cDouble: // use double move pseudo-instr
 713         BuildMI (*BB, IP, V8::FpMOVD, 1, DestReg).addReg (SrcReg);
 714         break;
 715       default: {
 716         unsigned DoubleAlignment = TM.getTargetData().getDoubleAlignment();
 717         unsigned TmpReg = makeAnotherReg (newTy);
 718         int FI = F->getFrameInfo()->CreateStackObject(8, DoubleAlignment);
 719         BuildMI (*BB, IP, V8::ST, 3).addFrameIndex (FI).addSImm (0)
 720           .addReg (SrcReg);
 721         BuildMI (*BB, IP, V8::LDDFri, 2, TmpReg).addFrameIndex (FI).addSImm (0);
 722         BuildMI (*BB, IP, V8::FITOD, 1, DestReg).addReg(TmpReg);
 723         break;
 724       }
 725       }
 726       return;
 727
 728     case cLong:
 729       switch (oldTyClass) {
 730       case cByte:
 731       case cShort:
 732       case cInt: {
 733         // Cast to (u)int in the bottom half, and sign(zero) extend in the top
 734         // half.
 735         const Type *OldHalfTy = oldTy->isSigned() ? Type::IntTy : Type::UIntTy;
 736         const Type *NewHalfTy = newTy->isSigned() ? Type::IntTy : Type::UIntTy;
 737         unsigned TempReg = emitIntegerCast (BB, IP, OldHalfTy, SrcReg,
 738                                             NewHalfTy, DestReg+1);
 739         if (newTy->isSigned ()) {
 740           BuildMI (*BB, IP, V8::SRAri, 2, DestReg).addReg (TempReg)
 741             .addZImm (31);
 742         } else {
 743           BuildMI (*BB, IP, V8::ORrr, 2, DestReg).addReg (V8::G0)
 744             .addReg (V8::G0);
 745         }
 746         break;
 747       }
 748       case cLong:
 749         // Just copy both halves.
 750         BuildMI (*BB, IP, V8::ORrr, 2, DestReg).addReg (V8::G0).addReg (SrcReg);
 751         BuildMI (*BB, IP, V8::ORrr, 2, DestReg+1).addReg (V8::G0)
 752           .addReg (SrcReg+1);
 753         break;
 754       default: goto not_yet;
 755       }
 756       return;
 757
 758     default: goto not_yet;
 759   }
 760   return;
 761 not_yet:
 762   std::cerr << "Sorry, cast still unsupported: SrcTy = " << *SrcTy
 763             << ", DestTy = " << *DestTy << "\n";
 764   abort ();
 765 }
 766
 767 void V8ISel::visitLoadInst(LoadInst &I) {
 768   unsigned DestReg = getReg (I);
 769   unsigned PtrReg = getReg (I.getOperand (0));
 770   switch (getClassB (I.getType ())) {
 771    case cByte:
 772     if (I.getType ()->isSigned ())
 773       BuildMI (BB, V8::LDSB, 2, DestReg).addReg (PtrReg).addSImm(0);
 774     else
 775       BuildMI (BB, V8::LDUB, 2, DestReg).addReg (PtrReg).addSImm(0);
 776     return;
 777    case cShort:
 778     if (I.getType ()->isSigned ())
 779       BuildMI (BB, V8::LDSH, 2, DestReg).addReg (PtrReg).addSImm(0);
 780     else
 781       BuildMI (BB, V8::LDUH, 2, DestReg).addReg (PtrReg).addSImm(0);
 782     return;
 783    case cInt:
 784     BuildMI (BB, V8::LD, 2, DestReg).addReg (PtrReg).addSImm(0);
 785     return;
 786    case cLong:
 787     BuildMI (BB, V8::LD, 2, DestReg).addReg (PtrReg).addSImm(0);
 788     BuildMI (BB, V8::LD, 2, DestReg+1).addReg (PtrReg).addSImm(4);
 789     return;
 790    case cFloat:
 791     BuildMI (BB, V8::LDFri, 2, DestReg).addReg (PtrReg).addSImm(0);
 792     return;
 793    case cDouble:
 794     BuildMI (BB, V8::LDDFri, 2, DestReg).addReg (PtrReg).addSImm(0);
 795     return;
 796    default:
 797     std::cerr << "Load instruction not handled: " << I;
 798     abort ();
 799     return;
 800   }
 801 }
 802
 803 void V8ISel::visitStoreInst(StoreInst &I) {
 804   Value *SrcVal = I.getOperand (0);
 805   unsigned SrcReg = getReg (SrcVal);
 806   unsigned PtrReg = getReg (I.getOperand (1));
 807   switch (getClassB (SrcVal->getType ())) {
 808    case cByte:
 809     BuildMI (BB, V8::STB, 3).addReg (PtrReg).addSImm (0).addReg (SrcReg);
 810     return;
 811    case cShort:
 812     BuildMI (BB, V8::STH, 3).addReg (PtrReg).addSImm (0).addReg (SrcReg);
 813     return;
 814    case cInt:
 815     BuildMI (BB, V8::ST, 3).addReg (PtrReg).addSImm (0).addReg (SrcReg);
 816     return;
 817    case cLong:
 818     BuildMI (BB, V8::ST, 3).addReg (PtrReg).addSImm (0).addReg (SrcReg);
 819     BuildMI (BB, V8::ST, 3).addReg (PtrReg).addSImm (4).addReg (SrcReg+1);
 820     return;
 821    case cFloat:
 822     BuildMI (BB, V8::STFri, 3).addReg (PtrReg).addSImm (0).addReg (SrcReg);
 823     return;
 824    case cDouble:
 825     BuildMI (BB, V8::STDFri, 3).addReg (PtrReg).addSImm (0).addReg (SrcReg);
 826     return;
 827    default:
 828     std::cerr << "Store instruction not handled: " << I;
 829     abort ();
 830     return;
 831   }
 832 }
 833
 834 void V8ISel::visitCallInst(CallInst &I) {
 835   MachineInstr *TheCall;
 836   // Is it an intrinsic function call?
 837   if (Function *F = I.getCalledFunction()) {
 838     if (Intrinsic::ID ID = (Intrinsic::ID)F->getIntrinsicID()) {
 839       visitIntrinsicCall(ID, I);   // Special intrinsics are not handled here
 840       return;
 841     }
 842   }
 843
 844   // How much extra call stack will we need?
 845   int extraStack = 0;
 846   for (unsigned i = 0; i < I.getNumOperands (); ++i) {
 847     switch (getClassB (I.getOperand (i)->getType ())) {
 848       case cLong: extraStack += 8; break;
 849       case cFloat: extraStack += 4; break;
 850       case cDouble: extraStack += 8; break;
 851       default: extraStack += 4; break;
 852     }
 853   }
 854   extraStack -= 24;
 855   if (extraStack < 0) {
 856     extraStack = 0;
 857   } else {
 858     // Round up extra stack size to the nearest doubleword.
 859     extraStack = (extraStack + 7) & ~7;
 860   }
 861
 862   // Deal with args
 863   static const unsigned OutgoingArgRegs[] = { V8::O0, V8::O1, V8::O2, V8::O3,
 864     V8::O4, V8::O5 };
 865   const unsigned *OAREnd = &OutgoingArgRegs[6];
 866   const unsigned *OAR = &OutgoingArgRegs[0];
 867   unsigned ArgOffset = 68;
 868   if (extraStack) BuildMI (BB, V8::ADJCALLSTACKDOWN, 1).addImm (extraStack);
 869   for (unsigned i = 1; i < I.getNumOperands (); ++i) {
 870     unsigned ArgReg = getReg (I.getOperand (i));
 871     if (getClassB (I.getOperand (i)->getType ()) < cLong) {
 872       // Schlep it over into the incoming arg register
 873       if (ArgOffset < 92) {
 874         assert (OAR != OAREnd && "About to dereference past end of OutgoingArgRegs");
 875         BuildMI (BB, V8::ORrr, 2, *OAR++).addReg (V8::G0).addReg (ArgReg);
 876       } else {
 877         BuildMI (BB, V8::ST, 3).addReg (V8::SP).addSImm (ArgOffset).addReg (ArgReg);
 878       }
 879       ArgOffset += 4;
 880     } else if (getClassB (I.getOperand (i)->getType ()) == cFloat) {
 881       if (ArgOffset < 92) {
 882         // Single-fp args are passed in integer registers; go through
 883         // memory to get them out of FP registers. (Bleh!)
 884         unsigned FltAlign = TM.getTargetData().getFloatAlignment();
 885         int FI = F->getFrameInfo()->CreateStackObject(4, FltAlign);
 886         BuildMI (BB, V8::STFri, 3).addFrameIndex (FI).addSImm (0).addReg (ArgReg);
 887         assert (OAR != OAREnd && "About to dereference past end of OutgoingArgRegs");
 888         BuildMI (BB, V8::LD, 2, *OAR++).addFrameIndex (FI).addSImm (0);
 889       } else {
 890         BuildMI (BB, V8::STFri, 3).addReg (V8::SP).addSImm (ArgOffset).addReg (ArgReg);
 891       }
 892       ArgOffset += 4;
 893     } else if (getClassB (I.getOperand (i)->getType ()) == cDouble) {
 894       // Double-fp args are passed in pairs of integer registers; go through
 895       // memory to get them out of FP registers. (Bleh!)
 896       // We'd like to 'std' these right onto the outgoing-args area, but it might
 897       // not be 8-byte aligned (e.g., call x(int x, double d)). sigh.
 898       unsigned DblAlign = TM.getTargetData().getDoubleAlignment();
 899       int FI = F->getFrameInfo()->CreateStackObject(8, DblAlign);
 900       BuildMI (BB, V8::STDFri, 3).addFrameIndex (FI).addSImm (0).addReg (ArgReg);
 901       if (ArgOffset < 92 && OAR != OAREnd) {
 902         assert (OAR != OAREnd && "About to dereference past end of OutgoingArgRegs");
 903         BuildMI (BB, V8::LD, 2, *OAR++).addFrameIndex (FI).addSImm (0);
 904       } else {
 905         unsigned TempReg = makeAnotherReg (Type::IntTy);
 906         BuildMI (BB, V8::LD, 2, TempReg).addFrameIndex (FI).addSImm (0);
 907         BuildMI (BB, V8::ST, 3).addReg (V8::SP).addSImm (ArgOffset).addReg (TempReg);
 908       }
 909       ArgOffset += 4;
 910       if (ArgOffset < 92 && OAR != OAREnd) {
 911         assert (OAR != OAREnd && "About to dereference past end of OutgoingArgRegs");
 912         BuildMI (BB, V8::LD, 2, *OAR++).addFrameIndex (FI).addSImm (4);
 913       } else {
 914         unsigned TempReg = makeAnotherReg (Type::IntTy);
 915         BuildMI (BB, V8::LD, 2, TempReg).addFrameIndex (FI).addSImm (4);
 916         BuildMI (BB, V8::ST, 3).addReg (V8::SP).addSImm (ArgOffset).addReg (TempReg);
 917       }
 918       ArgOffset += 4;
 919     } else if (getClassB (I.getOperand (i)->getType ()) == cLong) {
 920       // do the first half...
 921       if (ArgOffset < 92) {
 922         assert (OAR != OAREnd && "About to dereference past end of OutgoingArgRegs");
 923         BuildMI (BB, V8::ORrr, 2, *OAR++).addReg (V8::G0).addReg (ArgReg);
 924       } else {
 925         BuildMI (BB, V8::ST, 3).addReg (V8::SP).addSImm (ArgOffset).addReg (ArgReg);
 926       }
 927       ArgOffset += 4;
 928       // ...then do the second half
 929       if (ArgOffset < 92) {
 930         assert (OAR != OAREnd && "About to dereference past end of OutgoingArgRegs");
 931         BuildMI (BB, V8::ORrr, 2, *OAR++).addReg (V8::G0).addReg (ArgReg+1);
 932       } else {
 933         BuildMI (BB, V8::ST, 3).addReg (V8::SP).addSImm (ArgOffset).addReg (ArgReg+1);
 934       }
 935       ArgOffset += 4;
 936     } else {
 937       assert (0 && "Unknown class?!");
 938     }
 939   }
 940
 941   // Emit call instruction
 942   if (Function *F = I.getCalledFunction ()) {
 943     BuildMI (BB, V8::CALL, 1).addGlobalAddress (F, true);
 944   } else {  // Emit an indirect call...
 945     unsigned Reg = getReg (I.getCalledValue ());
 946     BuildMI (BB, V8::JMPLrr, 3, V8::O7).addReg (Reg).addReg (V8::G0);
 947   }
 948
 949   if (extraStack) BuildMI (BB, V8::ADJCALLSTACKUP, 1).addImm (extraStack);
 950
 951   // Deal w/ return value: schlep it over into the destination register
 952   if (I.getType () == Type::VoidTy)
 953     return;
 954   unsigned DestReg = getReg (I);
 955   switch (getClassB (I.getType ())) {
 956     case cByte:
 957     case cShort:
 958     case cInt:
 959       BuildMI (BB, V8::ORrr, 2, DestReg).addReg(V8::G0).addReg(V8::O0);
 960       break;
 961     case cFloat:
 962       BuildMI (BB, V8::FMOVS, 2, DestReg).addReg(V8::F0);
 963       break;
 964     case cDouble:
 965       BuildMI (BB, V8::FpMOVD, 2, DestReg).addReg(V8::D0);
 966       break;
 967     case cLong:
 968       BuildMI (BB, V8::ORrr, 2, DestReg).addReg(V8::G0).addReg(V8::O0);
 969       BuildMI (BB, V8::ORrr, 2, DestReg+1).addReg(V8::G0).addReg(V8::O1);
 970       break;
 971     default:
 972       std::cerr << "Return type of call instruction not handled: " << I;
 973       abort ();
 974   }
 975 }
 976
 977 void V8ISel::visitReturnInst(ReturnInst &I) {
 978   if (I.getNumOperands () == 1) {
 979     unsigned RetValReg = getReg (I.getOperand (0));
 980     switch (getClassB (I.getOperand (0)->getType ())) {
 981       case cByte:
 982       case cShort:
 983       case cInt:
 984         // Schlep it over into i0 (where it will become o0 after restore).
 985         BuildMI (BB, V8::ORrr, 2, V8::I0).addReg(V8::G0).addReg(RetValReg);
 986         break;
 987       case cFloat:
 988         BuildMI (BB, V8::FMOVS, 1, V8::F0).addReg(RetValReg);
 989         break;
 990       case cDouble:
 991         BuildMI (BB, V8::FpMOVD, 1, V8::D0).addReg(RetValReg);
 992         break;
 993       case cLong:
 994         BuildMI (BB, V8::ORrr, 2, V8::I0).addReg(V8::G0).addReg(RetValReg);
 995         BuildMI (BB, V8::ORrr, 2, V8::I1).addReg(V8::G0).addReg(RetValReg+1);
 996         break;
 997       default:
 998         std::cerr << "Return instruction of this type not handled: " << I;
 999         abort ();
1000     }
1001   }
1002
1003   // Just emit a 'retl' instruction to return.
1004   BuildMI(BB, V8::RETL, 0);
1005   return;
1006 }
1007
1008 static inline BasicBlock *getBlockAfter(BasicBlock *BB) {
1009   Function::iterator I = BB; ++I;  // Get iterator to next block
1010   return I != BB->getParent()->end() ? &*I : 0;
1011 }
1012
1013 /// canFoldSetCCIntoBranch - Return the setcc instruction if we can fold it
1014 /// into the conditional branch which is the only user of the cc instruction.
1015 /// This is the case if the conditional branch is the only user of the setcc.
1016 ///
1017 static SetCondInst *canFoldSetCCIntoBranch(Value *V) {
1018   return 0; // disable.
1019   if (SetCondInst *SCI = dyn_cast<SetCondInst>(V))
1020     if (SCI->hasOneUse()) {
1021       BranchInst *User = dyn_cast<BranchInst>(SCI->use_back());
1022       if (User
1023           && (SCI->getNext() == User)
1024           && (getClassB(SCI->getOperand(0)->getType()) != cLong)
1025           && User->isConditional() && (User->getCondition() == V))
1026         return SCI;
1027     }
1028   return 0;
1029 }
1030
1031 /// visitBranchInst - Handles conditional and unconditional branches.
1032 ///
1033 void V8ISel::visitBranchInst(BranchInst &I) {
1034   BasicBlock *takenSucc = I.getSuccessor (0);
1035   MachineBasicBlock *takenSuccMBB = MBBMap[takenSucc];
1036   BB->addSuccessor (takenSuccMBB);
1037   if (I.isConditional()) {  // conditional branch
1038     BasicBlock *notTakenSucc = I.getSuccessor (1);
1039     MachineBasicBlock *notTakenSuccMBB = MBBMap[notTakenSucc];
1040     BB->addSuccessor (notTakenSuccMBB);
1041
1042     // CondReg=(<condition>);
1043     // If (CondReg==0) goto notTakenSuccMBB;
1044     unsigned CondReg = getReg (I.getCondition ());
1045     BuildMI (BB, V8::CMPri, 2).addSImm (0).addReg (CondReg);
1046     BuildMI (BB, V8::BE, 1).addMBB (notTakenSuccMBB);
1047   }
1048   // goto takenSuccMBB;
1049   BuildMI (BB, V8::BA, 1).addMBB (takenSuccMBB);
1050 }
1051
1052 /// emitGEPOperation - Common code shared between visitGetElementPtrInst and
1053 /// constant expression GEP support.
1054 ///
1055 void V8ISel::emitGEPOperation (MachineBasicBlock *MBB,
1056                                MachineBasicBlock::iterator IP,
1057                                Value *Src, User::op_iterator IdxBegin,
1058                                User::op_iterator IdxEnd, unsigned TargetReg) {
1059   const TargetData &TD = TM.getTargetData ();
1060   const Type *Ty = Src->getType ();
1061   unsigned basePtrReg = getReg (Src, MBB, IP);
1062
1063   // GEPs have zero or more indices; we must perform a struct access
1064   // or array access for each one.
1065   for (GetElementPtrInst::op_iterator oi = IdxBegin, oe = IdxEnd; oi != oe;
1066        ++oi) {
1067     Value *idx = *oi;
1068     unsigned nextBasePtrReg = makeAnotherReg (Type::UIntTy);
1069     if (const StructType *StTy = dyn_cast<StructType> (Ty)) {
1070       // It's a struct access.  idx is the index into the structure,
1071       // which names the field. Use the TargetData structure to
1072       // pick out what the layout of the structure is in memory.
1073       // Use the (constant) structure index's value to find the
1074       // right byte offset from the StructLayout class's list of
1075       // structure member offsets.
1076       unsigned fieldIndex = cast<ConstantUInt> (idx)->getValue ();
1077       unsigned memberOffset =
1078         TD.getStructLayout (StTy)->MemberOffsets[fieldIndex];
1079       // Emit an ADD to add memberOffset to the basePtr.
1080       // We might have to copy memberOffset into a register first, if
1081       // it's big.
1082       if (memberOffset + 4096 < 8191) {
1083         BuildMI (*MBB, IP, V8::ADDri, 2,
1084                  nextBasePtrReg).addReg (basePtrReg).addSImm (memberOffset);
1085       } else {
1086         unsigned offsetReg = makeAnotherReg (Type::IntTy);
1087         copyConstantToRegister (MBB, IP,
1088           ConstantSInt::get(Type::IntTy, memberOffset), offsetReg);
1089         BuildMI (*MBB, IP, V8::ADDrr, 2,
1090                  nextBasePtrReg).addReg (basePtrReg).addReg (offsetReg);
1091       }
1092       // The next type is the member of the structure selected by the
1093       // index.
1094       Ty = StTy->getElementType (fieldIndex);
1095     } else if (const SequentialType *SqTy = dyn_cast<SequentialType> (Ty)) {
1096       // It's an array or pointer access: [ArraySize x ElementType].
1097       // We want to add basePtrReg to (idxReg * sizeof ElementType). First, we
1098       // must find the size of the pointed-to type (Not coincidentally, the next
1099       // type is the type of the elements in the array).
1100       Ty = SqTy->getElementType ();
1101       unsigned elementSize = TD.getTypeSize (Ty);
1102       unsigned OffsetReg = ~0U;
1103       int64_t Offset = -1;
1104       bool addImmed = false;
1105       if (isa<ConstantIntegral> (idx)) {
1106         // If idx is a constant, we don't have to emit the multiply.
1107         int64_t Val = cast<ConstantIntegral> (idx)->getRawValue ();
1108         if ((Val * elementSize) + 4096 < 8191) {
1109           // (Val * elementSize) is constant and fits in an immediate field.
1110           // emit: nextBasePtrReg = ADDri basePtrReg, (Val * elementSize)
1111           addImmed = true;
1112           Offset = Val * elementSize;
1113         } else {
1114           // (Val * elementSize) is constant, but doesn't fit in an immediate
1115           // field.  emit: OffsetReg = (Val * elementSize)
1116           //               nextBasePtrReg = ADDrr OffsetReg, basePtrReg
1117           OffsetReg = makeAnotherReg (Type::IntTy);
1118           copyConstantToRegister (MBB, IP,
1119             ConstantSInt::get(Type::IntTy, Val * elementSize), OffsetReg);
1120         }
1121       } else {
1122         // idx is not constant, we have to shift or multiply.
1123         OffsetReg = makeAnotherReg (Type::IntTy);
1124         unsigned idxReg = getReg (idx, MBB, IP);
1125         switch (elementSize) {
1126           case 1:
1127             BuildMI (*MBB, IP, V8::ORrr, 2, OffsetReg).addReg (V8::G0).addReg (idxReg);
1128             break;
1129           case 2:
1130             BuildMI (*MBB, IP, V8::SLLri, 2, OffsetReg).addReg (idxReg).addZImm (1);
1131             break;
1132           case 4:
1133             BuildMI (*MBB, IP, V8::SLLri, 2, OffsetReg).addReg (idxReg).addZImm (2);
1134             break;
1135           case 8:
1136             BuildMI (*MBB, IP, V8::SLLri, 2, OffsetReg).addReg (idxReg).addZImm (3);
1137             break;
1138           default: {
1139             if (elementSize + 4096 < 8191) {
1140               // Emit a SMUL to multiply the register holding the index by
1141               // elementSize, putting the result in OffsetReg.
1142               BuildMI (*MBB, IP, V8::SMULri, 2,
1143                        OffsetReg).addReg (idxReg).addSImm (elementSize);
1144             } else {
1145               unsigned elementSizeReg = makeAnotherReg (Type::UIntTy);
1146               copyConstantToRegister (MBB, IP,
1147                 ConstantUInt::get(Type::UIntTy, elementSize), elementSizeReg);
1148               // Emit a SMUL to multiply the register holding the index by
1149               // the register w/ elementSize, putting the result in OffsetReg.
1150               BuildMI (*MBB, IP, V8::SMULrr, 2,
1151                        OffsetReg).addReg (idxReg).addReg (elementSizeReg);
1152             }
1153             break;
1154           }
1155         }
1156       }
1157       if (addImmed) {
1158         // Emit an ADD to add the constant immediate Offset to the basePtr.
1159         BuildMI (*MBB, IP, V8::ADDri, 2,
1160                  nextBasePtrReg).addReg (basePtrReg).addSImm (Offset);
1161       } else {
1162         // Emit an ADD to add OffsetReg to the basePtr.
1163         BuildMI (*MBB, IP, V8::ADDrr, 2,
1164                  nextBasePtrReg).addReg (basePtrReg).addReg (OffsetReg);
1165       }
1166     }
1167     basePtrReg = nextBasePtrReg;
1168   }
1169   // After we have processed all the indices, the result is left in
1170   // basePtrReg.  Move it to the register where we were expected to
1171   // put the answer.
1172   BuildMI (BB, V8::ORrr, 1, TargetReg).addReg (V8::G0).addReg (basePtrReg);
1173 }
1174
1175 void V8ISel::visitGetElementPtrInst (GetElementPtrInst &I) {
1176   unsigned outputReg = getReg (I);
1177   emitGEPOperation (BB, BB->end (), I.getOperand (0),
1178                     I.op_begin ()+1, I.op_end (), outputReg);
1179 }
1180
1181 void V8ISel::emitOp64LibraryCall (MachineBasicBlock *MBB,
1182                                   MachineBasicBlock::iterator IP,
1183                                   unsigned DestReg,
1184                                   const char *FuncName,
1185                                   unsigned Op0Reg, unsigned Op1Reg) {
1186   BuildMI (*MBB, IP, V8::ORrr, 2, V8::O0).addReg (V8::G0).addReg (Op0Reg);
1187   BuildMI (*MBB, IP, V8::ORrr, 2, V8::O1).addReg (V8::G0).addReg (Op0Reg+1);
1188   BuildMI (*MBB, IP, V8::ORrr, 2, V8::O2).addReg (V8::G0).addReg (Op1Reg);
1189   BuildMI (*MBB, IP, V8::ORrr, 2, V8::O3).addReg (V8::G0).addReg (Op1Reg+1);
1190   BuildMI (*MBB, IP, V8::CALL, 1).addExternalSymbol (FuncName, true);
1191   BuildMI (*MBB, IP, V8::ORrr, 2, DestReg).addReg (V8::G0).addReg (V8::O0);
1192   BuildMI (*MBB, IP, V8::ORrr, 2, DestReg+1).addReg (V8::G0).addReg (V8::O1);
1193 }
1194
1195 void V8ISel::emitShift64 (MachineBasicBlock *MBB,
1196                           MachineBasicBlock::iterator IP, Instruction &I,
1197                           unsigned DestReg, unsigned SrcReg,
1198                           unsigned ShiftAmtReg) {
1199   bool isSigned = I.getType()->isSigned();
1200
1201   switch (I.getOpcode ()) {
1202   case Instruction::Shr: {
1203     unsigned CarryReg = makeAnotherReg (Type::IntTy),
1204              ThirtyTwo = makeAnotherReg (Type::IntTy),
1205              HalfShiftReg = makeAnotherReg (Type::IntTy),
1206              NegHalfShiftReg = makeAnotherReg (Type::IntTy),
1207              TempReg = makeAnotherReg (Type::IntTy);
1208     unsigned OneShiftOutReg = makeAnotherReg (Type::ULongTy),
1209              TwoShiftsOutReg = makeAnotherReg (Type::ULongTy);
1210
1211     MachineBasicBlock *thisMBB = BB;
1212     const BasicBlock *LLVM_BB = BB->getBasicBlock ();
1213     MachineBasicBlock *shiftMBB = new MachineBasicBlock (LLVM_BB);
1214     F->getBasicBlockList ().push_back (shiftMBB);
1215     MachineBasicBlock *oneShiftMBB = new MachineBasicBlock (LLVM_BB);
1216     F->getBasicBlockList ().push_back (oneShiftMBB);
1217     MachineBasicBlock *twoShiftsMBB = new MachineBasicBlock (LLVM_BB);
1218     F->getBasicBlockList ().push_back (twoShiftsMBB);
1219     MachineBasicBlock *continueMBB = new MachineBasicBlock (LLVM_BB);
1220     F->getBasicBlockList ().push_back (continueMBB);
1221
1222     // .lshr_begin:
1223     //   ...
1224     //   subcc %g0, ShiftAmtReg, %g0                   ! Is ShAmt == 0?
1225     //   be .lshr_continue                             ! Then don't shift.
1226     //   ba .lshr_shift                                ! else shift.
1227
1228     BuildMI (BB, V8::SUBCCrr, 2, V8::G0).addReg (V8::G0)
1229       .addReg (ShiftAmtReg);
1230     BuildMI (BB, V8::BE, 1).addMBB (continueMBB);
1231     BuildMI (BB, V8::BA, 1).addMBB (shiftMBB);
1232
1233     // Update machine-CFG edges
1234     BB->addSuccessor (continueMBB);
1235     BB->addSuccessor (shiftMBB);
1236
1237     // .lshr_shift: ! [preds: begin]
1238     //   or %g0, 32, ThirtyTwo
1239     //   subcc ThirtyTwo, ShiftAmtReg, HalfShiftReg    ! Calculate 32 - shamt
1240     //   bg .lshr_two_shifts                           ! If >0, b two_shifts
1241     //   ba .lshr_one_shift                            ! else one_shift.
1242
1243     BB = shiftMBB;
1244
1245     BuildMI (BB, V8::ORri, 2, ThirtyTwo).addReg (V8::G0).addSImm (32);
1246     BuildMI (BB, V8::SUBCCrr, 2, HalfShiftReg).addReg (ThirtyTwo)
1247       .addReg (ShiftAmtReg);
1248     BuildMI (BB, V8::BG, 1).addMBB (twoShiftsMBB);
1249     BuildMI (BB, V8::BA, 1).addMBB (oneShiftMBB);
1250
1251     // Update machine-CFG edges
1252     BB->addSuccessor (twoShiftsMBB);
1253     BB->addSuccessor (oneShiftMBB);
1254
1255     // .lshr_two_shifts: ! [preds: shift]
1256     //   sll SrcReg, HalfShiftReg, CarryReg            ! Save the borrows
1257     //  ! <SHIFT> in following is sra if signed, srl if unsigned
1258     //   <SHIFT> SrcReg, ShiftAmtReg, TwoShiftsOutReg  ! Shift top half
1259     //   srl SrcReg+1, ShiftAmtReg, TempReg            ! Shift bottom half
1260     //   or TempReg, CarryReg, TwoShiftsOutReg+1       ! Restore the borrows
1261     //   ba .lshr_continue
1262     unsigned ShiftOpcode = (isSigned ? V8::SRArr : V8::SRLrr);
1263
1264     BB = twoShiftsMBB;
1265
1266     BuildMI (BB, V8::SLLrr, 2, CarryReg).addReg (SrcReg)
1267       .addReg (HalfShiftReg);
1268     BuildMI (BB, ShiftOpcode, 2, TwoShiftsOutReg).addReg (SrcReg)
1269       .addReg (ShiftAmtReg);
1270     BuildMI (BB, V8::SRLrr, 2, TempReg).addReg (SrcReg+1)
1271       .addReg (ShiftAmtReg);
1272     BuildMI (BB, V8::ORrr, 2, TwoShiftsOutReg+1).addReg (TempReg)
1273       .addReg (CarryReg);
1274     BuildMI (BB, V8::BA, 1).addMBB (continueMBB);
1275
1276     // Update machine-CFG edges
1277     BB->addSuccessor (continueMBB);
1278
1279     // .lshr_one_shift: ! [preds: shift]
1280     //  ! if unsigned:
1281     //   or %g0, %g0, OneShiftOutReg                       ! Zero top half
1282     //  ! or, if signed:
1283     //   sra SrcReg, 31, OneShiftOutReg                    ! Sign-ext top half
1284     //   sub %g0, HalfShiftReg, NegHalfShiftReg            ! Make ShiftAmt >0
1285     //   <SHIFT> SrcReg, NegHalfShiftReg, OneShiftOutReg+1 ! Shift bottom half
1286     //   ba .lshr_continue
1287
1288     BB = oneShiftMBB;
1289
1290     if (isSigned)
1291       BuildMI (BB, V8::SRAri, 2, OneShiftOutReg).addReg (SrcReg).addZImm (31);
1292     else
1293       BuildMI (BB, V8::ORrr, 2, OneShiftOutReg).addReg (V8::G0)
1294         .addReg (V8::G0);
1295     BuildMI (BB, V8::SUBrr, 2, NegHalfShiftReg).addReg (V8::G0)
1296       .addReg (HalfShiftReg);
1297     BuildMI (BB, ShiftOpcode, 2, OneShiftOutReg+1).addReg (SrcReg)
1298       .addReg (NegHalfShiftReg);
1299     BuildMI (BB, V8::BA, 1).addMBB (continueMBB);
1300
1301     // Update machine-CFG edges
1302     BB->addSuccessor (continueMBB);
1303
1304     // .lshr_continue: ! [preds: begin, do_one_shift, do_two_shifts]
1305     //   phi (SrcReg, begin), (TwoShiftsOutReg, two_shifts),
1306     //       (OneShiftOutReg, one_shift), DestReg      ! Phi top half...
1307     //   phi (SrcReg+1, begin), (TwoShiftsOutReg+1, two_shifts),
1308     //       (OneShiftOutReg+1, one_shift), DestReg+1  ! And phi bottom half.
1309
1310     BB = continueMBB;
1311     BuildMI (BB, V8::PHI, 6, DestReg).addReg (SrcReg).addMBB (thisMBB)
1312       .addReg (TwoShiftsOutReg).addMBB (twoShiftsMBB)
1313       .addReg (OneShiftOutReg).addMBB (oneShiftMBB);
1314     BuildMI (BB, V8::PHI, 6, DestReg+1).addReg (SrcReg+1).addMBB (thisMBB)
1315       .addReg (TwoShiftsOutReg+1).addMBB (twoShiftsMBB)
1316       .addReg (OneShiftOutReg+1).addMBB (oneShiftMBB);
1317     return;
1318   }
1319   case Instruction::Shl:
1320   default:
1321     std::cerr << "Sorry, 64-bit shifts are not yet supported:\n" << I;
1322     abort ();
1323   }
1324 }
1325
1326 void V8ISel::visitBinaryOperator (Instruction &I) {
1327   unsigned DestReg = getReg (I);
1328   unsigned Op0Reg = getReg (I.getOperand (0));
1329
1330   unsigned Class = getClassB (I.getType());
1331   unsigned OpCase = ~0;
1332
1333   if (Class > cLong) {
1334     unsigned Op1Reg = getReg (I.getOperand (1));
1335     switch (I.getOpcode ()) {
1336     case Instruction::Add: OpCase = 0; break;
1337     case Instruction::Sub: OpCase = 1; break;
1338     case Instruction::Mul: OpCase = 2; break;
1339     case Instruction::Div: OpCase = 3; break;
1340     default: visitInstruction (I); return;
1341     }
1342     static unsigned Opcodes[] = { V8::FADDS, V8::FADDD,
1343                                   V8::FSUBS, V8::FSUBD,
1344                                   V8::FMULS, V8::FMULD,
1345                                   V8::FDIVS, V8::FDIVD };
1346     BuildMI (BB, Opcodes[2*OpCase + (Class - cFloat)], 2, DestReg)
1347       .addReg (Op0Reg).addReg (Op1Reg);
1348     return;
1349   }
1350
1351   unsigned ResultReg = DestReg;
1352   if (Class != cInt && Class != cLong)
1353     ResultReg = makeAnotherReg (I.getType ());
1354
1355   if (Class == cLong) {
1356     const char *FuncName;
1357     unsigned Op1Reg = getReg (I.getOperand (1));
1358     DEBUG (std::cerr << "Class = cLong\n");
1359     DEBUG (std::cerr << "Op0Reg = " << Op0Reg << ", " << Op0Reg+1 << "\n");
1360     DEBUG (std::cerr << "Op1Reg = " << Op1Reg << ", " << Op1Reg+1 << "\n");
1361     DEBUG (std::cerr << "ResultReg = " << ResultReg << ", " << ResultReg+1 << "\n");
1362     DEBUG (std::cerr << "DestReg = " << DestReg << ", " << DestReg+1 <<  "\n");
1363     switch (I.getOpcode ()) {
1364     case Instruction::Add:
1365       BuildMI (BB, V8::ADDCCrr, 2, ResultReg+1).addReg (Op0Reg+1)
1366         .addReg (Op1Reg+1);
1367       BuildMI (BB, V8::ADDXrr, 2, ResultReg).addReg (Op0Reg).addReg (Op1Reg);
1368       return;
1369     case Instruction::Sub:
1370       BuildMI (BB, V8::SUBCCrr, 2, ResultReg+1).addReg (Op0Reg+1)
1371         .addReg (Op1Reg+1);
1372       BuildMI (BB, V8::SUBXrr, 2, ResultReg).addReg (Op0Reg).addReg (Op1Reg);
1373       return;
1374     case Instruction::Mul:
1375       FuncName = I.getType ()->isSigned () ? "__mul64" : "__umul64";
1376       emitOp64LibraryCall (BB, BB->end (), DestReg, FuncName, Op0Reg, Op1Reg);
1377       return;
1378     case Instruction::Div:
1379       FuncName = I.getType ()->isSigned () ? "__div64" : "__udiv64";
1380       emitOp64LibraryCall (BB, BB->end (), DestReg, FuncName, Op0Reg, Op1Reg);
1381       return;
1382     case Instruction::Rem:
1383       FuncName = I.getType ()->isSigned () ? "__rem64" : "__urem64";
1384       emitOp64LibraryCall (BB, BB->end (), DestReg, FuncName, Op0Reg, Op1Reg);
1385       return;
1386     case Instruction::Shl:
1387     case Instruction::Shr:
1388       emitShift64 (BB, BB->end (), I, DestReg, Op0Reg, Op1Reg);
1389       return;
1390     }
1391   }
1392
1393   switch (I.getOpcode ()) {
1394   case Instruction::Add: OpCase = 0; break;
1395   case Instruction::Sub: OpCase = 1; break;
1396   case Instruction::Mul: OpCase = 2; break;
1397   case Instruction::And: OpCase = 3; break;
1398   case Instruction::Or:  OpCase = 4; break;
1399   case Instruction::Xor: OpCase = 5; break;
1400   case Instruction::Shl: OpCase = 6; break;
1401   case Instruction::Shr: OpCase = 7+I.getType()->isSigned(); break;
1402
1403   case Instruction::Div:
1404   case Instruction::Rem: {
1405     unsigned Dest = ResultReg;
1406     unsigned Op1Reg = getReg (I.getOperand (1));
1407     if (I.getOpcode() == Instruction::Rem)
1408       Dest = makeAnotherReg(I.getType());
1409
1410     // FIXME: this is probably only right for 32 bit operands.
1411     if (I.getType ()->isSigned()) {
1412       unsigned Tmp = makeAnotherReg (I.getType ());
1413       // Sign extend into the Y register
1414       BuildMI (BB, V8::SRAri, 2, Tmp).addReg (Op0Reg).addZImm (31);
1415       BuildMI (BB, V8::WRrr, 2, V8::Y).addReg (Tmp).addReg (V8::G0);
1416       BuildMI (BB, V8::SDIVrr, 2, Dest).addReg (Op0Reg).addReg (Op1Reg);
1417     } else {
1418       // Zero extend into the Y register, ie, just set it to zero
1419       BuildMI (BB, V8::WRrr, 2, V8::Y).addReg (V8::G0).addReg (V8::G0);
1420       BuildMI (BB, V8::UDIVrr, 2, Dest).addReg (Op0Reg).addReg (Op1Reg);
1421     }
1422
1423     if (I.getOpcode() == Instruction::Rem) {
1424       unsigned Tmp = makeAnotherReg (I.getType ());
1425       BuildMI (BB, V8::SMULrr, 2, Tmp).addReg(Dest).addReg(Op1Reg);
1426       BuildMI (BB, V8::SUBrr, 2, ResultReg).addReg(Op0Reg).addReg(Tmp);
1427     }
1428     break;
1429   }
1430   default:
1431     visitInstruction (I);
1432     return;
1433   }
1434
1435   static const unsigned Opcodes[] = {
1436     V8::ADDrr, V8::SUBrr, V8::SMULrr, V8::ANDrr, V8::ORrr, V8::XORrr,
1437     V8::SLLrr, V8::SRLrr, V8::SRArr
1438   };
1439   static const unsigned OpcodesRI[] = {
1440     V8::ADDri, V8::SUBri, V8::SMULri, V8::ANDri, V8::ORri, V8::XORri,
1441     V8::SLLri, V8::SRLri, V8::SRAri
1442   };
1443   unsigned Op1Reg = ~0U;
1444   if (OpCase != ~0U) {
1445     Value *Arg1 = I.getOperand (1);
1446     bool useImmed = false;
1447     int64_t Val = 0;
1448     if ((getClassB (I.getType ()) <= cInt) && (isa<ConstantIntegral> (Arg1))) {
1449       Val = cast<ConstantIntegral> (Arg1)->getRawValue ();
1450       useImmed = (Val > -4096 && Val < 4095);
1451     }
1452     if (useImmed) {
1453       BuildMI (BB, OpcodesRI[OpCase], 2, ResultReg).addReg (Op0Reg).addSImm (Val);
1454     } else {
1455       Op1Reg = getReg (I.getOperand (1));
1456       BuildMI (BB, Opcodes[OpCase], 2, ResultReg).addReg (Op0Reg).addReg (Op1Reg);
1457     }
1458   }
1459
1460   switch (getClassB (I.getType ())) {
1461     case cByte:
1462       if (I.getType ()->isSigned ()) { // add byte
1463         BuildMI (BB, V8::ANDri, 2, DestReg).addReg (ResultReg).addZImm (0xff);
1464       } else { // add ubyte
1465         unsigned TmpReg = makeAnotherReg (I.getType ());
1466         BuildMI (BB, V8::SLLri, 2, TmpReg).addReg (ResultReg).addZImm (24);
1467         BuildMI (BB, V8::SRAri, 2, DestReg).addReg (TmpReg).addZImm (24);
1468       }
1469       break;
1470     case cShort:
1471       if (I.getType ()->isSigned ()) { // add short
1472         unsigned TmpReg = makeAnotherReg (I.getType ());
1473         BuildMI (BB, V8::SLLri, 2, TmpReg).addReg (ResultReg).addZImm (16);
1474         BuildMI (BB, V8::SRAri, 2, DestReg).addReg (TmpReg).addZImm (16);
1475       } else { // add ushort
1476         unsigned TmpReg = makeAnotherReg (I.getType ());
1477         BuildMI (BB, V8::SLLri, 2, TmpReg).addReg (ResultReg).addZImm (16);
1478         BuildMI (BB, V8::SRLri, 2, DestReg).addReg (TmpReg).addZImm (16);
1479       }
1480       break;
1481     case cInt:
1482       // Nothing to do here.
1483       break;
1484     case cLong: {
1485       // Only support and, or, xor here - others taken care of above.
1486       if (OpCase < 3 || OpCase > 5) {
1487         visitInstruction (I);
1488         return;
1489       }
1490       // Do the other half of the value:
1491       BuildMI (BB, Opcodes[OpCase], 2, ResultReg+1).addReg (Op0Reg+1)
1492         .addReg (Op1Reg+1);
1493       break;
1494     }
1495     default:
1496       visitInstruction (I);
1497   }
1498 }
1499
1500 void V8ISel::visitSetCondInst(SetCondInst &I) {
1501   if (canFoldSetCCIntoBranch(&I))
1502     return;  // Fold this into a branch.
1503
1504   unsigned Op0Reg = getReg (I.getOperand (0));
1505   unsigned Op1Reg = getReg (I.getOperand (1));
1506   unsigned DestReg = getReg (I);
1507   const Type *Ty = I.getOperand (0)->getType ();
1508
1509   // Compare the two values.
1510   if (getClass (Ty) < cLong) {
1511     BuildMI(BB, V8::SUBCCrr, 2, V8::G0).addReg(Op0Reg).addReg(Op1Reg);
1512   } else if (getClass (Ty) == cLong) {
1513     switch (I.getOpcode()) {
1514     default: assert(0 && "Unknown setcc instruction!");
1515     case Instruction::SetEQ:
1516     case Instruction::SetNE: {
1517       unsigned TempReg0 = makeAnotherReg (Type::IntTy),
1518                TempReg1 = makeAnotherReg (Type::IntTy),
1519                TempReg2 = makeAnotherReg (Type::IntTy),
1520                TempReg3 = makeAnotherReg (Type::IntTy);
1521       MachineOpCode Opcode;
1522       int Immed;
1523       // These guys are special - no branches needed!
1524       BuildMI (BB, V8::XORrr, 2, TempReg0).addReg (Op0Reg+1).addReg (Op1Reg+1);
1525       BuildMI (BB, V8::XORrr, 2, TempReg1).addReg (Op0Reg).addReg (Op1Reg);
1526       BuildMI (BB, V8::SUBCCrr, 2, V8::G0).addReg (V8::G0).addReg (TempReg1);
1527       Opcode = I.getOpcode() == Instruction::SetEQ ? V8::SUBXri : V8::ADDXri;
1528       Immed  = I.getOpcode() == Instruction::SetEQ ? -1         : 0;
1529       BuildMI (BB, Opcode, 2, TempReg2).addReg (V8::G0).addSImm (Immed);
1530       BuildMI (BB, V8::SUBCCrr, 2, V8::G0).addReg (V8::G0).addReg (TempReg0);
1531       BuildMI (BB, Opcode, 2, TempReg3).addReg (V8::G0).addSImm (Immed);
1532       Opcode = I.getOpcode() == Instruction::SetEQ ? V8::ANDrr  : V8::ORrr;
1533       BuildMI (BB, Opcode, 2, DestReg).addReg (TempReg2).addReg (TempReg3);
1534       return;
1535     }
1536     case Instruction::SetLT:
1537     case Instruction::SetGE:
1538       BuildMI (BB, V8::SUBCCrr, 2, V8::G0).addReg (Op0Reg+1).addReg (Op1Reg+1);
1539       BuildMI (BB, V8::SUBXCCrr, 2, V8::G0).addReg (Op0Reg).addReg (Op1Reg);
1540       break;
1541     case Instruction::SetGT:
1542     case Instruction::SetLE:
1543       BuildMI (BB, V8::SUBCCri, 2, V8::G0).addReg (V8::G0).addSImm (1);
1544       BuildMI (BB, V8::SUBXCCrr, 2, V8::G0).addReg (Op0Reg+1).addReg (Op1Reg+1);
1545       BuildMI (BB, V8::SUBXCCrr, 2, V8::G0).addReg (Op0Reg).addReg (Op1Reg);
1546       break;
1547     }
1548   } else if (getClass (Ty) == cFloat) {
1549     BuildMI(BB, V8::FCMPS, 2).addReg(Op0Reg).addReg(Op1Reg);
1550   } else if (getClass (Ty) == cDouble) {
1551     BuildMI(BB, V8::FCMPD, 2).addReg(Op0Reg).addReg(Op1Reg);
1552   }
1553
1554   unsigned BranchIdx;
1555   switch (I.getOpcode()) {
1556   default: assert(0 && "Unknown setcc instruction!");
1557   case Instruction::SetEQ: BranchIdx = 0; break;
1558   case Instruction::SetNE: BranchIdx = 1; break;
1559   case Instruction::SetLT: BranchIdx = 2; break;
1560   case Instruction::SetGT: BranchIdx = 3; break;
1561   case Instruction::SetLE: BranchIdx = 4; break;
1562   case Instruction::SetGE: BranchIdx = 5; break;
1563   }
1564
1565   unsigned Column = 0;
1566   if (Ty->isSigned() && !Ty->isFloatingPoint()) Column = 1;
1567   if (Ty->isFloatingPoint()) Column = 2;
1568   static unsigned OpcodeTab[3*6] = {
1569                                  // LLVM            SparcV8
1570                                  //        unsigned signed  fp
1571     V8::BE,   V8::BE,  V8::FBE,  // seteq = be      be      fbe
1572     V8::BNE,  V8::BNE, V8::FBNE, // setne = bne     bne     fbne
1573     V8::BCS,  V8::BL,  V8::FBL,  // setlt = bcs     bl      fbl
1574     V8::BGU,  V8::BG,  V8::FBG,  // setgt = bgu     bg      fbg
1575     V8::BLEU, V8::BLE, V8::FBLE, // setle = bleu    ble     fble
1576     V8::BCC,  V8::BGE, V8::FBGE  // setge = bcc     bge     fbge
1577   };
1578   unsigned Opcode = OpcodeTab[3*BranchIdx + Column];
1579
1580   MachineBasicBlock *thisMBB = BB;
1581   const BasicBlock *LLVM_BB = BB->getBasicBlock ();
1582   //  thisMBB:
1583   //  ...
1584   //   subcc %reg0, %reg1, %g0
1585   //   bCC copy1MBB
1586   //   ba copy0MBB
1587
1588   // FIXME: we wouldn't need copy0MBB (we could fold it into thisMBB)
1589   // if we could insert other, non-terminator instructions after the
1590   // bCC. But MBB->getFirstTerminator() can't understand this.
1591   MachineBasicBlock *copy1MBB = new MachineBasicBlock (LLVM_BB);
1592   F->getBasicBlockList ().push_back (copy1MBB);
1593   BuildMI (BB, Opcode, 1).addMBB (copy1MBB);
1594   MachineBasicBlock *copy0MBB = new MachineBasicBlock (LLVM_BB);
1595   F->getBasicBlockList ().push_back (copy0MBB);
1596   BuildMI (BB, V8::BA, 1).addMBB (copy0MBB);
1597   // Update machine-CFG edges
1598   BB->addSuccessor (copy1MBB);
1599   BB->addSuccessor (copy0MBB);
1600
1601   //  copy0MBB:
1602   //   %FalseValue = or %G0, 0
1603   //   ba sinkMBB
1604   BB = copy0MBB;
1605   unsigned FalseValue = makeAnotherReg (I.getType ());
1606   BuildMI (BB, V8::ORri, 2, FalseValue).addReg (V8::G0).addZImm (0);
1607   MachineBasicBlock *sinkMBB = new MachineBasicBlock (LLVM_BB);
1608   F->getBasicBlockList ().push_back (sinkMBB);
1609   BuildMI (BB, V8::BA, 1).addMBB (sinkMBB);
1610   // Update machine-CFG edges
1611   BB->addSuccessor (sinkMBB);
1612
1613   DEBUG (std::cerr << "thisMBB is at " << (void*)thisMBB << "\n");
1614   DEBUG (std::cerr << "copy1MBB is at " << (void*)copy1MBB << "\n");
1615   DEBUG (std::cerr << "copy0MBB is at " << (void*)copy0MBB << "\n");
1616   DEBUG (std::cerr << "sinkMBB is at " << (void*)sinkMBB << "\n");
1617
1618   //  copy1MBB:
1619   //   %TrueValue = or %G0, 1
1620   //   ba sinkMBB
1621   BB = copy1MBB;
1622   unsigned TrueValue = makeAnotherReg (I.getType ());
1623   BuildMI (BB, V8::ORri, 2, TrueValue).addReg (V8::G0).addZImm (1);
1624   BuildMI (BB, V8::BA, 1).addMBB (sinkMBB);
1625   // Update machine-CFG edges
1626   BB->addSuccessor (sinkMBB);
1627
1628   //  sinkMBB:
1629   //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, copy1MBB ]
1630   //  ...
1631   BB = sinkMBB;
1632   BuildMI (BB, V8::PHI, 4, DestReg).addReg (FalseValue)
1633     .addMBB (copy0MBB).addReg (TrueValue).addMBB (copy1MBB);
1634 }
1635
1636 void V8ISel::visitAllocaInst(AllocaInst &I) {
1637   // Find the data size of the alloca inst's getAllocatedType.
1638   const Type *Ty = I.getAllocatedType();
1639   unsigned TySize = TM.getTargetData().getTypeSize(Ty);
1640
1641   unsigned ArraySizeReg = getReg (I.getArraySize ());
1642   unsigned TySizeReg = getReg (ConstantUInt::get (Type::UIntTy, TySize));
1643   unsigned TmpReg1 = makeAnotherReg (Type::UIntTy);
1644   unsigned TmpReg2 = makeAnotherReg (Type::UIntTy);
1645   unsigned StackAdjReg = makeAnotherReg (Type::UIntTy);
1646
1647   // StackAdjReg = (ArraySize * TySize) rounded up to nearest
1648   // doubleword boundary.
1649   BuildMI (BB, V8::UMULrr, 2, TmpReg1).addReg (ArraySizeReg).addReg (TySizeReg);
1650
1651   // Round up TmpReg1 to nearest doubleword boundary:
1652   BuildMI (BB, V8::ADDri, 2, TmpReg2).addReg (TmpReg1).addSImm (7);
1653   BuildMI (BB, V8::ANDri, 2, StackAdjReg).addReg (TmpReg2).addSImm (-8);
1654
1655   // Subtract size from stack pointer, thereby allocating some space.
1656   BuildMI (BB, V8::SUBrr, 2, V8::SP).addReg (V8::SP).addReg (StackAdjReg);
1657
1658   // Put a pointer to the space into the result register, by copying
1659   // the stack pointer.
1660   BuildMI (BB, V8::ADDri, 2, getReg(I)).addReg (V8::SP).addSImm (96);
1661
1662   // Inform the Frame Information that we have just allocated a variable-sized
1663   // object.
1664   F->getFrameInfo()->CreateVariableSizedObject();
1665 }
1666
1667 /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
1668 /// function, lowering any calls to unknown intrinsic functions into the
1669 /// equivalent LLVM code.
1670 void V8ISel::LowerUnknownIntrinsicFunctionCalls(Function &F) {
1671   for (Function::iterator BB = F.begin(), E = F.end(); BB != E; ++BB)
1672     for (BasicBlock::iterator I = BB->begin(), E = BB->end(); I != E; )
1673       if (CallInst *CI = dyn_cast<CallInst>(I++))
1674         if (Function *F = CI->getCalledFunction())
1675           switch (F->getIntrinsicID()) {
1676           case Intrinsic::vastart:
1677           case Intrinsic::vacopy:
1678           case Intrinsic::vaend:
1679             // We directly implement these intrinsics
1680           case Intrinsic::not_intrinsic: break;
1681           default:
1682             // All other intrinsic calls we must lower.
1683             Instruction *Before = CI->getPrev();
1684             TM.getIntrinsicLowering().LowerIntrinsicCall(CI);
1685             if (Before) {        // Move iterator to instruction after call
1686               I = Before;  ++I;
1687             } else {
1688               I = BB->begin();
1689             }
1690           }
1691 }
1692
1693
1694 void V8ISel::visitIntrinsicCall(Intrinsic::ID ID, CallInst &CI) {
1695   switch (ID) {
1696   default:
1697     std::cerr << "Sorry, unknown intrinsic function call:\n" << CI; abort ();
1698
1699   case Intrinsic::vastart: {
1700     // Add the VarArgsOffset to the frame pointer, and copy it to the result.
1701     unsigned DestReg = getReg (CI);
1702     BuildMI (BB, V8::ADDri, 2, DestReg).addReg (V8::FP).addSImm (VarArgsOffset);
1703     return;
1704   }
1705
1706   case Intrinsic::vaend:
1707     // va_end is a no-op on SparcV8.
1708     return;
1709
1710   case Intrinsic::vacopy: {
1711     // Copy the va_list ptr (arg1) to the result.
1712     unsigned DestReg = getReg (CI), SrcReg = getReg (CI.getOperand (1));
1713     BuildMI (BB, V8::ORrr, 2, DestReg).addReg (V8::G0).addReg (SrcReg);
1714     return;
1715   }
1716   }
1717 }
1718
1719 void V8ISel::visitVANextInst (VANextInst &I) {
1720   // Add the type size to the vararg pointer (arg0).
1721   unsigned DestReg = getReg (I);
1722   unsigned SrcReg = getReg (I.getOperand (0));
1723   unsigned TySize = TM.getTargetData ().getTypeSize (I.getArgType ());
1724   BuildMI (BB, V8::ADDri, 2, DestReg).addReg (SrcReg).addSImm (TySize);
1725 }
1726
1727 void V8ISel::visitVAArgInst (VAArgInst &I) {
1728   unsigned VAList = getReg (I.getOperand (0));
1729   unsigned DestReg = getReg (I);
1730
1731   switch (I.getType ()->getTypeID ()) {
1732   case Type::PointerTyID:
1733   case Type::UIntTyID:
1734   case Type::IntTyID:
1735         BuildMI (BB, V8::LD, 2, DestReg).addReg (VAList).addSImm (0);
1736     return;
1737
1738   case Type::ULongTyID:
1739   case Type::LongTyID:
1740         BuildMI (BB, V8::LD, 2, DestReg).addReg (VAList).addSImm (0);
1741         BuildMI (BB, V8::LD, 2, DestReg+1).addReg (VAList).addSImm (4);
1742     return;
1743
1744   case Type::DoubleTyID: {
1745     unsigned DblAlign = TM.getTargetData().getDoubleAlignment();
1746     unsigned TempReg = makeAnotherReg (Type::IntTy);
1747     unsigned TempReg2 = makeAnotherReg (Type::IntTy);
1748     int FI = F->getFrameInfo()->CreateStackObject(8, DblAlign);
1749     BuildMI (BB, V8::LD, 2, TempReg).addReg (VAList).addSImm (0);
1750     BuildMI (BB, V8::LD, 2, TempReg2).addReg (VAList).addSImm (4);
1751     BuildMI (BB, V8::ST, 3).addFrameIndex (FI).addSImm (0).addReg (TempReg);
1752     BuildMI (BB, V8::ST, 3).addFrameIndex (FI).addSImm (4).addReg (TempReg2);
1753     BuildMI (BB, V8::LDDFri, 2, DestReg).addFrameIndex (FI).addSImm (0);
1754     return;
1755   }
1756
1757   default:
1758     std::cerr << "Sorry, vaarg instruction of this type still unsupported:\n"
1759               << I;
1760     abort ();
1761     return;
1762   }
1763 }