lib/Target/SparcV9/RegAlloc/PhyRegAlloc.cpp

   1 // $Id$
   2 //***************************************************************************
   3 // File:
   4 //      PhyRegAlloc.cpp
   5 //
   6 // Purpose:
   7 //      Register allocation for LLVM.
   8 //
   9 // History:
  10 //      9/10/01  -  Ruchira Sasanka - created.
  11 //**************************************************************************/
  12
  13 #include "llvm/CodeGen/PhyRegAlloc.h"
  14 #include "llvm/CodeGen/MachineInstr.h"
  15 #include "llvm/Target/TargetMachine.h"
  16 #include "llvm/Target/MachineFrameInfo.h"
  17
  18
  19 // ***TODO: There are several places we add instructions. Validate the order
  20 //          of adding these instructions.
  21
  22
  23
  24 cl::Enum<RegAllocDebugLevel_t> DEBUG_RA("dregalloc", cl::NoFlags,
  25   "enable register allocation debugging information",
  26   clEnumValN(RA_DEBUG_None   , "n", "disable debug output"),
  27   clEnumValN(RA_DEBUG_Normal , "y", "enable debug output"),
  28   clEnumValN(RA_DEBUG_Verbose, "v", "enable extra debug output"), 0);
  29
  30
  31 //----------------------------------------------------------------------------
  32 // Constructor: Init local composite objects and create register classes.
  33 //----------------------------------------------------------------------------
  34 PhyRegAlloc::PhyRegAlloc(Method *M,
  35                          const TargetMachine& tm,
  36                          MethodLiveVarInfo *const Lvi)
  37                         : RegClassList(),
  38                           TM(tm),
  39                           Meth(M),
  40                           mcInfo(MachineCodeForMethod::get(M)),
  41                           LVI(Lvi), LRI(M, tm, RegClassList),
  42                           MRI( tm.getRegInfo() ),
  43                           NumOfRegClasses(MRI.getNumOfRegClasses()),
  44                           AddedInstrMap()
  45                           /*, PhiInstList()*/
  46 {
  47   // **TODO: use an actual reserved color list
  48   ReservedColorListType *RCL = new ReservedColorListType();
  49
  50   // create each RegisterClass and put in RegClassList
  51   for( unsigned int rc=0; rc < NumOfRegClasses; rc++)
  52     RegClassList.push_back( new RegClass(M, MRI.getMachineRegClass(rc), RCL) );
  53 }
  54
  55 //----------------------------------------------------------------------------
  56 // This method initally creates interference graphs (one in each reg class)
  57 // and IGNodeList (one in each IG). The actual nodes will be pushed later.
  58 //----------------------------------------------------------------------------
  59
  60 void PhyRegAlloc::createIGNodeListsAndIGs()
  61 {
  62   if(DEBUG_RA ) cout << "Creating LR lists ..." << endl;
  63
  64   // hash map iterator
  65   LiveRangeMapType::const_iterator HMI = (LRI.getLiveRangeMap())->begin();
  66
  67   // hash map end
  68   LiveRangeMapType::const_iterator HMIEnd = (LRI.getLiveRangeMap())->end();
  69
  70     for(  ; HMI != HMIEnd ; ++HMI ) {
  71
  72       if( (*HMI).first ) {
  73
  74         LiveRange *L = (*HMI).second;      // get the LiveRange
  75
  76         if( !L) {
  77           if( DEBUG_RA) {
  78             cout << "\n*?!?Warning: Null liver range found for: ";
  79             printValue( (*HMI).first) ; cout << endl;
  80           }
  81           continue;
  82         }
  83                                         // if the Value * is not null, and LR
  84                                         // is not yet written to the IGNodeList
  85        if( !(L->getUserIGNode())  ) {
  86
  87          RegClass *const RC =           // RegClass of first value in the LR
  88            //RegClassList [MRI.getRegClassIDOfValue(*(L->begin()))];
  89            RegClassList[ L->getRegClass()->getID() ];
  90
  91          RC-> addLRToIG( L );           // add this LR to an IG
  92        }
  93     }
  94   }
  95
  96                                         // init RegClassList
  97   for( unsigned int rc=0; rc < NumOfRegClasses ; rc++)
  98     RegClassList[ rc ]->createInterferenceGraph();
  99
 100   if( DEBUG_RA)
 101     cout << "LRLists Created!" << endl;
 102 }
 103
 104
 105
 106 //----------------------------------------------------------------------------
 107 // This method will add all interferences at for a given instruction.
 108 // Interence occurs only if the LR of Def (Inst or Arg) is of the same reg
 109 // class as that of live var. The live var passed to this function is the
 110 // LVset AFTER the instruction
 111 //----------------------------------------------------------------------------
 112
 113 void PhyRegAlloc::addInterference(const Value *const Def,
 114                                   const LiveVarSet *const LVSet,
 115                                   const bool isCallInst) {
 116
 117   LiveVarSet::const_iterator LIt = LVSet->begin();
 118
 119   // get the live range of instruction
 120   const LiveRange *const LROfDef = LRI.getLiveRangeForValue( Def );
 121
 122   IGNode *const IGNodeOfDef = LROfDef->getUserIGNode();
 123   assert( IGNodeOfDef );
 124
 125   RegClass *const RCOfDef = LROfDef->getRegClass();
 126
 127   // for each live var in live variable set
 128   for( ; LIt != LVSet->end(); ++LIt) {
 129
 130     if( DEBUG_RA > 1) {
 131       cout << "< Def="; printValue(Def);
 132       cout << ", Lvar=";  printValue( *LIt); cout  << "> ";
 133     }
 134
 135     //  get the live range corresponding to live var
 136     LiveRange *const LROfVar = LRI.getLiveRangeForValue(*LIt );
 137
 138     // LROfVar can be null if it is a const since a const
 139     // doesn't have a dominating def - see Assumptions above
 140     if( LROfVar)   {
 141
 142       if(LROfDef == LROfVar)            // do not set interf for same LR
 143         continue;
 144
 145       // if 2 reg classes are the same set interference
 146       if( RCOfDef == LROfVar->getRegClass() ){
 147         RCOfDef->setInterference( LROfDef, LROfVar);
 148
 149       }
 150
 151     else if(DEBUG_RA > 1)  {
 152       // we will not have LRs for values not explicitly allocated in the
 153       // instruction stream (e.g., constants)
 154       cout << " warning: no live range for " ;
 155       printValue( *LIt); cout << endl; }
 156
 157     }
 158
 159   }
 160
 161 }
 162
 163
 164 //----------------------------------------------------------------------------
 165 // For a call instruction, this method sets the CallInterference flag in
 166 // the LR of each variable live int the Live Variable Set live after the
 167 // call instruction (except the return value of the call instruction - since
 168 // the return value does not interfere with that call itself).
 169 //----------------------------------------------------------------------------
 170
 171 void PhyRegAlloc::setCallInterferences(const MachineInstr *MInst,
 172                                        const LiveVarSet *const LVSetAft )
 173 {
 174   // Now find the LR of the return value of the call
 175
 176
 177   // We do this because, we look at the LV set *after* the instruction
 178   // to determine, which LRs must be saved across calls. The return value
 179   // of the call is live in this set - but it does not interfere with call
 180   // (i.e., we can allocate a volatile register to the return value)
 181
 182   LiveRange *RetValLR = NULL;
 183
 184   const Value *RetVal = MRI.getCallInstRetVal( MInst );
 185
 186   if( RetVal ) {
 187     RetValLR = LRI.getLiveRangeForValue( RetVal );
 188     assert( RetValLR && "No LR for RetValue of call");
 189   }
 190
 191   if( DEBUG_RA)
 192     cout << "\n For call inst: " << *MInst;
 193
 194   LiveVarSet::const_iterator LIt = LVSetAft->begin();
 195
 196   // for each live var in live variable set after machine inst
 197   for( ; LIt != LVSetAft->end(); ++LIt) {
 198
 199    //  get the live range corresponding to live var
 200     LiveRange *const LR = LRI.getLiveRangeForValue(*LIt );
 201
 202     if( LR && DEBUG_RA) {
 203       cout << "\n\tLR Aft Call: ";
 204       LR->printSet();
 205     }
 206
 207
 208     // LR can be null if it is a const since a const
 209     // doesn't have a dominating def - see Assumptions above
 210     if( LR && (LR != RetValLR) )   {
 211       LR->setCallInterference();
 212       if( DEBUG_RA) {
 213         cout << "\n  ++Added call interf for LR: " ;
 214         LR->printSet();
 215       }
 216     }
 217
 218   }
 219
 220 }
 221
 222
 223 //----------------------------------------------------------------------------
 224 // This method will walk thru code and create interferences in the IG of
 225 // each RegClass.
 226 //----------------------------------------------------------------------------
 227
 228 void PhyRegAlloc::buildInterferenceGraphs()
 229 {
 230
 231   if(DEBUG_RA) cout << "Creating interference graphs ..." << endl;
 232
 233   Method::const_iterator BBI = Meth->begin();  // random iterator for BBs
 234
 235   for( ; BBI != Meth->end(); ++BBI) {          // traverse BBs in random order
 236
 237     // get the iterator for machine instructions
 238     const MachineCodeForBasicBlock& MIVec = (*BBI)->getMachineInstrVec();
 239     MachineCodeForBasicBlock::const_iterator
 240       MInstIterator = MIVec.begin();
 241
 242     // iterate over all the machine instructions in BB
 243     for( ; MInstIterator != MIVec.end(); ++MInstIterator) {
 244
 245       const MachineInstr * MInst = *MInstIterator;
 246
 247       // get the LV set after the instruction
 248       const LiveVarSet *const LVSetAI =
 249         LVI->getLiveVarSetAfterMInst(MInst, *BBI);
 250
 251       const bool isCallInst = TM.getInstrInfo().isCall(MInst->getOpCode());
 252
 253       if( isCallInst ) {
 254         //cout << "\nFor call inst: " << *MInst;
 255
 256         // set the isCallInterference flag of each live range wich extends
 257         // accross this call instruction. This information is used by graph
 258         // coloring algo to avoid allocating volatile colors to live ranges
 259         // that span across calls (since they have to be saved/restored)
 260         setCallInterferences( MInst,  LVSetAI);
 261       }
 262
 263
 264       // iterate over  MI operands to find defs
 265       for( MachineInstr::val_op_const_iterator OpI(MInst);!OpI.done(); ++OpI) {
 266
 267         if( OpI.isDef() ) {
 268           // create a new LR iff this operand is a def
 269           addInterference(*OpI, LVSetAI, isCallInst );
 270
 271         } //if this is a def
 272
 273       } // for all operands
 274
 275
 276       // Also add interference for any implicit definitions in a machine
 277       // instr (currently, only calls have this).
 278
 279       unsigned NumOfImpRefs =  MInst->getNumImplicitRefs();
 280       if(  NumOfImpRefs > 0 ) {
 281         for(unsigned z=0; z < NumOfImpRefs; z++)
 282           if( MInst->implicitRefIsDefined(z) )
 283             addInterference( MInst->getImplicitRef(z), LVSetAI, isCallInst );
 284       }
 285
 286       /*
 287       // record phi instrns in PhiInstList
 288       if( TM.getInstrInfo().isDummyPhiInstr(MInst->getOpCode()) )
 289         PhiInstList.push_back( MInst );
 290       */
 291
 292     } // for all machine instructions in BB
 293
 294   } // for all BBs in method
 295
 296
 297   // add interferences for method arguments. Since there are no explict
 298   // defs in method for args, we have to add them manually
 299
 300   addInterferencesForArgs();            // add interference for method args
 301
 302   if( DEBUG_RA)
 303     cout << "Interference graphs calculted!" << endl;
 304
 305 }
 306
 307
 308
 309
 310 //----------------------------------------------------------------------------
 311 // This method will add interferences for incoming arguments to a method.
 312 //----------------------------------------------------------------------------
 313 void PhyRegAlloc::addInterferencesForArgs()
 314 {
 315                                               // get the InSet of root BB
 316   const LiveVarSet *const InSet = LVI->getInSetOfBB( Meth->front() );
 317
 318                                               // get the argument list
 319   const Method::ArgumentListType& ArgList = Meth->getArgumentList();
 320
 321                                               // get an iterator to arg list
 322   Method::ArgumentListType::const_iterator ArgIt = ArgList.begin();
 323
 324
 325   for( ; ArgIt != ArgList.end() ; ++ArgIt) {  // for each argument
 326     addInterference( *ArgIt, InSet, false );  // add interferences between
 327                                               // args and LVars at start
 328     if( DEBUG_RA > 1) {
 329        cout << " - %% adding interference for  argument ";
 330       printValue( (const Value *) *ArgIt); cout  << endl;
 331     }
 332   }
 333 }
 334
 335
 336 //----------------------------------------------------------------------------
 337 // This method is called after register allocation is complete to set the
 338 // allocated reisters in the machine code. This code will add register numbers
 339 // to MachineOperands that contain a Value.
 340 //----------------------------------------------------------------------------
 341
 342 void PhyRegAlloc::updateMachineCode()
 343 {
 344
 345   Method::const_iterator BBI = Meth->begin();  // random iterator for BBs
 346
 347   for( ; BBI != Meth->end(); ++BBI) {          // traverse BBs in random order
 348
 349     // get the iterator for machine instructions
 350     MachineCodeForBasicBlock& MIVec = (*BBI)->getMachineInstrVec();
 351     MachineCodeForBasicBlock::iterator MInstIterator = MIVec.begin();
 352
 353     // iterate over all the machine instructions in BB
 354     for( ; MInstIterator != MIVec.end(); ++MInstIterator) {
 355
 356       MachineInstr *MInst = *MInstIterator;
 357
 358       // if this machine instr is call, insert caller saving code
 359
 360       if( (TM.getInstrInfo()).isCall( MInst->getOpCode()) )
 361         MRI.insertCallerSavingCode(MInst,  *BBI, *this );
 362
 363       // If there are instructions to be added, *before* this machine
 364       // instruction, add them now.
 365
 366       if( AddedInstrMap[ MInst ] ) {
 367
 368         deque<MachineInstr *> &IBef = (AddedInstrMap[MInst])->InstrnsBefore;
 369
 370         if( ! IBef.empty() ) {
 371
 372           deque<MachineInstr *>::iterator AdIt;
 373
 374           for( AdIt = IBef.begin(); AdIt != IBef.end() ; ++AdIt ) {
 375
 376             if( DEBUG_RA)
 377               cerr << " *$* PREPENDed instr " << *AdIt << endl;
 378
 379             MInstIterator = MIVec.insert( MInstIterator, *AdIt );
 380             ++MInstIterator;
 381           }
 382
 383         }
 384
 385       }
 386
 387       // reset the stack offset for temporary variables since we may
 388       // need that to spill
 389       mcInfo.popAllTempValues(TM);
 390
 391       //for(MachineInstr::val_op_const_iterator OpI(MInst);!OpI.done();++OpI) {
 392
 393       for(unsigned OpNum=0; OpNum < MInst->getNumOperands(); ++OpNum) {
 394
 395         MachineOperand& Op = MInst->getOperand(OpNum);
 396
 397         if( Op.getOperandType() ==  MachineOperand::MO_VirtualRegister ||
 398             Op.getOperandType() ==  MachineOperand::MO_CCRegister) {
 399
 400           const Value *const Val =  Op.getVRegValue();
 401
 402           // delete this condition checking later (must assert if Val is null)
 403           if( !Val) {
 404             if (DEBUG_RA)
 405               cout << "Warning: NULL Value found for operand" << endl;
 406             continue;
 407           }
 408           assert( Val && "Value is NULL");
 409
 410           LiveRange *const LR = LRI.getLiveRangeForValue(Val);
 411
 412           if ( !LR ) {
 413
 414             // nothing to worry if it's a const or a label
 415
 416             if (DEBUG_RA) {
 417               cout << "*NO LR for operand : " << Op ;
 418               cout << " [reg:" <<  Op.getAllocatedRegNum() << "]";
 419               cout << " in inst:\t" << *MInst << endl;
 420             }
 421
 422             // if register is not allocated, mark register as invalid
 423             if( Op.getAllocatedRegNum() == -1)
 424               Op.setRegForValue( MRI.getInvalidRegNum());
 425
 426
 427             continue;
 428           }
 429
 430           unsigned RCID = (LR->getRegClass())->getID();
 431
 432           if( LR->hasColor() ) {
 433             Op.setRegForValue( MRI.getUnifiedRegNum(RCID, LR->getColor()) );
 434           }
 435           else {
 436
 437             // LR did NOT receive a color (register). Now, insert spill code
 438             // for spilled opeands in this machine instruction
 439
 440             //assert(0 && "LR must be spilled");
 441             insertCode4SpilledLR(LR, MInst, *BBI, OpNum );
 442
 443           }
 444         }
 445
 446       } // for each operand
 447
 448
 449       // If there are instructions to be added *after* this machine
 450       // instruction, add them now
 451
 452       if( AddedInstrMap[ MInst ] &&
 453           ! (AddedInstrMap[ MInst ]->InstrnsAfter).empty() ) {
 454
 455         // if there are delay slots for this instruction, the instructions
 456         // added after it must really go after the delayed instruction(s)
 457         // So, we move the InstrAfter of the current instruction to the
 458         // corresponding delayed instruction
 459
 460         unsigned delay;
 461         if((delay=TM.getInstrInfo().getNumDelaySlots(MInst->getOpCode())) >0){
 462           move2DelayedInstr(MInst,  *(MInstIterator+delay) );
 463
 464           if(DEBUG_RA)  cout<< "\nMoved an added instr after the delay slot";
 465         }
 466
 467         else {
 468
 469
 470           // Here we can add the "instructions after" to the current
 471           // instruction since there are no delay slots for this instruction
 472
 473           deque<MachineInstr *> &IAft = (AddedInstrMap[MInst])->InstrnsAfter;
 474
 475           if( ! IAft.empty() ) {
 476
 477             deque<MachineInstr *>::iterator AdIt;
 478
 479             ++MInstIterator;   // advance to the next instruction
 480
 481             for( AdIt = IAft.begin(); AdIt != IAft.end() ; ++AdIt ) {
 482
 483               if(DEBUG_RA)
 484                 cerr << " *#* APPENDed instr opcode: "  << *AdIt << endl;
 485
 486               MInstIterator = MIVec.insert( MInstIterator, *AdIt );
 487               ++MInstIterator;
 488             }
 489
 490             // MInsterator already points to the next instr. Since the
 491             // for loop also increments it, decrement it to point to the
 492             // instruction added last
 493             --MInstIterator;
 494
 495           }
 496
 497         }  // if not delay
 498
 499       }
 500
 501     } // for each machine instruction
 502   }
 503 }
 504
 505
 506
 507 //----------------------------------------------------------------------------
 508 // This method inserts spill code for AN operand whose LR was spilled.
 509 // This method may be called several times for a single machine instruction
 510 // if it contains many spilled operands. Each time it is called, it finds
 511 // a register which is not live at that instruction and also which is not
 512 // used by other spilled operands of the same instruction. Then it uses
 513 // this register temporarily to accomodate the spilled value.
 514 //----------------------------------------------------------------------------
 515 void PhyRegAlloc::insertCode4SpilledLR(const LiveRange *LR,
 516                                        MachineInstr *MInst,
 517                                        const BasicBlock *BB,
 518                                        const unsigned OpNum) {
 519
 520   MachineOperand& Op = MInst->getOperand(OpNum);
 521   bool isDef =  MInst->operandIsDefined(OpNum);
 522   unsigned RegType = MRI.getRegType( LR );
 523   int SpillOff = LR->getSpillOffFromFP();
 524   RegClass *RC = LR->getRegClass();
 525   const LiveVarSet *LVSetBef =  LVI->getLiveVarSetBeforeMInst(MInst, BB);
 526   int TmpOff =
 527     mcInfo.pushTempValue(TM, TM.findOptimalStorageSize(LR->getType()));
 528
 529   MachineInstr *MIBef,  *AdIMid, *MIAft;
 530   int TmpReg;
 531
 532   TmpReg = getUsableRegAtMI(RC, RegType, MInst,LVSetBef, MIBef, MIAft);
 533   TmpReg = MRI.getUnifiedRegNum( RC->getID(), TmpReg );
 534
 535
 536   if( !isDef ) {
 537
 538     // for a USE, we have to load the value of LR from stack to a TmpReg
 539     // and use the TmpReg as one operand of instruction
 540
 541     // actual loading instruction
 542     AdIMid = MRI.cpMem2RegMI(MRI.getFramePointer(), SpillOff, TmpReg, RegType);
 543
 544     if( MIBef )
 545       ((AddedInstrMap[MInst])->InstrnsBefore).push_back(MIBef);
 546
 547     ((AddedInstrMap[MInst])->InstrnsBefore).push_back(AdIMid);
 548
 549     if( MIAft)
 550       ((AddedInstrMap[MInst])->InstrnsAfter).push_front(MIAft);
 551
 552
 553   }
 554   else {   // if this is a Def
 555
 556     // for a DEF, we have to store the value produced by this instruction
 557     // on the stack position allocated for this LR
 558
 559     // actual storing instruction
 560     AdIMid = MRI.cpReg2MemMI(TmpReg, MRI.getFramePointer(), SpillOff, RegType);
 561
 562     if( MIBef )
 563       ((AddedInstrMap[MInst])->InstrnsBefore).push_back(MIBef);
 564
 565     ((AddedInstrMap[MInst])->InstrnsBefore).push_back(AdIMid);
 566
 567     if( MIAft)
 568       ((AddedInstrMap[MInst])->InstrnsAfter).push_front(MIAft);
 569
 570   }  // if !DEF
 571
 572   cerr << "\nFor Inst " << *MInst;
 573   cerr << "\n - SPILLED LR:"; LR->printSet();
 574   cerr << "\n - Added Instructions:";
 575   if( MIBef ) cerr <<  *MIBef;
 576   cerr <<  *AdIMid;
 577   if( MIAft ) cerr <<  *MIAft;
 578
 579   Op.setRegForValue( TmpReg );    // set the opearnd
 580
 581
 582 }
 583
 584
 585
 586
 587
 588
 589 //----------------------------------------------------------------------------
 590 // We can use the following method to get a temporary register to be used
 591 // BEFORE any given machine instruction. If there is a register available,
 592 // this method will simply return that register and set MIBef = MIAft = NULL.
 593 // Otherwise, it will return a register and MIAft and MIBef will contain
 594 // two instructions used to free up this returned register.
 595 // Returned register number is the UNIFIED register number
 596 //----------------------------------------------------------------------------
 597
 598 int PhyRegAlloc::getUsableRegAtMI(RegClass *RC,
 599                                   const int RegType,
 600                                   const MachineInstr *MInst,
 601                                   const LiveVarSet *LVSetBef,
 602                                   MachineInstr *MIBef,
 603                                   MachineInstr *MIAft) {
 604
 605   int Reg =  getUnusedRegAtMI(RC, MInst, LVSetBef);
 606   Reg = MRI.getUnifiedRegNum(RC->getID(), Reg);
 607
 608   if( Reg != -1) {
 609     // we found an unused register, so we can simply used
 610     MIBef = MIAft = NULL;
 611   }
 612   else {
 613     // we couldn't find an unused register. Generate code to free up a reg by
 614     // saving it on stack and restoring after the instruction
 615
 616     /**** NOTE: THIS SHOULD USE THE RIGHT SIZE FOR THE REG BEING PUSHED ****/
 617     int TmpOff = mcInfo.pushTempValue(TM, /*size*/ 8);
 618
 619     Reg = getRegNotUsedByThisInst(RC, MInst);
 620     MIBef = MRI.cpReg2MemMI(Reg, MRI.getFramePointer(), TmpOff, RegType );
 621     MIAft = MRI.cpMem2RegMI(MRI.getFramePointer(), TmpOff, Reg, RegType );
 622   }
 623
 624   return Reg;
 625 }
 626
 627 //----------------------------------------------------------------------------
 628 // This method is called to get a new unused register that can be used to
 629 // accomodate a spilled value.
 630 // This method may be called several times for a single machine instruction
 631 // if it contains many spilled operands. Each time it is called, it finds
 632 // a register which is not live at that instruction and also which is not
 633 // used by other spilled operands of the same instruction.
 634 // Return register number is relative to the register class. NOT
 635 // unified number
 636 //----------------------------------------------------------------------------
 637 int PhyRegAlloc::getUnusedRegAtMI(RegClass *RC,
 638                                   const MachineInstr *MInst,
 639                                   const LiveVarSet *LVSetBef) {
 640
 641   unsigned NumAvailRegs =  RC->getNumOfAvailRegs();
 642
 643   bool *IsColorUsedArr = RC->getIsColorUsedArr();
 644
 645   for(unsigned i=0; i <  NumAvailRegs; i++)
 646       IsColorUsedArr[i] = false;
 647
 648   LiveVarSet::const_iterator LIt = LVSetBef->begin();
 649
 650   // for each live var in live variable set after machine inst
 651   for( ; LIt != LVSetBef->end(); ++LIt) {
 652
 653    //  get the live range corresponding to live var
 654     LiveRange *const LRofLV = LRI.getLiveRangeForValue(*LIt );
 655
 656     // LR can be null if it is a const since a const
 657     // doesn't have a dominating def - see Assumptions above
 658     if( LRofLV )
 659       if( LRofLV->hasColor() )
 660         IsColorUsedArr[ LRofLV->getColor() ] = true;
 661   }
 662
 663   // It is possible that one operand of this MInst was already spilled
 664   // and it received some register temporarily. If that's the case,
 665   // it is recorded in machine operand. We must skip such registers.
 666
 667   setRegsUsedByThisInst(RC, MInst);
 668
 669   unsigned c;                         // find first unused color
 670   for( c=0; c < NumAvailRegs; c++)
 671      if( ! IsColorUsedArr[ c ] ) break;
 672
 673   if(c < NumAvailRegs)
 674     return c;
 675   else
 676     return -1;
 677
 678
 679 }
 680
 681
 682
 683 //----------------------------------------------------------------------------
 684 // This method modifies the IsColorUsedArr of the register class passed to it.
 685 // It sets the bits corresponding to the registers used by this machine
 686 // instructions. Explicit operands are set.
 687 //----------------------------------------------------------------------------
 688 void PhyRegAlloc::setRegsUsedByThisInst(RegClass *RC,
 689                                        const MachineInstr *MInst ) {
 690
 691  bool *IsColorUsedArr = RC->getIsColorUsedArr();
 692
 693  for(unsigned OpNum=0; OpNum < MInst->getNumOperands(); ++OpNum) {
 694
 695    const MachineOperand& Op = MInst->getOperand(OpNum);
 696
 697     if( Op.getOperandType() ==  MachineOperand::MO_VirtualRegister ||
 698         Op.getOperandType() ==  MachineOperand::MO_CCRegister) {
 699
 700       const Value *const Val =  Op.getVRegValue();
 701
 702       if( !Val )
 703         if( MRI.getRegClassIDOfValue( Val )== RC->getID() ) {
 704           int Reg;
 705           if( (Reg=Op.getAllocatedRegNum()) != -1)
 706             IsColorUsedArr[ Reg ] = true;
 707
 708         }
 709     }
 710  }
 711
 712  // If there are implicit references, mark them as well
 713
 714  for(unsigned z=0; z < MInst->getNumImplicitRefs(); z++) {
 715
 716    LiveRange *const LRofImpRef =
 717      LRI.getLiveRangeForValue( MInst->getImplicitRef(z)  );
 718
 719    if( LRofImpRef )
 720      if( LRofImpRef->hasColor() )
 721        IsColorUsedArr[ LRofImpRef->getColor() ] = true;
 722  }
 723
 724
 725
 726 }
 727
 728
 729
 730 //----------------------------------------------------------------------------
 731 // Get any other register in a register class, other than what is used
 732 // by operands of a machine instruction.
 733 //----------------------------------------------------------------------------
 734 int PhyRegAlloc::getRegNotUsedByThisInst(RegClass *RC,
 735                                          const MachineInstr *MInst) {
 736
 737   bool *IsColorUsedArr = RC->getIsColorUsedArr();
 738   unsigned NumAvailRegs =  RC->getNumOfAvailRegs();
 739
 740
 741   for(unsigned i=0; i < NumAvailRegs ; i++)
 742     IsColorUsedArr[i] = false;
 743
 744   setRegsUsedByThisInst(RC, MInst);
 745
 746   unsigned c;                         // find first unused color
 747   for( c=0; c <  RC->getNumOfAvailRegs(); c++)
 748      if( ! IsColorUsedArr[ c ] ) break;
 749
 750   if(c < NumAvailRegs)
 751     return c;
 752   else
 753     assert( 0 && "FATAL: No free register could be found in reg class!!");
 754
 755 }
 756
 757
 758
 759
 760
 761 //----------------------------------------------------------------------------
 762 // If there are delay slots for an instruction, the instructions
 763 // added after it must really go after the delayed instruction(s).
 764 // So, we move the InstrAfter of that instruction to the
 765 // corresponding delayed instruction using the following method.
 766
 767 //----------------------------------------------------------------------------
 768 void PhyRegAlloc:: move2DelayedInstr(const MachineInstr *OrigMI,
 769                                      const MachineInstr *DelayedMI) {
 770
 771
 772   // "added after" instructions of the original instr
 773   deque<MachineInstr *> &OrigAft = (AddedInstrMap[OrigMI])->InstrnsAfter;
 774
 775   // "added instructions" of the delayed instr
 776   AddedInstrns *DelayAdI = AddedInstrMap[DelayedMI];
 777
 778   if(! DelayAdI )  {                // create a new "added after" if necessary
 779     DelayAdI = new AddedInstrns();
 780     AddedInstrMap[DelayedMI] =  DelayAdI;
 781   }
 782
 783   // "added after" instructions of the delayed instr
 784   deque<MachineInstr *> &DelayedAft = DelayAdI->InstrnsAfter;
 785
 786   // go thru all the "added after instructions" of the original instruction
 787   // and append them to the "addded after instructions" of the delayed
 788   // instructions
 789
 790   deque<MachineInstr *>::iterator OrigAdIt;
 791
 792   for( OrigAdIt = OrigAft.begin(); OrigAdIt != OrigAft.end() ; ++OrigAdIt ) {
 793     DelayedAft.push_back( *OrigAdIt );
 794   }
 795
 796   // empty the "added after instructions" of the original instruction
 797   OrigAft.clear();
 798
 799 }
 800
 801 //----------------------------------------------------------------------------
 802 // This method prints the code with registers after register allocation is
 803 // complete.
 804 //----------------------------------------------------------------------------
 805 void PhyRegAlloc::printMachineCode()
 806 {
 807
 808   cout << endl << ";************** Method ";
 809   cout << Meth->getName() << " *****************" << endl;
 810
 811   Method::const_iterator BBI = Meth->begin();  // random iterator for BBs
 812
 813   for( ; BBI != Meth->end(); ++BBI) {          // traverse BBs in random order
 814
 815     cout << endl ; printLabel( *BBI); cout << ": ";
 816
 817     // get the iterator for machine instructions
 818     MachineCodeForBasicBlock& MIVec = (*BBI)->getMachineInstrVec();
 819     MachineCodeForBasicBlock::iterator MInstIterator = MIVec.begin();
 820
 821     // iterate over all the machine instructions in BB
 822     for( ; MInstIterator != MIVec.end(); ++MInstIterator) {
 823
 824       MachineInstr *const MInst = *MInstIterator;
 825
 826
 827       cout << endl << "\t";
 828       cout << TargetInstrDescriptors[MInst->getOpCode()].opCodeString;
 829
 830
 831       //for(MachineInstr::val_op_const_iterator OpI(MInst);!OpI.done();++OpI) {
 832
 833       for(unsigned OpNum=0; OpNum < MInst->getNumOperands(); ++OpNum) {
 834
 835         MachineOperand& Op = MInst->getOperand(OpNum);
 836
 837         if( Op.getOperandType() ==  MachineOperand::MO_VirtualRegister ||
 838             Op.getOperandType() ==  MachineOperand::MO_CCRegister /*||
 839             Op.getOperandType() ==  MachineOperand::MO_PCRelativeDisp*/ ) {
 840
 841           const Value *const Val = Op.getVRegValue () ;
 842           // ****this code is temporary till NULL Values are fixed
 843           if( ! Val ) {
 844             cout << "\t<*NULL*>";
 845             continue;
 846           }
 847
 848           // if a label or a constant
 849           if( (Val->getValueType() == Value::BasicBlockVal)  ) {
 850
 851             cout << "\t"; printLabel(   Op.getVRegValue () );
 852           }
 853           else {
 854             // else it must be a register value
 855             const int RegNum = Op.getAllocatedRegNum();
 856
 857             cout << "\t" << "%" << MRI.getUnifiedRegName( RegNum );
 858           }
 859
 860         }
 861         else if(Op.getOperandType() ==  MachineOperand::MO_MachineRegister) {
 862           cout << "\t" << "%" << MRI.getUnifiedRegName(Op.getMachineRegNum());
 863         }
 864
 865         else
 866           cout << "\t" << Op;      // use dump field
 867       }
 868
 869
 870
 871       unsigned NumOfImpRefs =  MInst->getNumImplicitRefs();
 872       if(  NumOfImpRefs > 0 ) {
 873
 874         cout << "\tImplicit:";
 875
 876         for(unsigned z=0; z < NumOfImpRefs; z++) {
 877           printValue(  MInst->getImplicitRef(z) );
 878           cout << "\t";
 879         }
 880
 881       }
 882
 883     } // for all machine instructions
 884
 885
 886     cout << endl;
 887
 888   } // for all BBs
 889
 890   cout << endl;
 891 }
 892
 893
 894 //----------------------------------------------------------------------------
 895 //
 896 //----------------------------------------------------------------------------
 897
 898 void PhyRegAlloc::colorCallRetArgs()
 899 {
 900
 901   CallRetInstrListType &CallRetInstList = LRI.getCallRetInstrList();
 902   CallRetInstrListType::const_iterator It = CallRetInstList.begin();
 903
 904   for( ; It != CallRetInstList.end(); ++It ) {
 905
 906     const MachineInstr *const CRMI = *It;
 907     unsigned OpCode =  CRMI->getOpCode();
 908
 909     // get the added instructions for this Call/Ret instruciton
 910     AddedInstrns *AI = AddedInstrMap[ CRMI ];
 911     if ( !AI ) {
 912       AI = new AddedInstrns();
 913       AddedInstrMap[ CRMI ] = AI;
 914     }
 915
 916     // Tmp stack poistions are needed by some calls that have spilled args
 917     // So reset it before we call each such method
 918     mcInfo.popAllTempValues(TM);
 919
 920     if( (TM.getInstrInfo()).isCall( OpCode ) )
 921       MRI.colorCallArgs( CRMI, LRI, AI, *this );
 922
 923     else if (  (TM.getInstrInfo()).isReturn(OpCode) )
 924       MRI.colorRetValue( CRMI, LRI, AI );
 925
 926     else assert( 0 && "Non Call/Ret instrn in CallRetInstrList\n" );
 927
 928   }
 929
 930 }
 931
 932
 933
 934 //----------------------------------------------------------------------------
 935
 936 //----------------------------------------------------------------------------
 937 void PhyRegAlloc::colorIncomingArgs()
 938 {
 939   const BasicBlock *const FirstBB = Meth->front();
 940   const MachineInstr *FirstMI = *((FirstBB->getMachineInstrVec()).begin());
 941   assert( FirstMI && "No machine instruction in entry BB");
 942
 943   AddedInstrns *AI = AddedInstrMap[ FirstMI ];
 944   if ( !AI ) {
 945     AI = new AddedInstrns();
 946     AddedInstrMap[ FirstMI  ] = AI;
 947   }
 948
 949   MRI.colorMethodArgs(Meth, LRI, AI );
 950 }
 951
 952
 953 //----------------------------------------------------------------------------
 954 // Used to generate a label for a basic block
 955 //----------------------------------------------------------------------------
 956 void PhyRegAlloc::printLabel(const Value *const Val)
 957 {
 958   if( Val->hasName() )
 959     cout  << Val->getName();
 960   else
 961     cout << "Label" <<  Val;
 962 }
 963
 964
 965 //----------------------------------------------------------------------------
 966 // This method calls setSugColorUsable method of each live range. This
 967 // will determine whether the suggested color of LR is  really usable.
 968 // A suggested color is not usable when the suggested color is volatile
 969 // AND when there are call interferences
 970 //----------------------------------------------------------------------------
 971
 972 void PhyRegAlloc::markUnusableSugColors()
 973 {
 974   if(DEBUG_RA ) cout << "\nmarking unusable suggested colors ..." << endl;
 975
 976   // hash map iterator
 977   LiveRangeMapType::const_iterator HMI = (LRI.getLiveRangeMap())->begin();
 978   LiveRangeMapType::const_iterator HMIEnd = (LRI.getLiveRangeMap())->end();
 979
 980     for(  ; HMI != HMIEnd ; ++HMI ) {
 981
 982       if( (*HMI).first ) {
 983
 984         LiveRange *L = (*HMI).second;      // get the LiveRange
 985
 986         if(L) {
 987           if( L->hasSuggestedColor() ) {
 988
 989             int RCID = (L->getRegClass())->getID();
 990             if( MRI.isRegVolatile( RCID,  L->getSuggestedColor()) &&
 991                 L->isCallInterference() )
 992               L->setSuggestedColorUsable( false );
 993             else
 994               L->setSuggestedColorUsable( true );
 995           }
 996         } // if L->hasSuggestedColor()
 997       }
 998     } // for all LR's in hash map
 999 }
1000
1001
1002
1003 //----------------------------------------------------------------------------
1004 // The following method will set the stack offsets of the live ranges that
1005 // are decided to be spillled. This must be called just after coloring the
1006 // LRs using the graph coloring algo. For each live range that is spilled,
1007 // this method allocate a new spill position on the stack.
1008 //----------------------------------------------------------------------------
1009
1010 void PhyRegAlloc::allocateStackSpace4SpilledLRs()
1011 {
1012   if(DEBUG_RA ) cout << "\nsetting LR stack offsets ..." << endl;
1013
1014   // hash map iterator
1015   LiveRangeMapType::const_iterator HMI = (LRI.getLiveRangeMap())->begin();
1016   LiveRangeMapType::const_iterator HMIEnd = (LRI.getLiveRangeMap())->end();
1017
1018     for(  ; HMI != HMIEnd ; ++HMI ) {
1019       if( (*HMI).first ) {
1020         LiveRange *L = (*HMI).second;      // get the LiveRange
1021         if(L)
1022           if( ! L->hasColor() )
1023             L->setSpillOffFromFP(mcInfo.allocateSpilledValue(TM,L->getType()));
1024       }
1025     } // for all LR's in hash map
1026 }
1027
1028
1029
1030 //----------------------------------------------------------------------------
1031 // The entry pont to Register Allocation
1032 //----------------------------------------------------------------------------
1033
1034 void PhyRegAlloc::allocateRegisters()
1035 {
1036
1037   // make sure that we put all register classes into the RegClassList
1038   // before we call constructLiveRanges (now done in the constructor of
1039   // PhyRegAlloc class).
1040
1041   constructLiveRanges();                // create LR info
1042
1043   if( DEBUG_RA )
1044     LRI.printLiveRanges();
1045
1046   createIGNodeListsAndIGs();            // create IGNode list and IGs
1047
1048   buildInterferenceGraphs();            // build IGs in all reg classes
1049
1050
1051   if( DEBUG_RA ) {
1052     // print all LRs in all reg classes
1053     for( unsigned int rc=0; rc < NumOfRegClasses  ; rc++)
1054       RegClassList[ rc ]->printIGNodeList();
1055
1056     // print IGs in all register classes
1057     for( unsigned int rc=0; rc < NumOfRegClasses ; rc++)
1058       RegClassList[ rc ]->printIG();
1059   }
1060
1061   LRI.coalesceLRs();                    // coalesce all live ranges
1062
1063   // coalscing could not get rid of all phi's, add phi elimination
1064   // instructions
1065   // insertPhiEleminateInstrns();
1066
1067   if( DEBUG_RA) {
1068     // print all LRs in all reg classes
1069     for( unsigned int rc=0; rc < NumOfRegClasses  ; rc++)
1070       RegClassList[ rc ]->printIGNodeList();
1071
1072     // print IGs in all register classes
1073     for( unsigned int rc=0; rc < NumOfRegClasses ; rc++)
1074       RegClassList[ rc ]->printIG();
1075   }
1076
1077
1078   // mark un-usable suggested color before graph coloring algorithm.
1079   // When this is done, the graph coloring algo will not reserve
1080   // suggested color unnecessarily - they can be used by another LR
1081   markUnusableSugColors();
1082
1083   // color all register classes using the graph coloring algo
1084   for( unsigned int rc=0; rc < NumOfRegClasses ; rc++)
1085     RegClassList[ rc ]->colorAllRegs();
1086
1087   // Atter grpah coloring, if some LRs did not receive a color (i.e, spilled)
1088   // a poistion for such spilled LRs
1089   allocateStackSpace4SpilledLRs();
1090
1091   // color incoming args and call args
1092   colorIncomingArgs();
1093   colorCallRetArgs();
1094
1095
1096   updateMachineCode();
1097   if (DEBUG_RA) {
1098     MachineCodeForMethod::get(Meth).dump();
1099     printMachineCode();                   // only for DEBUGGING
1100   }
1101 }
1102
1103
1104