lib/Target/SparcV9/SparcV9Instr.def

   1 //===-- SparcV9Instr.def - SparcV9 Instruction Information -------*- C++ -*-==//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes all of the instructions that the sparc backend uses.  It
  11 // relys on an external 'I' macro being defined that takes the arguments
  12 // specified below, and is used to make all of the information relevant to an
  13 // instruction be in one place.
  14 //
  15 //===----------------------------------------------------------------------===//
  16
  17 // NOTE: No include guards desired
  18
  19 #ifndef I
  20 #errror "Must define I macro before including SparcInstr.def!"
  21 #endif
  22
  23 // Constants for defining the maximum constant size field.
  24 // One #define per bit size
  25 //
  26 #define B5  ((1 << 5) - 1)
  27 #define B6  ((1 << 6) - 1)
  28 #define B12 ((1 << 12) - 1)
  29 #define B15 ((1 << 15) - 1)
  30 #define B18 ((1 << 18) - 1)
  31 #define B21 ((1 << 21) - 1)
  32 #define B22 ((1 << 22) - 1)
  33 #define B29 ((1 << 29) - 1)
  34
  35 // Arguments passed into the I macro
  36 // enum name,
  37 //     opCodeString,
  38 //           numOperands,
  39 //                resultPosition (0-based; -1 if no result),
  40 //                     maxImmedConst,
  41 //                         immedIsSignExtended,
  42 //                                numDelaySlots (in cycles)
  43 //                                      latency (in cycles)
  44 //                                          instr sched class (defined above)
  45 //                                              instr class flags (defined in TargetInstrInfo.h)
  46
  47 #define BRANCHFLAGS M_BRANCH_FLAG|M_TERMINATOR_FLAG
  48 #define RETFLAGS    M_RET_FLAG|M_TERMINATOR_FLAG
  49
  50 I(NOP, "nop",           0,  -1,  0, false, 0,  1,  SPARC_NONE,  M_NOP_FLAG)
  51
  52 // Synthetic SPARC assembly opcodes for setting a register to a constant.
  53 // Max immediate constant should be ignored for both these instructions.
  54 // Use a latency > 1 since this may generate as many as 3 instructions.
  55 I(SETSW, "setsw",       2,   1,  0, true , 0,  2,  SPARC_IEUN,  M_PSEUDO_FLAG )
  56 I(SETUW, "setuw",       2,   1,  0, false, 0,  2,  SPARC_IEUN,  M_PSEUDO_FLAG )
  57 I(SETX,  "setx",        3,   2,  0, true,  0,  2,  SPARC_IEUN,  M_PSEUDO_FLAG )
  58
  59 // Set high-order bits of register and clear low-order bits
  60 I(SETHI, "sethi",       2,  1, B22, false, 0,  1,  SPARC_IEUN,  0)
  61
  62 // Add or add with carry.
  63 I(ADDr  , "add",        3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  64 I(ADDi  , "add",        3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  65 I(ADDccr, "addcc",      4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  66 I(ADDcci, "addcc",      4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  67 I(ADDCr , "addc",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  68 I(ADDCi , "addc",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  69 I(ADDCccr, "addccc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  70 I(ADDCcci, "addccc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  71
  72 // Subtract or subtract with carry.
  73 I(SUBr   , "sub",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  74 I(SUBi   , "sub",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  75 I(SUBccr , "subcc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  76 I(SUBcci , "subcc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  77 I(SUBCr  , "subc",      3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  78 I(SUBCi  , "subc",      3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  79 I(SUBCccr, "subccc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  80 I(SUBCcci, "subccc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  81
  82 // Integer multiply, signed divide, unsigned divide.
  83 // Note that the deprecated 32-bit multiply and multiply-step are not used.
  84 I(MULXr , "mulx",       3,  2, B12, true , 0, 3, SPARC_IEUN,  0)
  85 I(MULXi , "mulx",       3,  2, B12, true , 0, 3, SPARC_IEUN,  0)
  86 I(SDIVXr, "sdivx",      3,  2, B12, true , 0, 6, SPARC_IEUN,  0)
  87 I(SDIVXi, "sdivx",      3,  2, B12, true , 0, 6, SPARC_IEUN,  0)
  88 I(UDIVXr, "udivx",      3,  2, B12, true , 0, 6, SPARC_IEUN,  0)
  89 I(UDIVXi, "udivx",      3,  2, B12, true , 0, 6, SPARC_IEUN,  0)
  90
  91   // Floating point add, subtract, compare.
  92   // Note that destination of FCMP* instructions is operand 0, not operand 2.
  93 I(FADDS, "fadds",       3,  2,   0, false, 0, 3,  SPARC_FPA,  0)
  94 I(FADDD, "faddd",       3,  2,   0, false, 0, 3,  SPARC_FPA,  0)
  95 I(FADDQ, "faddq",       3,  2,   0, false, 0, 3,  SPARC_FPA,  0)
  96 I(FSUBS, "fsubs",       3,  2,   0, false, 0, 3,  SPARC_FPA,  0)
  97 I(FSUBD, "fsubd",       3,  2,   0, false, 0, 3,  SPARC_FPA,  0)
  98 I(FSUBQ, "fsubq",       3,  2,   0, false, 0, 3,  SPARC_FPA,  0)
  99 I(FCMPS, "fcmps",       3,  0,   0, false, 0, 3,  SPARC_FPA,  M_CC_FLAG )
 100 I(FCMPD, "fcmpd",       3,  0,   0, false, 0, 3,  SPARC_FPA,  M_CC_FLAG )
 101 I(FCMPQ, "fcmpq",       3,  0,   0, false, 0, 3,  SPARC_FPA,  M_CC_FLAG )
 102 // NOTE: FCMPE{S,D,Q}: FP Compare With Exception are currently unused!
 103
 104 // Floating point multiply or divide.
 105 I(FMULS , "fmuls",      3,  2,   0, false, 0, 3,  SPARC_FPM,  0)
 106 I(FMULD , "fmuld",      3,  2,   0, false, 0, 3,  SPARC_FPM,  0)
 107 I(FMULQ , "fmulq",      3,  2,   0, false, 0, 0,  SPARC_FPM,  0)
 108 I(FSMULD, "fsmuld",     3,  2,   0, false, 0, 3,  SPARC_FPM,  0)
 109 I(FDMULQ, "fdmulq",     3,  2,   0, false, 0, 0,  SPARC_FPM,  0)
 110 I(FDIVS , "fdivs",      3,  2,   0, false, 0, 12, SPARC_FPM,  0)
 111 I(FDIVD , "fdivd",      3,  2,   0, false, 0, 22, SPARC_FPM,  0)
 112 I(FDIVQ , "fdivq",      3,  2,   0, false, 0, 0,  SPARC_FPM,  0)
 113 I(FSQRTS, "fsqrts",     3,  2,   0, false, 0, 12, SPARC_FPM,  0)
 114 I(FSQRTD, "fsqrtd",     3,  2,   0, false, 0, 22, SPARC_FPM,  0)
 115 I(FSQRTQ, "fsqrtq",     3,  2,   0, false, 0, 0,  SPARC_FPM,  0)
 116
 117 // Logical operations
 118 I(ANDr   , "and",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 119 I(ANDi   , "and",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 120 I(ANDccr , "andcc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 121 I(ANDcci , "andcc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 122 I(ANDNr  , "andn",      3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 123 I(ANDNi  , "andn",      3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 124 I(ANDNccr, "andncc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 125 I(ANDNcci, "andncc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 126
 127 I(ORr   , "or",         3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 128 I(ORi   , "or",         3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 129 I(ORccr , "orcc",       4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 130 I(ORcci , "orcc",       4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 131 I(ORNr  , "orn",        3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 132 I(ORNi  , "orn",        3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 133 I(ORNccr, "orncc",      4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 134 I(ORNcci, "orncc",      4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 135
 136 I(XORr   , "xor",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 137 I(XORi   , "xor",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 138 I(XORccr , "xorcc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 139 I(XORcci , "xorcc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 140 I(XNORr  , "xnor",      3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 141 I(XNORi  , "xnor",      3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 142 I(XNORccr, "xnorcc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 143 I(XNORcci, "xnorcc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 144
 145 // Shift operations
 146 I(SLLr5 , "sll",        3,  2,  B5, true , 0, 1, SPARC_IEU0,  0)
 147 I(SLLi5 , "sll",        3,  2,  B5, true , 0, 1, SPARC_IEU0,  0)
 148 I(SRLr5 , "srl",        3,  2,  B5, true , 0, 1, SPARC_IEU0,  0)
 149 I(SRLi5 , "srl",        3,  2,  B5, true , 0, 1, SPARC_IEU0,  0)
 150 I(SRAr5 , "sra",        3,  2,  B5, true , 0, 1, SPARC_IEU0,  0)
 151 I(SRAi5 , "sra",        3,  2,  B5, true , 0, 1, SPARC_IEU0,  0)
 152 I(SLLXr6, "sllx",       3,  2,  B6, true , 0, 1, SPARC_IEU0,  0)
 153 I(SLLXi6, "sllx",       3,  2,  B6, true , 0, 1, SPARC_IEU0,  0)
 154 I(SRLXr6, "srlx",       3,  2,  B6, true , 0, 1, SPARC_IEU0,  0)
 155 I(SRLXi6, "srlx",       3,  2,  B6, true , 0, 1, SPARC_IEU0,  0)
 156 I(SRAXr6, "srax",       3,  2,  B6, true , 0, 1, SPARC_IEU0,  0)
 157 I(SRAXi6, "srax",       3,  2,  B6, true , 0, 1, SPARC_IEU0,  0)
 158
 159 // Floating point move, negate, and abs instructions
 160 I(FMOVS, "fmovs",       2,  1,   0, false, 0, 1,  SPARC_FPA,  0)
 161 I(FMOVD, "fmovd",       2,  1,   0, false, 0, 1,  SPARC_FPA,  0)
 162 //I(FMOVQ, "fmovq",     2,  1,   0, false, 0, ?,  SPARC_FPA,  0)
 163 I(FNEGS, "fnegs",       2,  1,   0, false, 0, 1,  SPARC_FPA,  0)
 164 I(FNEGD, "fnegd",       2,  1,   0, false, 0, 1,  SPARC_FPA,  0)
 165 //I(FNEGQ, "fnegq",     2,  1,   0, false, 0, ?,  SPARC_FPA,  0)
 166 I(FABSS, "fabss",       2,  1,   0, false, 0, 1,  SPARC_FPA,  0)
 167 I(FABSD, "fabsd",       2,  1,   0, false, 0, 1,  SPARC_FPA,  0)
 168 //I(FABSQ, "fabsq",     2,  1,   0, false, 0, ?,  SPARC_FPA,  0)
 169
 170 // Convert from floating point to floating point formats
 171 I(FSTOD, "fstod",       2,  1,   0, false, 0, 3,  SPARC_FPA,  0)
 172 I(FSTOQ, "fstoq",       2,  1,   0, false, 0, 0,  SPARC_FPA,  0)
 173 I(FDTOS, "fdtos",       2,  1,   0, false, 0, 3,  SPARC_FPA,  0)
 174 I(FDTOQ, "fdtoq",       2,  1,   0, false, 0, 0,  SPARC_FPA,  0)
 175 I(FQTOS, "fqtos",       2,  1,   0, false, 0, 0,  SPARC_FPA,  0)
 176 I(FQTOD, "fqtod",       2,  1,   0, false, 0, 0,  SPARC_FPA,  0)
 177
 178 // Convert from floating point to integer formats.
 179 // Note that this accesses both integer and floating point registers.
 180 I(FSTOX, "fstox",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 181 I(FDTOX, "fdtox",       2,  1,   0, false, 0, 0,  SPARC_FPA, 0)
 182 I(FQTOX, "fqtox",       2,  1,   0, false, 0, 2,  SPARC_FPA, 0)
 183 I(FSTOI, "fstoi",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 184 I(FDTOI, "fdtoi",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 185 I(FQTOI, "fqtoi",       2,  1,   0, false, 0, 0,  SPARC_FPA, 0)
 186
 187 // Convert from integer to floating point formats
 188 // Note that this accesses both integer and floating point registers.
 189 I(FXTOS, "fxtos",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 190 I(FXTOD, "fxtod",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 191 I(FXTOQ, "fxtoq",       2,  1,   0, false, 0, 0,  SPARC_FPA, 0)
 192 I(FITOS, "fitos",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 193 I(FITOD, "fitod",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 194 I(FITOQ, "fitoq",       2,  1,   0, false, 0, 0,  SPARC_FPA, 0)
 195
 196 // Branch on integer comparison with zero.
 197 // Latency excludes the delay slot since it can be issued in same cycle.
 198 I(BRZ  , "brz",         2, -1, B15, true , 1, 1,  SPARC_CTI, BRANCHFLAGS)
 199 I(BRLEZ, "brlez",       2, -1, B15, true , 1, 1,  SPARC_CTI, BRANCHFLAGS)
 200 I(BRLZ , "brlz",        2, -1, B15, true , 1, 1,  SPARC_CTI, BRANCHFLAGS)
 201 I(BRNZ , "brnz",        2, -1, B15, true , 1, 1,  SPARC_CTI, BRANCHFLAGS)
 202 I(BRGZ , "brgz",        2, -1, B15, true , 1, 1,  SPARC_CTI, BRANCHFLAGS)
 203 I(BRGEZ, "brgez",       2, -1, B15, true , 1, 1,  SPARC_CTI, BRANCHFLAGS)
 204
 205 // Branch on integer condition code.
 206 // The first argument specifies the ICC register: %icc or %xcc
 207 // Latency includes the delay slot.
 208 I(BA  , "ba",           1, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 209 I(BN  , "bn",           2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 210 I(BNE , "bne",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 211 I(BE  , "be",           2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 212 I(BG  , "bg",           2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 213 I(BLE , "ble",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 214 I(BGE , "bge",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 215 I(BL  , "bl",           2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 216 I(BGU , "bgu",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 217 I(BLEU, "bleu",         2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 218 I(BCC , "bcc",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 219 I(BCS , "bcs",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 220 I(BPOS, "bpos",         2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 221 I(BNEG, "bneg",         2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 222 I(BVC , "bvc",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 223 I(BVS , "bvs",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 224
 225 // Branch on floating point condition code.
 226 // The first argument is the FCCn register (0 <= n <= 3).
 227 // Latency includes the delay slot.
 228 I(FBA  , "fba",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 229 I(FBN  , "fbn",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 230 I(FBU  , "fbu",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 231 I(FBG  , "fbg",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 232 I(FBUG , "fbug",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 233 I(FBL  , "fbl",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 234 I(FBUL , "fbul",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 235 I(FBLG , "fblg",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 236 I(FBNE , "fbne",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 237 I(FBE  , "fbe",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 238 I(FBUE , "fbue",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 239 I(FBGE , "fbge",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 240 I(FBUGE, "fbuge",       2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 241 I(FBLE , "fble",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 242 I(FBULE, "fbule",       2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 243 I(FBO  , "fbo",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 244
 245 // Conditional move on integer comparison with zero.
 246 I(MOVRZr  , "movrz",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 247 I(MOVRZi  , "movrz",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 248 I(MOVRLEZr, "movrlez",  3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 249 I(MOVRLEZi, "movrlez",  3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 250 I(MOVRLZr , "movrlz",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 251 I(MOVRLZi , "movrlz",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 252 I(MOVRNZr , "movrnz",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 253 I(MOVRNZi , "movrnz",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 254 I(MOVRGZr , "movrgz",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 255 I(MOVRGZi , "movrgz",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 256 I(MOVRGEZr, "movrgez",  3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 257 I(MOVRGEZi, "movrgez",  3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 258
 259 // Conditional move on integer condition code.
 260 // The first argument specifies the ICC register: %icc or %xcc
 261 I(MOVAr  , "mova",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 262 I(MOVAi  , "mova",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 263 I(MOVNr  , "movn",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 264 I(MOVNi  , "movn",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 265 I(MOVNEr , "movne",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 266 I(MOVNEi , "movne",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 267 I(MOVEr  , "move",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 268 I(MOVEi  , "move",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 269 I(MOVGr  , "movg",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 270 I(MOVGi  , "movg",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 271 I(MOVLEr , "movle",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 272 I(MOVLEi , "movle",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 273 I(MOVGEr , "movge",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 274 I(MOVGEi , "movge",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 275 I(MOVLr  , "movl",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 276 I(MOVLi  , "movl",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 277 I(MOVGUr , "movgu",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 278 I(MOVGUi , "movgu",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 279 I(MOVLEUr, "movleu",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 280 I(MOVLEUi, "movleu",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 281 I(MOVCCr , "movcc",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 282 I(MOVCCi , "movcc",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 283 I(MOVCSr , "movcs",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 284 I(MOVCSi , "movcs",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 285 I(MOVPOSr, "movpos",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 286 I(MOVPOSi, "movpos",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 287 I(MOVNEGr, "movneg",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 288 I(MOVNEGi, "movneg",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 289 I(MOVVCr , "movvc",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 290 I(MOVVCi , "movvc",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 291 I(MOVVSr , "movvs",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 292 I(MOVVSi , "movvs",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 293
 294 // Conditional move (of integer register) on floating point condition code.
 295 // The first argument is the FCCn register (0 <= n <= 3).
 296 // Note that the enum name above is not the same as the assembly mnemonic
 297 // because some of the assembly mnemonics are the same as the move on
 298 // integer CC (e.g., MOVG), and we cannot have the same enum entry twice.
 299 I(MOVFAr  , "mova",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 300 I(MOVFAi  , "mova",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 301 I(MOVFNr  , "movn",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 302 I(MOVFNi  , "movn",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 303 I(MOVFUr  , "movu",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 304 I(MOVFUi  , "movu",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 305 I(MOVFGr  , "movg",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 306 I(MOVFGi  , "movg",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 307 I(MOVFUGr , "movug",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 308 I(MOVFUGi , "movug",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 309 I(MOVFLr  , "movl",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 310 I(MOVFLi  , "movl",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 311 I(MOVFULr , "movul",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 312 I(MOVFULi , "movul",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 313 I(MOVFLGr , "movlg",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 314 I(MOVFLGi , "movlg",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 315 I(MOVFNEr , "movne",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 316 I(MOVFNEi , "movne",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 317 I(MOVFEr  , "move",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 318 I(MOVFEi  , "move",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 319 I(MOVFUEr , "movue",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 320 I(MOVFUEi , "movue",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 321 I(MOVFGEr , "movge",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 322 I(MOVFGEi , "movge",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 323 I(MOVFUGEr, "movuge",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 324 I(MOVFUGEi, "movuge",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 325 I(MOVFLEr , "movle",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 326 I(MOVFLEi , "movle",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 327 I(MOVFULEr, "movule",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 328 I(MOVFULEi, "movule",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 329 I(MOVFOr  , "movo",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 330 I(MOVFOi  , "movo",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 331
 332 // Conditional move of floating point register on each of the above:
 333 // i.   on integer comparison with zero.
 334 // ii.  on integer condition code
 335 // iii. on floating point condition code
 336 // Note that the same set is repeated for S,D,Q register classes.
 337 I(FMOVRSZ  ,"fmovrsz",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 338 I(FMOVRSLEZ,"fmovrslez",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 339 I(FMOVRSLZ ,"fmovrslz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 340 I(FMOVRSNZ ,"fmovrsnz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 341 I(FMOVRSGZ ,"fmovrsgz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 342 I(FMOVRSGEZ,"fmovrsgez",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 343
 344 I(FMOVSA  , "fmovsa",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 345 I(FMOVSN  , "fmovsn",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 346 I(FMOVSNE , "fmovsne",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 347 I(FMOVSE  , "fmovse",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 348 I(FMOVSG  , "fmovsg",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 349 I(FMOVSLE , "fmovsle",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 350 I(FMOVSGE , "fmovsge",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 351 I(FMOVSL  , "fmovsl",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 352 I(FMOVSGU , "fmovsgu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 353 I(FMOVSLEU, "fmovsleu", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 354 I(FMOVSCC , "fmovscc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 355 I(FMOVSCS , "fmovscs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 356 I(FMOVSPOS, "fmovspos", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 357 I(FMOVSNEG, "fmovsneg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 358 I(FMOVSVC , "fmovsvc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 359 I(FMOVSVS , "fmovsvs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 360
 361 I(FMOVSFA  , "fmovsa",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 362 I(FMOVSFN  , "fmovsn",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 363 I(FMOVSFU  , "fmovsu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 364 I(FMOVSFG  , "fmovsg",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 365 I(FMOVSFUG , "fmovsug", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 366 I(FMOVSFL  , "fmovsl",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 367 I(FMOVSFUL , "fmovsul", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 368 I(FMOVSFLG , "fmovslg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 369 I(FMOVSFNE , "fmovsne", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 370 I(FMOVSFE  , "fmovse",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 371 I(FMOVSFUE , "fmovsue", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 372 I(FMOVSFGE , "fmovsge", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 373 I(FMOVSFUGE, "fmovsuge",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 374 I(FMOVSFLE , "fmovsle", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 375 I(FMOVSFULE, "fmovslue",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 376 I(FMOVSFO  , "fmovso",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 377
 378 I(FMOVRDZ  , "fmovrdz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 379 I(FMOVRDLEZ, "fmovrdlez",3, 2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 380 I(FMOVRDLZ , "fmovrdlz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 381 I(FMOVRDNZ , "fmovrdnz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 382 I(FMOVRDGZ , "fmovrdgz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 383 I(FMOVRDGEZ, "fmovrdgez",3, 2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 384
 385 I(FMOVDA  , "fmovda",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 386 I(FMOVDN  , "fmovdn",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 387 I(FMOVDNE , "fmovdne",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 388 I(FMOVDE  , "fmovde",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 389 I(FMOVDG  , "fmovdg",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 390 I(FMOVDLE , "fmovdle",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 391 I(FMOVDGE , "fmovdge",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 392 I(FMOVDL  , "fmovdl",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 393 I(FMOVDGU , "fmovdgu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 394 I(FMOVDLEU, "fmovdleu", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 395 I(FMOVDCC , "fmovdcc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 396 I(FMOVDCS , "fmovdcs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 397 I(FMOVDPOS, "fmovdpos", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 398 I(FMOVDNEG, "fmovdneg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 399 I(FMOVDVC , "fmovdvc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 400 I(FMOVDVS , "fmovdvs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 401
 402 I(FMOVDFA  , "fmovda",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 403 I(FMOVDFN  , "fmovdn",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 404 I(FMOVDFU  , "fmovdu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 405 I(FMOVDFG  , "fmovdg",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 406 I(FMOVDFUG , "fmovdug", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 407 I(FMOVDFL  , "fmovdl",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 408 I(FMOVDFUL , "fmovdul", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 409 I(FMOVDFLG , "fmovdlg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 410 I(FMOVDFNE , "fmovdne", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 411 I(FMOVDFE  , "fmovde",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 412 I(FMOVDFUE , "fmovdue", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 413 I(FMOVDFGE , "fmovdge", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 414 I(FMOVDFUGE, "fmovduge",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 415 I(FMOVDFLE , "fmovdle", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 416 I(FMOVDFULE, "fmovdule",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 417 I(FMOVDFO  , "fmovdo",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 418
 419 I(FMOVRQZ  , "fmovrqz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 420 I(FMOVRQLEZ, "fmovrqlez",3, 2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 421 I(FMOVRQLZ , "fmovrqlz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 422 I(FMOVRQNZ , "fmovrqnz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 423 I(FMOVRQGZ , "fmovrqgz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 424 I(FMOVRQGEZ, "fmovrqgez",3, 2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 425
 426 I(FMOVQA  , "fmovqa",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 427 I(FMOVQN  , "fmovqn",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 428 I(FMOVQNE , "fmovqne",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 429 I(FMOVQE  , "fmovqe",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 430 I(FMOVQG  , "fmovqg",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 431 I(FMOVQLE , "fmovqle",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 432 I(FMOVQGE , "fmovqge",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 433 I(FMOVQL  , "fmovql",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 434 I(FMOVQGU , "fmovqgu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 435 I(FMOVQLEU, "fmovqleu", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 436 I(FMOVQCC , "fmovqcc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 437 I(FMOVQCS , "fmovqcs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 438 I(FMOVQPOS, "fmovqpos", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 439 I(FMOVQNEG, "fmovqneg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 440 I(FMOVQVC , "fmovqvc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 441 I(FMOVQVS , "fmovqvs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 442
 443 I(FMOVQFA  , "fmovqa",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 444 I(FMOVQFN  , "fmovqn",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 445 I(FMOVQFU  , "fmovqu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 446 I(FMOVQFG  , "fmovqg",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 447 I(FMOVQFUG , "fmovqug", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 448 I(FMOVQFL  , "fmovql",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 449 I(FMOVQFUL , "fmovqul", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 450 I(FMOVQFLG , "fmovqlg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 451 I(FMOVQFNE , "fmovqne", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 452 I(FMOVQFE  , "fmovqe",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 453 I(FMOVQFUE , "fmovque", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 454 I(FMOVQFGE , "fmovqge", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 455 I(FMOVQFUGE, "fmovquge",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 456 I(FMOVQFLE , "fmovqle", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 457 I(FMOVQFULE, "fmovqule",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 458 I(FMOVQFO  , "fmovqo",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG)
 459
 460 // Load integer instructions
 461 // Latency includes 1 cycle for address generation (Sparc IIi),
 462 // plus 3 cycles assumed for average miss penalty (bias towards L1 hits).
 463 // Signed loads of less than 64 bits need an extra cycle for sign-extension.
 464 //
 465 // Not reflected here: After a 3-cycle loads, all subsequent consecutive
 466 // loads also require 3 cycles to avoid contention for the load return
 467 // stage.  Latency returns to 2 cycles after the first cycle with no load.
 468 I(LDSBr, "ldsb", 3,  2, B12, true , 0, 6,  SPARC_LD,   M_LOAD_FLAG)
 469 I(LDSBi, "ldsb", 3,  2, B12, true , 0, 6,  SPARC_LD,   M_LOAD_FLAG)
 470 I(LDSHr, "ldsh", 3,  2, B12, true , 0, 6,  SPARC_LD,   M_LOAD_FLAG)
 471 I(LDSHi, "ldsh", 3,  2, B12, true , 0, 6,  SPARC_LD,   M_LOAD_FLAG)
 472 I(LDSWr, "ldsw", 3,  2, B12, true , 0, 6,  SPARC_LD,   M_LOAD_FLAG)
 473 I(LDSWi, "ldsw", 3,  2, B12, true , 0, 6,  SPARC_LD,   M_LOAD_FLAG)
 474 I(LDUBr, "ldub", 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 475 I(LDUBi, "ldub", 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 476 I(LDUHr, "lduh", 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 477 I(LDUHi, "lduh", 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 478 I(LDUWr, "lduw", 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 479 I(LDUWi, "lduw", 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 480 I(LDXr , "ldx" , 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 481 I(LDXi , "ldx" , 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 482
 483 // Load floating-point instructions
 484 // Latency includes 1 cycle for address generation (Sparc IIi)
 485 I(LDFr ,   "ld",  3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 486 I(LDFi ,   "ld",  3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 487 I(LDDFr,   "ldd", 3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 488 I(LDDFi,   "ldd", 3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 489 I(LDQFr,   "ldq", 3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 490 I(LDQFi,   "ldq", 3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 491 I(LDFSRr,  "ld",  3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 492 I(LDFSRi,  "ld",  3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 493 I(LDXFSRr, "ldx", 3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 494 I(LDXFSRi, "ldx", 3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 495
 496 // Store integer instructions.
 497 // Requires 1 cycle for address generation (Sparc IIi).
 498 // Default latency is 0 because value is not explicitly used.
 499 I(STBr, "stb",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 500 I(STBi, "stb",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 501 I(STHr, "sth",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 502 I(STHi, "sth",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 503 I(STWr, "stw",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 504 I(STWi, "stw",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 505 I(STXr, "stx",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 506 I(STXi, "stx",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 507
 508 // Store floating-point instructions (Sparc IIi)
 509 I(STFr,    "st",  3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 510 I(STFi,    "st",  3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 511 I(STDFr,   "std", 3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 512 I(STDFi,   "std", 3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 513 I(STFSRr,  "st",  3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 514 I(STFSRi,  "st",  3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 515 I(STXFSRr, "stx", 3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 516 I(STXFSRi, "stx", 3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 517
 518 // Call, Return and "Jump and link".  Operand (2) for JMPL is marked as
 519 // a "result" because JMPL stores the return address for the call in it.
 520 // Latency includes the delay slot.
 521 I(CALL,      "call",    1, -1, B29, true , 1, 2,  SPARC_CTI, M_CALL_FLAG)
 522 I(JMPLCALLr, "jmpl",    3,  2, B12, true , 1, 2,  SPARC_CTI, M_CALL_FLAG)
 523 I(JMPLCALLi, "jmpl",    3,  2, B12, true , 1, 2,  SPARC_CTI, M_CALL_FLAG)
 524 I(JMPLRETr,  "jmpl",    3,  2, B12, true , 1, 2,  SPARC_CTI, RETFLAGS)
 525 I(JMPLRETi,  "jmpl",    3,  2, B12, true , 1, 2,  SPARC_CTI, RETFLAGS)
 526
 527 // SAVE and restore instructions
 528 I(SAVEr,    "save",     3,  2, B12, true , 0, 1,  SPARC_SINGLE, 0)
 529 I(SAVEi,    "save",     3,  2, B12, true , 0, 1,  SPARC_SINGLE, 0)
 530 I(RESTOREr, "restore",  3,  2, B12, true , 0, 1,  SPARC_SINGLE, 0)
 531 I(RESTOREi, "restore",  3,  2, B12, true , 0, 1,  SPARC_SINGLE, 0)
 532
 533 // Read and Write CCR register from/to an int reg
 534 I(RDCCR,  "rd",         2,   1, 0, false,  0,  1,  SPARC_SINGLE,   M_CC_FLAG)
 535 I(WRCCRr,  "wr",         3,   2, 0, false,  0,  1,  SPARC_SINGLE,   M_CC_FLAG)
 536 I(WRCCRi,  "wr",         3,   2, 0, false,  0,  1,  SPARC_SINGLE,   M_CC_FLAG)
 537
 538 // Synthetic phi operation for near-SSA form of machine code
 539 // Number of operands is variable, indicated by -1.  Result is the first op.
 540 I(PHI, "<phi>",         -1, 0,   0, false, 0, 0,  SPARC_NONE,  M_DUMMY_PHI_FLAG)
 541
 542
 543 #undef B5
 544 #undef B6
 545 #undef B12
 546 #undef B15
 547 #undef B18
 548 #undef B21
 549 #undef B22
 550 #undef B29
 551
 552 #undef BRANCHFLAGS
 553 #undef RETFLAGS
 554
 555 #undef I