lib/Target/SparcV9/SparcV9Instr.def

   1 //===-- SparcV9Instr.def - SparcV9 Instruction Information -------*- C++ -*-==//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes all of the instructions that the sparc backend uses.  It
  11 // relys on an external 'I' macro being defined that takes the arguments
  12 // specified below, and is used to make all of the information relevant to an
  13 // instruction be in one place.
  14 //
  15 //===----------------------------------------------------------------------===//
  16
  17 // NOTE: No include guards desired
  18
  19 #ifndef I
  20 #errror "Must define I macro before including SparcInstr.def!"
  21 #endif
  22
  23 // Constants for defining the maximum constant size field.
  24 // One #define per bit size
  25 //
  26 #define B5  ((1 << 5) - 1)
  27 #define B6  ((1 << 6) - 1)
  28 #define B12 ((1 << 12) - 1)
  29 #define B15 ((1 << 15) - 1)
  30 #define B18 ((1 << 18) - 1)
  31 #define B21 ((1 << 21) - 1)
  32 #define B22 ((1 << 22) - 1)
  33 #define B29 ((1 << 29) - 1)
  34
  35 // Arguments passed into the I macro
  36 // enum name,
  37 //     opCodeString,
  38 //           numOperands,
  39 //                resultPosition (0-based; -1 if no result),
  40 //                     maxImmedConst,
  41 //                         immedIsSignExtended,
  42 //                                numDelaySlots (in cycles)
  43 //                                      latency (in cycles)
  44 //                                          instr sched class (defined above)
  45 //                                              instr class flags (defined in TargetInstrInfo.h)
  46
  47 #define BRANCHFLAGS M_BRANCH_FLAG|M_TERMINATOR_FLAG
  48 #define RETFLAGS    M_RET_FLAG|M_TERMINATOR_FLAG
  49
  50 I(NOP, "nop",           0,  -1,  0, false, 0,  1,  SPARC_NONE,  M_NOP_FLAG)
  51
  52 // Set high-order bits of register and clear low-order bits
  53 I(SETHI, "sethi",       2,  1, B22, false, 0,  1,  SPARC_IEUN,  0)
  54
  55 // Add or add with carry.
  56 I(ADDr  , "add",        3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  57 I(ADDi  , "add",        3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  58 I(ADDccr, "addcc",      4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  59 I(ADDcci, "addcc",      4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  60 I(ADDCr , "addc",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  61 I(ADDCi , "addc",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  62 I(ADDCccr, "addccc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  63 I(ADDCcci, "addccc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  64
  65 // Subtract or subtract with carry.
  66 I(SUBr   , "sub",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  67 I(SUBi   , "sub",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  68 I(SUBccr , "subcc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  69 I(SUBcci , "subcc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  70 I(SUBCr  , "subc",      3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  71 I(SUBCi  , "subc",      3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
  72 I(SUBCccr, "subccc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  73 I(SUBCcci, "subccc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  M_CC_FLAG )
  74
  75 // Integer multiply, signed divide, unsigned divide.
  76 // Note that the deprecated 32-bit multiply and multiply-step are not used.
  77 I(MULXr , "mulx",       3,  2, B12, true , 0, 3, SPARC_IEUN,  0)
  78 I(MULXi , "mulx",       3,  2, B12, true , 0, 3, SPARC_IEUN,  0)
  79 I(SDIVXr, "sdivx",      3,  2, B12, true , 0, 6, SPARC_IEUN,  0)
  80 I(SDIVXi, "sdivx",      3,  2, B12, true , 0, 6, SPARC_IEUN,  0)
  81 I(UDIVXr, "udivx",      3,  2, B12, true , 0, 6, SPARC_IEUN,  0)
  82 I(UDIVXi, "udivx",      3,  2, B12, true , 0, 6, SPARC_IEUN,  0)
  83
  84   // Floating point add, subtract, compare.
  85   // Note that destination of FCMP* instructions is operand 0, not operand 2.
  86 I(FADDS, "fadds",       3,  2,   0, false, 0, 3,  SPARC_FPA,  0)
  87 I(FADDD, "faddd",       3,  2,   0, false, 0, 3,  SPARC_FPA,  0)
  88 I(FADDQ, "faddq",       3,  2,   0, false, 0, 3,  SPARC_FPA,  0)
  89 I(FSUBS, "fsubs",       3,  2,   0, false, 0, 3,  SPARC_FPA,  0)
  90 I(FSUBD, "fsubd",       3,  2,   0, false, 0, 3,  SPARC_FPA,  0)
  91 I(FSUBQ, "fsubq",       3,  2,   0, false, 0, 3,  SPARC_FPA,  0)
  92 I(FCMPS, "fcmps",       3,  0,   0, false, 0, 3,  SPARC_FPA,  M_CC_FLAG )
  93 I(FCMPD, "fcmpd",       3,  0,   0, false, 0, 3,  SPARC_FPA,  M_CC_FLAG )
  94 I(FCMPQ, "fcmpq",       3,  0,   0, false, 0, 3,  SPARC_FPA,  M_CC_FLAG )
  95 // NOTE: FCMPE{S,D,Q}: FP Compare With Exception are currently unused!
  96
  97 // Floating point multiply or divide.
  98 I(FMULS , "fmuls",      3,  2,   0, false, 0, 3,  SPARC_FPM,  0)
  99 I(FMULD , "fmuld",      3,  2,   0, false, 0, 3,  SPARC_FPM,  0)
 100 I(FMULQ , "fmulq",      3,  2,   0, false, 0, 0,  SPARC_FPM,  0)
 101 I(FSMULD, "fsmuld",     3,  2,   0, false, 0, 3,  SPARC_FPM,  0)
 102 I(FDMULQ, "fdmulq",     3,  2,   0, false, 0, 0,  SPARC_FPM,  0)
 103 I(FDIVS , "fdivs",      3,  2,   0, false, 0, 12, SPARC_FPM,  0)
 104 I(FDIVD , "fdivd",      3,  2,   0, false, 0, 22, SPARC_FPM,  0)
 105 I(FDIVQ , "fdivq",      3,  2,   0, false, 0, 0,  SPARC_FPM,  0)
 106 I(FSQRTS, "fsqrts",     3,  2,   0, false, 0, 12, SPARC_FPM,  0)
 107 I(FSQRTD, "fsqrtd",     3,  2,   0, false, 0, 22, SPARC_FPM,  0)
 108 I(FSQRTQ, "fsqrtq",     3,  2,   0, false, 0, 0,  SPARC_FPM,  0)
 109
 110 // Logical operations
 111 I(ANDr   , "and",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 112 I(ANDi   , "and",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 113 I(ANDccr , "andcc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 114 I(ANDcci , "andcc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 115 I(ANDNr  , "andn",      3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 116 I(ANDNi  , "andn",      3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 117 I(ANDNccr, "andncc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 118 I(ANDNcci, "andncc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 119
 120 I(ORr   , "or",         3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 121 I(ORi   , "or",         3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 122 I(ORccr , "orcc",       4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 123 I(ORcci , "orcc",       4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 124 I(ORNr  , "orn",        3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 125 I(ORNi  , "orn",        3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 126 I(ORNccr, "orncc",      4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 127 I(ORNcci, "orncc",      4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 128
 129 I(XORr   , "xor",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 130 I(XORi   , "xor",       3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 131 I(XORccr , "xorcc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 132 I(XORcci , "xorcc",     4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 133 I(XNORr  , "xnor",      3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 134 I(XNORi  , "xnor",      3,  2, B12, true , 0, 1, SPARC_IEUN,  0)
 135 I(XNORccr, "xnorcc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 136 I(XNORcci, "xnorcc",    4,  2, B12, true , 0, 1, SPARC_IEU1,  0)
 137
 138 // Shift operations
 139 I(SLLr5 , "sll",        3,  2,  B5, true , 0, 1, SPARC_IEU0,  0)
 140 I(SLLi5 , "sll",        3,  2,  B5, true , 0, 1, SPARC_IEU0,  0)
 141 I(SRLr5 , "srl",        3,  2,  B5, true , 0, 1, SPARC_IEU0,  0)
 142 I(SRLi5 , "srl",        3,  2,  B5, true , 0, 1, SPARC_IEU0,  0)
 143 I(SRAr5 , "sra",        3,  2,  B5, true , 0, 1, SPARC_IEU0,  0)
 144 I(SRAi5 , "sra",        3,  2,  B5, true , 0, 1, SPARC_IEU0,  0)
 145 I(SLLXr6, "sllx",       3,  2,  B6, true , 0, 1, SPARC_IEU0,  0)
 146 I(SLLXi6, "sllx",       3,  2,  B6, true , 0, 1, SPARC_IEU0,  0)
 147 I(SRLXr6, "srlx",       3,  2,  B6, true , 0, 1, SPARC_IEU0,  0)
 148 I(SRLXi6, "srlx",       3,  2,  B6, true , 0, 1, SPARC_IEU0,  0)
 149 I(SRAXr6, "srax",       3,  2,  B6, true , 0, 1, SPARC_IEU0,  0)
 150 I(SRAXi6, "srax",       3,  2,  B6, true , 0, 1, SPARC_IEU0,  0)
 151
 152 // Floating point move, negate, and abs instructions
 153 I(FMOVS, "fmovs",       2,  1,   0, false, 0, 1,  SPARC_FPA,  0)
 154 I(FMOVD, "fmovd",       2,  1,   0, false, 0, 1,  SPARC_FPA,  0)
 155 //I(FMOVQ, "fmovq",     2,  1,   0, false, 0, ?,  SPARC_FPA,  0)
 156 I(FNEGS, "fnegs",       2,  1,   0, false, 0, 1,  SPARC_FPA,  0)
 157 I(FNEGD, "fnegd",       2,  1,   0, false, 0, 1,  SPARC_FPA,  0)
 158 //I(FNEGQ, "fnegq",     2,  1,   0, false, 0, ?,  SPARC_FPA,  0)
 159 I(FABSS, "fabss",       2,  1,   0, false, 0, 1,  SPARC_FPA,  0)
 160 I(FABSD, "fabsd",       2,  1,   0, false, 0, 1,  SPARC_FPA,  0)
 161 //I(FABSQ, "fabsq",     2,  1,   0, false, 0, ?,  SPARC_FPA,  0)
 162
 163 // Convert from floating point to floating point formats
 164 I(FSTOD, "fstod",       2,  1,   0, false, 0, 3,  SPARC_FPA,  0)
 165 I(FSTOQ, "fstoq",       2,  1,   0, false, 0, 0,  SPARC_FPA,  0)
 166 I(FDTOS, "fdtos",       2,  1,   0, false, 0, 3,  SPARC_FPA,  0)
 167 I(FDTOQ, "fdtoq",       2,  1,   0, false, 0, 0,  SPARC_FPA,  0)
 168 I(FQTOS, "fqtos",       2,  1,   0, false, 0, 0,  SPARC_FPA,  0)
 169 I(FQTOD, "fqtod",       2,  1,   0, false, 0, 0,  SPARC_FPA,  0)
 170
 171 // Convert from floating point to integer formats.
 172 // Note that this accesses both integer and floating point registers.
 173 I(FSTOX, "fstox",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 174 I(FDTOX, "fdtox",       2,  1,   0, false, 0, 0,  SPARC_FPA, 0)
 175 I(FQTOX, "fqtox",       2,  1,   0, false, 0, 2,  SPARC_FPA, 0)
 176 I(FSTOI, "fstoi",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 177 I(FDTOI, "fdtoi",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 178 I(FQTOI, "fqtoi",       2,  1,   0, false, 0, 0,  SPARC_FPA, 0)
 179
 180 // Convert from integer to floating point formats
 181 // Note that this accesses both integer and floating point registers.
 182 I(FXTOS, "fxtos",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 183 I(FXTOD, "fxtod",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 184 I(FXTOQ, "fxtoq",       2,  1,   0, false, 0, 0,  SPARC_FPA, 0)
 185 I(FITOS, "fitos",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 186 I(FITOD, "fitod",       2,  1,   0, false, 0, 3,  SPARC_FPA, 0)
 187 I(FITOQ, "fitoq",       2,  1,   0, false, 0, 0,  SPARC_FPA, 0)
 188
 189 // Branch on integer comparison with zero.
 190 // Latency excludes the delay slot since it can be issued in same cycle.
 191 I(BRZ  , "brz",         2, -1, B15, true , 1, 1,  SPARC_CTI, BRANCHFLAGS)
 192 I(BRLEZ, "brlez",       2, -1, B15, true , 1, 1,  SPARC_CTI, BRANCHFLAGS)
 193 I(BRLZ , "brlz",        2, -1, B15, true , 1, 1,  SPARC_CTI, BRANCHFLAGS)
 194 I(BRNZ , "brnz",        2, -1, B15, true , 1, 1,  SPARC_CTI, BRANCHFLAGS)
 195 I(BRGZ , "brgz",        2, -1, B15, true , 1, 1,  SPARC_CTI, BRANCHFLAGS)
 196 I(BRGEZ, "brgez",       2, -1, B15, true , 1, 1,  SPARC_CTI, BRANCHFLAGS)
 197
 198 // Branch on integer condition code.
 199 // The first argument specifies the ICC register: %icc or %xcc
 200 // Latency includes the delay slot.
 201 I(BA  , "ba",           1, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 202 I(BN  , "bn",           2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 203 I(BNE , "bne",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 204 I(BE  , "be",           2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 205 I(BG  , "bg",           2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 206 I(BLE , "ble",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 207 I(BGE , "bge",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 208 I(BL  , "bl",           2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 209 I(BGU , "bgu",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 210 I(BLEU, "bleu",         2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 211 I(BCC , "bcc",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 212 I(BCS , "bcs",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 213 I(BPOS, "bpos",         2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 214 I(BNEG, "bneg",         2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 215 I(BVC , "bvc",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 216 I(BVS , "bvs",          2, -1, B21, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 217
 218 // Branch on floating point condition code.
 219 // The first argument is the FCCn register (0 <= n <= 3).
 220 // Latency includes the delay slot.
 221 I(FBA  , "fba",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 222 I(FBN  , "fbn",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 223 I(FBU  , "fbu",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 224 I(FBG  , "fbg",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 225 I(FBUG , "fbug",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 226 I(FBL  , "fbl",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 227 I(FBUL , "fbul",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 228 I(FBLG , "fblg",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 229 I(FBNE , "fbne",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 230 I(FBE  , "fbe",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 231 I(FBUE , "fbue",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 232 I(FBGE , "fbge",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 233 I(FBUGE, "fbuge",       2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 234 I(FBLE , "fble",        2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 235 I(FBULE, "fbule",       2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 236 I(FBO  , "fbo",         2, -1, B18, true , 1, 2,  SPARC_CTI, M_CC_FLAG|BRANCHFLAGS)
 237
 238 // Conditional move on integer comparison with zero.
 239 I(MOVRZr  , "movrz",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 240 I(MOVRZi  , "movrz",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 241 I(MOVRLEZr, "movrlez",  3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 242 I(MOVRLEZi, "movrlez",  3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 243 I(MOVRLZr , "movrlz",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 244 I(MOVRLZi , "movrlz",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 245 I(MOVRNZr , "movrnz",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 246 I(MOVRNZi , "movrnz",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 247 I(MOVRGZr , "movrgz",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 248 I(MOVRGZi , "movrgz",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 249 I(MOVRGEZr, "movrgez",  3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 250 I(MOVRGEZi, "movrgez",  3,  2, B12, true , 0, 2,  SPARC_SINGLE,  0)
 251
 252 // Conditional move on integer condition code.
 253 // The first argument specifies the ICC register: %icc or %xcc
 254 I(MOVAr  , "mova",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 255 I(MOVAi  , "mova",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 256 I(MOVNr  , "movn",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 257 I(MOVNi  , "movn",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 258 I(MOVNEr , "movne",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 259 I(MOVNEi , "movne",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 260 I(MOVEr  , "move",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 261 I(MOVEi  , "move",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 262 I(MOVGr  , "movg",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 263 I(MOVGi  , "movg",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 264 I(MOVLEr , "movle",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 265 I(MOVLEi , "movle",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 266 I(MOVGEr , "movge",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 267 I(MOVGEi , "movge",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 268 I(MOVLr  , "movl",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 269 I(MOVLi  , "movl",      3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 270 I(MOVGUr , "movgu",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 271 I(MOVGUi , "movgu",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 272 I(MOVLEUr, "movleu",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 273 I(MOVLEUi, "movleu",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 274 I(MOVCCr , "movcc",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 275 I(MOVCCi , "movcc",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 276 I(MOVCSr , "movcs",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 277 I(MOVCSi , "movcs",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 278 I(MOVPOSr, "movpos",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 279 I(MOVPOSi, "movpos",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 280 I(MOVNEGr, "movneg",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 281 I(MOVNEGi, "movneg",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 282 I(MOVVCr , "movvc",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 283 I(MOVVCi , "movvc",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 284 I(MOVVSr , "movvs",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 285 I(MOVVSi , "movvs",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 286
 287 // Conditional move (of integer register) on floating point condition code.
 288 // The first argument is the FCCn register (0 <= n <= 3).
 289 // Note that the enum name above is not the same as the assembly mnemonic
 290 // because some of the assembly mnemonics are the same as the move on
 291 // integer CC (e.g., MOVG), and we cannot have the same enum entry twice.
 292 I(MOVFAr  , "mova",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 293 I(MOVFAi  , "mova",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 294 I(MOVFNr  , "movn",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 295 I(MOVFNi  , "movn",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 296 I(MOVFUr  , "movu",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 297 I(MOVFUi  , "movu",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 298 I(MOVFGr  , "movg",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 299 I(MOVFGi  , "movg",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 300 I(MOVFUGr , "movug",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 301 I(MOVFUGi , "movug",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 302 I(MOVFLr  , "movl",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 303 I(MOVFLi  , "movl",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 304 I(MOVFULr , "movul",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 305 I(MOVFULi , "movul",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 306 I(MOVFLGr , "movlg",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 307 I(MOVFLGi , "movlg",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 308 I(MOVFNEr , "movne",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 309 I(MOVFNEi , "movne",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 310 I(MOVFEr  , "move",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 311 I(MOVFEi  , "move",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 312 I(MOVFUEr , "movue",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 313 I(MOVFUEi , "movue",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 314 I(MOVFGEr , "movge",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 315 I(MOVFGEi , "movge",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 316 I(MOVFUGEr, "movuge",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 317 I(MOVFUGEi, "movuge",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 318 I(MOVFLEr , "movle",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 319 I(MOVFLEi , "movle",    3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 320 I(MOVFULEr, "movule",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 321 I(MOVFULEi, "movule",   3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 322 I(MOVFOr  , "movo",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 323 I(MOVFOi  , "movo",     3,  2, B12, true , 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 324
 325 // Conditional move of floating point register on each of the above:
 326 // i.   on integer comparison with zero.
 327 // ii.  on integer condition code
 328 // iii. on floating point condition code
 329 // Note that the same set is repeated for S,D,Q register classes.
 330 I(FMOVRSZ  ,"fmovrsz",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 331 I(FMOVRSLEZ,"fmovrslez",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 332 I(FMOVRSLZ ,"fmovrslz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 333 I(FMOVRSNZ ,"fmovrsnz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 334 I(FMOVRSGZ ,"fmovrsgz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 335 I(FMOVRSGEZ,"fmovrsgez",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 336
 337 I(FMOVSA  , "fmovsa",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 338 I(FMOVSN  , "fmovsn",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 339 I(FMOVSNE , "fmovsne",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 340 I(FMOVSE  , "fmovse",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 341 I(FMOVSG  , "fmovsg",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 342 I(FMOVSLE , "fmovsle",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 343 I(FMOVSGE , "fmovsge",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 344 I(FMOVSL  , "fmovsl",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 345 I(FMOVSGU , "fmovsgu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 346 I(FMOVSLEU, "fmovsleu", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 347 I(FMOVSCC , "fmovscc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 348 I(FMOVSCS , "fmovscs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 349 I(FMOVSPOS, "fmovspos", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 350 I(FMOVSNEG, "fmovsneg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 351 I(FMOVSVC , "fmovsvc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 352 I(FMOVSVS , "fmovsvs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 353
 354 I(FMOVSFA  , "fmovsa",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 355 I(FMOVSFN  , "fmovsn",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 356 I(FMOVSFU  , "fmovsu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 357 I(FMOVSFG  , "fmovsg",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 358 I(FMOVSFUG , "fmovsug", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 359 I(FMOVSFL  , "fmovsl",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 360 I(FMOVSFUL , "fmovsul", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 361 I(FMOVSFLG , "fmovslg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 362 I(FMOVSFNE , "fmovsne", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 363 I(FMOVSFE  , "fmovse",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 364 I(FMOVSFUE , "fmovsue", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 365 I(FMOVSFGE , "fmovsge", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 366 I(FMOVSFUGE, "fmovsuge",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 367 I(FMOVSFLE , "fmovsle", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 368 I(FMOVSFULE, "fmovslue",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 369 I(FMOVSFO  , "fmovso",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 370
 371 I(FMOVRDZ  , "fmovrdz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 372 I(FMOVRDLEZ, "fmovrdlez",3, 2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 373 I(FMOVRDLZ , "fmovrdlz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 374 I(FMOVRDNZ , "fmovrdnz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 375 I(FMOVRDGZ , "fmovrdgz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 376 I(FMOVRDGEZ, "fmovrdgez",3, 2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 377
 378 I(FMOVDA  , "fmovda",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 379 I(FMOVDN  , "fmovdn",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 380 I(FMOVDNE , "fmovdne",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 381 I(FMOVDE  , "fmovde",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 382 I(FMOVDG  , "fmovdg",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 383 I(FMOVDLE , "fmovdle",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 384 I(FMOVDGE , "fmovdge",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 385 I(FMOVDL  , "fmovdl",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 386 I(FMOVDGU , "fmovdgu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 387 I(FMOVDLEU, "fmovdleu", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 388 I(FMOVDCC , "fmovdcc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 389 I(FMOVDCS , "fmovdcs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 390 I(FMOVDPOS, "fmovdpos", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 391 I(FMOVDNEG, "fmovdneg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 392 I(FMOVDVC , "fmovdvc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 393 I(FMOVDVS , "fmovdvs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 394
 395 I(FMOVDFA  , "fmovda",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 396 I(FMOVDFN  , "fmovdn",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 397 I(FMOVDFU  , "fmovdu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 398 I(FMOVDFG  , "fmovdg",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 399 I(FMOVDFUG , "fmovdug", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 400 I(FMOVDFL  , "fmovdl",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 401 I(FMOVDFUL , "fmovdul", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 402 I(FMOVDFLG , "fmovdlg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 403 I(FMOVDFNE , "fmovdne", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 404 I(FMOVDFE  , "fmovde",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 405 I(FMOVDFUE , "fmovdue", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 406 I(FMOVDFGE , "fmovdge", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 407 I(FMOVDFUGE, "fmovduge",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 408 I(FMOVDFLE , "fmovdle", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 409 I(FMOVDFULE, "fmovdule",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 410 I(FMOVDFO  , "fmovdo",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 411
 412 I(FMOVRQZ  , "fmovrqz", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 413 I(FMOVRQLEZ, "fmovrqlez",3, 2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 414 I(FMOVRQLZ , "fmovrqlz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 415 I(FMOVRQNZ , "fmovrqnz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 416 I(FMOVRQGZ , "fmovrqgz",3,  2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 417 I(FMOVRQGEZ, "fmovrqgez",3, 2,   0, false, 0, 2,  SPARC_SINGLE,   0)
 418
 419 I(FMOVQA  , "fmovqa",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 420 I(FMOVQN  , "fmovqn",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 421 I(FMOVQNE , "fmovqne",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 422 I(FMOVQE  , "fmovqe",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 423 I(FMOVQG  , "fmovqg",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 424 I(FMOVQLE , "fmovqle",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 425 I(FMOVQGE , "fmovqge",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 426 I(FMOVQL  , "fmovql",   3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 427 I(FMOVQGU , "fmovqgu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 428 I(FMOVQLEU, "fmovqleu", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 429 I(FMOVQCC , "fmovqcc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 430 I(FMOVQCS , "fmovqcs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 431 I(FMOVQPOS, "fmovqpos", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 432 I(FMOVQNEG, "fmovqneg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 433 I(FMOVQVC , "fmovqvc",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 434 I(FMOVQVS , "fmovqvs",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 435
 436 I(FMOVQFA  , "fmovqa",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 437 I(FMOVQFN  , "fmovqn",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 438 I(FMOVQFU  , "fmovqu",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 439 I(FMOVQFG  , "fmovqg",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 440 I(FMOVQFUG , "fmovqug", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 441 I(FMOVQFL  , "fmovql",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 442 I(FMOVQFUL , "fmovqul", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 443 I(FMOVQFLG , "fmovqlg", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 444 I(FMOVQFNE , "fmovqne", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 445 I(FMOVQFE  , "fmovqe",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 446 I(FMOVQFUE , "fmovque", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 447 I(FMOVQFGE , "fmovqge", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 448 I(FMOVQFUGE, "fmovquge",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 449 I(FMOVQFLE , "fmovqle", 3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 450 I(FMOVQFULE, "fmovqule",3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG )
 451 I(FMOVQFO  , "fmovqo",  3,  2,   0, false, 0, 2,  SPARC_SINGLE,  M_CC_FLAG)
 452
 453 // Load integer instructions
 454 // Latency includes 1 cycle for address generation (Sparc IIi),
 455 // plus 3 cycles assumed for average miss penalty (bias towards L1 hits).
 456 // Signed loads of less than 64 bits need an extra cycle for sign-extension.
 457 //
 458 // Not reflected here: After a 3-cycle loads, all subsequent consecutive
 459 // loads also require 3 cycles to avoid contention for the load return
 460 // stage.  Latency returns to 2 cycles after the first cycle with no load.
 461 I(LDSBr, "ldsb", 3,  2, B12, true , 0, 6,  SPARC_LD,   M_LOAD_FLAG)
 462 I(LDSBi, "ldsb", 3,  2, B12, true , 0, 6,  SPARC_LD,   M_LOAD_FLAG)
 463 I(LDSHr, "ldsh", 3,  2, B12, true , 0, 6,  SPARC_LD,   M_LOAD_FLAG)
 464 I(LDSHi, "ldsh", 3,  2, B12, true , 0, 6,  SPARC_LD,   M_LOAD_FLAG)
 465 I(LDSWr, "ldsw", 3,  2, B12, true , 0, 6,  SPARC_LD,   M_LOAD_FLAG)
 466 I(LDSWi, "ldsw", 3,  2, B12, true , 0, 6,  SPARC_LD,   M_LOAD_FLAG)
 467 I(LDUBr, "ldub", 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 468 I(LDUBi, "ldub", 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 469 I(LDUHr, "lduh", 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 470 I(LDUHi, "lduh", 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 471 I(LDUWr, "lduw", 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 472 I(LDUWi, "lduw", 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 473 I(LDXr , "ldx" , 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 474 I(LDXi , "ldx" , 3,  2, B12, true , 0, 5,  SPARC_LD,   M_LOAD_FLAG)
 475
 476 // Load floating-point instructions
 477 // Latency includes 1 cycle for address generation (Sparc IIi)
 478 I(LDFr ,   "ld",  3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 479 I(LDFi ,   "ld",  3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 480 I(LDDFr,   "ldd", 3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 481 I(LDDFi,   "ldd", 3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 482 I(LDQFr,   "ldq", 3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 483 I(LDQFi,   "ldq", 3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 484 I(LDFSRr,  "ld",  3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 485 I(LDFSRi,  "ld",  3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 486 I(LDXFSRr, "ldx", 3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 487 I(LDXFSRi, "ldx", 3,  2, B12, true , 0, 5,  SPARC_LD,  M_LOAD_FLAG)
 488
 489 // Store integer instructions.
 490 // Requires 1 cycle for address generation (Sparc IIi).
 491 // Default latency is 0 because value is not explicitly used.
 492 I(STBr, "stb",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 493 I(STBi, "stb",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 494 I(STHr, "sth",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 495 I(STHi, "sth",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 496 I(STWr, "stw",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 497 I(STWi, "stw",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 498 I(STXr, "stx",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 499 I(STXi, "stx",    3, -1, B12, true , 0, 0,  SPARC_ST,   M_STORE_FLAG)
 500
 501 // Store floating-point instructions (Sparc IIi)
 502 I(STFr,    "st",  3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 503 I(STFi,    "st",  3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 504 I(STDFr,   "std", 3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 505 I(STDFi,   "std", 3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 506 I(STFSRr,  "st",  3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 507 I(STFSRi,  "st",  3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 508 I(STXFSRr, "stx", 3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 509 I(STXFSRi, "stx", 3, -1, B12, true , 0, 0,  SPARC_ST,  M_STORE_FLAG)
 510
 511 // Call, Return and "Jump and link".  Operand (2) for JMPL is marked as
 512 // a "result" because JMPL stores the return address for the call in it.
 513 // Latency includes the delay slot.
 514 I(CALL,      "call",    1, -1, B29, true , 1, 2,  SPARC_CTI, M_CALL_FLAG)
 515 I(JMPLCALLr, "jmpl",    3,  2, B12, true , 1, 2,  SPARC_CTI, M_CALL_FLAG)
 516 I(JMPLCALLi, "jmpl",    3,  2, B12, true , 1, 2,  SPARC_CTI, M_CALL_FLAG)
 517 I(JMPLRETr,  "jmpl",    3,  2, B12, true , 1, 2,  SPARC_CTI, RETFLAGS)
 518 I(JMPLRETi,  "jmpl",    3,  2, B12, true , 1, 2,  SPARC_CTI, RETFLAGS)
 519
 520 // SAVE and restore instructions
 521 I(SAVEr,    "save",     3,  2, B12, true , 0, 1,  SPARC_SINGLE, 0)
 522 I(SAVEi,    "save",     3,  2, B12, true , 0, 1,  SPARC_SINGLE, 0)
 523 I(RESTOREr, "restore",  3,  2, B12, true , 0, 1,  SPARC_SINGLE, 0)
 524 I(RESTOREi, "restore",  3,  2, B12, true , 0, 1,  SPARC_SINGLE, 0)
 525
 526 // Read and Write CCR register from/to an int reg
 527 I(RDCCR,  "rd",         2,   1, 0, false,  0,  1,  SPARC_SINGLE,   M_CC_FLAG)
 528 I(WRCCRr,  "wr",         3,   2, 0, false,  0,  1,  SPARC_SINGLE,   M_CC_FLAG)
 529 I(WRCCRi,  "wr",         3,   2, 0, false,  0,  1,  SPARC_SINGLE,   M_CC_FLAG)
 530
 531 // Synthetic phi operation for near-SSA form of machine code
 532 // Number of operands is variable, indicated by -1.  Result is the first op.
 533 I(PHI, "<phi>",         -1, 0,   0, false, 0, 0,  SPARC_NONE,  0)
 534
 535 #undef B5
 536 #undef B6
 537 #undef B12
 538 #undef B15
 539 #undef B18
 540 #undef B21
 541 #undef B22
 542 #undef B29
 543
 544 #undef BRANCHFLAGS
 545 #undef RETFLAGS
 546
 547 #undef I