lib/Target/SparcV9/SparcV9InstrInfo.cpp

   1 //===-- SparcInstrInfo.cpp ------------------------------------------------===//
   2 //
   3 //===----------------------------------------------------------------------===//
   4
   5 #include "SparcInternals.h"
   6 #include "SparcInstrSelectionSupport.h"
   7 #include "llvm/CodeGen/InstrSelection.h"
   8 #include "llvm/CodeGen/InstrSelectionSupport.h"
   9 #include "llvm/CodeGen/MachineFunction.h"
  10 #include "llvm/CodeGen/MachineCodeForInstruction.h"
  11 #include "llvm/Function.h"
  12 #include "llvm/Constants.h"
  13 #include "llvm/DerivedTypes.h"
  14 #include <stdlib.h>
  15 using std::vector;
  16
  17 static const uint32_t MAXLO   = (1 << 10) - 1; // set bits set by %lo(*)
  18 static const uint32_t MAXSIMM = (1 << 12) - 1; // set bits in simm13 field of OR
  19
  20
  21 //----------------------------------------------------------------------------
  22 // Function: CreateSETUWConst
  23 //
  24 // Set a 32-bit unsigned constant in the register `dest', using
  25 // SETHI, OR in the worst case.  This function correctly emulates
  26 // the SETUW pseudo-op for SPARC v9 (if argument isSigned == false).
  27 //
  28 // The isSigned=true case is used to implement SETSW without duplicating code.
  29 //
  30 // Optimize some common cases:
  31 // (1) Small value that fits in simm13 field of OR: don't need SETHI.
  32 // (2) isSigned = true and C is a small negative signed value, i.e.,
  33 //     high bits are 1, and the remaining bits fit in simm13(OR).
  34 //----------------------------------------------------------------------------
  35
  36 static inline void
  37 CreateSETUWConst(const TargetMachine& target, uint32_t C,
  38                  Instruction* dest, vector<MachineInstr*>& mvec,
  39                  bool isSigned = false)
  40 {
  41   MachineInstr *miSETHI = NULL, *miOR = NULL;
  42
  43   // In order to get efficient code, we should not generate the SETHI if
  44   // all high bits are 1 (i.e., this is a small signed value that fits in
  45   // the simm13 field of OR).  So we check for and handle that case specially.
  46   // NOTE: The value C = 0x80000000 is bad: sC < 0 *and* -sC < 0.
  47   //       In fact, sC == -sC, so we have to check for this explicitly.
  48   int32_t sC = (int32_t) C;
  49   bool smallNegValue =isSigned && sC < 0 && sC != -sC && -sC < (int32_t)MAXSIMM;
  50
  51   // Set the high 22 bits in dest if non-zero and simm13 field of OR not enough
  52   if (!smallNegValue && (C & ~MAXLO) && C > MAXSIMM)
  53     {
  54       miSETHI = Create2OperandInstr_UImmed(SETHI, C, dest);
  55       miSETHI->setOperandHi32(0);
  56       mvec.push_back(miSETHI);
  57     }
  58
  59   // Set the low 10 or 12 bits in dest.  This is necessary if no SETHI
  60   // was generated, or if the low 10 bits are non-zero.
  61   if (miSETHI==NULL || C & MAXLO)
  62     {
  63       if (miSETHI)
  64         { // unsigned value with high-order bits set using SETHI
  65           miOR = Create3OperandInstr_UImmed(OR, dest, C, dest);
  66           miOR->setOperandLo32(1);
  67         }
  68       else
  69         { // unsigned or small signed value that fits in simm13 field of OR
  70           assert(smallNegValue || (C & ~MAXSIMM) == 0);
  71           miOR = new MachineInstr(OR);
  72           miOR->SetMachineOperandReg(0, target.getRegInfo().getZeroRegNum());
  73           miOR->SetMachineOperandConst(1, MachineOperand::MO_SignExtendedImmed,
  74                                        sC);
  75           miOR->SetMachineOperandVal(2,MachineOperand::MO_VirtualRegister,dest);
  76         }
  77       mvec.push_back(miOR);
  78     }
  79
  80   assert((miSETHI || miOR) && "Oops, no code was generated!");
  81 }
  82
  83
  84 //----------------------------------------------------------------------------
  85 // Function: CreateSETSWConst
  86 //
  87 // Set a 32-bit signed constant in the register `dest', with sign-extension
  88 // to 64 bits.  This uses SETHI, OR, SRA in the worst case.
  89 // This function correctly emulates the SETSW pseudo-op for SPARC v9.
  90 //
  91 // Optimize the same cases as SETUWConst, plus:
  92 // (1) SRA is not needed for positive or small negative values.
  93 //----------------------------------------------------------------------------
  94
  95 static inline void
  96 CreateSETSWConst(const TargetMachine& target, int32_t C,
  97                  Instruction* dest, vector<MachineInstr*>& mvec)
  98 {
  99   MachineInstr* MI;
 100
 101   // Set the low 32 bits of dest
 102   CreateSETUWConst(target, (uint32_t) C,  dest, mvec, /*isSigned*/true);
 103
 104   // Sign-extend to the high 32 bits if needed
 105   if (C < 0 && (-C) > (int32_t) MAXSIMM)
 106     {
 107       MI = Create3OperandInstr_UImmed(SRA, dest, 0, dest);
 108       mvec.push_back(MI);
 109     }
 110 }
 111
 112
 113 //----------------------------------------------------------------------------
 114 // Function: CreateSETXConst
 115 //
 116 // Set a 64-bit signed or unsigned constant in the register `dest'.
 117 // Use SETUWConst for each 32 bit word, plus a left-shift-by-32 in between.
 118 // This function correctly emulates the SETX pseudo-op for SPARC v9.
 119 //
 120 // Optimize the same cases as SETUWConst for each 32 bit word.
 121 //----------------------------------------------------------------------------
 122
 123 static inline void
 124 CreateSETXConst(const TargetMachine& target, uint64_t C,
 125                 Instruction* tmpReg, Instruction* dest,
 126                 vector<MachineInstr*>& mvec)
 127 {
 128   assert(C > (unsigned int) ~0 && "Use SETUW/SETSW for 32-bit values!");
 129
 130   MachineInstr* MI;
 131
 132   // Code to set the upper 32 bits of the value in register `tmpReg'
 133   CreateSETUWConst(target, (C >> 32), tmpReg, mvec);
 134
 135   // Shift tmpReg left by 32 bits
 136   MI = Create3OperandInstr_UImmed(SLLX, tmpReg, 32, tmpReg);
 137   mvec.push_back(MI);
 138
 139   // Code to set the low 32 bits of the value in register `dest'
 140   CreateSETUWConst(target, C, dest, mvec);
 141
 142   // dest = OR(tmpReg, dest)
 143   MI = Create3OperandInstr(OR, dest, tmpReg, dest);
 144   mvec.push_back(MI);
 145 }
 146
 147
 148 //----------------------------------------------------------------------------
 149 // Function: CreateSETUWLabel
 150 //
 151 // Set a 32-bit constant (given by a symbolic label) in the register `dest'.
 152 //----------------------------------------------------------------------------
 153
 154 static inline void
 155 CreateSETUWLabel(const TargetMachine& target, Value* val,
 156                  Instruction* dest, vector<MachineInstr*>& mvec)
 157 {
 158   MachineInstr* MI;
 159
 160   // Set the high 22 bits in dest
 161   MI = Create2OperandInstr(SETHI, val, dest);
 162   MI->setOperandHi32(0);
 163   mvec.push_back(MI);
 164
 165   // Set the low 10 bits in dest
 166   MI = Create3OperandInstr(OR, dest, val, dest);
 167   MI->setOperandLo32(1);
 168   mvec.push_back(MI);
 169 }
 170
 171
 172 //----------------------------------------------------------------------------
 173 // Function: CreateSETXLabel
 174 //
 175 // Set a 64-bit constant (given by a symbolic label) in the register `dest'.
 176 //----------------------------------------------------------------------------
 177
 178 static inline void
 179 CreateSETXLabel(const TargetMachine& target,
 180                 Value* val, Instruction* tmpReg, Instruction* dest,
 181                 vector<MachineInstr*>& mvec)
 182 {
 183   assert(isa<Constant>(val) || isa<GlobalValue>(val) &&
 184          "I only know about constant values and global addresses");
 185
 186   MachineInstr* MI;
 187
 188   MI = Create2OperandInstr_Addr(SETHI, val, tmpReg);
 189   MI->setOperandHi64(0);
 190   mvec.push_back(MI);
 191
 192   MI = Create3OperandInstr_Addr(OR, tmpReg, val, tmpReg);
 193   MI->setOperandLo64(1);
 194   mvec.push_back(MI);
 195
 196   MI = Create3OperandInstr_UImmed(SLLX, tmpReg, 32, tmpReg);
 197   mvec.push_back(MI);
 198
 199   MI = Create2OperandInstr_Addr(SETHI, val, dest);
 200   MI->setOperandHi32(0);
 201   mvec.push_back(MI);
 202
 203   MI = Create3OperandInstr(OR, dest, tmpReg, dest);
 204   mvec.push_back(MI);
 205
 206   MI = Create3OperandInstr_Addr(OR, dest, val, dest);
 207   MI->setOperandLo32(1);
 208   mvec.push_back(MI);
 209 }
 210
 211
 212 //----------------------------------------------------------------------------
 213 // Function: CreateUIntSetInstruction
 214 //
 215 // Create code to Set an unsigned constant in the register `dest'.
 216 // Uses CreateSETUWConst, CreateSETSWConst or CreateSETXConst as needed.
 217 // CreateSETSWConst is an optimization for the case that the unsigned value
 218 // has all ones in the 33 high bits (so that sign-extension sets them all).
 219 //----------------------------------------------------------------------------
 220
 221 static inline void
 222 CreateUIntSetInstruction(const TargetMachine& target,
 223                          uint64_t C, Instruction* dest,
 224                          std::vector<MachineInstr*>& mvec,
 225                          MachineCodeForInstruction& mcfi)
 226 {
 227   static const uint64_t lo32 = (uint32_t) ~0;
 228   if (C <= lo32)                        // High 32 bits are 0.  Set low 32 bits.
 229     CreateSETUWConst(target, (uint32_t) C, dest, mvec);
 230   else if ((C & ~lo32) == ~lo32 && (C & (1 << 31)))
 231     { // All high 33 (not 32) bits are 1s: sign-extension will take care
 232       // of high 32 bits, so use the sequence for signed int
 233       CreateSETSWConst(target, (int32_t) C, dest, mvec);
 234     }
 235   else if (C > lo32)
 236     { // C does not fit in 32 bits
 237       TmpInstruction* tmpReg = new TmpInstruction(Type::IntTy);
 238       mcfi.addTemp(tmpReg);
 239       CreateSETXConst(target, C, tmpReg, dest, mvec);
 240     }
 241 }
 242
 243
 244 //----------------------------------------------------------------------------
 245 // Function: CreateIntSetInstruction
 246 //
 247 // Create code to Set a signed constant in the register `dest'.
 248 // Really the same as CreateUIntSetInstruction.
 249 //----------------------------------------------------------------------------
 250
 251 static inline void
 252 CreateIntSetInstruction(const TargetMachine& target,
 253                         int64_t C, Instruction* dest,
 254                         std::vector<MachineInstr*>& mvec,
 255                         MachineCodeForInstruction& mcfi)
 256 {
 257   CreateUIntSetInstruction(target, (uint64_t) C, dest, mvec, mcfi);
 258 }
 259
 260
 261 //---------------------------------------------------------------------------
 262 // Create a table of LLVM opcode -> max. immediate constant likely to
 263 // be usable for that operation.
 264 //---------------------------------------------------------------------------
 265
 266 // Entry == 0 ==> no immediate constant field exists at all.
 267 // Entry >  0 ==> abs(immediate constant) <= Entry
 268 //
 269 vector<int> MaxConstantsTable(Instruction::OtherOpsEnd);
 270
 271 static int
 272 MaxConstantForInstr(unsigned llvmOpCode)
 273 {
 274   int modelOpCode = -1;
 275
 276   if (llvmOpCode >= Instruction::BinaryOpsBegin &&
 277       llvmOpCode <  Instruction::BinaryOpsEnd)
 278     modelOpCode = ADD;
 279   else
 280     switch(llvmOpCode) {
 281     case Instruction::Ret:   modelOpCode = JMPLCALL; break;
 282
 283     case Instruction::Malloc:
 284     case Instruction::Alloca:
 285     case Instruction::GetElementPtr:
 286     case Instruction::PHINode:
 287     case Instruction::Cast:
 288     case Instruction::Call:  modelOpCode = ADD; break;
 289
 290     case Instruction::Shl:
 291     case Instruction::Shr:   modelOpCode = SLLX; break;
 292
 293     default: break;
 294     };
 295
 296   return (modelOpCode < 0)? 0: SparcMachineInstrDesc[modelOpCode].maxImmedConst;
 297 }
 298
 299 static void
 300 InitializeMaxConstantsTable()
 301 {
 302   unsigned op;
 303   assert(MaxConstantsTable.size() == Instruction::OtherOpsEnd &&
 304          "assignments below will be illegal!");
 305   for (op = Instruction::TermOpsBegin; op < Instruction::TermOpsEnd; ++op)
 306     MaxConstantsTable[op] = MaxConstantForInstr(op);
 307   for (op = Instruction::BinaryOpsBegin; op < Instruction::BinaryOpsEnd; ++op)
 308     MaxConstantsTable[op] = MaxConstantForInstr(op);
 309   for (op = Instruction::MemoryOpsBegin; op < Instruction::MemoryOpsEnd; ++op)
 310     MaxConstantsTable[op] = MaxConstantForInstr(op);
 311   for (op = Instruction::OtherOpsBegin; op < Instruction::OtherOpsEnd; ++op)
 312     MaxConstantsTable[op] = MaxConstantForInstr(op);
 313 }
 314
 315
 316 //---------------------------------------------------------------------------
 317 // class UltraSparcInstrInfo
 318 //
 319 // Purpose:
 320 //   Information about individual instructions.
 321 //   Most information is stored in the SparcMachineInstrDesc array above.
 322 //   Other information is computed on demand, and most such functions
 323 //   default to member functions in base class MachineInstrInfo.
 324 //---------------------------------------------------------------------------
 325
 326 /*ctor*/
 327 UltraSparcInstrInfo::UltraSparcInstrInfo(const TargetMachine& tgt)
 328   : MachineInstrInfo(tgt, SparcMachineInstrDesc,
 329                      /*descSize = */ NUM_TOTAL_OPCODES,
 330                      /*numRealOpCodes = */ NUM_REAL_OPCODES)
 331 {
 332   InitializeMaxConstantsTable();
 333 }
 334
 335 bool
 336 UltraSparcInstrInfo::ConstantMayNotFitInImmedField(const Constant* CV,
 337                                                    const Instruction* I) const
 338 {
 339   if (I->getOpcode() >= MaxConstantsTable.size()) // user-defined op (or bug!)
 340     return true;
 341
 342   if (isa<ConstantPointerNull>(CV))               // can always use %g0
 343     return false;
 344
 345   if (const ConstantUInt* U = dyn_cast<ConstantUInt>(CV))
 346     /* Large unsigned longs may really just be small negative signed longs */
 347     return (labs((int64_t) U->getValue()) > MaxConstantsTable[I->getOpcode()]);
 348
 349   if (const ConstantSInt* S = dyn_cast<ConstantSInt>(CV))
 350     return (labs(S->getValue()) > MaxConstantsTable[I->getOpcode()]);
 351
 352   if (isa<ConstantBool>(CV))
 353     return (1 > MaxConstantsTable[I->getOpcode()]);
 354
 355   return true;
 356 }
 357
 358 //
 359 // Create an instruction sequence to put the constant `val' into
 360 // the virtual register `dest'.  `val' may be a Constant or a
 361 // GlobalValue, viz., the constant address of a global variable or function.
 362 // The generated instructions are returned in `mvec'.
 363 // Any temp. registers (TmpInstruction) created are recorded in mcfi.
 364 // Any stack space required is allocated via MachineFunction.
 365 //
 366 void
 367 UltraSparcInstrInfo::CreateCodeToLoadConst(const TargetMachine& target,
 368                                            Function* F,
 369                                            Value* val,
 370                                            Instruction* dest,
 371                                            vector<MachineInstr*>& mvec,
 372                                        MachineCodeForInstruction& mcfi) const
 373 {
 374   assert(isa<Constant>(val) || isa<GlobalValue>(val) &&
 375          "I only know about constant values and global addresses");
 376
 377   // Use a "set" instruction for known constants or symbolic constants (labels)
 378   // that can go in an integer reg.
 379   // We have to use a "load" instruction for all other constants,
 380   // in particular, floating point constants.
 381   //
 382   const Type* valType = val->getType();
 383
 384   // Unfortunate special case: a ConstantPointerRef is just a
 385   // reference to GlobalValue.
 386   if (isa<ConstantPointerRef>(val))
 387     val = cast<ConstantPointerRef>(val)->getValue();
 388
 389   if (isa<GlobalValue>(val))
 390     {
 391       TmpInstruction* tmpReg =
 392         new TmpInstruction(PointerType::get(val->getType()), val);
 393       mcfi.addTemp(tmpReg);
 394       CreateSETXLabel(target, val, tmpReg, dest, mvec);
 395     }
 396   else if (valType->isIntegral())
 397     {
 398       bool isValidConstant;
 399       unsigned opSize = target.DataLayout.getTypeSize(val->getType());
 400       unsigned destSize = target.DataLayout.getTypeSize(dest->getType());
 401
 402       if (! dest->getType()->isSigned())
 403         {
 404           uint64_t C = GetConstantValueAsUnsignedInt(val, isValidConstant);
 405           assert(isValidConstant && "Unrecognized constant");
 406
 407           if (opSize > destSize ||
 408               (val->getType()->isSigned()
 409                && destSize < target.DataLayout.getIntegerRegize()))
 410             { // operand is larger than dest,
 411               //    OR both are equal but smaller than the full register size
 412               //       AND operand is signed, so it may have extra sign bits:
 413               // mask high bits
 414               C = C & ((1U << 8*destSize) - 1);
 415             }
 416           CreateUIntSetInstruction(target, C, dest, mvec, mcfi);
 417         }
 418       else
 419         {
 420           int64_t C = GetConstantValueAsSignedInt(val, isValidConstant);
 421           assert(isValidConstant && "Unrecognized constant");
 422
 423           if (opSize > destSize)
 424             // operand is larger than dest: mask high bits
 425             C = C & ((1U << 8*destSize) - 1);
 426
 427           if (opSize > destSize ||
 428               (opSize == destSize && !val->getType()->isSigned()))
 429             // sign-extend from destSize to 64 bits
 430             C = ((C & (1U << (8*destSize - 1)))
 431                  ? C | ~((1U << 8*destSize) - 1)
 432                  : C);
 433
 434           CreateIntSetInstruction(target, C, dest, mvec, mcfi);
 435         }
 436     }
 437   else
 438     {
 439       // Make an instruction sequence to load the constant, viz:
 440       //            SETX <addr-of-constant>, tmpReg, addrReg
 441       //            LOAD  /*addr*/ addrReg, /*offset*/ 0, dest
 442
 443       // First, create a tmp register to be used by the SETX sequence.
 444       TmpInstruction* tmpReg =
 445         new TmpInstruction(PointerType::get(val->getType()), val);
 446       mcfi.addTemp(tmpReg);
 447
 448       // Create another TmpInstruction for the address register
 449       TmpInstruction* addrReg =
 450             new TmpInstruction(PointerType::get(val->getType()), val);
 451       mcfi.addTemp(addrReg);
 452
 453       // Put the address (a symbolic name) into a register
 454       CreateSETXLabel(target, val, tmpReg, addrReg, mvec);
 455
 456       // Generate the load instruction
 457       int64_t zeroOffset = 0;           // to avoid ambiguity with (Value*) 0
 458       MachineInstr* MI =
 459         Create3OperandInstr_SImmed(ChooseLoadInstruction(val->getType()),
 460                                    addrReg, zeroOffset, dest);
 461       mvec.push_back(MI);
 462
 463       // Make sure constant is emitted to constant pool in assembly code.
 464       MachineFunction::get(F).addToConstantPool(cast<Constant>(val));
 465     }
 466 }
 467
 468
 469 // Create an instruction sequence to copy an integer register `val'
 470 // to a floating point register `dest' by copying to memory and back.
 471 // val must be an integral type.  dest must be a Float or Double.
 472 // The generated instructions are returned in `mvec'.
 473 // Any temp. registers (TmpInstruction) created are recorded in mcfi.
 474 // Any stack space required is allocated via MachineFunction.
 475 //
 476 void
 477 UltraSparcInstrInfo::CreateCodeToCopyIntToFloat(const TargetMachine& target,
 478                                         Function* F,
 479                                         Value* val,
 480                                         Instruction* dest,
 481                                         vector<MachineInstr*>& mvec,
 482                                         MachineCodeForInstruction& mcfi) const
 483 {
 484   assert((val->getType()->isIntegral() || isa<PointerType>(val->getType()))
 485          && "Source type must be integral (integer or bool) or pointer");
 486   assert(dest->getType()->isFloatingPoint()
 487          && "Dest type must be float/double");
 488
 489   // Get a stack slot to use for the copy
 490   int offset = MachineFunction::get(F).allocateLocalVar(target, val);
 491
 492   // Get the size of the source value being copied.
 493   size_t srcSize = target.DataLayout.getTypeSize(val->getType());
 494
 495   // Store instruction stores `val' to [%fp+offset].
 496   // The store and load opCodes are based on the size of the source value.
 497   // If the value is smaller than 32 bits, we must sign- or zero-extend it
 498   // to 32 bits since the load-float will load 32 bits.
 499   // Note that the store instruction is the same for signed and unsigned ints.
 500   const Type* storeType = (srcSize <= 4)? Type::IntTy : Type::LongTy;
 501   Value* storeVal = val;
 502   if (srcSize < target.DataLayout.getTypeSize(Type::FloatTy))
 503     { // sign- or zero-extend respectively
 504       storeVal = new TmpInstruction(storeType, val);
 505       if (val->getType()->isSigned())
 506         CreateSignExtensionInstructions(target, F, val, storeVal, 8*srcSize,
 507                                         mvec, mcfi);
 508       else
 509         CreateZeroExtensionInstructions(target, F, val, storeVal, 8*srcSize,
 510                                         mvec, mcfi);
 511     }
 512   MachineInstr* store=new MachineInstr(ChooseStoreInstruction(storeType));
 513   store->SetMachineOperandVal(0, MachineOperand::MO_VirtualRegister, storeVal);
 514   store->SetMachineOperandReg(1, target.getRegInfo().getFramePointer());
 515   store->SetMachineOperandConst(2,MachineOperand::MO_SignExtendedImmed,offset);
 516   mvec.push_back(store);
 517
 518   // Load instruction loads [%fp+offset] to `dest'.
 519   // The type of the load opCode is the floating point type that matches the
 520   // stored type in size:
 521   // On SparcV9: float for int or smaller, double for long.
 522   //
 523   const Type* loadType = (srcSize <= 4)? Type::FloatTy : Type::DoubleTy;
 524   MachineInstr* load = new MachineInstr(ChooseLoadInstruction(loadType));
 525   load->SetMachineOperandReg(0, target.getRegInfo().getFramePointer());
 526   load->SetMachineOperandConst(1, MachineOperand::MO_SignExtendedImmed,offset);
 527   load->SetMachineOperandVal(2, MachineOperand::MO_VirtualRegister, dest);
 528   mvec.push_back(load);
 529 }
 530
 531 // Similarly, create an instruction sequence to copy an FP register
 532 // `val' to an integer register `dest' by copying to memory and back.
 533 // The generated instructions are returned in `mvec'.
 534 // Any temp. registers (TmpInstruction) created are recorded in mcfi.
 535 // Any stack space required is allocated via MachineFunction.
 536 //
 537 void
 538 UltraSparcInstrInfo::CreateCodeToCopyFloatToInt(const TargetMachine& target,
 539                                         Function* F,
 540                                         Value* val,
 541                                         Instruction* dest,
 542                                         vector<MachineInstr*>& mvec,
 543                                         MachineCodeForInstruction& mcfi) const
 544 {
 545   const Type* opTy   = val->getType();
 546   const Type* destTy = dest->getType();
 547
 548   assert(opTy->isFloatingPoint() && "Source type must be float/double");
 549   assert((destTy->isIntegral() || isa<PointerType>(destTy))
 550          && "Dest type must be integer, bool or pointer");
 551
 552   int offset = MachineFunction::get(F).allocateLocalVar(target, val);
 553
 554   // Store instruction stores `val' to [%fp+offset].
 555   // The store opCode is based only the source value being copied.
 556   //
 557   MachineInstr* store=new MachineInstr(ChooseStoreInstruction(opTy));
 558   store->SetMachineOperandVal(0, MachineOperand::MO_VirtualRegister, val);
 559   store->SetMachineOperandReg(1, target.getRegInfo().getFramePointer());
 560   store->SetMachineOperandConst(2,MachineOperand::MO_SignExtendedImmed,offset);
 561   mvec.push_back(store);
 562
 563   // Load instruction loads [%fp+offset] to `dest'.
 564   // The type of the load opCode is the integer type that matches the
 565   // source type in size:
 566   // On SparcV9: int for float, long for double.
 567   // Note that we *must* use signed loads even for unsigned dest types, to
 568   // ensure correct sign-extension for UByte, UShort or UInt:
 569   //
 570   const Type* loadTy = (opTy == Type::FloatTy)? Type::IntTy : Type::LongTy;
 571   MachineInstr* load = new MachineInstr(ChooseLoadInstruction(loadTy));
 572   load->SetMachineOperandReg(0, target.getRegInfo().getFramePointer());
 573   load->SetMachineOperandConst(1, MachineOperand::MO_SignExtendedImmed,offset);
 574   load->SetMachineOperandVal(2, MachineOperand::MO_VirtualRegister, dest);
 575   mvec.push_back(load);
 576 }
 577
 578
 579 // Create instruction(s) to copy src to dest, for arbitrary types
 580 // The generated instructions are returned in `mvec'.
 581 // Any temp. registers (TmpInstruction) created are recorded in mcfi.
 582 // Any stack space required is allocated via MachineFunction.
 583 //
 584 void
 585 UltraSparcInstrInfo::CreateCopyInstructionsByType(const TargetMachine& target,
 586                                                   Function *F,
 587                                                   Value* src,
 588                                                   Instruction* dest,
 589                                                   vector<MachineInstr*>& mvec,
 590                                           MachineCodeForInstruction& mcfi) const
 591 {
 592   bool loadConstantToReg = false;
 593
 594   const Type* resultType = dest->getType();
 595
 596   MachineOpCode opCode = ChooseAddInstructionByType(resultType);
 597   if (opCode == INVALID_OPCODE)
 598     {
 599       assert(0 && "Unsupported result type in CreateCopyInstructionsByType()");
 600       return;
 601     }
 602
 603   // if `src' is a constant that doesn't fit in the immed field or if it is
 604   // a global variable (i.e., a constant address), generate a load
 605   // instruction instead of an add
 606   //
 607   if (isa<Constant>(src))
 608     {
 609       unsigned int machineRegNum;
 610       int64_t immedValue;
 611       MachineOperand::MachineOperandType opType =
 612         ChooseRegOrImmed(src, opCode, target, /*canUseImmed*/ true,
 613                          machineRegNum, immedValue);
 614
 615       if (opType == MachineOperand::MO_VirtualRegister)
 616         loadConstantToReg = true;
 617     }
 618   else if (isa<GlobalValue>(src))
 619     loadConstantToReg = true;
 620
 621   if (loadConstantToReg)
 622     { // `src' is constant and cannot fit in immed field for the ADD
 623       // Insert instructions to "load" the constant into a register
 624       target.getInstrInfo().CreateCodeToLoadConst(target, F, src, dest,
 625                                                   mvec, mcfi);
 626     }
 627   else
 628     { // Create an add-with-0 instruction of the appropriate type.
 629       // Make `src' the second operand, in case it is a constant
 630       // Use (unsigned long) 0 for a NULL pointer value.
 631       //
 632       const Type* zeroValueType =
 633         isa<PointerType>(resultType) ? Type::ULongTy : resultType;
 634       MachineInstr* minstr =
 635         Create3OperandInstr(opCode, Constant::getNullValue(zeroValueType),
 636                             src, dest);
 637       mvec.push_back(minstr);
 638     }
 639 }
 640
 641
 642 // Helper function for sign-extension and zero-extension.
 643 // For SPARC v9, we sign-extend the given operand using SLL; SRA/SRL.
 644 inline void
 645 CreateBitExtensionInstructions(bool signExtend,
 646                                const TargetMachine& target,
 647                                Function* F,
 648                                Value* srcVal,
 649                                Value* destVal,
 650                                unsigned int numLowBits,
 651                                vector<MachineInstr*>& mvec,
 652                                MachineCodeForInstruction& mcfi)
 653 {
 654   MachineInstr* M;
 655
 656   assert(numLowBits <= 32 && "Otherwise, nothing should be done here!");
 657
 658   if (numLowBits < 32)
 659     { // SLL is needed since operand size is < 32 bits.
 660       TmpInstruction *tmpI = new TmpInstruction(destVal->getType(),
 661                                                 srcVal, destVal, "make32");
 662       mcfi.addTemp(tmpI);
 663       M = Create3OperandInstr_UImmed(SLLX, srcVal, 32-numLowBits, tmpI);
 664       mvec.push_back(M);
 665       srcVal = tmpI;
 666     }
 667
 668   M = Create3OperandInstr_UImmed(signExtend? SRA : SRL,
 669                                  srcVal, 32-numLowBits, destVal);
 670   mvec.push_back(M);
 671 }
 672
 673
 674 // Create instruction sequence to produce a sign-extended register value
 675 // from an arbitrary-sized integer value (sized in bits, not bytes).
 676 // The generated instructions are returned in `mvec'.
 677 // Any temp. registers (TmpInstruction) created are recorded in mcfi.
 678 // Any stack space required is allocated via MachineFunction.
 679 //
 680 void
 681 UltraSparcInstrInfo::CreateSignExtensionInstructions(
 682                                         const TargetMachine& target,
 683                                         Function* F,
 684                                         Value* srcVal,
 685                                         Value* destVal,
 686                                         unsigned int numLowBits,
 687                                         vector<MachineInstr*>& mvec,
 688                                         MachineCodeForInstruction& mcfi) const
 689 {
 690   CreateBitExtensionInstructions(/*signExtend*/ true, target, F, srcVal,
 691                                  destVal, numLowBits, mvec, mcfi);
 692 }
 693
 694
 695 // Create instruction sequence to produce a zero-extended register value
 696 // from an arbitrary-sized integer value (sized in bits, not bytes).
 697 // For SPARC v9, we sign-extend the given operand using SLL; SRL.
 698 // The generated instructions are returned in `mvec'.
 699 // Any temp. registers (TmpInstruction) created are recorded in mcfi.
 700 // Any stack space required is allocated via MachineFunction.
 701 //
 702 void
 703 UltraSparcInstrInfo::CreateZeroExtensionInstructions(
 704                                         const TargetMachine& target,
 705                                         Function* F,
 706                                         Value* srcVal,
 707                                         Value* destVal,
 708                                         unsigned int numLowBits,
 709                                         vector<MachineInstr*>& mvec,
 710                                         MachineCodeForInstruction& mcfi) const
 711 {
 712   CreateBitExtensionInstructions(/*signExtend*/ false, target, F, srcVal,
 713                                  destVal, numLowBits, mvec, mcfi);
 714 }