lib/Target/SparcV9/SparcV9InstrInfo.cpp

   1 // $Id$
   2 //***************************************************************************
   3 // File:
   4 //      SparcInstrInfo.cpp
   5 //
   6 // Purpose:
   7 //
   8 // History:
   9 //      10/15/01         -  Vikram Adve  -  Created
  10 //**************************************************************************/
  11
  12
  13 #include "SparcInternals.h"
  14 #include "SparcInstrSelectionSupport.h"
  15 #include "llvm/Target/Sparc.h"
  16 #include "llvm/CodeGen/InstrSelection.h"
  17 #include "llvm/CodeGen/InstrSelectionSupport.h"
  18 #include "llvm/CodeGen/MachineInstr.h"
  19 #include "llvm/CodeGen/MachineCodeForMethod.h"
  20 #include "llvm/Method.h"
  21 #include "llvm/ConstantVals.h"
  22 #include "llvm/DerivedTypes.h"
  23
  24
  25 //************************ Internal Functions ******************************/
  26
  27
  28 static inline MachineInstr*
  29 CreateIntSetInstruction(int64_t C, Value* dest,
  30                         std::vector<TmpInstruction*>& tempVec)
  31 {
  32   MachineInstr* minstr;
  33   uint64_t absC = (C >= 0)? C : -C;
  34   if (absC > (unsigned int) ~0)
  35     { // C does not fit in 32 bits
  36       TmpInstruction* tmpReg = new TmpInstruction(Type::IntTy);
  37       tempVec.push_back(tmpReg);
  38
  39       minstr = new MachineInstr(SETX);
  40       minstr->SetMachineOperand(0, MachineOperand::MO_SignExtendedImmed, C);
  41       minstr->SetMachineOperand(1, MachineOperand::MO_VirtualRegister, tmpReg,
  42                                    /*isdef*/ true);
  43       minstr->SetMachineOperand(2, MachineOperand::MO_VirtualRegister,dest);
  44     }
  45   else
  46     {
  47       minstr = new MachineInstr(SETSW);
  48       minstr->SetMachineOperand(0, MachineOperand::MO_SignExtendedImmed, C);
  49       minstr->SetMachineOperand(1, MachineOperand::MO_VirtualRegister, dest);
  50     }
  51
  52   return minstr;
  53 }
  54
  55 static inline MachineInstr*
  56 CreateUIntSetInstruction(uint64_t C, Value* dest,
  57                          std::vector<TmpInstruction*>& tempVec)
  58 {
  59   MachineInstr* minstr;
  60   if (C > (unsigned int) ~0)
  61     { // C does not fit in 32 bits
  62       TmpInstruction *tmpReg = new TmpInstruction(Type::IntTy);
  63       tempVec.push_back(tmpReg);
  64
  65       minstr = new MachineInstr(SETX);
  66       minstr->SetMachineOperand(0, MachineOperand::MO_SignExtendedImmed, C);
  67       minstr->SetMachineOperand(1, MachineOperand::MO_VirtualRegister, tmpReg,
  68                                    /*isdef*/ true);
  69       minstr->SetMachineOperand(2, MachineOperand::MO_VirtualRegister,dest);
  70     }
  71   else
  72     {
  73       minstr = new MachineInstr(SETUW);
  74       minstr->SetMachineOperand(0, MachineOperand::MO_UnextendedImmed, C);
  75       minstr->SetMachineOperand(1, MachineOperand::MO_VirtualRegister, dest);
  76     }
  77
  78   return minstr;
  79 }
  80
  81 //************************* External Classes *******************************/
  82
  83 //---------------------------------------------------------------------------
  84 // class UltraSparcInstrInfo
  85 //
  86 // Purpose:
  87 //   Information about individual instructions.
  88 //   Most information is stored in the SparcMachineInstrDesc array above.
  89 //   Other information is computed on demand, and most such functions
  90 //   default to member functions in base class MachineInstrInfo.
  91 //---------------------------------------------------------------------------
  92
  93 /*ctor*/
  94 UltraSparcInstrInfo::UltraSparcInstrInfo(const TargetMachine& tgt)
  95   : MachineInstrInfo(tgt, SparcMachineInstrDesc,
  96                      /*descSize = */ NUM_TOTAL_OPCODES,
  97                      /*numRealOpCodes = */ NUM_REAL_OPCODES)
  98 {
  99 }
 100
 101
 102 // Create an instruction sequence to put the constant `val' into
 103 // the virtual register `dest'.  `val' may be a Constant or a
 104 // GlobalValue, viz., the constant address of a global variable or function.
 105 // The generated instructions are returned in `minstrVec'.
 106 // Any temp. registers (TmpInstruction) created are returned in `tempVec'.
 107 //
 108 void
 109 UltraSparcInstrInfo::CreateCodeToLoadConst(Value* val,
 110                                    Instruction* dest,
 111                                    std::vector<MachineInstr*>& minstrVec,
 112                                    std::vector<TmpInstruction*>& tempVec) const
 113 {
 114   MachineInstr* minstr;
 115
 116   assert(isa<Constant>(val) || isa<GlobalValue>(val) &&
 117          "I only know about constant values and global addresses");
 118
 119   // Use a "set" instruction for known constants that can go in an integer reg.
 120   // Use a "load" instruction for all other constants, in particular,
 121   // floating point constants and addresses of globals.
 122   //
 123   const Type* valType = val->getType();
 124
 125   if (valType->isIntegral() || valType == Type::BoolTy)
 126     {
 127       if (ConstantUInt* uval = dyn_cast<ConstantUInt>(val))
 128         {
 129           uint64_t C = uval->getValue();
 130           minstr = CreateUIntSetInstruction(C, dest, tempVec);
 131         }
 132       else
 133         {
 134           bool isValidConstant;
 135           int64_t C = GetConstantValueAsSignedInt(val, isValidConstant);
 136           assert(isValidConstant && "Unrecognized constant");
 137           minstr = CreateIntSetInstruction(C, dest, tempVec);
 138         }
 139       minstrVec.push_back(minstr);
 140     }
 141   else
 142     {
 143       // Make an instruction sequence to load the constant, viz:
 144       //            SETX <addr-of-constant>, tmpReg, addrReg
 145       //            LOAD  /*addr*/ addrReg, /*offset*/ 0, dest
 146       // Only the SETX is needed if `val' is a GlobalValue, i.e,. it is
 147       // itself a constant address.  Otherwise, both are needed.
 148
 149       Value* addrVal;
 150       int64_t zeroOffset = 0; // to avoid ambiguity with (Value*) 0
 151
 152       TmpInstruction* tmpReg =
 153         new TmpInstruction(PointerType::get(val->getType()), val);
 154       tempVec.push_back(tmpReg);
 155
 156       if (isa<Constant>(val))
 157         {
 158           // Create another TmpInstruction for the hidden integer register
 159           TmpInstruction* addrReg =
 160             new TmpInstruction(PointerType::get(val->getType()), val);
 161           tempVec.push_back(addrReg);
 162           addrVal = addrReg;
 163         }
 164       else
 165         addrVal = dest;
 166
 167       minstr = new MachineInstr(SETX);
 168       minstr->SetMachineOperand(0, MachineOperand::MO_PCRelativeDisp, val);
 169       minstr->SetMachineOperand(1, MachineOperand::MO_VirtualRegister, tmpReg,
 170                                    /*isdef*/ true);
 171       minstr->SetMachineOperand(2, MachineOperand::MO_VirtualRegister,addrVal);
 172       minstrVec.push_back(minstr);
 173
 174       if (isa<Constant>(val))
 175         {
 176           // addrVal->addMachineInstruction(minstr);
 177
 178           minstr = new MachineInstr(ChooseLoadInstruction(val->getType()));
 179           minstr->SetMachineOperand(0, MachineOperand::MO_VirtualRegister,
 180                                        addrVal);
 181           minstr->SetMachineOperand(1, MachineOperand::MO_SignExtendedImmed,
 182                                        zeroOffset);
 183           minstr->SetMachineOperand(2, MachineOperand::MO_VirtualRegister,
 184                                        dest);
 185           minstrVec.push_back(minstr);
 186         }
 187     }
 188 }
 189
 190
 191 // Create an instruction sequence to copy an integer value `val'
 192 // to a floating point value `dest' by copying to memory and back.
 193 // val must be an integral type.  dest must be a Float or Double.
 194 // The generated instructions are returned in `minstrVec'.
 195 // Any temp. registers (TmpInstruction) created are returned in `tempVec'.
 196 //
 197 void
 198 UltraSparcInstrInfo::CreateCodeToCopyIntToFloat(Method* method,
 199                                          Value* val,
 200                                          Instruction* dest,
 201                                          std::vector<MachineInstr*>& minstrVec,
 202                                          std::vector<TmpInstruction*>& tempVec,
 203                                          TargetMachine& target) const
 204 {
 205   assert((val->getType()->isIntegral() || val->getType()->isPointerType())
 206          && "Source type must be integral");
 207   assert((dest->getType() ==Type::FloatTy || dest->getType() ==Type::DoubleTy)
 208          && "Dest type must be float/double");
 209
 210   MachineCodeForMethod& mcinfo = MachineCodeForMethod::get(method);
 211   int offset = mcinfo.allocateLocalVar(target, val);
 212
 213   // Store instruction stores `val' to [%fp+offset].
 214   // The store and load opCodes are based on the value being copied, and
 215   // they use integer and float types that accomodate the
 216   // larger of the source type and the destination type:
 217   // On SparcV9: int for float, long for double.
 218   //
 219   Type* tmpType = (dest->getType() == Type::FloatTy)? Type::IntTy
 220                                                     : Type::LongTy;
 221   MachineInstr* store = new MachineInstr(ChooseStoreInstruction(tmpType));
 222   store->SetMachineOperand(0, MachineOperand::MO_VirtualRegister, val);
 223   store->SetMachineOperand(1, target.getRegInfo().getFramePointer());
 224   store->SetMachineOperand(2, MachineOperand::MO_SignExtendedImmed, offset);
 225   minstrVec.push_back(store);
 226
 227   // Load instruction loads [%fp+offset] to `dest'.
 228   //
 229   MachineInstr* load =new MachineInstr(ChooseLoadInstruction(dest->getType()));
 230   load->SetMachineOperand(0, target.getRegInfo().getFramePointer());
 231   load->SetMachineOperand(1, MachineOperand::MO_SignExtendedImmed, offset);
 232   load->SetMachineOperand(2, MachineOperand::MO_VirtualRegister, dest);
 233   minstrVec.push_back(load);
 234 }
 235
 236
 237 // Similarly, create an instruction sequence to copy an FP value
 238 // `val' to an integer value `dest' by copying to memory and back.
 239 // See the previous function for information about return values.
 240 //
 241 void
 242 UltraSparcInstrInfo::CreateCodeToCopyFloatToInt(Method* method,
 243                                         Value* val,
 244                                         Instruction* dest,
 245                                         std::vector<MachineInstr*>& minstrVec,
 246                                         std::vector<TmpInstruction*>& tempVec,
 247                                         TargetMachine& target) const
 248 {
 249   assert((val->getType() ==Type::FloatTy || val->getType() ==Type::DoubleTy)
 250          && "Source type must be float/double");
 251   assert((dest->getType()->isIntegral() || dest->getType()->isPointerType())
 252          && "Dest type must be integral");
 253
 254   MachineCodeForMethod& mcinfo = MachineCodeForMethod::get(method);
 255   int offset = mcinfo.allocateLocalVar(target, val);
 256
 257   // Store instruction stores `val' to [%fp+offset].
 258   // The store and load opCodes are based on the value being copied, and
 259   // they use the integer type that matches the source type in size:
 260   // On SparcV9: int for float, long for double.
 261   //
 262   Type* tmpType = (val->getType() == Type::FloatTy)? Type::IntTy
 263                                                    : Type::LongTy;
 264   MachineInstr* store=new MachineInstr(ChooseStoreInstruction(val->getType()));
 265   store->SetMachineOperand(0, MachineOperand::MO_VirtualRegister, val);
 266   store->SetMachineOperand(1, target.getRegInfo().getFramePointer());
 267   store->SetMachineOperand(2, MachineOperand::MO_SignExtendedImmed, offset);
 268   minstrVec.push_back(store);
 269
 270   // Load instruction loads [%fp+offset] to `dest'.
 271   //
 272   MachineInstr* load = new MachineInstr(ChooseLoadInstruction(tmpType));
 273   load->SetMachineOperand(0, target.getRegInfo().getFramePointer());
 274   load->SetMachineOperand(1, MachineOperand::MO_SignExtendedImmed, offset);
 275   load->SetMachineOperand(2, MachineOperand::MO_VirtualRegister, dest);
 276   minstrVec.push_back(load);
 277 }