lib/Target/X86/AsmParser/X86AsmParser.cpp

   1 //===-- X86AsmParser.cpp - Parse X86 assembly to MCInst instructions ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 #include "llvm/Target/TargetAsmParser.h"
  11 #include "X86.h"
  12 #include "X86Subtarget.h"
  13 #include "llvm/Target/TargetRegistry.h"
  14 #include "llvm/Target/TargetAsmParser.h"
  15 #include "llvm/MC/MCStreamer.h"
  16 #include "llvm/MC/MCExpr.h"
  17 #include "llvm/MC/MCInst.h"
  18 #include "llvm/MC/MCParser/MCAsmLexer.h"
  19 #include "llvm/MC/MCParser/MCAsmParser.h"
  20 #include "llvm/MC/MCParser/MCParsedAsmOperand.h"
  21 #include "llvm/ADT/SmallString.h"
  22 #include "llvm/ADT/SmallVector.h"
  23 #include "llvm/ADT/StringExtras.h"
  24 #include "llvm/ADT/StringSwitch.h"
  25 #include "llvm/ADT/Twine.h"
  26 #include "llvm/Support/SourceMgr.h"
  27 #include "llvm/Support/raw_ostream.h"
  28 using namespace llvm;
  29
  30 namespace {
  31 struct X86Operand;
  32
  33 class X86ATTAsmParser : public TargetAsmParser {
  34   MCAsmParser &Parser;
  35   TargetMachine &TM;
  36
  37 protected:
  38   unsigned Is64Bit : 1;
  39
  40 private:
  41   MCAsmParser &getParser() const { return Parser; }
  42
  43   MCAsmLexer &getLexer() const { return Parser.getLexer(); }
  44
  45   bool Error(SMLoc L, const Twine &Msg) { return Parser.Error(L, Msg); }
  46
  47   bool ParseRegister(unsigned &RegNo, SMLoc &StartLoc, SMLoc &EndLoc);
  48
  49   X86Operand *ParseOperand();
  50   X86Operand *ParseMemOperand(unsigned SegReg, SMLoc StartLoc);
  51
  52   bool ParseDirectiveWord(unsigned Size, SMLoc L);
  53
  54   bool MatchAndEmitInstruction(SMLoc IDLoc,
  55                                SmallVectorImpl<MCParsedAsmOperand*> &Operands,
  56                                MCStreamer &Out);
  57
  58   /// @name Auto-generated Matcher Functions
  59   /// {
  60
  61 #define GET_ASSEMBLER_HEADER
  62 #include "X86GenAsmMatcher.inc"
  63
  64   /// }
  65
  66 public:
  67   X86ATTAsmParser(const Target &T, MCAsmParser &parser, TargetMachine &TM)
  68     : TargetAsmParser(T), Parser(parser), TM(TM) {
  69
  70     // Initialize the set of available features.
  71     setAvailableFeatures(ComputeAvailableFeatures(
  72                            &TM.getSubtarget<X86Subtarget>()));
  73   }
  74
  75   virtual bool ParseInstruction(StringRef Name, SMLoc NameLoc,
  76                                 SmallVectorImpl<MCParsedAsmOperand*> &Operands);
  77
  78   virtual bool ParseDirective(AsmToken DirectiveID);
  79 };
  80
  81 class X86_32ATTAsmParser : public X86ATTAsmParser {
  82 public:
  83   X86_32ATTAsmParser(const Target &T, MCAsmParser &Parser, TargetMachine &TM)
  84     : X86ATTAsmParser(T, Parser, TM) {
  85     Is64Bit = false;
  86   }
  87 };
  88
  89 class X86_64ATTAsmParser : public X86ATTAsmParser {
  90 public:
  91   X86_64ATTAsmParser(const Target &T, MCAsmParser &Parser, TargetMachine &TM)
  92     : X86ATTAsmParser(T, Parser, TM) {
  93     Is64Bit = true;
  94   }
  95 };
  96
  97 } // end anonymous namespace
  98
  99 /// @name Auto-generated Match Functions
 100 /// {
 101
 102 static unsigned MatchRegisterName(StringRef Name);
 103
 104 /// }
 105
 106 namespace {
 107
 108 /// X86Operand - Instances of this class represent a parsed X86 machine
 109 /// instruction.
 110 struct X86Operand : public MCParsedAsmOperand {
 111   enum KindTy {
 112     Token,
 113     Register,
 114     Immediate,
 115     Memory
 116   } Kind;
 117
 118   SMLoc StartLoc, EndLoc;
 119
 120   union {
 121     struct {
 122       const char *Data;
 123       unsigned Length;
 124     } Tok;
 125
 126     struct {
 127       unsigned RegNo;
 128     } Reg;
 129
 130     struct {
 131       const MCExpr *Val;
 132     } Imm;
 133
 134     struct {
 135       unsigned SegReg;
 136       const MCExpr *Disp;
 137       unsigned BaseReg;
 138       unsigned IndexReg;
 139       unsigned Scale;
 140     } Mem;
 141   };
 142
 143   X86Operand(KindTy K, SMLoc Start, SMLoc End)
 144     : Kind(K), StartLoc(Start), EndLoc(End) {}
 145
 146   /// getStartLoc - Get the location of the first token of this operand.
 147   SMLoc getStartLoc() const { return StartLoc; }
 148   /// getEndLoc - Get the location of the last token of this operand.
 149   SMLoc getEndLoc() const { return EndLoc; }
 150
 151   virtual void dump(raw_ostream &OS) const {}
 152
 153   StringRef getToken() const {
 154     assert(Kind == Token && "Invalid access!");
 155     return StringRef(Tok.Data, Tok.Length);
 156   }
 157   void setTokenValue(StringRef Value) {
 158     assert(Kind == Token && "Invalid access!");
 159     Tok.Data = Value.data();
 160     Tok.Length = Value.size();
 161   }
 162
 163   unsigned getReg() const {
 164     assert(Kind == Register && "Invalid access!");
 165     return Reg.RegNo;
 166   }
 167
 168   const MCExpr *getImm() const {
 169     assert(Kind == Immediate && "Invalid access!");
 170     return Imm.Val;
 171   }
 172
 173   const MCExpr *getMemDisp() const {
 174     assert(Kind == Memory && "Invalid access!");
 175     return Mem.Disp;
 176   }
 177   unsigned getMemSegReg() const {
 178     assert(Kind == Memory && "Invalid access!");
 179     return Mem.SegReg;
 180   }
 181   unsigned getMemBaseReg() const {
 182     assert(Kind == Memory && "Invalid access!");
 183     return Mem.BaseReg;
 184   }
 185   unsigned getMemIndexReg() const {
 186     assert(Kind == Memory && "Invalid access!");
 187     return Mem.IndexReg;
 188   }
 189   unsigned getMemScale() const {
 190     assert(Kind == Memory && "Invalid access!");
 191     return Mem.Scale;
 192   }
 193
 194   bool isToken() const {return Kind == Token; }
 195
 196   bool isImm() const { return Kind == Immediate; }
 197
 198   bool isImmSExti16i8() const {
 199     if (!isImm())
 200       return false;
 201
 202     // If this isn't a constant expr, just assume it fits and let relaxation
 203     // handle it.
 204     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 205     if (!CE)
 206       return true;
 207
 208     // Otherwise, check the value is in a range that makes sense for this
 209     // extension.
 210     uint64_t Value = CE->getValue();
 211     return ((                                  Value <= 0x000000000000007FULL)||
 212             (0x000000000000FF80ULL <= Value && Value <= 0x000000000000FFFFULL)||
 213             (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 214   }
 215   bool isImmSExti32i8() const {
 216     if (!isImm())
 217       return false;
 218
 219     // If this isn't a constant expr, just assume it fits and let relaxation
 220     // handle it.
 221     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 222     if (!CE)
 223       return true;
 224
 225     // Otherwise, check the value is in a range that makes sense for this
 226     // extension.
 227     uint64_t Value = CE->getValue();
 228     return ((                                  Value <= 0x000000000000007FULL)||
 229             (0x00000000FFFFFF80ULL <= Value && Value <= 0x00000000FFFFFFFFULL)||
 230             (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 231   }
 232   bool isImmSExti64i8() const {
 233     if (!isImm())
 234       return false;
 235
 236     // If this isn't a constant expr, just assume it fits and let relaxation
 237     // handle it.
 238     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 239     if (!CE)
 240       return true;
 241
 242     // Otherwise, check the value is in a range that makes sense for this
 243     // extension.
 244     uint64_t Value = CE->getValue();
 245     return ((                                  Value <= 0x000000000000007FULL)||
 246             (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 247   }
 248   bool isImmSExti64i32() const {
 249     if (!isImm())
 250       return false;
 251
 252     // If this isn't a constant expr, just assume it fits and let relaxation
 253     // handle it.
 254     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 255     if (!CE)
 256       return true;
 257
 258     // Otherwise, check the value is in a range that makes sense for this
 259     // extension.
 260     uint64_t Value = CE->getValue();
 261     return ((                                  Value <= 0x000000007FFFFFFFULL)||
 262             (0xFFFFFFFF80000000ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 263   }
 264
 265   bool isMem() const { return Kind == Memory; }
 266
 267   bool isAbsMem() const {
 268     return Kind == Memory && !getMemSegReg() && !getMemBaseReg() &&
 269       !getMemIndexReg() && getMemScale() == 1;
 270   }
 271
 272   bool isReg() const { return Kind == Register; }
 273
 274   void addExpr(MCInst &Inst, const MCExpr *Expr) const {
 275     // Add as immediates when possible.
 276     if (const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(Expr))
 277       Inst.addOperand(MCOperand::CreateImm(CE->getValue()));
 278     else
 279       Inst.addOperand(MCOperand::CreateExpr(Expr));
 280   }
 281
 282   void addRegOperands(MCInst &Inst, unsigned N) const {
 283     assert(N == 1 && "Invalid number of operands!");
 284     Inst.addOperand(MCOperand::CreateReg(getReg()));
 285   }
 286
 287   void addImmOperands(MCInst &Inst, unsigned N) const {
 288     assert(N == 1 && "Invalid number of operands!");
 289     addExpr(Inst, getImm());
 290   }
 291
 292   void addMemOperands(MCInst &Inst, unsigned N) const {
 293     assert((N == 5) && "Invalid number of operands!");
 294     Inst.addOperand(MCOperand::CreateReg(getMemBaseReg()));
 295     Inst.addOperand(MCOperand::CreateImm(getMemScale()));
 296     Inst.addOperand(MCOperand::CreateReg(getMemIndexReg()));
 297     addExpr(Inst, getMemDisp());
 298     Inst.addOperand(MCOperand::CreateReg(getMemSegReg()));
 299   }
 300
 301   void addAbsMemOperands(MCInst &Inst, unsigned N) const {
 302     assert((N == 1) && "Invalid number of operands!");
 303     Inst.addOperand(MCOperand::CreateExpr(getMemDisp()));
 304   }
 305
 306   static X86Operand *CreateToken(StringRef Str, SMLoc Loc) {
 307     X86Operand *Res = new X86Operand(Token, Loc, Loc);
 308     Res->Tok.Data = Str.data();
 309     Res->Tok.Length = Str.size();
 310     return Res;
 311   }
 312
 313   static X86Operand *CreateReg(unsigned RegNo, SMLoc StartLoc, SMLoc EndLoc) {
 314     X86Operand *Res = new X86Operand(Register, StartLoc, EndLoc);
 315     Res->Reg.RegNo = RegNo;
 316     return Res;
 317   }
 318
 319   static X86Operand *CreateImm(const MCExpr *Val, SMLoc StartLoc, SMLoc EndLoc){
 320     X86Operand *Res = new X86Operand(Immediate, StartLoc, EndLoc);
 321     Res->Imm.Val = Val;
 322     return Res;
 323   }
 324
 325   /// Create an absolute memory operand.
 326   static X86Operand *CreateMem(const MCExpr *Disp, SMLoc StartLoc,
 327                                SMLoc EndLoc) {
 328     X86Operand *Res = new X86Operand(Memory, StartLoc, EndLoc);
 329     Res->Mem.SegReg   = 0;
 330     Res->Mem.Disp     = Disp;
 331     Res->Mem.BaseReg  = 0;
 332     Res->Mem.IndexReg = 0;
 333     Res->Mem.Scale    = 1;
 334     return Res;
 335   }
 336
 337   /// Create a generalized memory operand.
 338   static X86Operand *CreateMem(unsigned SegReg, const MCExpr *Disp,
 339                                unsigned BaseReg, unsigned IndexReg,
 340                                unsigned Scale, SMLoc StartLoc, SMLoc EndLoc) {
 341     // We should never just have a displacement, that should be parsed as an
 342     // absolute memory operand.
 343     assert((SegReg || BaseReg || IndexReg) && "Invalid memory operand!");
 344
 345     // The scale should always be one of {1,2,4,8}.
 346     assert(((Scale == 1 || Scale == 2 || Scale == 4 || Scale == 8)) &&
 347            "Invalid scale!");
 348     X86Operand *Res = new X86Operand(Memory, StartLoc, EndLoc);
 349     Res->Mem.SegReg   = SegReg;
 350     Res->Mem.Disp     = Disp;
 351     Res->Mem.BaseReg  = BaseReg;
 352     Res->Mem.IndexReg = IndexReg;
 353     Res->Mem.Scale    = Scale;
 354     return Res;
 355   }
 356 };
 357
 358 } // end anonymous namespace.
 359
 360
 361 bool X86ATTAsmParser::ParseRegister(unsigned &RegNo,
 362                                     SMLoc &StartLoc, SMLoc &EndLoc) {
 363   RegNo = 0;
 364   const AsmToken &TokPercent = Parser.getTok();
 365   assert(TokPercent.is(AsmToken::Percent) && "Invalid token kind!");
 366   StartLoc = TokPercent.getLoc();
 367   Parser.Lex(); // Eat percent token.
 368
 369   const AsmToken &Tok = Parser.getTok();
 370   if (Tok.isNot(AsmToken::Identifier))
 371     return Error(Tok.getLoc(), "invalid register name");
 372
 373   // FIXME: Validate register for the current architecture; we have to do
 374   // validation later, so maybe there is no need for this here.
 375   RegNo = MatchRegisterName(Tok.getString());
 376
 377   // If the match failed, try the register name as lowercase.
 378   if (RegNo == 0)
 379     RegNo = MatchRegisterName(LowercaseString(Tok.getString()));
 380
 381   // FIXME: This should be done using Requires<In32BitMode> and
 382   // Requires<In64BitMode> so "eiz" usage in 64-bit instructions
 383   // can be also checked.
 384   if (RegNo == X86::RIZ && !Is64Bit)
 385     return Error(Tok.getLoc(), "riz register in 64-bit mode only");
 386
 387   // Parse "%st" as "%st(0)" and "%st(1)", which is multiple tokens.
 388   if (RegNo == 0 && (Tok.getString() == "st" || Tok.getString() == "ST")) {
 389     RegNo = X86::ST0;
 390     EndLoc = Tok.getLoc();
 391     Parser.Lex(); // Eat 'st'
 392
 393     // Check to see if we have '(4)' after %st.
 394     if (getLexer().isNot(AsmToken::LParen))
 395       return false;
 396     // Lex the paren.
 397     getParser().Lex();
 398
 399     const AsmToken &IntTok = Parser.getTok();
 400     if (IntTok.isNot(AsmToken::Integer))
 401       return Error(IntTok.getLoc(), "expected stack index");
 402     switch (IntTok.getIntVal()) {
 403     case 0: RegNo = X86::ST0; break;
 404     case 1: RegNo = X86::ST1; break;
 405     case 2: RegNo = X86::ST2; break;
 406     case 3: RegNo = X86::ST3; break;
 407     case 4: RegNo = X86::ST4; break;
 408     case 5: RegNo = X86::ST5; break;
 409     case 6: RegNo = X86::ST6; break;
 410     case 7: RegNo = X86::ST7; break;
 411     default: return Error(IntTok.getLoc(), "invalid stack index");
 412     }
 413
 414     if (getParser().Lex().isNot(AsmToken::RParen))
 415       return Error(Parser.getTok().getLoc(), "expected ')'");
 416
 417     EndLoc = Tok.getLoc();
 418     Parser.Lex(); // Eat ')'
 419     return false;
 420   }
 421
 422   // If this is "db[0-7]", match it as an alias
 423   // for dr[0-7].
 424   if (RegNo == 0 && Tok.getString().size() == 3 &&
 425       Tok.getString().startswith("db")) {
 426     switch (Tok.getString()[2]) {
 427     case '0': RegNo = X86::DR0; break;
 428     case '1': RegNo = X86::DR1; break;
 429     case '2': RegNo = X86::DR2; break;
 430     case '3': RegNo = X86::DR3; break;
 431     case '4': RegNo = X86::DR4; break;
 432     case '5': RegNo = X86::DR5; break;
 433     case '6': RegNo = X86::DR6; break;
 434     case '7': RegNo = X86::DR7; break;
 435     }
 436
 437     if (RegNo != 0) {
 438       EndLoc = Tok.getLoc();
 439       Parser.Lex(); // Eat it.
 440       return false;
 441     }
 442   }
 443
 444   if (RegNo == 0)
 445     return Error(Tok.getLoc(), "invalid register name");
 446
 447   EndLoc = Tok.getLoc();
 448   Parser.Lex(); // Eat identifier token.
 449   return false;
 450 }
 451
 452 X86Operand *X86ATTAsmParser::ParseOperand() {
 453   switch (getLexer().getKind()) {
 454   default:
 455     // Parse a memory operand with no segment register.
 456     return ParseMemOperand(0, Parser.getTok().getLoc());
 457   case AsmToken::Percent: {
 458     // Read the register.
 459     unsigned RegNo;
 460     SMLoc Start, End;
 461     if (ParseRegister(RegNo, Start, End)) return 0;
 462     if (RegNo == X86::EIZ || RegNo == X86::RIZ) {
 463       Error(Start, "eiz and riz can only be used as index registers");
 464       return 0;
 465     }
 466
 467     // If this is a segment register followed by a ':', then this is the start
 468     // of a memory reference, otherwise this is a normal register reference.
 469     if (getLexer().isNot(AsmToken::Colon))
 470       return X86Operand::CreateReg(RegNo, Start, End);
 471
 472
 473     getParser().Lex(); // Eat the colon.
 474     return ParseMemOperand(RegNo, Start);
 475   }
 476   case AsmToken::Dollar: {
 477     // $42 -> immediate.
 478     SMLoc Start = Parser.getTok().getLoc(), End;
 479     Parser.Lex();
 480     const MCExpr *Val;
 481     if (getParser().ParseExpression(Val, End))
 482       return 0;
 483     return X86Operand::CreateImm(Val, Start, End);
 484   }
 485   }
 486 }
 487
 488 /// ParseMemOperand: segment: disp(basereg, indexreg, scale).  The '%ds:' prefix
 489 /// has already been parsed if present.
 490 X86Operand *X86ATTAsmParser::ParseMemOperand(unsigned SegReg, SMLoc MemStart) {
 491
 492   // We have to disambiguate a parenthesized expression "(4+5)" from the start
 493   // of a memory operand with a missing displacement "(%ebx)" or "(,%eax)".  The
 494   // only way to do this without lookahead is to eat the '(' and see what is
 495   // after it.
 496   const MCExpr *Disp = MCConstantExpr::Create(0, getParser().getContext());
 497   if (getLexer().isNot(AsmToken::LParen)) {
 498     SMLoc ExprEnd;
 499     if (getParser().ParseExpression(Disp, ExprEnd)) return 0;
 500
 501     // After parsing the base expression we could either have a parenthesized
 502     // memory address or not.  If not, return now.  If so, eat the (.
 503     if (getLexer().isNot(AsmToken::LParen)) {
 504       // Unless we have a segment register, treat this as an immediate.
 505       if (SegReg == 0)
 506         return X86Operand::CreateMem(Disp, MemStart, ExprEnd);
 507       return X86Operand::CreateMem(SegReg, Disp, 0, 0, 1, MemStart, ExprEnd);
 508     }
 509
 510     // Eat the '('.
 511     Parser.Lex();
 512   } else {
 513     // Okay, we have a '('.  We don't know if this is an expression or not, but
 514     // so we have to eat the ( to see beyond it.
 515     SMLoc LParenLoc = Parser.getTok().getLoc();
 516     Parser.Lex(); // Eat the '('.
 517
 518     if (getLexer().is(AsmToken::Percent) || getLexer().is(AsmToken::Comma)) {
 519       // Nothing to do here, fall into the code below with the '(' part of the
 520       // memory operand consumed.
 521     } else {
 522       SMLoc ExprEnd;
 523
 524       // It must be an parenthesized expression, parse it now.
 525       if (getParser().ParseParenExpression(Disp, ExprEnd))
 526         return 0;
 527
 528       // After parsing the base expression we could either have a parenthesized
 529       // memory address or not.  If not, return now.  If so, eat the (.
 530       if (getLexer().isNot(AsmToken::LParen)) {
 531         // Unless we have a segment register, treat this as an immediate.
 532         if (SegReg == 0)
 533           return X86Operand::CreateMem(Disp, LParenLoc, ExprEnd);
 534         return X86Operand::CreateMem(SegReg, Disp, 0, 0, 1, MemStart, ExprEnd);
 535       }
 536
 537       // Eat the '('.
 538       Parser.Lex();
 539     }
 540   }
 541
 542   // If we reached here, then we just ate the ( of the memory operand.  Process
 543   // the rest of the memory operand.
 544   unsigned BaseReg = 0, IndexReg = 0, Scale = 1;
 545
 546   if (getLexer().is(AsmToken::Percent)) {
 547     SMLoc L;
 548     if (ParseRegister(BaseReg, L, L)) return 0;
 549     if (BaseReg == X86::EIZ || BaseReg == X86::RIZ) {
 550       Error(L, "eiz and riz can only be used as index registers");
 551       return 0;
 552     }
 553   }
 554
 555   if (getLexer().is(AsmToken::Comma)) {
 556     Parser.Lex(); // Eat the comma.
 557
 558     // Following the comma we should have either an index register, or a scale
 559     // value. We don't support the later form, but we want to parse it
 560     // correctly.
 561     //
 562     // Not that even though it would be completely consistent to support syntax
 563     // like "1(%eax,,1)", the assembler doesn't. Use "eiz" or "riz" for this.
 564     if (getLexer().is(AsmToken::Percent)) {
 565       SMLoc L;
 566       if (ParseRegister(IndexReg, L, L)) return 0;
 567
 568       if (getLexer().isNot(AsmToken::RParen)) {
 569         // Parse the scale amount:
 570         //  ::= ',' [scale-expression]
 571         if (getLexer().isNot(AsmToken::Comma)) {
 572           Error(Parser.getTok().getLoc(),
 573                 "expected comma in scale expression");
 574           return 0;
 575         }
 576         Parser.Lex(); // Eat the comma.
 577
 578         if (getLexer().isNot(AsmToken::RParen)) {
 579           SMLoc Loc = Parser.getTok().getLoc();
 580
 581           int64_t ScaleVal;
 582           if (getParser().ParseAbsoluteExpression(ScaleVal))
 583             return 0;
 584
 585           // Validate the scale amount.
 586           if (ScaleVal != 1 && ScaleVal != 2 && ScaleVal != 4 && ScaleVal != 8){
 587             Error(Loc, "scale factor in address must be 1, 2, 4 or 8");
 588             return 0;
 589           }
 590           Scale = (unsigned)ScaleVal;
 591         }
 592       }
 593     } else if (getLexer().isNot(AsmToken::RParen)) {
 594       // A scale amount without an index is ignored.
 595       // index.
 596       SMLoc Loc = Parser.getTok().getLoc();
 597
 598       int64_t Value;
 599       if (getParser().ParseAbsoluteExpression(Value))
 600         return 0;
 601
 602       if (Value != 1)
 603         Warning(Loc, "scale factor without index register is ignored");
 604       Scale = 1;
 605     }
 606   }
 607
 608   // Ok, we've eaten the memory operand, verify we have a ')' and eat it too.
 609   if (getLexer().isNot(AsmToken::RParen)) {
 610     Error(Parser.getTok().getLoc(), "unexpected token in memory operand");
 611     return 0;
 612   }
 613   SMLoc MemEnd = Parser.getTok().getLoc();
 614   Parser.Lex(); // Eat the ')'.
 615
 616   return X86Operand::CreateMem(SegReg, Disp, BaseReg, IndexReg, Scale,
 617                                MemStart, MemEnd);
 618 }
 619
 620 bool X86ATTAsmParser::
 621 ParseInstruction(StringRef Name, SMLoc NameLoc,
 622                  SmallVectorImpl<MCParsedAsmOperand*> &Operands) {
 623   // FIXME: Hack to recognize "sal..." and "rep..." for now. We need a way to
 624   // represent alternative syntaxes in the .td file, without requiring
 625   // instruction duplication.
 626   StringRef PatchedName = StringSwitch<StringRef>(Name)
 627     .Case("sal", "shl")
 628     .Case("salb", "shlb")
 629     .Case("sall", "shll")
 630     .Case("salq", "shlq")
 631     .Case("salw", "shlw")
 632     .Case("repe", "rep")
 633     .Case("repz", "rep")
 634     .Case("repnz", "repne")
 635     .Case("push", Is64Bit ? "pushq" : "pushl")
 636     .Case("pop", Is64Bit ? "popq" : "popl")
 637     .Case("pushf", Is64Bit ? "pushfq" : "pushfl")
 638     .Case("popf",  Is64Bit ? "popfq"  : "popfl")
 639     .Case("pushfd", "pushfl")
 640     .Case("popfd",  "popfl")
 641     .Case("retl", Is64Bit ? "retl" : "ret")
 642     .Case("retq", Is64Bit ? "ret" : "retq")
 643     .Case("setz", "sete")  .Case("setnz", "setne")
 644     .Case("setc", "setb")  .Case("setna", "setbe")
 645     .Case("setnae", "setb").Case("setnb", "setae")
 646     .Case("setnbe", "seta").Case("setnc", "setae")
 647     .Case("setng", "setle").Case("setnge", "setl")
 648     .Case("setnl", "setge").Case("setnle", "setg")
 649     .Case("setpe", "setp") .Case("setpo", "setnp")
 650     .Case("jz", "je")  .Case("jnz", "jne")
 651     .Case("jc", "jb")  .Case("jna", "jbe")
 652     .Case("jnae", "jb").Case("jnb", "jae")
 653     .Case("jnbe", "ja").Case("jnc", "jae")
 654     .Case("jng", "jle").Case("jnge", "jl")
 655     .Case("jnl", "jge").Case("jnle", "jg")
 656     .Case("jpe", "jp") .Case("jpo", "jnp")
 657     // Condition code aliases for 16-bit, 32-bit, 64-bit and unspec operands.
 658     .Case("cmovcw",  "cmovbw") .Case("cmovcl",  "cmovbl")
 659     .Case("cmovcq",  "cmovbq") .Case("cmovc",   "cmovb")
 660     .Case("cmovnaew","cmovbw") .Case("cmovnael","cmovbl")
 661     .Case("cmovnaeq","cmovbq") .Case("cmovnae", "cmovb")
 662     .Case("cmovnaw", "cmovbew").Case("cmovnal", "cmovbel")
 663     .Case("cmovnaq", "cmovbeq").Case("cmovna",  "cmovbe")
 664     .Case("cmovnbw", "cmovaew").Case("cmovnbl", "cmovael")
 665     .Case("cmovnbq", "cmovaeq").Case("cmovnb",  "cmovae")
 666     .Case("cmovnbew","cmovaw") .Case("cmovnbel","cmoval")
 667     .Case("cmovnbeq","cmovaq") .Case("cmovnbe", "cmova")
 668     .Case("cmovncw", "cmovaew").Case("cmovncl", "cmovael")
 669     .Case("cmovncq", "cmovaeq").Case("cmovnc",  "cmovae")
 670     .Case("cmovngw", "cmovlew").Case("cmovngl", "cmovlel")
 671     .Case("cmovngq", "cmovleq").Case("cmovng",  "cmovle")
 672     .Case("cmovnw",  "cmovgew").Case("cmovnl",  "cmovgel")
 673     .Case("cmovnq",  "cmovgeq").Case("cmovn",   "cmovge")
 674     .Case("cmovngw", "cmovlew").Case("cmovngl", "cmovlel")
 675     .Case("cmovngq", "cmovleq").Case("cmovng",  "cmovle")
 676     .Case("cmovngew","cmovlw") .Case("cmovngel","cmovll")
 677     .Case("cmovngeq","cmovlq") .Case("cmovnge", "cmovl")
 678     .Case("cmovnlw", "cmovgew").Case("cmovnll", "cmovgel")
 679     .Case("cmovnlq", "cmovgeq").Case("cmovnl",  "cmovge")
 680     .Case("cmovnlew","cmovgw") .Case("cmovnlel","cmovgl")
 681     .Case("cmovnleq","cmovgq") .Case("cmovnle", "cmovg")
 682     .Case("cmovnzw", "cmovnew").Case("cmovnzl", "cmovnel")
 683     .Case("cmovnzq", "cmovneq").Case("cmovnz",  "cmovne")
 684     .Case("cmovzw",  "cmovew") .Case("cmovzl",  "cmovel")
 685     .Case("cmovzq",  "cmoveq") .Case("cmovz",   "cmove")
 686     // Floating point stack cmov aliases.
 687     .Case("fcmovz", "fcmove")
 688     .Case("fcmova", "fcmovnbe")
 689     .Case("fcmovnae", "fcmovb")
 690     .Case("fcmovna", "fcmovbe")
 691     .Case("fcmovae", "fcmovnb")
 692     .Case("fwait", "wait")
 693     .Case("movzx", "movzb")  // FIXME: Not correct.
 694     .Case("fildq", "fildll")
 695     .Case("fcompi", "fcomip")
 696     .Case("fnstcww", "fnstcw")
 697     .Case("fstcww", "fstcw")
 698     .Case("fnstsww", "fnstsw")
 699     .Case("fstsww", "fstsw")
 700     .Default(Name);
 701
 702   // FIXME: Hack to recognize cmp<comparison code>{ss,sd,ps,pd}.
 703   const MCExpr *ExtraImmOp = 0;
 704   if ((PatchedName.startswith("cmp") || PatchedName.startswith("vcmp")) &&
 705       (PatchedName.endswith("ss") || PatchedName.endswith("sd") ||
 706        PatchedName.endswith("ps") || PatchedName.endswith("pd"))) {
 707     bool IsVCMP = PatchedName.startswith("vcmp");
 708     unsigned SSECCIdx = IsVCMP ? 4 : 3;
 709     unsigned SSEComparisonCode = StringSwitch<unsigned>(
 710       PatchedName.slice(SSECCIdx, PatchedName.size() - 2))
 711       .Case("eq",          0)
 712       .Case("lt",          1)
 713       .Case("le",          2)
 714       .Case("unord",       3)
 715       .Case("neq",         4)
 716       .Case("nlt",         5)
 717       .Case("nle",         6)
 718       .Case("ord",         7)
 719       .Case("eq_uq",       8)
 720       .Case("nge",         9)
 721       .Case("ngt",      0x0A)
 722       .Case("false",    0x0B)
 723       .Case("neq_oq",   0x0C)
 724       .Case("ge",       0x0D)
 725       .Case("gt",       0x0E)
 726       .Case("true",     0x0F)
 727       .Case("eq_os",    0x10)
 728       .Case("lt_oq",    0x11)
 729       .Case("le_oq",    0x12)
 730       .Case("unord_s",  0x13)
 731       .Case("neq_us",   0x14)
 732       .Case("nlt_uq",   0x15)
 733       .Case("nle_uq",   0x16)
 734       .Case("ord_s",    0x17)
 735       .Case("eq_us",    0x18)
 736       .Case("nge_uq",   0x19)
 737       .Case("ngt_uq",   0x1A)
 738       .Case("false_os", 0x1B)
 739       .Case("neq_os",   0x1C)
 740       .Case("ge_oq",    0x1D)
 741       .Case("gt_oq",    0x1E)
 742       .Case("true_us",  0x1F)
 743       .Default(~0U);
 744     if (SSEComparisonCode != ~0U) {
 745       ExtraImmOp = MCConstantExpr::Create(SSEComparisonCode,
 746                                           getParser().getContext());
 747       if (PatchedName.endswith("ss")) {
 748         PatchedName = IsVCMP ? "vcmpss" : "cmpss";
 749       } else if (PatchedName.endswith("sd")) {
 750         PatchedName = IsVCMP ? "vcmpsd" : "cmpsd";
 751       } else if (PatchedName.endswith("ps")) {
 752         PatchedName = IsVCMP ? "vcmpps" : "cmpps";
 753       } else {
 754         assert(PatchedName.endswith("pd") && "Unexpected mnemonic!");
 755         PatchedName = IsVCMP ? "vcmppd" : "cmppd";
 756       }
 757     }
 758   }
 759
 760   // FIXME: Hack to recognize vpclmul<src1_quadword, src2_quadword>dq
 761   if (PatchedName.startswith("vpclmul")) {
 762     unsigned CLMULQuadWordSelect = StringSwitch<unsigned>(
 763       PatchedName.slice(7, PatchedName.size() - 2))
 764       .Case("lqlq", 0x00) // src1[63:0],   src2[63:0]
 765       .Case("hqlq", 0x01) // src1[127:64], src2[63:0]
 766       .Case("lqhq", 0x10) // src1[63:0],   src2[127:64]
 767       .Case("hqhq", 0x11) // src1[127:64], src2[127:64]
 768       .Default(~0U);
 769     if (CLMULQuadWordSelect != ~0U) {
 770       ExtraImmOp = MCConstantExpr::Create(CLMULQuadWordSelect,
 771                                           getParser().getContext());
 772       assert(PatchedName.endswith("dq") && "Unexpected mnemonic!");
 773       PatchedName = "vpclmulqdq";
 774     }
 775   }
 776
 777   Operands.push_back(X86Operand::CreateToken(PatchedName, NameLoc));
 778
 779   if (ExtraImmOp)
 780     Operands.push_back(X86Operand::CreateImm(ExtraImmOp, NameLoc, NameLoc));
 781
 782
 783   // Determine whether this is an instruction prefix.
 784   bool isPrefix =
 785     PatchedName == "lock" || PatchedName == "rep" ||
 786     PatchedName == "repne";
 787
 788
 789   // This does the actual operand parsing.  Don't parse any more if we have a
 790   // prefix juxtaposed with an operation like "lock incl 4(%rax)", because we
 791   // just want to parse the "lock" as the first instruction and the "incl" as
 792   // the next one.
 793   if (getLexer().isNot(AsmToken::EndOfStatement) && !isPrefix) {
 794
 795     // Parse '*' modifier.
 796     if (getLexer().is(AsmToken::Star)) {
 797       SMLoc Loc = Parser.getTok().getLoc();
 798       Operands.push_back(X86Operand::CreateToken("*", Loc));
 799       Parser.Lex(); // Eat the star.
 800     }
 801
 802     // Read the first operand.
 803     if (X86Operand *Op = ParseOperand())
 804       Operands.push_back(Op);
 805     else {
 806       Parser.EatToEndOfStatement();
 807       return true;
 808     }
 809
 810     while (getLexer().is(AsmToken::Comma)) {
 811       Parser.Lex();  // Eat the comma.
 812
 813       // Parse and remember the operand.
 814       if (X86Operand *Op = ParseOperand())
 815         Operands.push_back(Op);
 816       else {
 817         Parser.EatToEndOfStatement();
 818         return true;
 819       }
 820     }
 821
 822     if (getLexer().isNot(AsmToken::EndOfStatement)) {
 823       Parser.EatToEndOfStatement();
 824       return TokError("unexpected token in argument list");
 825     }
 826   }
 827
 828   if (getLexer().is(AsmToken::EndOfStatement))
 829     Parser.Lex(); // Consume the EndOfStatement
 830
 831   // Hack to allow 'movq <largeimm>, <reg>' as an alias for movabsq.
 832   if ((Name == "movq" || Name == "mov") && Operands.size() == 3 &&
 833       static_cast<X86Operand*>(Operands[2])->isReg() &&
 834       static_cast<X86Operand*>(Operands[1])->isImm() &&
 835       !static_cast<X86Operand*>(Operands[1])->isImmSExti64i32()) {
 836     delete Operands[0];
 837     Operands[0] = X86Operand::CreateToken("movabsq", NameLoc);
 838   }
 839
 840   // FIXME: Hack to handle recognize s{hr,ar,hl} $1, <op>.  Canonicalize to
 841   // "shift <op>".
 842   if ((Name.startswith("shr") || Name.startswith("sar") ||
 843        Name.startswith("shl")) &&
 844       Operands.size() == 3) {
 845     X86Operand *Op1 = static_cast<X86Operand*>(Operands[1]);
 846     if (Op1->isImm() && isa<MCConstantExpr>(Op1->getImm()) &&
 847         cast<MCConstantExpr>(Op1->getImm())->getValue() == 1) {
 848       delete Operands[1];
 849       Operands.erase(Operands.begin() + 1);
 850     }
 851   }
 852
 853   // FIXME: Hack to handle recognize "rc[lr] <op>" -> "rcl $1, <op>".
 854   if ((Name.startswith("rcl") || Name.startswith("rcr")) &&
 855       Operands.size() == 2) {
 856     const MCExpr *One = MCConstantExpr::Create(1, getParser().getContext());
 857     Operands.push_back(X86Operand::CreateImm(One, NameLoc, NameLoc));
 858     std::swap(Operands[1], Operands[2]);
 859   }
 860
 861   // FIXME: Hack to handle recognize "sh[lr]d op,op" -> "shld $1, op,op".
 862   if ((Name.startswith("shld") || Name.startswith("shrd")) &&
 863       Operands.size() == 3) {
 864     const MCExpr *One = MCConstantExpr::Create(1, getParser().getContext());
 865     Operands.insert(Operands.begin()+1,
 866                     X86Operand::CreateImm(One, NameLoc, NameLoc));
 867   }
 868
 869
 870   // FIXME: Hack to handle recognize "in[bwl] <op>".  Canonicalize it to
 871   // "inb <op>, %al".
 872   if ((Name == "inb" || Name == "inw" || Name == "inl") &&
 873       Operands.size() == 2) {
 874     unsigned Reg;
 875     if (Name[2] == 'b')
 876       Reg = MatchRegisterName("al");
 877     else if (Name[2] == 'w')
 878       Reg = MatchRegisterName("ax");
 879     else
 880       Reg = MatchRegisterName("eax");
 881     SMLoc Loc = Operands.back()->getEndLoc();
 882     Operands.push_back(X86Operand::CreateReg(Reg, Loc, Loc));
 883   }
 884
 885   // FIXME: Hack to handle recognize "out[bwl] <op>".  Canonicalize it to
 886   // "outb %al, <op>".
 887   if ((Name == "outb" || Name == "outw" || Name == "outl") &&
 888       Operands.size() == 2) {
 889     unsigned Reg;
 890     if (Name[3] == 'b')
 891       Reg = MatchRegisterName("al");
 892     else if (Name[3] == 'w')
 893       Reg = MatchRegisterName("ax");
 894     else
 895       Reg = MatchRegisterName("eax");
 896     SMLoc Loc = Operands.back()->getEndLoc();
 897     Operands.push_back(X86Operand::CreateReg(Reg, Loc, Loc));
 898     std::swap(Operands[1], Operands[2]);
 899   }
 900
 901   // FIXME: Hack to handle "out[bwl]? %al, (%dx)" -> "outb %al, %dx".
 902   if ((Name == "outb" || Name == "outw" || Name == "outl" || Name == "out") &&
 903       Operands.size() == 3) {
 904     X86Operand &Op = *(X86Operand*)Operands.back();
 905     if (Op.isMem() && Op.Mem.SegReg == 0 &&
 906         isa<MCConstantExpr>(Op.Mem.Disp) &&
 907         cast<MCConstantExpr>(Op.Mem.Disp)->getValue() == 0 &&
 908         Op.Mem.BaseReg == MatchRegisterName("dx") && Op.Mem.IndexReg == 0) {
 909       SMLoc Loc = Op.getEndLoc();
 910       Operands.back() = X86Operand::CreateReg(Op.Mem.BaseReg, Loc, Loc);
 911       delete &Op;
 912     }
 913   }
 914
 915   // FIXME: Hack to handle "f{mul*,add*,sub*,div*} $op, st(0)" the same as
 916   // "f{mul*,add*,sub*,div*} $op"
 917   if ((Name.startswith("fmul") || Name.startswith("fadd") ||
 918        Name.startswith("fsub") || Name.startswith("fdiv")) &&
 919       Operands.size() == 3 &&
 920       static_cast<X86Operand*>(Operands[2])->isReg() &&
 921       static_cast<X86Operand*>(Operands[2])->getReg() == X86::ST0) {
 922     delete Operands[2];
 923     Operands.erase(Operands.begin() + 2);
 924   }
 925
 926   // FIXME: Hack to handle "f{mulp,addp} st(0), $op" the same as
 927   // "f{mulp,addp} $op", since they commute.  We also allow fdivrp/fsubrp even
 928   // though they don't commute, solely because gas does support this.
 929   if ((Name=="fmulp" || Name=="faddp" || Name=="fsubrp" || Name=="fdivrp") &&
 930       Operands.size() == 3 &&
 931       static_cast<X86Operand*>(Operands[1])->isReg() &&
 932       static_cast<X86Operand*>(Operands[1])->getReg() == X86::ST0) {
 933     delete Operands[1];
 934     Operands.erase(Operands.begin() + 1);
 935   }
 936
 937   // FIXME: Hack to handle "imul <imm>, B" which is an alias for "imul <imm>, B,
 938   // B".
 939   if (Name.startswith("imul") && Operands.size() == 3 &&
 940       static_cast<X86Operand*>(Operands[1])->isImm() &&
 941       static_cast<X86Operand*>(Operands.back())->isReg()) {
 942     X86Operand *Op = static_cast<X86Operand*>(Operands.back());
 943     Operands.push_back(X86Operand::CreateReg(Op->getReg(), Op->getStartLoc(),
 944                                              Op->getEndLoc()));
 945   }
 946
 947   // 'sldt <mem>' can be encoded with either sldtw or sldtq with the same
 948   // effect (both store to a 16-bit mem).  Force to sldtw to avoid ambiguity
 949   // errors, since its encoding is the most compact.
 950   if (Name == "sldt" && Operands.size() == 2 &&
 951       static_cast<X86Operand*>(Operands[1])->isMem()) {
 952     delete Operands[0];
 953     Operands[0] = X86Operand::CreateToken("sldtw", NameLoc);
 954   }
 955
 956   // The assembler accepts "xchgX <reg>, <mem>" and "xchgX <mem>, <reg>" as
 957   // synonyms.  Our tables only have the "<reg>, <mem>" form, so if we see the
 958   // other operand order, swap them.
 959   if (Name == "xchgb" || Name == "xchgw" || Name == "xchgl" || Name == "xchgq"||
 960       Name == "xchg")
 961     if (Operands.size() == 3 &&
 962         static_cast<X86Operand*>(Operands[1])->isMem() &&
 963         static_cast<X86Operand*>(Operands[2])->isReg()) {
 964       std::swap(Operands[1], Operands[2]);
 965     }
 966
 967   // The assembler accepts "testX <reg>, <mem>" and "testX <mem>, <reg>" as
 968   // synonyms.  Our tables only have the "<mem>, <reg>" form, so if we see the
 969   // other operand order, swap them.
 970   if (Name == "testb" || Name == "testw" || Name == "testl" || Name == "testq"||
 971       Name == "test")
 972     if (Operands.size() == 3 &&
 973         static_cast<X86Operand*>(Operands[1])->isReg() &&
 974         static_cast<X86Operand*>(Operands[2])->isMem()) {
 975       std::swap(Operands[1], Operands[2]);
 976     }
 977
 978   // The assembler accepts these instructions with no operand as a synonym for
 979   // an instruction acting on st(1).  e.g. "fxch" -> "fxch %st(1)".
 980   if ((Name == "fxch" || Name == "fucom" || Name == "fucomp" ||
 981        Name == "faddp" || Name == "fsubp" || Name == "fsubrp" ||
 982        Name == "fmulp" || Name == "fdivp" || Name == "fdivrp") &&
 983       Operands.size() == 1) {
 984     Operands.push_back(X86Operand::CreateReg(MatchRegisterName("st(1)"),
 985                                              NameLoc, NameLoc));
 986   }
 987
 988   // The assembler accepts this instruction with no operand as a synonym for an
 989   // instruction taking %st(1),%st(0). e.g. "fcompi" -> "fcompi %st(1),st(0)".
 990   if (Name == "fcompi" && Operands.size() == 1) {
 991     Operands.push_back(X86Operand::CreateReg(MatchRegisterName("st(1)"),
 992                                              NameLoc, NameLoc));
 993     Operands.push_back(X86Operand::CreateReg(MatchRegisterName("st(0)"),
 994                                              NameLoc, NameLoc));
 995   }
 996
 997   // The assembler accepts these instructions with two few operands as a synonym
 998   // for taking %st(1),%st(0) or X, %st(0).
 999   if ((Name == "fcomi" || Name == "fucomi" || Name == "fucompi" ||
1000        Name == "fcompi" ) &&
1001       Operands.size() < 3) {
1002     if (Operands.size() == 1)
1003       Operands.push_back(X86Operand::CreateReg(MatchRegisterName("st(1)"),
1004                                                NameLoc, NameLoc));
1005     Operands.push_back(X86Operand::CreateReg(MatchRegisterName("st(0)"),
1006                                              NameLoc, NameLoc));
1007   }
1008
1009   // The assembler accepts various amounts of brokenness for fnstsw.
1010   if (Name == "fnstsw") {
1011     if (Operands.size() == 2 &&
1012         static_cast<X86Operand*>(Operands[1])->isReg()) {
1013       // "fnstsw al" and "fnstsw eax" -> "fnstw"
1014       unsigned Reg = static_cast<X86Operand*>(Operands[1])->Reg.RegNo;
1015       if (Reg == MatchRegisterName("eax") ||
1016           Reg == MatchRegisterName("al")) {
1017         delete Operands[1];
1018         Operands.pop_back();
1019       }
1020     }
1021
1022     // "fnstw" -> "fnstw %ax"
1023     if (Operands.size() == 1)
1024       Operands.push_back(X86Operand::CreateReg(MatchRegisterName("ax"),
1025                                                NameLoc, NameLoc));
1026   }
1027
1028   // jmp $42,$5 -> ljmp, similarly for call.
1029   if ((Name.startswith("call") || Name.startswith("jmp")) &&
1030       Operands.size() == 3 &&
1031       static_cast<X86Operand*>(Operands[1])->isImm() &&
1032       static_cast<X86Operand*>(Operands[2])->isImm()) {
1033     const char *NewOpName = StringSwitch<const char *>(Name)
1034       .Case("jmp", "ljmp")
1035       .Case("jmpw", "ljmpw")
1036       .Case("jmpl", "ljmpl")
1037       .Case("jmpq", "ljmpq")
1038       .Case("call", "lcall")
1039       .Case("callw", "lcallw")
1040       .Case("calll", "lcalll")
1041       .Case("callq", "lcallq")
1042     .Default(0);
1043     if (NewOpName) {
1044       delete Operands[0];
1045       Operands[0] = X86Operand::CreateToken(NewOpName, NameLoc);
1046       Name = NewOpName;
1047     }
1048   }
1049
1050   // lcall  and ljmp  -> lcalll and ljmpl
1051   if ((Name == "lcall" || Name == "ljmp") && Operands.size() == 3) {
1052     delete Operands[0];
1053     Operands[0] = X86Operand::CreateToken(Name == "lcall" ? "lcalll" : "ljmpl",
1054                                           NameLoc);
1055   }
1056
1057   // call foo is not ambiguous with callw.
1058   if (Name == "call" && Operands.size() == 2) {
1059     const char *NewName = Is64Bit ? "callq" : "calll";
1060     delete Operands[0];
1061     Operands[0] = X86Operand::CreateToken(NewName, NameLoc);
1062     Name = NewName;
1063   }
1064
1065   // movsd -> movsl (when no operands are specified).
1066   if (Name == "movsd" && Operands.size() == 1) {
1067     delete Operands[0];
1068     Operands[0] = X86Operand::CreateToken("movsl", NameLoc);
1069   }
1070
1071   // fstp <mem> -> fstps <mem>.  Without this, we'll default to fstpl due to
1072   // suffix searching.
1073   if (Name == "fstp" && Operands.size() == 2 &&
1074       static_cast<X86Operand*>(Operands[1])->isMem()) {
1075     delete Operands[0];
1076     Operands[0] = X86Operand::CreateToken("fstps", NameLoc);
1077   }
1078
1079
1080   // "clr <reg>" -> "xor <reg>, <reg>".
1081   if ((Name == "clrb" || Name == "clrw" || Name == "clrl" || Name == "clrq" ||
1082        Name == "clr") && Operands.size() == 2 &&
1083       static_cast<X86Operand*>(Operands[1])->isReg()) {
1084     unsigned RegNo = static_cast<X86Operand*>(Operands[1])->getReg();
1085     Operands.push_back(X86Operand::CreateReg(RegNo, NameLoc, NameLoc));
1086     delete Operands[0];
1087     Operands[0] = X86Operand::CreateToken("xor", NameLoc);
1088   }
1089
1090   // FIXME: Hack to handle recognize "aa[dm]" -> "aa[dm] $0xA".
1091   if ((Name.startswith("aad") || Name.startswith("aam")) &&
1092       Operands.size() == 1) {
1093     const MCExpr *A = MCConstantExpr::Create(0xA, getParser().getContext());
1094     Operands.push_back(X86Operand::CreateImm(A, NameLoc, NameLoc));
1095   }
1096
1097   // "lgdtl" is not ambiguous 32-bit mode and is the same as "lgdt".
1098   // "lgdtq" is not ambiguous 64-bit mode and is the same as "lgdt".
1099   if ((Name == "lgdtl" && Is64Bit == false) ||
1100       (Name == "lgdtq" && Is64Bit == true)) {
1101     const char *NewName = "lgdt";
1102     delete Operands[0];
1103     Operands[0] = X86Operand::CreateToken(NewName, NameLoc);
1104     Name = NewName;
1105   }
1106
1107   // "lidtl" is not ambiguous 32-bit mode and is the same as "lidt".
1108   // "lidtq" is not ambiguous 64-bit mode and is the same as "lidt".
1109   if ((Name == "lidtl" && Is64Bit == false) ||
1110       (Name == "lidtq" && Is64Bit == true)) {
1111     const char *NewName = "lidt";
1112     delete Operands[0];
1113     Operands[0] = X86Operand::CreateToken(NewName, NameLoc);
1114     Name = NewName;
1115   }
1116
1117   // "sgdtl" is not ambiguous 32-bit mode and is the same as "sgdt".
1118   // "sgdtq" is not ambiguous 64-bit mode and is the same as "sgdt".
1119   if ((Name == "sgdtl" && Is64Bit == false) ||
1120       (Name == "sgdtq" && Is64Bit == true)) {
1121     const char *NewName = "sgdt";
1122     delete Operands[0];
1123     Operands[0] = X86Operand::CreateToken(NewName, NameLoc);
1124     Name = NewName;
1125   }
1126
1127   // "sidtl" is not ambiguous 32-bit mode and is the same as "sidt".
1128   // "sidtq" is not ambiguous 64-bit mode and is the same as "sidt".
1129   if ((Name == "sidtl" && Is64Bit == false) ||
1130       (Name == "sidtq" && Is64Bit == true)) {
1131     const char *NewName = "sidt";
1132     delete Operands[0];
1133     Operands[0] = X86Operand::CreateToken(NewName, NameLoc);
1134     Name = NewName;
1135   }
1136
1137   return false;
1138 }
1139
1140 bool X86ATTAsmParser::
1141 MatchAndEmitInstruction(SMLoc IDLoc,
1142                         SmallVectorImpl<MCParsedAsmOperand*> &Operands,
1143                         MCStreamer &Out) {
1144   assert(!Operands.empty() && "Unexpect empty operand list!");
1145   X86Operand *Op = static_cast<X86Operand*>(Operands[0]);
1146   assert(Op->isToken() && "Leading operand should always be a mnemonic!");
1147
1148   // First, handle aliases that expand to multiple instructions.
1149   // FIXME: This should be replaced with a real .td file alias mechanism.
1150   if (Op->getToken() == "fstsw" || Op->getToken() == "fstcw" ||
1151       Op->getToken() == "finit" || Op->getToken() == "fsave" ||
1152       Op->getToken() == "fstenv" || Op->getToken() == "fclex") {
1153     MCInst Inst;
1154     Inst.setOpcode(X86::WAIT);
1155     Out.EmitInstruction(Inst);
1156
1157     const char *Repl =
1158       StringSwitch<const char*>(Op->getToken())
1159         .Case("finit", "fninit")
1160         .Case("fsave", "fnsave")
1161         .Case("fstcw", "fnstcw")
1162         .Case("fstenv", "fnstenv")
1163         .Case("fstsw", "fnstsw")
1164         .Case("fclex", "fnclex")
1165         .Default(0);
1166     assert(Repl && "Unknown wait-prefixed instruction");
1167     delete Operands[0];
1168     Operands[0] = X86Operand::CreateToken(Repl, IDLoc);
1169   }
1170
1171   bool WasOriginallyInvalidOperand = false;
1172   unsigned OrigErrorInfo;
1173   MCInst Inst;
1174
1175   // First, try a direct match.
1176   switch (MatchInstructionImpl(Operands, Inst, OrigErrorInfo)) {
1177   case Match_Success:
1178     Out.EmitInstruction(Inst);
1179     return false;
1180   case Match_MissingFeature:
1181     Error(IDLoc, "instruction requires a CPU feature not currently enabled");
1182     return true;
1183   case Match_InvalidOperand:
1184     WasOriginallyInvalidOperand = true;
1185     break;
1186   case Match_MnemonicFail:
1187     break;
1188   }
1189
1190   // FIXME: Ideally, we would only attempt suffix matches for things which are
1191   // valid prefixes, and we could just infer the right unambiguous
1192   // type. However, that requires substantially more matcher support than the
1193   // following hack.
1194
1195   // Change the operand to point to a temporary token.
1196   StringRef Base = Op->getToken();
1197   SmallString<16> Tmp;
1198   Tmp += Base;
1199   Tmp += ' ';
1200   Op->setTokenValue(Tmp.str());
1201
1202   // Check for the various suffix matches.
1203   Tmp[Base.size()] = 'b';
1204   unsigned BErrorInfo, WErrorInfo, LErrorInfo, QErrorInfo;
1205   MatchResultTy MatchB = MatchInstructionImpl(Operands, Inst, BErrorInfo);
1206   Tmp[Base.size()] = 'w';
1207   MatchResultTy MatchW = MatchInstructionImpl(Operands, Inst, WErrorInfo);
1208   Tmp[Base.size()] = 'l';
1209   MatchResultTy MatchL = MatchInstructionImpl(Operands, Inst, LErrorInfo);
1210   Tmp[Base.size()] = 'q';
1211   MatchResultTy MatchQ = MatchInstructionImpl(Operands, Inst, QErrorInfo);
1212
1213   // Restore the old token.
1214   Op->setTokenValue(Base);
1215
1216   // If exactly one matched, then we treat that as a successful match (and the
1217   // instruction will already have been filled in correctly, since the failing
1218   // matches won't have modified it).
1219   unsigned NumSuccessfulMatches =
1220     (MatchB == Match_Success) + (MatchW == Match_Success) +
1221     (MatchL == Match_Success) + (MatchQ == Match_Success);
1222   if (NumSuccessfulMatches == 1) {
1223     Out.EmitInstruction(Inst);
1224     return false;
1225   }
1226
1227   // Otherwise, the match failed, try to produce a decent error message.
1228
1229   // If we had multiple suffix matches, then identify this as an ambiguous
1230   // match.
1231   if (NumSuccessfulMatches > 1) {
1232     char MatchChars[4];
1233     unsigned NumMatches = 0;
1234     if (MatchB == Match_Success)
1235       MatchChars[NumMatches++] = 'b';
1236     if (MatchW == Match_Success)
1237       MatchChars[NumMatches++] = 'w';
1238     if (MatchL == Match_Success)
1239       MatchChars[NumMatches++] = 'l';
1240     if (MatchQ == Match_Success)
1241       MatchChars[NumMatches++] = 'q';
1242
1243     SmallString<126> Msg;
1244     raw_svector_ostream OS(Msg);
1245     OS << "ambiguous instructions require an explicit suffix (could be ";
1246     for (unsigned i = 0; i != NumMatches; ++i) {
1247       if (i != 0)
1248         OS << ", ";
1249       if (i + 1 == NumMatches)
1250         OS << "or ";
1251       OS << "'" << Base << MatchChars[i] << "'";
1252     }
1253     OS << ")";
1254     Error(IDLoc, OS.str());
1255     return true;
1256   }
1257
1258   // Okay, we know that none of the variants matched successfully.
1259
1260   // If all of the instructions reported an invalid mnemonic, then the original
1261   // mnemonic was invalid.
1262   if ((MatchB == Match_MnemonicFail) && (MatchW == Match_MnemonicFail) &&
1263       (MatchL == Match_MnemonicFail) && (MatchQ == Match_MnemonicFail)) {
1264     if (!WasOriginallyInvalidOperand) {
1265       Error(IDLoc, "invalid instruction mnemonic '" + Base + "'");
1266       return true;
1267     }
1268
1269     // Recover location info for the operand if we know which was the problem.
1270     SMLoc ErrorLoc = IDLoc;
1271     if (OrigErrorInfo != ~0U) {
1272       if (OrigErrorInfo >= Operands.size())
1273         return Error(IDLoc, "too few operands for instruction");
1274
1275       ErrorLoc = ((X86Operand*)Operands[OrigErrorInfo])->getStartLoc();
1276       if (ErrorLoc == SMLoc()) ErrorLoc = IDLoc;
1277     }
1278
1279     return Error(ErrorLoc, "invalid operand for instruction");
1280   }
1281
1282   // If one instruction matched with a missing feature, report this as a
1283   // missing feature.
1284   if ((MatchB == Match_MissingFeature) + (MatchW == Match_MissingFeature) +
1285       (MatchL == Match_MissingFeature) + (MatchQ == Match_MissingFeature) == 1){
1286     Error(IDLoc, "instruction requires a CPU feature not currently enabled");
1287     return true;
1288   }
1289
1290   // If one instruction matched with an invalid operand, report this as an
1291   // operand failure.
1292   if ((MatchB == Match_InvalidOperand) + (MatchW == Match_InvalidOperand) +
1293       (MatchL == Match_InvalidOperand) + (MatchQ == Match_InvalidOperand) == 1){
1294     Error(IDLoc, "invalid operand for instruction");
1295     return true;
1296   }
1297
1298   // If all of these were an outright failure, report it in a useless way.
1299   // FIXME: We should give nicer diagnostics about the exact failure.
1300   Error(IDLoc, "unknown use of instruction mnemonic without a size suffix");
1301   return true;
1302 }
1303
1304
1305 bool X86ATTAsmParser::ParseDirective(AsmToken DirectiveID) {
1306   StringRef IDVal = DirectiveID.getIdentifier();
1307   if (IDVal == ".word")
1308     return ParseDirectiveWord(2, DirectiveID.getLoc());
1309   return true;
1310 }
1311
1312 /// ParseDirectiveWord
1313 ///  ::= .word [ expression (, expression)* ]
1314 bool X86ATTAsmParser::ParseDirectiveWord(unsigned Size, SMLoc L) {
1315   if (getLexer().isNot(AsmToken::EndOfStatement)) {
1316     for (;;) {
1317       const MCExpr *Value;
1318       if (getParser().ParseExpression(Value))
1319         return true;
1320
1321       getParser().getStreamer().EmitValue(Value, Size, 0 /*addrspace*/);
1322
1323       if (getLexer().is(AsmToken::EndOfStatement))
1324         break;
1325
1326       // FIXME: Improve diagnostic.
1327       if (getLexer().isNot(AsmToken::Comma))
1328         return Error(L, "unexpected token in directive");
1329       Parser.Lex();
1330     }
1331   }
1332
1333   Parser.Lex();
1334   return false;
1335 }
1336
1337
1338
1339
1340 extern "C" void LLVMInitializeX86AsmLexer();
1341
1342 // Force static initialization.
1343 extern "C" void LLVMInitializeX86AsmParser() {
1344   RegisterAsmParser<X86_32ATTAsmParser> X(TheX86_32Target);
1345   RegisterAsmParser<X86_64ATTAsmParser> Y(TheX86_64Target);
1346   LLVMInitializeX86AsmLexer();
1347 }
1348
1349 #define GET_REGISTER_MATCHER
1350 #define GET_MATCHER_IMPLEMENTATION
1351 #include "X86GenAsmMatcher.inc"