lib/Target/X86/X86CodeEmitter.cpp

   1 //===-- X86/X86CodeEmitter.cpp - Convert X86 code to machine code ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the pass that transforms the X86 machine instructions into
  11 // relocatable machine code.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "x86-emitter"
  16 #include "X86InstrInfo.h"
  17 #include "X86JITInfo.h"
  18 #include "X86Subtarget.h"
  19 #include "X86TargetMachine.h"
  20 #include "X86Relocations.h"
  21 #include "X86.h"
  22 #include "llvm/PassManager.h"
  23 #include "llvm/CodeGen/MachineCodeEmitter.h"
  24 #include "llvm/CodeGen/JITCodeEmitter.h"
  25 #include "llvm/CodeGen/ObjectCodeEmitter.h"
  26 #include "llvm/CodeGen/MachineFunctionPass.h"
  27 #include "llvm/CodeGen/MachineInstr.h"
  28 #include "llvm/CodeGen/MachineModuleInfo.h"
  29 #include "llvm/CodeGen/Passes.h"
  30 #include "llvm/Function.h"
  31 #include "llvm/ADT/Statistic.h"
  32 #include "llvm/MC/MCCodeEmitter.h"
  33 #include "llvm/MC/MCInst.h"
  34 #include "llvm/Support/Compiler.h"
  35 #include "llvm/Support/Debug.h"
  36 #include "llvm/Support/ErrorHandling.h"
  37 #include "llvm/Support/raw_ostream.h"
  38 #include "llvm/Target/TargetOptions.h"
  39 using namespace llvm;
  40
  41 STATISTIC(NumEmitted, "Number of machine instructions emitted");
  42
  43 namespace {
  44   template<class CodeEmitter>
  45   class VISIBILITY_HIDDEN Emitter : public MachineFunctionPass {
  46     const X86InstrInfo  *II;
  47     const TargetData    *TD;
  48     X86TargetMachine    &TM;
  49     CodeEmitter         &MCE;
  50     intptr_t PICBaseOffset;
  51     bool Is64BitMode;
  52     bool IsPIC;
  53   public:
  54     static char ID;
  55     explicit Emitter(X86TargetMachine &tm, CodeEmitter &mce)
  56       : MachineFunctionPass(&ID), II(0), TD(0), TM(tm),
  57       MCE(mce), PICBaseOffset(0), Is64BitMode(false),
  58       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  59     Emitter(X86TargetMachine &tm, CodeEmitter &mce,
  60             const X86InstrInfo &ii, const TargetData &td, bool is64)
  61       : MachineFunctionPass(&ID), II(&ii), TD(&td), TM(tm),
  62       MCE(mce), PICBaseOffset(0), Is64BitMode(is64),
  63       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  64
  65     bool runOnMachineFunction(MachineFunction &MF);
  66
  67     virtual const char *getPassName() const {
  68       return "X86 Machine Code Emitter";
  69     }
  70
  71     void emitInstruction(const MachineInstr &MI,
  72                          const TargetInstrDesc *Desc);
  73
  74     void getAnalysisUsage(AnalysisUsage &AU) const {
  75       AU.setPreservesAll();
  76       AU.addRequired<MachineModuleInfo>();
  77       MachineFunctionPass::getAnalysisUsage(AU);
  78     }
  79
  80   private:
  81     void emitPCRelativeBlockAddress(MachineBasicBlock *MBB);
  82     void emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
  83                            intptr_t Disp = 0, intptr_t PCAdj = 0,
  84                            bool NeedStub = false, bool Indirect = false);
  85     void emitExternalSymbolAddress(const char *ES, unsigned Reloc);
  86     void emitConstPoolAddress(unsigned CPI, unsigned Reloc, intptr_t Disp = 0,
  87                               intptr_t PCAdj = 0);
  88     void emitJumpTableAddress(unsigned JTI, unsigned Reloc,
  89                               intptr_t PCAdj = 0);
  90
  91     void emitDisplacementField(const MachineOperand *RelocOp, int DispVal,
  92                                intptr_t Adj = 0, bool IsPCRel = true);
  93
  94     void emitRegModRMByte(unsigned ModRMReg, unsigned RegOpcodeField);
  95     void emitRegModRMByte(unsigned RegOpcodeField);
  96     void emitSIBByte(unsigned SS, unsigned Index, unsigned Base);
  97     void emitConstant(uint64_t Val, unsigned Size);
  98
  99     void emitMemModRMByte(const MachineInstr &MI,
 100                           unsigned Op, unsigned RegOpcodeField,
 101                           intptr_t PCAdj = 0);
 102
 103     unsigned getX86RegNum(unsigned RegNo) const;
 104   };
 105
 106 template<class CodeEmitter>
 107   char Emitter<CodeEmitter>::ID = 0;
 108 } // end anonymous namespace.
 109
 110 /// createX86CodeEmitterPass - Return a pass that emits the collected X86 code
 111 /// to the specified templated MachineCodeEmitter object.
 112
 113 FunctionPass *llvm::createX86CodeEmitterPass(X86TargetMachine &TM,
 114                                              MachineCodeEmitter &MCE) {
 115   return new Emitter<MachineCodeEmitter>(TM, MCE);
 116 }
 117 FunctionPass *llvm::createX86JITCodeEmitterPass(X86TargetMachine &TM,
 118                                                 JITCodeEmitter &JCE) {
 119   return new Emitter<JITCodeEmitter>(TM, JCE);
 120 }
 121 FunctionPass *llvm::createX86ObjectCodeEmitterPass(X86TargetMachine &TM,
 122                                                    ObjectCodeEmitter &OCE) {
 123   return new Emitter<ObjectCodeEmitter>(TM, OCE);
 124 }
 125
 126 template<class CodeEmitter>
 127 bool Emitter<CodeEmitter>::runOnMachineFunction(MachineFunction &MF) {
 128
 129   MCE.setModuleInfo(&getAnalysis<MachineModuleInfo>());
 130
 131   II = TM.getInstrInfo();
 132   TD = TM.getTargetData();
 133   Is64BitMode = TM.getSubtarget<X86Subtarget>().is64Bit();
 134   IsPIC = TM.getRelocationModel() == Reloc::PIC_;
 135
 136   do {
 137     DEBUG(errs() << "JITTing function '"
 138           << MF.getFunction()->getName() << "'\n");
 139     MCE.startFunction(MF);
 140     for (MachineFunction::iterator MBB = MF.begin(), E = MF.end();
 141          MBB != E; ++MBB) {
 142       MCE.StartMachineBasicBlock(MBB);
 143       for (MachineBasicBlock::const_iterator I = MBB->begin(), E = MBB->end();
 144            I != E; ++I) {
 145         const TargetInstrDesc &Desc = I->getDesc();
 146         emitInstruction(*I, &Desc);
 147         // MOVPC32r is basically a call plus a pop instruction.
 148         if (Desc.getOpcode() == X86::MOVPC32r)
 149           emitInstruction(*I, &II->get(X86::POP32r));
 150         NumEmitted++;  // Keep track of the # of mi's emitted
 151       }
 152     }
 153   } while (MCE.finishFunction(MF));
 154
 155   return false;
 156 }
 157
 158 /// emitPCRelativeBlockAddress - This method keeps track of the information
 159 /// necessary to resolve the address of this block later and emits a dummy
 160 /// value.
 161 ///
 162 template<class CodeEmitter>
 163 void Emitter<CodeEmitter>::emitPCRelativeBlockAddress(MachineBasicBlock *MBB) {
 164   // Remember where this reference was and where it is to so we can
 165   // deal with it later.
 166   MCE.addRelocation(MachineRelocation::getBB(MCE.getCurrentPCOffset(),
 167                                              X86::reloc_pcrel_word, MBB));
 168   MCE.emitWordLE(0);
 169 }
 170
 171 /// emitGlobalAddress - Emit the specified address to the code stream assuming
 172 /// this is part of a "take the address of a global" instruction.
 173 ///
 174 template<class CodeEmitter>
 175 void Emitter<CodeEmitter>::emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
 176                                 intptr_t Disp /* = 0 */,
 177                                 intptr_t PCAdj /* = 0 */,
 178                                 bool NeedStub /* = false */,
 179                                 bool Indirect /* = false */) {
 180   intptr_t RelocCST = Disp;
 181   if (Reloc == X86::reloc_picrel_word)
 182     RelocCST = PICBaseOffset;
 183   else if (Reloc == X86::reloc_pcrel_word)
 184     RelocCST = PCAdj;
 185   MachineRelocation MR = Indirect
 186     ? MachineRelocation::getIndirectSymbol(MCE.getCurrentPCOffset(), Reloc,
 187                                            GV, RelocCST, NeedStub)
 188     : MachineRelocation::getGV(MCE.getCurrentPCOffset(), Reloc,
 189                                GV, RelocCST, NeedStub);
 190   MCE.addRelocation(MR);
 191   // The relocated value will be added to the displacement
 192   if (Reloc == X86::reloc_absolute_dword)
 193     MCE.emitDWordLE(Disp);
 194   else
 195     MCE.emitWordLE((int32_t)Disp);
 196 }
 197
 198 /// emitExternalSymbolAddress - Arrange for the address of an external symbol to
 199 /// be emitted to the current location in the function, and allow it to be PC
 200 /// relative.
 201 template<class CodeEmitter>
 202 void Emitter<CodeEmitter>::emitExternalSymbolAddress(const char *ES,
 203                                                      unsigned Reloc) {
 204   intptr_t RelocCST = (Reloc == X86::reloc_picrel_word) ? PICBaseOffset : 0;
 205   MCE.addRelocation(MachineRelocation::getExtSym(MCE.getCurrentPCOffset(),
 206                                                  Reloc, ES, RelocCST));
 207   if (Reloc == X86::reloc_absolute_dword)
 208     MCE.emitDWordLE(0);
 209   else
 210     MCE.emitWordLE(0);
 211 }
 212
 213 /// emitConstPoolAddress - Arrange for the address of an constant pool
 214 /// to be emitted to the current location in the function, and allow it to be PC
 215 /// relative.
 216 template<class CodeEmitter>
 217 void Emitter<CodeEmitter>::emitConstPoolAddress(unsigned CPI, unsigned Reloc,
 218                                    intptr_t Disp /* = 0 */,
 219                                    intptr_t PCAdj /* = 0 */) {
 220   intptr_t RelocCST = 0;
 221   if (Reloc == X86::reloc_picrel_word)
 222     RelocCST = PICBaseOffset;
 223   else if (Reloc == X86::reloc_pcrel_word)
 224     RelocCST = PCAdj;
 225   MCE.addRelocation(MachineRelocation::getConstPool(MCE.getCurrentPCOffset(),
 226                                                     Reloc, CPI, RelocCST));
 227   // The relocated value will be added to the displacement
 228   if (Reloc == X86::reloc_absolute_dword)
 229     MCE.emitDWordLE(Disp);
 230   else
 231     MCE.emitWordLE((int32_t)Disp);
 232 }
 233
 234 /// emitJumpTableAddress - Arrange for the address of a jump table to
 235 /// be emitted to the current location in the function, and allow it to be PC
 236 /// relative.
 237 template<class CodeEmitter>
 238 void Emitter<CodeEmitter>::emitJumpTableAddress(unsigned JTI, unsigned Reloc,
 239                                    intptr_t PCAdj /* = 0 */) {
 240   intptr_t RelocCST = 0;
 241   if (Reloc == X86::reloc_picrel_word)
 242     RelocCST = PICBaseOffset;
 243   else if (Reloc == X86::reloc_pcrel_word)
 244     RelocCST = PCAdj;
 245   MCE.addRelocation(MachineRelocation::getJumpTable(MCE.getCurrentPCOffset(),
 246                                                     Reloc, JTI, RelocCST));
 247   // The relocated value will be added to the displacement
 248   if (Reloc == X86::reloc_absolute_dword)
 249     MCE.emitDWordLE(0);
 250   else
 251     MCE.emitWordLE(0);
 252 }
 253
 254 template<class CodeEmitter>
 255 unsigned Emitter<CodeEmitter>::getX86RegNum(unsigned RegNo) const {
 256   return II->getRegisterInfo().getX86RegNum(RegNo);
 257 }
 258
 259 inline static unsigned char ModRMByte(unsigned Mod, unsigned RegOpcode,
 260                                       unsigned RM) {
 261   assert(Mod < 4 && RegOpcode < 8 && RM < 8 && "ModRM Fields out of range!");
 262   return RM | (RegOpcode << 3) | (Mod << 6);
 263 }
 264
 265 template<class CodeEmitter>
 266 void Emitter<CodeEmitter>::emitRegModRMByte(unsigned ModRMReg,
 267                                             unsigned RegOpcodeFld){
 268   MCE.emitByte(ModRMByte(3, RegOpcodeFld, getX86RegNum(ModRMReg)));
 269 }
 270
 271 template<class CodeEmitter>
 272 void Emitter<CodeEmitter>::emitRegModRMByte(unsigned RegOpcodeFld) {
 273   MCE.emitByte(ModRMByte(3, RegOpcodeFld, 0));
 274 }
 275
 276 template<class CodeEmitter>
 277 void Emitter<CodeEmitter>::emitSIBByte(unsigned SS,
 278                                        unsigned Index,
 279                                        unsigned Base) {
 280   // SIB byte is in the same format as the ModRMByte...
 281   MCE.emitByte(ModRMByte(SS, Index, Base));
 282 }
 283
 284 template<class CodeEmitter>
 285 void Emitter<CodeEmitter>::emitConstant(uint64_t Val, unsigned Size) {
 286   // Output the constant in little endian byte order...
 287   for (unsigned i = 0; i != Size; ++i) {
 288     MCE.emitByte(Val & 255);
 289     Val >>= 8;
 290   }
 291 }
 292
 293 /// isDisp8 - Return true if this signed displacement fits in a 8-bit
 294 /// sign-extended field.
 295 static bool isDisp8(int Value) {
 296   return Value == (signed char)Value;
 297 }
 298
 299 static bool gvNeedsNonLazyPtr(const MachineOperand &GVOp,
 300                               const TargetMachine &TM) {
 301   // For Darwin-64, simulate the linktime GOT by using the same non-lazy-pointer
 302   // mechanism as 32-bit mode.
 303   if (TM.getSubtarget<X86Subtarget>().is64Bit() &&
 304       !TM.getSubtarget<X86Subtarget>().isTargetDarwin())
 305     return false;
 306
 307   // Return true if this is a reference to a stub containing the address of the
 308   // global, not the global itself.
 309   return isGlobalStubReference(GVOp.getTargetFlags());
 310 }
 311
 312 template<class CodeEmitter>
 313 void Emitter<CodeEmitter>::emitDisplacementField(const MachineOperand *RelocOp,
 314                                                  int DispVal,
 315                                                  intptr_t Adj /* = 0 */,
 316                                                  bool IsPCRel /* = true */) {
 317   // If this is a simple integer displacement that doesn't require a relocation,
 318   // emit it now.
 319   if (!RelocOp) {
 320     emitConstant(DispVal, 4);
 321     return;
 322   }
 323
 324   // Otherwise, this is something that requires a relocation.  Emit it as such
 325   // now.
 326   if (RelocOp->isGlobal()) {
 327     // In 64-bit static small code model, we could potentially emit absolute.
 328     // But it's probably not beneficial. If the MCE supports using RIP directly
 329     // do it, otherwise fallback to absolute (this is determined by IsPCRel).
 330     //  89 05 00 00 00 00     mov    %eax,0(%rip)  # PC-relative
 331     //  89 04 25 00 00 00 00  mov    %eax,0x0      # Absolute
 332     unsigned rt = Is64BitMode ?
 333       (IsPCRel ? X86::reloc_pcrel_word : X86::reloc_absolute_word_sext)
 334       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 335     bool NeedStub = isa<Function>(RelocOp->getGlobal());
 336     bool Indirect = gvNeedsNonLazyPtr(*RelocOp, TM);
 337     emitGlobalAddress(RelocOp->getGlobal(), rt, RelocOp->getOffset(),
 338                       Adj, NeedStub, Indirect);
 339   } else if (RelocOp->isCPI()) {
 340     unsigned rt = Is64BitMode ?
 341       (IsPCRel ? X86::reloc_pcrel_word : X86::reloc_absolute_word_sext)
 342       : (IsPCRel ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 343     emitConstPoolAddress(RelocOp->getIndex(), rt,
 344                          RelocOp->getOffset(), Adj);
 345   } else if (RelocOp->isJTI()) {
 346     unsigned rt = Is64BitMode ?
 347       (IsPCRel ? X86::reloc_pcrel_word : X86::reloc_absolute_word_sext)
 348       : (IsPCRel ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 349     emitJumpTableAddress(RelocOp->getIndex(), rt, Adj);
 350   } else {
 351     llvm_unreachable("Unknown value to relocate!");
 352   }
 353 }
 354
 355 template<class CodeEmitter>
 356 void Emitter<CodeEmitter>::emitMemModRMByte(const MachineInstr &MI,
 357                                             unsigned Op,unsigned RegOpcodeField,
 358                                             intptr_t PCAdj) {
 359   const MachineOperand &Op3 = MI.getOperand(Op+3);
 360   int DispVal = 0;
 361   const MachineOperand *DispForReloc = 0;
 362
 363   // Figure out what sort of displacement we have to handle here.
 364   if (Op3.isGlobal()) {
 365     DispForReloc = &Op3;
 366   } else if (Op3.isCPI()) {
 367     if (!MCE.earlyResolveAddresses() || Is64BitMode || IsPIC) {
 368       DispForReloc = &Op3;
 369     } else {
 370       DispVal += MCE.getConstantPoolEntryAddress(Op3.getIndex());
 371       DispVal += Op3.getOffset();
 372     }
 373   } else if (Op3.isJTI()) {
 374     if (!MCE.earlyResolveAddresses() || Is64BitMode || IsPIC) {
 375       DispForReloc = &Op3;
 376     } else {
 377       DispVal += MCE.getJumpTableEntryAddress(Op3.getIndex());
 378     }
 379   } else {
 380     DispVal = Op3.getImm();
 381   }
 382
 383   const MachineOperand &Base     = MI.getOperand(Op);
 384   const MachineOperand &Scale    = MI.getOperand(Op+1);
 385   const MachineOperand &IndexReg = MI.getOperand(Op+2);
 386
 387   unsigned BaseReg = Base.getReg();
 388
 389   // Indicate that the displacement will use an pcrel or absolute reference
 390   // by default. MCEs able to resolve addresses on-the-fly use pcrel by default
 391   // while others, unless explicit asked to use RIP, use absolute references.
 392   bool IsPCRel = MCE.earlyResolveAddresses() ? true : false;
 393
 394   // Is a SIB byte needed?
 395   // If no BaseReg, issue a RIP relative instruction only if the MCE can
 396   // resolve addresses on-the-fly, otherwise use SIB (Intel Manual 2A, table
 397   // 2-7) and absolute references.
 398   if ((!Is64BitMode || DispForReloc || BaseReg != 0) &&
 399       IndexReg.getReg() == 0 &&
 400       ((BaseReg == 0 && MCE.earlyResolveAddresses()) || BaseReg == X86::RIP ||
 401        (BaseReg != 0 && getX86RegNum(BaseReg) != N86::ESP))) {
 402     if (BaseReg == 0 || BaseReg == X86::RIP) {  // Just a displacement?
 403       // Emit special case [disp32] encoding
 404       MCE.emitByte(ModRMByte(0, RegOpcodeField, 5));
 405       emitDisplacementField(DispForReloc, DispVal, PCAdj, true);
 406     } else {
 407       unsigned BaseRegNo = getX86RegNum(BaseReg);
 408       if (!DispForReloc && DispVal == 0 && BaseRegNo != N86::EBP) {
 409         // Emit simple indirect register encoding... [EAX] f.e.
 410         MCE.emitByte(ModRMByte(0, RegOpcodeField, BaseRegNo));
 411       } else if (!DispForReloc && isDisp8(DispVal)) {
 412         // Emit the disp8 encoding... [REG+disp8]
 413         MCE.emitByte(ModRMByte(1, RegOpcodeField, BaseRegNo));
 414         emitConstant(DispVal, 1);
 415       } else {
 416         // Emit the most general non-SIB encoding: [REG+disp32]
 417         MCE.emitByte(ModRMByte(2, RegOpcodeField, BaseRegNo));
 418         emitDisplacementField(DispForReloc, DispVal, PCAdj, IsPCRel);
 419       }
 420     }
 421
 422   } else {  // We need a SIB byte, so start by outputting the ModR/M byte first
 423     assert(IndexReg.getReg() != X86::ESP &&
 424            IndexReg.getReg() != X86::RSP && "Cannot use ESP as index reg!");
 425
 426     bool ForceDisp32 = false;
 427     bool ForceDisp8  = false;
 428     if (BaseReg == 0) {
 429       // If there is no base register, we emit the special case SIB byte with
 430       // MOD=0, BASE=5, to JUST get the index, scale, and displacement.
 431       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 432       ForceDisp32 = true;
 433     } else if (DispForReloc) {
 434       // Emit the normal disp32 encoding.
 435       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 436       ForceDisp32 = true;
 437     } else if (DispVal == 0 && getX86RegNum(BaseReg) != N86::EBP) {
 438       // Emit no displacement ModR/M byte
 439       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 440     } else if (isDisp8(DispVal)) {
 441       // Emit the disp8 encoding...
 442       MCE.emitByte(ModRMByte(1, RegOpcodeField, 4));
 443       ForceDisp8 = true;           // Make sure to force 8 bit disp if Base=EBP
 444     } else {
 445       // Emit the normal disp32 encoding...
 446       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 447     }
 448
 449     // Calculate what the SS field value should be...
 450     static const unsigned SSTable[] = { ~0, 0, 1, ~0, 2, ~0, ~0, ~0, 3 };
 451     unsigned SS = SSTable[Scale.getImm()];
 452
 453     if (BaseReg == 0) {
 454       // Handle the SIB byte for the case where there is no base, see Intel
 455       // Manual 2A, table 2-7. The displacement has already been output.
 456       unsigned IndexRegNo;
 457       if (IndexReg.getReg())
 458         IndexRegNo = getX86RegNum(IndexReg.getReg());
 459       else // Examples: [ESP+1*<noreg>+4] or [scaled idx]+disp32 (MOD=0,BASE=5)
 460         IndexRegNo = 4;
 461       emitSIBByte(SS, IndexRegNo, 5);
 462     } else {
 463       unsigned BaseRegNo = getX86RegNum(BaseReg);
 464       unsigned IndexRegNo;
 465       if (IndexReg.getReg())
 466         IndexRegNo = getX86RegNum(IndexReg.getReg());
 467       else
 468         IndexRegNo = 4;   // For example [ESP+1*<noreg>+4]
 469       emitSIBByte(SS, IndexRegNo, BaseRegNo);
 470     }
 471
 472     // Do we need to output a displacement?
 473     if (ForceDisp8) {
 474       emitConstant(DispVal, 1);
 475     } else if (DispVal != 0 || ForceDisp32) {
 476       emitDisplacementField(DispForReloc, DispVal, PCAdj, IsPCRel);
 477     }
 478   }
 479 }
 480
 481 template<class CodeEmitter>
 482 void Emitter<CodeEmitter>::emitInstruction(const MachineInstr &MI,
 483                                            const TargetInstrDesc *Desc) {
 484   DEBUG(errs() << MI);
 485
 486   MCE.processDebugLoc(MI.getDebugLoc());
 487
 488   unsigned Opcode = Desc->Opcode;
 489
 490   // Emit the lock opcode prefix as needed.
 491   if (Desc->TSFlags & X86II::LOCK)
 492     MCE.emitByte(0xF0);
 493
 494   // Emit segment override opcode prefix as needed.
 495   switch (Desc->TSFlags & X86II::SegOvrMask) {
 496   case X86II::FS:
 497     MCE.emitByte(0x64);
 498     break;
 499   case X86II::GS:
 500     MCE.emitByte(0x65);
 501     break;
 502   default: llvm_unreachable("Invalid segment!");
 503   case 0: break;  // No segment override!
 504   }
 505
 506   // Emit the repeat opcode prefix as needed.
 507   if ((Desc->TSFlags & X86II::Op0Mask) == X86II::REP)
 508     MCE.emitByte(0xF3);
 509
 510   // Emit the operand size opcode prefix as needed.
 511   if (Desc->TSFlags & X86II::OpSize)
 512     MCE.emitByte(0x66);
 513
 514   // Emit the address size opcode prefix as needed.
 515   if (Desc->TSFlags & X86II::AdSize)
 516     MCE.emitByte(0x67);
 517
 518   bool Need0FPrefix = false;
 519   switch (Desc->TSFlags & X86II::Op0Mask) {
 520   case X86II::TB:  // Two-byte opcode prefix
 521   case X86II::T8:  // 0F 38
 522   case X86II::TA:  // 0F 3A
 523     Need0FPrefix = true;
 524     break;
 525   case X86II::TF: // F2 0F 38
 526     MCE.emitByte(0xF2);
 527     Need0FPrefix = true;
 528     break;
 529   case X86II::REP: break; // already handled.
 530   case X86II::XS:   // F3 0F
 531     MCE.emitByte(0xF3);
 532     Need0FPrefix = true;
 533     break;
 534   case X86II::XD:   // F2 0F
 535     MCE.emitByte(0xF2);
 536     Need0FPrefix = true;
 537     break;
 538   case X86II::D8: case X86II::D9: case X86II::DA: case X86II::DB:
 539   case X86II::DC: case X86II::DD: case X86II::DE: case X86II::DF:
 540     MCE.emitByte(0xD8+
 541                  (((Desc->TSFlags & X86II::Op0Mask)-X86II::D8)
 542                                    >> X86II::Op0Shift));
 543     break; // Two-byte opcode prefix
 544   default: llvm_unreachable("Invalid prefix!");
 545   case 0: break;  // No prefix!
 546   }
 547
 548   // Handle REX prefix.
 549   if (Is64BitMode) {
 550     if (unsigned REX = X86InstrInfo::determineREX(MI))
 551       MCE.emitByte(0x40 | REX);
 552   }
 553
 554   // 0x0F escape code must be emitted just before the opcode.
 555   if (Need0FPrefix)
 556     MCE.emitByte(0x0F);
 557
 558   switch (Desc->TSFlags & X86II::Op0Mask) {
 559   case X86II::TF:    // F2 0F 38
 560   case X86II::T8:    // 0F 38
 561     MCE.emitByte(0x38);
 562     break;
 563   case X86II::TA:    // 0F 3A
 564     MCE.emitByte(0x3A);
 565     break;
 566   }
 567
 568   // If this is a two-address instruction, skip one of the register operands.
 569   unsigned NumOps = Desc->getNumOperands();
 570   unsigned CurOp = 0;
 571   if (NumOps > 1 && Desc->getOperandConstraint(1, TOI::TIED_TO) != -1)
 572     ++CurOp;
 573   else if (NumOps > 2 && Desc->getOperandConstraint(NumOps-1, TOI::TIED_TO)== 0)
 574     // Skip the last source operand that is tied_to the dest reg. e.g. LXADD32
 575     --NumOps;
 576
 577   unsigned char BaseOpcode = II->getBaseOpcodeFor(Desc);
 578   switch (Desc->TSFlags & X86II::FormMask) {
 579   default:
 580     llvm_unreachable("Unknown FormMask value in X86 MachineCodeEmitter!");
 581   case X86II::Pseudo:
 582     // Remember the current PC offset, this is the PIC relocation
 583     // base address.
 584     switch (Opcode) {
 585     default:
 586       llvm_unreachable("psuedo instructions should be removed before code"
 587                        " emission");
 588       break;
 589     case TargetInstrInfo::INLINEASM:
 590       // We allow inline assembler nodes with empty bodies - they can
 591       // implicitly define registers, which is ok for JIT.
 592       assert(MI.getOperand(0).getSymbolName()[0] == 0 &&
 593              "JIT does not support inline asm!");
 594       break;
 595     case TargetInstrInfo::DBG_LABEL:
 596     case TargetInstrInfo::EH_LABEL:
 597       MCE.emitLabel(MI.getOperand(0).getImm());
 598       break;
 599     case TargetInstrInfo::IMPLICIT_DEF:
 600     case X86::DWARF_LOC:
 601     case X86::FP_REG_KILL:
 602       break;
 603     case X86::MOVPC32r: {
 604       // This emits the "call" portion of this pseudo instruction.
 605       MCE.emitByte(BaseOpcode);
 606       emitConstant(0, X86InstrInfo::sizeOfImm(Desc));
 607       // Remember PIC base.
 608       PICBaseOffset = (intptr_t) MCE.getCurrentPCOffset();
 609       X86JITInfo *JTI = TM.getJITInfo();
 610       JTI->setPICBase(MCE.getCurrentPCValue());
 611       break;
 612     }
 613     }
 614     CurOp = NumOps;
 615     break;
 616   case X86II::RawFrm: {
 617     MCE.emitByte(BaseOpcode);
 618
 619     if (CurOp == NumOps)
 620       break;
 621
 622     const MachineOperand &MO = MI.getOperand(CurOp++);
 623
 624     DEBUG(errs() << "RawFrm CurOp " << CurOp << "\n");
 625     DEBUG(errs() << "isMBB " << MO.isMBB() << "\n");
 626     DEBUG(errs() << "isGlobal " << MO.isGlobal() << "\n");
 627     DEBUG(errs() << "isSymbol " << MO.isSymbol() << "\n");
 628     DEBUG(errs() << "isImm " << MO.isImm() << "\n");
 629
 630     if (MO.isMBB()) {
 631       emitPCRelativeBlockAddress(MO.getMBB());
 632       break;
 633     }
 634
 635     if (MO.isGlobal()) {
 636       // Assume undefined functions may be outside the Small codespace.
 637       bool NeedStub =
 638         (Is64BitMode &&
 639             (TM.getCodeModel() == CodeModel::Large ||
 640              TM.getSubtarget<X86Subtarget>().isTargetDarwin())) ||
 641         Opcode == X86::TAILJMPd;
 642       emitGlobalAddress(MO.getGlobal(), X86::reloc_pcrel_word,
 643                         MO.getOffset(), 0, NeedStub);
 644       break;
 645     }
 646
 647     if (MO.isSymbol()) {
 648       emitExternalSymbolAddress(MO.getSymbolName(), X86::reloc_pcrel_word);
 649       break;
 650     }
 651
 652     assert(MO.isImm() && "Unknown RawFrm operand!");
 653     if (Opcode == X86::CALLpcrel32 || Opcode == X86::CALL64pcrel32) {
 654       // Fix up immediate operand for pc relative calls.
 655       intptr_t Imm = (intptr_t)MO.getImm();
 656       Imm = Imm - MCE.getCurrentPCValue() - 4;
 657       emitConstant(Imm, X86InstrInfo::sizeOfImm(Desc));
 658     } else
 659       emitConstant(MO.getImm(), X86InstrInfo::sizeOfImm(Desc));
 660     break;
 661   }
 662
 663   case X86II::AddRegFrm: {
 664     MCE.emitByte(BaseOpcode + getX86RegNum(MI.getOperand(CurOp++).getReg()));
 665
 666     if (CurOp == NumOps)
 667       break;
 668
 669     const MachineOperand &MO1 = MI.getOperand(CurOp++);
 670     unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 671     if (MO1.isImm()) {
 672       emitConstant(MO1.getImm(), Size);
 673       break;
 674     }
 675
 676     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 677       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 678     if (Opcode == X86::MOV64ri64i32)
 679       rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 680     // This should not occur on Darwin for relocatable objects.
 681     if (Opcode == X86::MOV64ri)
 682       rt = X86::reloc_absolute_dword;  // FIXME: add X86II flag?
 683     if (MO1.isGlobal()) {
 684       bool NeedStub = isa<Function>(MO1.getGlobal());
 685       bool Indirect = gvNeedsNonLazyPtr(MO1, TM);
 686       emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 687                         NeedStub, Indirect);
 688     } else if (MO1.isSymbol())
 689       emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 690     else if (MO1.isCPI())
 691       emitConstPoolAddress(MO1.getIndex(), rt);
 692     else if (MO1.isJTI())
 693       emitJumpTableAddress(MO1.getIndex(), rt);
 694     break;
 695   }
 696
 697   case X86II::MRMDestReg: {
 698     MCE.emitByte(BaseOpcode);
 699     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 700                      getX86RegNum(MI.getOperand(CurOp+1).getReg()));
 701     CurOp += 2;
 702     if (CurOp != NumOps)
 703       emitConstant(MI.getOperand(CurOp++).getImm(),
 704                    X86InstrInfo::sizeOfImm(Desc));
 705     break;
 706   }
 707   case X86II::MRMDestMem: {
 708     MCE.emitByte(BaseOpcode);
 709     emitMemModRMByte(MI, CurOp,
 710                      getX86RegNum(MI.getOperand(CurOp + X86AddrNumOperands)
 711                                   .getReg()));
 712     CurOp +=  X86AddrNumOperands + 1;
 713     if (CurOp != NumOps)
 714       emitConstant(MI.getOperand(CurOp++).getImm(),
 715                    X86InstrInfo::sizeOfImm(Desc));
 716     break;
 717   }
 718
 719   case X86II::MRMSrcReg:
 720     MCE.emitByte(BaseOpcode);
 721     emitRegModRMByte(MI.getOperand(CurOp+1).getReg(),
 722                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 723     CurOp += 2;
 724     if (CurOp != NumOps)
 725       emitConstant(MI.getOperand(CurOp++).getImm(),
 726                    X86InstrInfo::sizeOfImm(Desc));
 727     break;
 728
 729   case X86II::MRMSrcMem: {
 730     // FIXME: Maybe lea should have its own form?
 731     int AddrOperands;
 732     if (Opcode == X86::LEA64r || Opcode == X86::LEA64_32r ||
 733         Opcode == X86::LEA16r || Opcode == X86::LEA32r)
 734       AddrOperands = X86AddrNumOperands - 1; // No segment register
 735     else
 736       AddrOperands = X86AddrNumOperands;
 737
 738     intptr_t PCAdj = (CurOp + AddrOperands + 1 != NumOps) ?
 739       X86InstrInfo::sizeOfImm(Desc) : 0;
 740
 741     MCE.emitByte(BaseOpcode);
 742     emitMemModRMByte(MI, CurOp+1, getX86RegNum(MI.getOperand(CurOp).getReg()),
 743                      PCAdj);
 744     CurOp += AddrOperands + 1;
 745     if (CurOp != NumOps)
 746       emitConstant(MI.getOperand(CurOp++).getImm(),
 747                    X86InstrInfo::sizeOfImm(Desc));
 748     break;
 749   }
 750
 751   case X86II::MRM0r: case X86II::MRM1r:
 752   case X86II::MRM2r: case X86II::MRM3r:
 753   case X86II::MRM4r: case X86II::MRM5r:
 754   case X86II::MRM6r: case X86II::MRM7r: {
 755     MCE.emitByte(BaseOpcode);
 756
 757     // Special handling of lfence, mfence, monitor, and mwait.
 758     if (Desc->getOpcode() == X86::LFENCE ||
 759         Desc->getOpcode() == X86::MFENCE ||
 760         Desc->getOpcode() == X86::MONITOR ||
 761         Desc->getOpcode() == X86::MWAIT) {
 762       emitRegModRMByte((Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 763
 764       switch (Desc->getOpcode()) {
 765       default: break;
 766       case X86::MONITOR:
 767         MCE.emitByte(0xC8);
 768         break;
 769       case X86::MWAIT:
 770         MCE.emitByte(0xC9);
 771         break;
 772       }
 773     } else {
 774       emitRegModRMByte(MI.getOperand(CurOp++).getReg(),
 775                        (Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 776     }
 777
 778     if (CurOp == NumOps)
 779       break;
 780
 781     const MachineOperand &MO1 = MI.getOperand(CurOp++);
 782     unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 783     if (MO1.isImm()) {
 784       emitConstant(MO1.getImm(), Size);
 785       break;
 786     }
 787
 788     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 789       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 790     if (Opcode == X86::MOV64ri32)
 791       rt = X86::reloc_absolute_word_sext;  // FIXME: add X86II flag?
 792     if (MO1.isGlobal()) {
 793       bool NeedStub = isa<Function>(MO1.getGlobal());
 794       bool Indirect = gvNeedsNonLazyPtr(MO1, TM);
 795       emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 796                         NeedStub, Indirect);
 797     } else if (MO1.isSymbol())
 798       emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 799     else if (MO1.isCPI())
 800       emitConstPoolAddress(MO1.getIndex(), rt);
 801     else if (MO1.isJTI())
 802       emitJumpTableAddress(MO1.getIndex(), rt);
 803     break;
 804   }
 805
 806   case X86II::MRM0m: case X86II::MRM1m:
 807   case X86II::MRM2m: case X86II::MRM3m:
 808   case X86II::MRM4m: case X86II::MRM5m:
 809   case X86II::MRM6m: case X86II::MRM7m: {
 810     intptr_t PCAdj = (CurOp + X86AddrNumOperands != NumOps) ?
 811       (MI.getOperand(CurOp+X86AddrNumOperands).isImm() ?
 812           X86InstrInfo::sizeOfImm(Desc) : 4) : 0;
 813
 814     MCE.emitByte(BaseOpcode);
 815     emitMemModRMByte(MI, CurOp, (Desc->TSFlags & X86II::FormMask)-X86II::MRM0m,
 816                      PCAdj);
 817     CurOp += X86AddrNumOperands;
 818
 819     if (CurOp == NumOps)
 820       break;
 821
 822     const MachineOperand &MO = MI.getOperand(CurOp++);
 823     unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 824     if (MO.isImm()) {
 825       emitConstant(MO.getImm(), Size);
 826       break;
 827     }
 828
 829     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 830       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 831     if (Opcode == X86::MOV64mi32)
 832       rt = X86::reloc_absolute_word_sext;  // FIXME: add X86II flag?
 833     if (MO.isGlobal()) {
 834       bool NeedStub = isa<Function>(MO.getGlobal());
 835       bool Indirect = gvNeedsNonLazyPtr(MO, TM);
 836       emitGlobalAddress(MO.getGlobal(), rt, MO.getOffset(), 0,
 837                         NeedStub, Indirect);
 838     } else if (MO.isSymbol())
 839       emitExternalSymbolAddress(MO.getSymbolName(), rt);
 840     else if (MO.isCPI())
 841       emitConstPoolAddress(MO.getIndex(), rt);
 842     else if (MO.isJTI())
 843       emitJumpTableAddress(MO.getIndex(), rt);
 844     break;
 845   }
 846
 847   case X86II::MRMInitReg:
 848     MCE.emitByte(BaseOpcode);
 849     // Duplicate register, used by things like MOV8r0 (aka xor reg,reg).
 850     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 851                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 852     ++CurOp;
 853     break;
 854   }
 855
 856   if (!Desc->isVariadic() && CurOp != NumOps) {
 857 #ifndef NDEBUG
 858     errs() << "Cannot encode all operands of: " << MI << "\n";
 859 #endif
 860     llvm_unreachable(0);
 861   }
 862 }
 863
 864 // Adapt the Emitter / CodeEmitter interfaces to MCCodeEmitter.
 865 //
 866 // FIXME: This is a total hack designed to allow work on llvm-mc to proceed
 867 // without being blocked on various cleanups needed to support a clean interface
 868 // to instruction encoding.
 869 //
 870 // Look away!
 871
 872 #include "llvm/DerivedTypes.h"
 873
 874 namespace {
 875 class MCSingleInstructionCodeEmitter : public MachineCodeEmitter {
 876   uint8_t Data[256];
 877
 878 public:
 879   MCSingleInstructionCodeEmitter() { reset(); }
 880
 881   void reset() {
 882     BufferBegin = Data;
 883     BufferEnd = array_endof(Data);
 884     CurBufferPtr = Data;
 885   }
 886
 887   StringRef str() {
 888     return StringRef(reinterpret_cast<char*>(BufferBegin),
 889                      CurBufferPtr - BufferBegin);
 890   }
 891
 892   virtual void startFunction(MachineFunction &F) {}
 893   virtual bool finishFunction(MachineFunction &F) { return false; }
 894   virtual void emitLabel(uint64_t LabelID) {}
 895   virtual void StartMachineBasicBlock(MachineBasicBlock *MBB) {}
 896   virtual bool earlyResolveAddresses() const { return false; }
 897   virtual void addRelocation(const MachineRelocation &MR) { }
 898   virtual uintptr_t getConstantPoolEntryAddress(unsigned Index) const {
 899     return 0;
 900   }
 901   virtual uintptr_t getJumpTableEntryAddress(unsigned Index) const {
 902     return 0;
 903   }
 904   virtual uintptr_t getMachineBasicBlockAddress(MachineBasicBlock *MBB) const {
 905     return 0;
 906   }
 907   virtual uintptr_t getLabelAddress(uint64_t LabelID) const {
 908     return 0;
 909   }
 910   virtual void setModuleInfo(MachineModuleInfo* Info) {}
 911 };
 912
 913 class X86MCCodeEmitter : public MCCodeEmitter {
 914   X86MCCodeEmitter(const X86MCCodeEmitter &); // DO NOT IMPLEMENT
 915   void operator=(const X86MCCodeEmitter &); // DO NOT IMPLEMENT
 916
 917 private:
 918   X86TargetMachine &TM;
 919   llvm::Function *DummyF;
 920   TargetData *DummyTD;
 921   mutable llvm::MachineFunction *DummyMF;
 922   llvm::MachineBasicBlock *DummyMBB;
 923
 924   MCSingleInstructionCodeEmitter *InstrEmitter;
 925   Emitter<MachineCodeEmitter> *Emit;
 926
 927 public:
 928   X86MCCodeEmitter(X86TargetMachine &_TM) : TM(_TM) {
 929     // Verily, thou shouldst avert thine eyes.
 930     const llvm::FunctionType *FTy =
 931       FunctionType::get(llvm::Type::getVoidTy(getGlobalContext()), false);
 932     DummyF = Function::Create(FTy, GlobalValue::InternalLinkage);
 933     DummyTD = new TargetData("");
 934     DummyMF = new MachineFunction(DummyF, TM);
 935     DummyMBB = DummyMF->CreateMachineBasicBlock();
 936
 937     InstrEmitter = new MCSingleInstructionCodeEmitter();
 938     Emit = new Emitter<MachineCodeEmitter>(TM, *InstrEmitter,
 939                                            *TM.getInstrInfo(),
 940                                            *DummyTD, false);
 941   }
 942   ~X86MCCodeEmitter() {
 943     delete Emit;
 944     delete InstrEmitter;
 945     delete DummyMF;
 946     delete DummyF;
 947   }
 948
 949   bool AddRegToInstr(const MCInst &MI, MachineInstr *Instr,
 950                      unsigned Start) const {
 951     if (Start + 1 > MI.getNumOperands())
 952       return false;
 953
 954     const MCOperand &Op = MI.getOperand(Start);
 955     if (!Op.isReg()) return false;
 956
 957     Instr->addOperand(MachineOperand::CreateReg(Op.getReg(), false));
 958     return true;
 959   }
 960
 961   bool AddImmToInstr(const MCInst &MI, MachineInstr *Instr,
 962                      unsigned Start) const {
 963     if (Start + 1 > MI.getNumOperands())
 964       return false;
 965
 966     const MCOperand &Op = MI.getOperand(Start);
 967     if (Op.isImm()) {
 968       Instr->addOperand(MachineOperand::CreateImm(Op.getImm()));
 969       return true;
 970     }
 971     if (!Op.isMCValue())
 972       return false;
 973
 974     const MCValue &Val = Op.getMCValue();
 975     if (Val.isAbsolute()) {
 976       Instr->addOperand(MachineOperand::CreateImm(Val.getConstant()));
 977       return true;
 978     }
 979
 980     // FIXME: Relocation / fixup.
 981     Instr->addOperand(MachineOperand::CreateImm(0));
 982     return true;
 983   }
 984
 985   bool AddLMemToInstr(const MCInst &MI, MachineInstr *Instr,
 986                      unsigned Start) const {
 987     return (AddRegToInstr(MI, Instr, Start + 0) &&
 988             AddImmToInstr(MI, Instr, Start + 1) &&
 989             AddRegToInstr(MI, Instr, Start + 2) &&
 990             AddImmToInstr(MI, Instr, Start + 3));
 991   }
 992
 993   bool AddMemToInstr(const MCInst &MI, MachineInstr *Instr,
 994                      unsigned Start) const {
 995     return (AddRegToInstr(MI, Instr, Start + 0) &&
 996             AddImmToInstr(MI, Instr, Start + 1) &&
 997             AddRegToInstr(MI, Instr, Start + 2) &&
 998             AddImmToInstr(MI, Instr, Start + 3) &&
 999             AddRegToInstr(MI, Instr, Start + 4));
1000   }
1001
1002   void EncodeInstruction(const MCInst &MI, raw_ostream &OS) const {
1003     // Don't look yet!
1004
1005     // Convert the MCInst to a MachineInstr so we can (ab)use the regular
1006     // emitter.
1007     const X86InstrInfo &II = *TM.getInstrInfo();
1008     const TargetInstrDesc &Desc = II.get(MI.getOpcode());
1009     MachineInstr *Instr = DummyMF->CreateMachineInstr(Desc, DebugLoc());
1010     DummyMBB->push_back(Instr);
1011
1012     unsigned Opcode = MI.getOpcode();
1013     unsigned NumOps = MI.getNumOperands();
1014     unsigned CurOp = 0;
1015     if (NumOps > 1 && Desc.getOperandConstraint(1, TOI::TIED_TO) != -1) {
1016       Instr->addOperand(MachineOperand::CreateReg(0, false));
1017       ++CurOp;
1018     } else if (NumOps > 2 &&
1019              Desc.getOperandConstraint(NumOps-1, TOI::TIED_TO)== 0)
1020       // Skip the last source operand that is tied_to the dest reg. e.g. LXADD32
1021       --NumOps;
1022
1023     bool OK = true;
1024     switch (Desc.TSFlags & X86II::FormMask) {
1025     case X86II::MRMDestReg:
1026     case X86II::MRMSrcReg:
1027       // Matching doesn't fill this in completely, we have to choose operand 0
1028       // for a tied register.
1029       OK &= AddRegToInstr(MI, Instr, 0); CurOp++;
1030       OK &= AddRegToInstr(MI, Instr, CurOp++);
1031       if (CurOp < NumOps)
1032         OK &= AddImmToInstr(MI, Instr, CurOp);
1033       break;
1034
1035     case X86II::RawFrm:
1036       if (CurOp < NumOps) {
1037         // Hack to make branches work.
1038         if (!(Desc.TSFlags & X86II::ImmMask) &&
1039             MI.getOperand(0).isMCValue() &&
1040             MI.getOperand(0).getMCValue().getSymA() &&
1041             !MI.getOperand(0).getMCValue().getSymB())
1042           Instr->addOperand(MachineOperand::CreateMBB(DummyMBB));
1043         else
1044           OK &= AddImmToInstr(MI, Instr, CurOp);
1045       }
1046       break;
1047
1048     case X86II::AddRegFrm:
1049       OK &= AddRegToInstr(MI, Instr, CurOp++);
1050       if (CurOp < NumOps)
1051         OK &= AddImmToInstr(MI, Instr, CurOp);
1052       break;
1053
1054     case X86II::MRM0r: case X86II::MRM1r:
1055     case X86II::MRM2r: case X86II::MRM3r:
1056     case X86II::MRM4r: case X86II::MRM5r:
1057     case X86II::MRM6r: case X86II::MRM7r:
1058       // Matching doesn't fill this in completely, we have to choose operand 0
1059       // for a tied register.
1060       OK &= AddRegToInstr(MI, Instr, 0); CurOp++;
1061       if (CurOp < NumOps)
1062         OK &= AddImmToInstr(MI, Instr, CurOp);
1063       break;
1064
1065     case X86II::MRM0m: case X86II::MRM1m:
1066     case X86II::MRM2m: case X86II::MRM3m:
1067     case X86II::MRM4m: case X86II::MRM5m:
1068     case X86II::MRM6m: case X86II::MRM7m:
1069       OK &= AddMemToInstr(MI, Instr, CurOp); CurOp += 5;
1070       if (CurOp < NumOps)
1071         OK &= AddImmToInstr(MI, Instr, CurOp);
1072       break;
1073
1074     case X86II::MRMSrcMem:
1075       OK &= AddRegToInstr(MI, Instr, CurOp++);
1076       if (Opcode == X86::LEA64r || Opcode == X86::LEA64_32r ||
1077           Opcode == X86::LEA16r || Opcode == X86::LEA32r)
1078         OK &= AddLMemToInstr(MI, Instr, CurOp);
1079       else
1080         OK &= AddMemToInstr(MI, Instr, CurOp);
1081       break;
1082
1083     case X86II::MRMDestMem:
1084       OK &= AddMemToInstr(MI, Instr, CurOp); CurOp += 5;
1085       OK &= AddRegToInstr(MI, Instr, CurOp);
1086       break;
1087
1088     default:
1089     case X86II::MRMInitReg:
1090     case X86II::Pseudo:
1091       OK = false;
1092       break;
1093     }
1094
1095     if (!OK) {
1096       errs() << "couldn't convert inst '";
1097       MI.print(errs());
1098       errs() << "' to machine instr:\n";
1099       Instr->dump();
1100     }
1101
1102     InstrEmitter->reset();
1103     if (OK)
1104       Emit->emitInstruction(*Instr, &Desc);
1105     OS << InstrEmitter->str();
1106
1107     Instr->eraseFromParent();
1108   }
1109 };
1110 }
1111
1112 // Ok, now you can look.
1113 MCCodeEmitter *llvm::createX86MCCodeEmitter(const Target &,
1114                                             TargetMachine &TM) {
1115   return new X86MCCodeEmitter(static_cast<X86TargetMachine&>(TM));
1116 }