lib/Target/X86/X86CodeEmitter.cpp

   1 //===-- X86/X86CodeEmitter.cpp - Convert X86 code to machine code ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the pass that transforms the X86 machine instructions into
  11 // relocatable machine code.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "x86-emitter"
  16 #include "X86InstrInfo.h"
  17 #include "X86JITInfo.h"
  18 #include "X86Subtarget.h"
  19 #include "X86TargetMachine.h"
  20 #include "X86Relocations.h"
  21 #include "X86.h"
  22 #include "llvm/PassManager.h"
  23 #include "llvm/CodeGen/MachineCodeEmitter.h"
  24 #include "llvm/CodeGen/MachineFunctionPass.h"
  25 #include "llvm/CodeGen/MachineInstr.h"
  26 #include "llvm/CodeGen/MachineModuleInfo.h"
  27 #include "llvm/CodeGen/Passes.h"
  28 #include "llvm/Function.h"
  29 #include "llvm/ADT/Statistic.h"
  30 #include "llvm/Support/Compiler.h"
  31 #include "llvm/Support/Debug.h"
  32 #include "llvm/Target/TargetOptions.h"
  33 using namespace llvm;
  34
  35 STATISTIC(NumEmitted, "Number of machine instructions emitted");
  36
  37 namespace {
  38   class VISIBILITY_HIDDEN Emitter : public MachineFunctionPass {
  39     const X86InstrInfo  *II;
  40     const TargetData    *TD;
  41     X86TargetMachine    &TM;
  42     MachineCodeEmitter  &MCE;
  43     intptr_t PICBaseOffset;
  44     bool Is64BitMode;
  45     bool IsPIC;
  46   public:
  47     static char ID;
  48     explicit Emitter(X86TargetMachine &tm, MachineCodeEmitter &mce)
  49       : MachineFunctionPass(&ID), II(0), TD(0), TM(tm),
  50       MCE(mce), PICBaseOffset(0), Is64BitMode(false),
  51       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  52     Emitter(X86TargetMachine &tm, MachineCodeEmitter &mce,
  53             const X86InstrInfo &ii, const TargetData &td, bool is64)
  54       : MachineFunctionPass(&ID), II(&ii), TD(&td), TM(tm),
  55       MCE(mce), PICBaseOffset(0), Is64BitMode(is64),
  56       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  57
  58     bool runOnMachineFunction(MachineFunction &MF);
  59
  60     virtual const char *getPassName() const {
  61       return "X86 Machine Code Emitter";
  62     }
  63
  64     void emitInstruction(const MachineInstr &MI,
  65                          const TargetInstrDesc *Desc);
  66
  67     void getAnalysisUsage(AnalysisUsage &AU) const {
  68       AU.addRequired<MachineModuleInfo>();
  69       MachineFunctionPass::getAnalysisUsage(AU);
  70     }
  71
  72   private:
  73     void emitPCRelativeBlockAddress(MachineBasicBlock *MBB);
  74     void emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
  75                            intptr_t Disp = 0, intptr_t PCAdj = 0,
  76                            bool NeedStub = false, bool IsLazy = false);
  77     void emitExternalSymbolAddress(const char *ES, unsigned Reloc);
  78     void emitConstPoolAddress(unsigned CPI, unsigned Reloc, intptr_t Disp = 0,
  79                               intptr_t PCAdj = 0);
  80     void emitJumpTableAddress(unsigned JTI, unsigned Reloc,
  81                               intptr_t PCAdj = 0);
  82
  83     void emitDisplacementField(const MachineOperand *RelocOp, int DispVal,
  84                                intptr_t PCAdj = 0);
  85
  86     void emitRegModRMByte(unsigned ModRMReg, unsigned RegOpcodeField);
  87     void emitRegModRMByte(unsigned RegOpcodeField);
  88     void emitSIBByte(unsigned SS, unsigned Index, unsigned Base);
  89     void emitConstant(uint64_t Val, unsigned Size);
  90
  91     void emitMemModRMByte(const MachineInstr &MI,
  92                           unsigned Op, unsigned RegOpcodeField,
  93                           intptr_t PCAdj = 0);
  94
  95     unsigned getX86RegNum(unsigned RegNo) const;
  96
  97     bool gvNeedsLazyPtr(const GlobalValue *GV);
  98   };
  99   char Emitter::ID = 0;
 100 }
 101
 102 /// createX86CodeEmitterPass - Return a pass that emits the collected X86 code
 103 /// to the specified MCE object.
 104 FunctionPass *llvm::createX86CodeEmitterPass(X86TargetMachine &TM,
 105                                              MachineCodeEmitter &MCE) {
 106   return new Emitter(TM, MCE);
 107 }
 108
 109 bool Emitter::runOnMachineFunction(MachineFunction &MF) {
 110
 111   MCE.setModuleInfo(&getAnalysis<MachineModuleInfo>());
 112
 113   II = TM.getInstrInfo();
 114   TD = TM.getTargetData();
 115   Is64BitMode = TM.getSubtarget<X86Subtarget>().is64Bit();
 116   IsPIC = TM.getRelocationModel() == Reloc::PIC_;
 117
 118   do {
 119     DOUT << "JITTing function '" << MF.getFunction()->getName() << "'\n";
 120     MCE.startFunction(MF);
 121     for (MachineFunction::iterator MBB = MF.begin(), E = MF.end();
 122          MBB != E; ++MBB) {
 123       MCE.StartMachineBasicBlock(MBB);
 124       for (MachineBasicBlock::const_iterator I = MBB->begin(), E = MBB->end();
 125            I != E; ++I) {
 126         const TargetInstrDesc &Desc = I->getDesc();
 127         emitInstruction(*I, &Desc);
 128         // MOVPC32r is basically a call plus a pop instruction.
 129         if (Desc.getOpcode() == X86::MOVPC32r)
 130           emitInstruction(*I, &II->get(X86::POP32r));
 131         NumEmitted++;  // Keep track of the # of mi's emitted
 132       }
 133     }
 134   } while (MCE.finishFunction(MF));
 135
 136   return false;
 137 }
 138
 139 /// emitPCRelativeBlockAddress - This method keeps track of the information
 140 /// necessary to resolve the address of this block later and emits a dummy
 141 /// value.
 142 ///
 143 void Emitter::emitPCRelativeBlockAddress(MachineBasicBlock *MBB) {
 144   // Remember where this reference was and where it is to so we can
 145   // deal with it later.
 146   MCE.addRelocation(MachineRelocation::getBB(MCE.getCurrentPCOffset(),
 147                                              X86::reloc_pcrel_word, MBB));
 148   MCE.emitWordLE(0);
 149 }
 150
 151 /// emitGlobalAddress - Emit the specified address to the code stream assuming
 152 /// this is part of a "take the address of a global" instruction.
 153 ///
 154 void Emitter::emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
 155                                 intptr_t Disp /* = 0 */,
 156                                 intptr_t PCAdj /* = 0 */,
 157                                 bool NeedStub /* = false */,
 158                                 bool isLazy /* = false */) {
 159   intptr_t RelocCST = 0;
 160   if (Reloc == X86::reloc_picrel_word)
 161     RelocCST = PICBaseOffset;
 162   else if (Reloc == X86::reloc_pcrel_word)
 163     RelocCST = PCAdj;
 164   MachineRelocation MR = isLazy
 165     ? MachineRelocation::getGVLazyPtr(MCE.getCurrentPCOffset(), Reloc,
 166                                       GV, RelocCST, NeedStub)
 167     : MachineRelocation::getGV(MCE.getCurrentPCOffset(), Reloc,
 168                                GV, RelocCST, NeedStub);
 169   MCE.addRelocation(MR);
 170   // The relocated value will be added to the displacement
 171   if (Reloc == X86::reloc_absolute_dword)
 172     MCE.emitDWordLE(Disp);
 173   else
 174     MCE.emitWordLE((int32_t)Disp);
 175 }
 176
 177 /// emitExternalSymbolAddress - Arrange for the address of an external symbol to
 178 /// be emitted to the current location in the function, and allow it to be PC
 179 /// relative.
 180 void Emitter::emitExternalSymbolAddress(const char *ES, unsigned Reloc) {
 181   intptr_t RelocCST = (Reloc == X86::reloc_picrel_word) ? PICBaseOffset : 0;
 182   MCE.addRelocation(MachineRelocation::getExtSym(MCE.getCurrentPCOffset(),
 183                                                  Reloc, ES, RelocCST));
 184   if (Reloc == X86::reloc_absolute_dword)
 185     MCE.emitDWordLE(0);
 186   else
 187     MCE.emitWordLE(0);
 188 }
 189
 190 /// emitConstPoolAddress - Arrange for the address of an constant pool
 191 /// to be emitted to the current location in the function, and allow it to be PC
 192 /// relative.
 193 void Emitter::emitConstPoolAddress(unsigned CPI, unsigned Reloc,
 194                                    intptr_t Disp /* = 0 */,
 195                                    intptr_t PCAdj /* = 0 */) {
 196   intptr_t RelocCST = 0;
 197   if (Reloc == X86::reloc_picrel_word)
 198     RelocCST = PICBaseOffset;
 199   else if (Reloc == X86::reloc_pcrel_word)
 200     RelocCST = PCAdj;
 201   MCE.addRelocation(MachineRelocation::getConstPool(MCE.getCurrentPCOffset(),
 202                                                     Reloc, CPI, RelocCST));
 203   // The relocated value will be added to the displacement
 204   if (Reloc == X86::reloc_absolute_dword)
 205     MCE.emitDWordLE(Disp);
 206   else
 207     MCE.emitWordLE((int32_t)Disp);
 208 }
 209
 210 /// emitJumpTableAddress - Arrange for the address of a jump table to
 211 /// be emitted to the current location in the function, and allow it to be PC
 212 /// relative.
 213 void Emitter::emitJumpTableAddress(unsigned JTI, unsigned Reloc,
 214                                    intptr_t PCAdj /* = 0 */) {
 215   intptr_t RelocCST = 0;
 216   if (Reloc == X86::reloc_picrel_word)
 217     RelocCST = PICBaseOffset;
 218   else if (Reloc == X86::reloc_pcrel_word)
 219     RelocCST = PCAdj;
 220   MCE.addRelocation(MachineRelocation::getJumpTable(MCE.getCurrentPCOffset(),
 221                                                     Reloc, JTI, RelocCST));
 222   // The relocated value will be added to the displacement
 223   if (Reloc == X86::reloc_absolute_dword)
 224     MCE.emitDWordLE(0);
 225   else
 226     MCE.emitWordLE(0);
 227 }
 228
 229 unsigned Emitter::getX86RegNum(unsigned RegNo) const {
 230   return II->getRegisterInfo().getX86RegNum(RegNo);
 231 }
 232
 233 inline static unsigned char ModRMByte(unsigned Mod, unsigned RegOpcode,
 234                                       unsigned RM) {
 235   assert(Mod < 4 && RegOpcode < 8 && RM < 8 && "ModRM Fields out of range!");
 236   return RM | (RegOpcode << 3) | (Mod << 6);
 237 }
 238
 239 void Emitter::emitRegModRMByte(unsigned ModRMReg, unsigned RegOpcodeFld){
 240   MCE.emitByte(ModRMByte(3, RegOpcodeFld, getX86RegNum(ModRMReg)));
 241 }
 242
 243 void Emitter::emitRegModRMByte(unsigned RegOpcodeFld) {
 244   MCE.emitByte(ModRMByte(3, RegOpcodeFld, 0));
 245 }
 246
 247 void Emitter::emitSIBByte(unsigned SS, unsigned Index, unsigned Base) {
 248   // SIB byte is in the same format as the ModRMByte...
 249   MCE.emitByte(ModRMByte(SS, Index, Base));
 250 }
 251
 252 void Emitter::emitConstant(uint64_t Val, unsigned Size) {
 253   // Output the constant in little endian byte order...
 254   for (unsigned i = 0; i != Size; ++i) {
 255     MCE.emitByte(Val & 255);
 256     Val >>= 8;
 257   }
 258 }
 259
 260 /// isDisp8 - Return true if this signed displacement fits in a 8-bit
 261 /// sign-extended field.
 262 static bool isDisp8(int Value) {
 263   return Value == (signed char)Value;
 264 }
 265
 266 bool Emitter::gvNeedsLazyPtr(const GlobalValue *GV) {
 267   // For Darwin, simulate the linktime GOT by using the same lazy-pointer
 268   // mechanism as 32-bit mode.
 269   return (!Is64BitMode || TM.getSubtarget<X86Subtarget>().isTargetDarwin()) &&
 270     TM.getSubtarget<X86Subtarget>().GVRequiresExtraLoad(GV, TM, false);
 271 }
 272
 273 void Emitter::emitDisplacementField(const MachineOperand *RelocOp,
 274                                     int DispVal, intptr_t PCAdj) {
 275   // If this is a simple integer displacement that doesn't require a relocation,
 276   // emit it now.
 277   if (!RelocOp) {
 278     emitConstant(DispVal, 4);
 279     return;
 280   }
 281
 282   // Otherwise, this is something that requires a relocation.  Emit it as such
 283   // now.
 284   if (RelocOp->isGlobal()) {
 285     // In 64-bit static small code model, we could potentially emit absolute.
 286     // But it's probably not beneficial.
 287     //  89 05 00 00 00 00     mov    %eax,0(%rip)  # PC-relative
 288     //  89 04 25 00 00 00 00  mov    %eax,0x0      # Absolute
 289     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 290       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 291     bool NeedStub = isa<Function>(RelocOp->getGlobal());
 292     bool isLazy = gvNeedsLazyPtr(RelocOp->getGlobal());
 293     emitGlobalAddress(RelocOp->getGlobal(), rt, RelocOp->getOffset(),
 294                       PCAdj, NeedStub, isLazy);
 295   } else if (RelocOp->isCPI()) {
 296     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word : X86::reloc_picrel_word;
 297     emitConstPoolAddress(RelocOp->getIndex(), rt,
 298                          RelocOp->getOffset(), PCAdj);
 299   } else if (RelocOp->isJTI()) {
 300     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word : X86::reloc_picrel_word;
 301     emitJumpTableAddress(RelocOp->getIndex(), rt, PCAdj);
 302   } else {
 303     assert(0 && "Unknown value to relocate!");
 304   }
 305 }
 306
 307 void Emitter::emitMemModRMByte(const MachineInstr &MI,
 308                                unsigned Op, unsigned RegOpcodeField,
 309                                intptr_t PCAdj) {
 310   const MachineOperand &Op3 = MI.getOperand(Op+3);
 311   int DispVal = 0;
 312   const MachineOperand *DispForReloc = 0;
 313
 314   // Figure out what sort of displacement we have to handle here.
 315   if (Op3.isGlobal()) {
 316     DispForReloc = &Op3;
 317   } else if (Op3.isCPI()) {
 318     if (Is64BitMode || IsPIC) {
 319       DispForReloc = &Op3;
 320     } else {
 321       DispVal += MCE.getConstantPoolEntryAddress(Op3.getIndex());
 322       DispVal += Op3.getOffset();
 323     }
 324   } else if (Op3.isJTI()) {
 325     if (Is64BitMode || IsPIC) {
 326       DispForReloc = &Op3;
 327     } else {
 328       DispVal += MCE.getJumpTableEntryAddress(Op3.getIndex());
 329     }
 330   } else {
 331     DispVal = Op3.getImm();
 332   }
 333
 334   const MachineOperand &Base     = MI.getOperand(Op);
 335   const MachineOperand &Scale    = MI.getOperand(Op+1);
 336   const MachineOperand &IndexReg = MI.getOperand(Op+2);
 337
 338   unsigned BaseReg = Base.getReg();
 339
 340   // Is a SIB byte needed?
 341   if (IndexReg.getReg() == 0 &&
 342       (BaseReg == 0 || getX86RegNum(BaseReg) != N86::ESP)) {
 343     if (BaseReg == 0) {  // Just a displacement?
 344       // Emit special case [disp32] encoding
 345       MCE.emitByte(ModRMByte(0, RegOpcodeField, 5));
 346
 347       emitDisplacementField(DispForReloc, DispVal, PCAdj);
 348     } else {
 349       unsigned BaseRegNo = getX86RegNum(BaseReg);
 350       if (!DispForReloc && DispVal == 0 && BaseRegNo != N86::EBP) {
 351         // Emit simple indirect register encoding... [EAX] f.e.
 352         MCE.emitByte(ModRMByte(0, RegOpcodeField, BaseRegNo));
 353       } else if (!DispForReloc && isDisp8(DispVal)) {
 354         // Emit the disp8 encoding... [REG+disp8]
 355         MCE.emitByte(ModRMByte(1, RegOpcodeField, BaseRegNo));
 356         emitConstant(DispVal, 1);
 357       } else {
 358         // Emit the most general non-SIB encoding: [REG+disp32]
 359         MCE.emitByte(ModRMByte(2, RegOpcodeField, BaseRegNo));
 360         emitDisplacementField(DispForReloc, DispVal, PCAdj);
 361       }
 362     }
 363
 364   } else {  // We need a SIB byte, so start by outputting the ModR/M byte first
 365     assert(IndexReg.getReg() != X86::ESP &&
 366            IndexReg.getReg() != X86::RSP && "Cannot use ESP as index reg!");
 367
 368     bool ForceDisp32 = false;
 369     bool ForceDisp8  = false;
 370     if (BaseReg == 0) {
 371       // If there is no base register, we emit the special case SIB byte with
 372       // MOD=0, BASE=5, to JUST get the index, scale, and displacement.
 373       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 374       ForceDisp32 = true;
 375     } else if (DispForReloc) {
 376       // Emit the normal disp32 encoding.
 377       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 378       ForceDisp32 = true;
 379     } else if (DispVal == 0 && getX86RegNum(BaseReg) != N86::EBP) {
 380       // Emit no displacement ModR/M byte
 381       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 382     } else if (isDisp8(DispVal)) {
 383       // Emit the disp8 encoding...
 384       MCE.emitByte(ModRMByte(1, RegOpcodeField, 4));
 385       ForceDisp8 = true;           // Make sure to force 8 bit disp if Base=EBP
 386     } else {
 387       // Emit the normal disp32 encoding...
 388       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 389     }
 390
 391     // Calculate what the SS field value should be...
 392     static const unsigned SSTable[] = { ~0, 0, 1, ~0, 2, ~0, ~0, ~0, 3 };
 393     unsigned SS = SSTable[Scale.getImm()];
 394
 395     if (BaseReg == 0) {
 396       // Handle the SIB byte for the case where there is no base.  The
 397       // displacement has already been output.
 398       assert(IndexReg.getReg() && "Index register must be specified!");
 399       emitSIBByte(SS, getX86RegNum(IndexReg.getReg()), 5);
 400     } else {
 401       unsigned BaseRegNo = getX86RegNum(BaseReg);
 402       unsigned IndexRegNo;
 403       if (IndexReg.getReg())
 404         IndexRegNo = getX86RegNum(IndexReg.getReg());
 405       else
 406         IndexRegNo = 4;   // For example [ESP+1*<noreg>+4]
 407       emitSIBByte(SS, IndexRegNo, BaseRegNo);
 408     }
 409
 410     // Do we need to output a displacement?
 411     if (ForceDisp8) {
 412       emitConstant(DispVal, 1);
 413     } else if (DispVal != 0 || ForceDisp32) {
 414       emitDisplacementField(DispForReloc, DispVal, PCAdj);
 415     }
 416   }
 417 }
 418
 419 void Emitter::emitInstruction(const MachineInstr &MI,
 420                               const TargetInstrDesc *Desc) {
 421   DOUT << MI;
 422
 423   unsigned Opcode = Desc->Opcode;
 424
 425   // Emit the lock opcode prefix as needed.
 426   if (Desc->TSFlags & X86II::LOCK) MCE.emitByte(0xF0);
 427
 428   // Emit segment override opcode prefix as needed.
 429   switch (Desc->TSFlags & X86II::SegOvrMask) {
 430   case X86II::FS:
 431     MCE.emitByte(0x64);
 432     break;
 433   case X86II::GS:
 434     MCE.emitByte(0x65);
 435     break;
 436   default: assert(0 && "Invalid segment!");
 437   case 0: break;  // No segment override!
 438   }
 439
 440   // Emit the repeat opcode prefix as needed.
 441   if ((Desc->TSFlags & X86II::Op0Mask) == X86II::REP) MCE.emitByte(0xF3);
 442
 443   // Emit the operand size opcode prefix as needed.
 444   if (Desc->TSFlags & X86II::OpSize) MCE.emitByte(0x66);
 445
 446   // Emit the address size opcode prefix as needed.
 447   if (Desc->TSFlags & X86II::AdSize) MCE.emitByte(0x67);
 448
 449   bool Need0FPrefix = false;
 450   switch (Desc->TSFlags & X86II::Op0Mask) {
 451   case X86II::TB:  // Two-byte opcode prefix
 452   case X86II::T8:  // 0F 38
 453   case X86II::TA:  // 0F 3A
 454     Need0FPrefix = true;
 455     break;
 456   case X86II::REP: break; // already handled.
 457   case X86II::XS:   // F3 0F
 458     MCE.emitByte(0xF3);
 459     Need0FPrefix = true;
 460     break;
 461   case X86II::XD:   // F2 0F
 462     MCE.emitByte(0xF2);
 463     Need0FPrefix = true;
 464     break;
 465   case X86II::D8: case X86II::D9: case X86II::DA: case X86II::DB:
 466   case X86II::DC: case X86II::DD: case X86II::DE: case X86II::DF:
 467     MCE.emitByte(0xD8+
 468                  (((Desc->TSFlags & X86II::Op0Mask)-X86II::D8)
 469                                    >> X86II::Op0Shift));
 470     break; // Two-byte opcode prefix
 471   default: assert(0 && "Invalid prefix!");
 472   case 0: break;  // No prefix!
 473   }
 474
 475   if (Is64BitMode) {
 476     // REX prefix
 477     unsigned REX = X86InstrInfo::determineREX(MI);
 478     if (REX)
 479       MCE.emitByte(0x40 | REX);
 480   }
 481
 482   // 0x0F escape code must be emitted just before the opcode.
 483   if (Need0FPrefix)
 484     MCE.emitByte(0x0F);
 485
 486   switch (Desc->TSFlags & X86II::Op0Mask) {
 487   case X86II::T8:  // 0F 38
 488     MCE.emitByte(0x38);
 489     break;
 490   case X86II::TA:    // 0F 3A
 491     MCE.emitByte(0x3A);
 492     break;
 493   }
 494
 495   // If this is a two-address instruction, skip one of the register operands.
 496   unsigned NumOps = Desc->getNumOperands();
 497   unsigned CurOp = 0;
 498   if (NumOps > 1 && Desc->getOperandConstraint(1, TOI::TIED_TO) != -1)
 499     ++CurOp;
 500   else if (NumOps > 2 && Desc->getOperandConstraint(NumOps-1, TOI::TIED_TO)== 0)
 501     // Skip the last source operand that is tied_to the dest reg. e.g. LXADD32
 502     --NumOps;
 503
 504   unsigned char BaseOpcode = II->getBaseOpcodeFor(Desc);
 505   switch (Desc->TSFlags & X86II::FormMask) {
 506   default: assert(0 && "Unknown FormMask value in X86 MachineCodeEmitter!");
 507   case X86II::Pseudo:
 508     // Remember the current PC offset, this is the PIC relocation
 509     // base address.
 510     switch (Opcode) {
 511     default:
 512       assert(0 && "psuedo instructions should be removed before code emission");
 513       break;
 514     case TargetInstrInfo::INLINEASM: {
 515       const char* Value = MI.getOperand(0).getSymbolName();
 516       /* We allow inline assembler nodes with empty bodies - they can
 517          implicitly define registers, which is ok for JIT. */
 518       assert((Value[0] == 0) && "JIT does not support inline asm!\n");
 519       break;
 520     }
 521     case TargetInstrInfo::DBG_LABEL:
 522     case TargetInstrInfo::EH_LABEL:
 523       MCE.emitLabel(MI.getOperand(0).getImm());
 524       break;
 525     case TargetInstrInfo::IMPLICIT_DEF:
 526     case TargetInstrInfo::DECLARE:
 527     case X86::DWARF_LOC:
 528     case X86::FP_REG_KILL:
 529       break;
 530     case X86::TLS_tp: {
 531       MCE.emitByte(BaseOpcode);
 532       unsigned RegOpcodeField = getX86RegNum(MI.getOperand(0).getReg());
 533       MCE.emitByte(ModRMByte(0, RegOpcodeField, 5));
 534       emitConstant(0, 4);
 535       break;
 536     }
 537     case X86::TLS_gs_ri: {
 538       MCE.emitByte(BaseOpcode);
 539       unsigned RegOpcodeField = getX86RegNum(MI.getOperand(0).getReg());
 540       MCE.emitByte(ModRMByte(0, RegOpcodeField, 5));
 541       GlobalValue* GV = MI.getOperand(1).getGlobal();
 542       unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 543         : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 544       emitGlobalAddress(GV, rt);
 545       break;
 546     }
 547     case X86::MOVPC32r: {
 548       // This emits the "call" portion of this pseudo instruction.
 549       MCE.emitByte(BaseOpcode);
 550       emitConstant(0, X86InstrInfo::sizeOfImm(Desc));
 551       // Remember PIC base.
 552       PICBaseOffset = MCE.getCurrentPCOffset();
 553       X86JITInfo *JTI = TM.getJITInfo();
 554       JTI->setPICBase(MCE.getCurrentPCValue());
 555       break;
 556     }
 557     }
 558     CurOp = NumOps;
 559     break;
 560   case X86II::RawFrm:
 561     MCE.emitByte(BaseOpcode);
 562
 563     if (CurOp != NumOps) {
 564       const MachineOperand &MO = MI.getOperand(CurOp++);
 565
 566       DOUT << "RawFrm CurOp " << CurOp << "\n";
 567       DOUT << "isMBB " << MO.isMBB() << "\n";
 568       DOUT << "isGlobal " << MO.isGlobal() << "\n";
 569       DOUT << "isSymbol " << MO.isSymbol() << "\n";
 570       DOUT << "isImm " << MO.isImm() << "\n";
 571
 572       if (MO.isMBB()) {
 573         emitPCRelativeBlockAddress(MO.getMBB());
 574       } else if (MO.isGlobal()) {
 575         // Assume undefined functions may be outside the Small codespace.
 576         bool NeedStub =
 577           (Is64BitMode &&
 578               (TM.getCodeModel() == CodeModel::Large ||
 579                TM.getSubtarget<X86Subtarget>().isTargetDarwin())) ||
 580           Opcode == X86::TAILJMPd;
 581         emitGlobalAddress(MO.getGlobal(), X86::reloc_pcrel_word,
 582                           MO.getOffset(), 0, NeedStub);
 583       } else if (MO.isSymbol()) {
 584         emitExternalSymbolAddress(MO.getSymbolName(), X86::reloc_pcrel_word);
 585       } else if (MO.isImm()) {
 586         emitConstant(MO.getImm(), X86InstrInfo::sizeOfImm(Desc));
 587       } else {
 588         assert(0 && "Unknown RawFrm operand!");
 589       }
 590     }
 591     break;
 592
 593   case X86II::AddRegFrm:
 594     MCE.emitByte(BaseOpcode + getX86RegNum(MI.getOperand(CurOp++).getReg()));
 595
 596     if (CurOp != NumOps) {
 597       const MachineOperand &MO1 = MI.getOperand(CurOp++);
 598       unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 599       if (MO1.isImm())
 600         emitConstant(MO1.getImm(), Size);
 601       else {
 602         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 603           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 604         // This should not occur on Darwin for relocatable objects.
 605         if (Opcode == X86::MOV64ri)
 606           rt = X86::reloc_absolute_dword;  // FIXME: add X86II flag?
 607         if (MO1.isGlobal()) {
 608           bool NeedStub = isa<Function>(MO1.getGlobal());
 609           bool isLazy = gvNeedsLazyPtr(MO1.getGlobal());
 610           emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 611                             NeedStub, isLazy);
 612         } else if (MO1.isSymbol())
 613           emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 614         else if (MO1.isCPI())
 615           emitConstPoolAddress(MO1.getIndex(), rt);
 616         else if (MO1.isJTI())
 617           emitJumpTableAddress(MO1.getIndex(), rt);
 618       }
 619     }
 620     break;
 621
 622   case X86II::MRMDestReg: {
 623     MCE.emitByte(BaseOpcode);
 624     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 625                      getX86RegNum(MI.getOperand(CurOp+1).getReg()));
 626     CurOp += 2;
 627     if (CurOp != NumOps)
 628       emitConstant(MI.getOperand(CurOp++).getImm(), X86InstrInfo::sizeOfImm(Desc));
 629     break;
 630   }
 631   case X86II::MRMDestMem: {
 632     MCE.emitByte(BaseOpcode);
 633     emitMemModRMByte(MI, CurOp, getX86RegNum(MI.getOperand(CurOp+4).getReg()));
 634     CurOp += 5;
 635     if (CurOp != NumOps)
 636       emitConstant(MI.getOperand(CurOp++).getImm(), X86InstrInfo::sizeOfImm(Desc));
 637     break;
 638   }
 639
 640   case X86II::MRMSrcReg:
 641     MCE.emitByte(BaseOpcode);
 642     emitRegModRMByte(MI.getOperand(CurOp+1).getReg(),
 643                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 644     CurOp += 2;
 645     if (CurOp != NumOps)
 646       emitConstant(MI.getOperand(CurOp++).getImm(), X86InstrInfo::sizeOfImm(Desc));
 647     break;
 648
 649   case X86II::MRMSrcMem: {
 650     intptr_t PCAdj = (CurOp+5 != NumOps) ? X86InstrInfo::sizeOfImm(Desc) : 0;
 651
 652     MCE.emitByte(BaseOpcode);
 653     emitMemModRMByte(MI, CurOp+1, getX86RegNum(MI.getOperand(CurOp).getReg()),
 654                      PCAdj);
 655     CurOp += 5;
 656     if (CurOp != NumOps)
 657       emitConstant(MI.getOperand(CurOp++).getImm(), X86InstrInfo::sizeOfImm(Desc));
 658     break;
 659   }
 660
 661   case X86II::MRM0r: case X86II::MRM1r:
 662   case X86II::MRM2r: case X86II::MRM3r:
 663   case X86II::MRM4r: case X86II::MRM5r:
 664   case X86II::MRM6r: case X86II::MRM7r: {
 665     MCE.emitByte(BaseOpcode);
 666
 667     // Special handling of lfence and mfence.
 668     if (Desc->getOpcode() == X86::LFENCE ||
 669         Desc->getOpcode() == X86::MFENCE)
 670       emitRegModRMByte((Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 671     else
 672       emitRegModRMByte(MI.getOperand(CurOp++).getReg(),
 673                        (Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 674
 675     if (CurOp != NumOps) {
 676       const MachineOperand &MO1 = MI.getOperand(CurOp++);
 677       unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 678       if (MO1.isImm())
 679         emitConstant(MO1.getImm(), Size);
 680       else {
 681         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 682           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 683         if (Opcode == X86::MOV64ri32)
 684           rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 685         if (MO1.isGlobal()) {
 686           bool NeedStub = isa<Function>(MO1.getGlobal());
 687           bool isLazy = gvNeedsLazyPtr(MO1.getGlobal());
 688           emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 689                             NeedStub, isLazy);
 690         } else if (MO1.isSymbol())
 691           emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 692         else if (MO1.isCPI())
 693           emitConstPoolAddress(MO1.getIndex(), rt);
 694         else if (MO1.isJTI())
 695           emitJumpTableAddress(MO1.getIndex(), rt);
 696       }
 697     }
 698     break;
 699   }
 700
 701   case X86II::MRM0m: case X86II::MRM1m:
 702   case X86II::MRM2m: case X86II::MRM3m:
 703   case X86II::MRM4m: case X86II::MRM5m:
 704   case X86II::MRM6m: case X86II::MRM7m: {
 705     intptr_t PCAdj = (CurOp+4 != NumOps) ?
 706       (MI.getOperand(CurOp+4).isImm() ? X86InstrInfo::sizeOfImm(Desc) : 4) : 0;
 707
 708     MCE.emitByte(BaseOpcode);
 709     emitMemModRMByte(MI, CurOp, (Desc->TSFlags & X86II::FormMask)-X86II::MRM0m,
 710                      PCAdj);
 711     CurOp += 4;
 712
 713     if (CurOp != NumOps) {
 714       const MachineOperand &MO = MI.getOperand(CurOp++);
 715       unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 716       if (MO.isImm())
 717         emitConstant(MO.getImm(), Size);
 718       else {
 719         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 720           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 721         if (Opcode == X86::MOV64mi32)
 722           rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 723         if (MO.isGlobal()) {
 724           bool NeedStub = isa<Function>(MO.getGlobal());
 725           bool isLazy = gvNeedsLazyPtr(MO.getGlobal());
 726           emitGlobalAddress(MO.getGlobal(), rt, MO.getOffset(), 0,
 727                             NeedStub, isLazy);
 728         } else if (MO.isSymbol())
 729           emitExternalSymbolAddress(MO.getSymbolName(), rt);
 730         else if (MO.isCPI())
 731           emitConstPoolAddress(MO.getIndex(), rt);
 732         else if (MO.isJTI())
 733           emitJumpTableAddress(MO.getIndex(), rt);
 734       }
 735     }
 736     break;
 737   }
 738
 739   case X86II::MRMInitReg:
 740     MCE.emitByte(BaseOpcode);
 741     // Duplicate register, used by things like MOV8r0 (aka xor reg,reg).
 742     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 743                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 744     ++CurOp;
 745     break;
 746   }
 747
 748   if (!Desc->isVariadic() && CurOp != NumOps) {
 749     cerr << "Cannot encode: ";
 750     MI.dump();
 751     cerr << '\n';
 752     abort();
 753   }
 754 }