lib/Target/X86/X86CodeEmitter.cpp

   1 //===-- X86/X86CodeEmitter.cpp - Convert X86 code to machine code ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the pass that transforms the X86 machine instructions into
  11 // relocatable machine code.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "x86-emitter"
  16 #include "X86InstrInfo.h"
  17 #include "X86JITInfo.h"
  18 #include "X86Subtarget.h"
  19 #include "X86TargetMachine.h"
  20 #include "X86Relocations.h"
  21 #include "X86.h"
  22 #include "llvm/PassManager.h"
  23 #include "llvm/CodeGen/MachineCodeEmitter.h"
  24 #include "llvm/CodeGen/MachineFunctionPass.h"
  25 #include "llvm/CodeGen/MachineInstr.h"
  26 #include "llvm/CodeGen/MachineModuleInfo.h"
  27 #include "llvm/CodeGen/Passes.h"
  28 #include "llvm/Function.h"
  29 #include "llvm/ADT/Statistic.h"
  30 #include "llvm/Support/Compiler.h"
  31 #include "llvm/Target/TargetOptions.h"
  32 using namespace llvm;
  33
  34 STATISTIC(NumEmitted, "Number of machine instructions emitted");
  35
  36 namespace {
  37   class VISIBILITY_HIDDEN Emitter : public MachineFunctionPass {
  38     const X86InstrInfo  *II;
  39     const TargetData    *TD;
  40     TargetMachine       &TM;
  41     MachineCodeEmitter  &MCE;
  42     intptr_t PICBaseOffset;
  43     bool Is64BitMode;
  44     bool IsPIC;
  45   public:
  46     static char ID;
  47     explicit Emitter(TargetMachine &tm, MachineCodeEmitter &mce)
  48       : MachineFunctionPass((intptr_t)&ID), II(0), TD(0), TM(tm),
  49       MCE(mce), PICBaseOffset(0), Is64BitMode(false),
  50       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  51     Emitter(TargetMachine &tm, MachineCodeEmitter &mce,
  52             const X86InstrInfo &ii, const TargetData &td, bool is64)
  53       : MachineFunctionPass((intptr_t)&ID), II(&ii), TD(&td), TM(tm),
  54       MCE(mce), PICBaseOffset(0), Is64BitMode(is64),
  55       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  56
  57     bool runOnMachineFunction(MachineFunction &MF);
  58
  59     virtual const char *getPassName() const {
  60       return "X86 Machine Code Emitter";
  61     }
  62
  63     void emitInstruction(const MachineInstr &MI,
  64                          const TargetInstrDesc *Desc);
  65
  66     void getAnalysisUsage(AnalysisUsage &AU) const {
  67       AU.addRequired<MachineModuleInfo>();
  68       MachineFunctionPass::getAnalysisUsage(AU);
  69     }
  70
  71   private:
  72     void emitPCRelativeBlockAddress(MachineBasicBlock *MBB);
  73     void emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
  74                            int Disp = 0, intptr_t PCAdj = 0,
  75                            bool NeedStub = false, bool IsLazy = false);
  76     void emitExternalSymbolAddress(const char *ES, unsigned Reloc);
  77     void emitConstPoolAddress(unsigned CPI, unsigned Reloc, int Disp = 0,
  78                               intptr_t PCAdj = 0);
  79     void emitJumpTableAddress(unsigned JTI, unsigned Reloc,
  80                               intptr_t PCAdj = 0);
  81
  82     void emitDisplacementField(const MachineOperand *RelocOp, int DispVal,
  83                                intptr_t PCAdj = 0);
  84
  85     void emitRegModRMByte(unsigned ModRMReg, unsigned RegOpcodeField);
  86     void emitSIBByte(unsigned SS, unsigned Index, unsigned Base);
  87     void emitConstant(uint64_t Val, unsigned Size);
  88
  89     void emitMemModRMByte(const MachineInstr &MI,
  90                           unsigned Op, unsigned RegOpcodeField,
  91                           intptr_t PCAdj = 0);
  92
  93     unsigned getX86RegNum(unsigned RegNo) const;
  94     bool isX86_64ExtendedReg(const MachineOperand &MO);
  95     unsigned determineREX(const MachineInstr &MI);
  96
  97     bool gvNeedsLazyPtr(const GlobalValue *GV);
  98   };
  99   char Emitter::ID = 0;
 100 }
 101
 102 /// createX86CodeEmitterPass - Return a pass that emits the collected X86 code
 103 /// to the specified MCE object.
 104 FunctionPass *llvm::createX86CodeEmitterPass(X86TargetMachine &TM,
 105                                              MachineCodeEmitter &MCE) {
 106   return new Emitter(TM, MCE);
 107 }
 108
 109 bool Emitter::runOnMachineFunction(MachineFunction &MF) {
 110   assert((MF.getTarget().getRelocationModel() != Reloc::Default ||
 111           MF.getTarget().getRelocationModel() != Reloc::Static) &&
 112          "JIT relocation model must be set to static or default!");
 113
 114   MCE.setModuleInfo(&getAnalysis<MachineModuleInfo>());
 115
 116   II = ((X86TargetMachine&)TM).getInstrInfo();
 117   TD = ((X86TargetMachine&)TM).getTargetData();
 118   Is64BitMode = TM.getSubtarget<X86Subtarget>().is64Bit();
 119
 120   do {
 121     MCE.startFunction(MF);
 122     for (MachineFunction::iterator MBB = MF.begin(), E = MF.end();
 123          MBB != E; ++MBB) {
 124       MCE.StartMachineBasicBlock(MBB);
 125       for (MachineBasicBlock::const_iterator I = MBB->begin(), E = MBB->end();
 126            I != E; ++I) {
 127         const TargetInstrDesc &Desc = I->getDesc();
 128         emitInstruction(*I, &Desc);
 129         // MOVPC32r is basically a call plus a pop instruction.
 130         if (Desc.getOpcode() == X86::MOVPC32r)
 131           emitInstruction(*I, &II->get(X86::POP32r));
 132         NumEmitted++;  // Keep track of the # of mi's emitted
 133       }
 134     }
 135   } while (MCE.finishFunction(MF));
 136
 137   return false;
 138 }
 139
 140 /// emitPCRelativeBlockAddress - This method keeps track of the information
 141 /// necessary to resolve the address of this block later and emits a dummy
 142 /// value.
 143 ///
 144 void Emitter::emitPCRelativeBlockAddress(MachineBasicBlock *MBB) {
 145   // Remember where this reference was and where it is to so we can
 146   // deal with it later.
 147   MCE.addRelocation(MachineRelocation::getBB(MCE.getCurrentPCOffset(),
 148                                              X86::reloc_pcrel_word, MBB));
 149   MCE.emitWordLE(0);
 150 }
 151
 152 /// emitGlobalAddress - Emit the specified address to the code stream assuming
 153 /// this is part of a "take the address of a global" instruction.
 154 ///
 155 void Emitter::emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
 156                                 int Disp /* = 0 */, intptr_t PCAdj /* = 0 */,
 157                                 bool NeedStub /* = false */,
 158                                 bool isLazy /* = false */) {
 159   intptr_t RelocCST = 0;
 160   if (Reloc == X86::reloc_picrel_word)
 161     RelocCST = PICBaseOffset;
 162   else if (Reloc == X86::reloc_pcrel_word)
 163     RelocCST = PCAdj;
 164   MachineRelocation MR = isLazy
 165     ? MachineRelocation::getGVLazyPtr(MCE.getCurrentPCOffset(), Reloc,
 166                                       GV, RelocCST, NeedStub)
 167     : MachineRelocation::getGV(MCE.getCurrentPCOffset(), Reloc,
 168                                GV, RelocCST, NeedStub);
 169   MCE.addRelocation(MR);
 170   if (Reloc == X86::reloc_absolute_dword)
 171     MCE.emitWordLE(0);
 172   MCE.emitWordLE(Disp); // The relocated value will be added to the displacement
 173 }
 174
 175 /// emitExternalSymbolAddress - Arrange for the address of an external symbol to
 176 /// be emitted to the current location in the function, and allow it to be PC
 177 /// relative.
 178 void Emitter::emitExternalSymbolAddress(const char *ES, unsigned Reloc) {
 179   intptr_t RelocCST = (Reloc == X86::reloc_picrel_word) ? PICBaseOffset : 0;
 180   MCE.addRelocation(MachineRelocation::getExtSym(MCE.getCurrentPCOffset(),
 181                                                  Reloc, ES, RelocCST));
 182   if (Reloc == X86::reloc_absolute_dword)
 183     MCE.emitWordLE(0);
 184   MCE.emitWordLE(0);
 185 }
 186
 187 /// emitConstPoolAddress - Arrange for the address of an constant pool
 188 /// to be emitted to the current location in the function, and allow it to be PC
 189 /// relative.
 190 void Emitter::emitConstPoolAddress(unsigned CPI, unsigned Reloc,
 191                                    int Disp /* = 0 */,
 192                                    intptr_t PCAdj /* = 0 */) {
 193   intptr_t RelocCST = 0;
 194   if (Reloc == X86::reloc_picrel_word)
 195     RelocCST = PICBaseOffset;
 196   else if (Reloc == X86::reloc_pcrel_word)
 197     RelocCST = PCAdj;
 198   MCE.addRelocation(MachineRelocation::getConstPool(MCE.getCurrentPCOffset(),
 199                                                     Reloc, CPI, RelocCST));
 200   if (Reloc == X86::reloc_absolute_dword)
 201     MCE.emitWordLE(0);
 202   MCE.emitWordLE(Disp); // The relocated value will be added to the displacement
 203 }
 204
 205 /// emitJumpTableAddress - Arrange for the address of a jump table to
 206 /// be emitted to the current location in the function, and allow it to be PC
 207 /// relative.
 208 void Emitter::emitJumpTableAddress(unsigned JTI, unsigned Reloc,
 209                                    intptr_t PCAdj /* = 0 */) {
 210   intptr_t RelocCST = 0;
 211   if (Reloc == X86::reloc_picrel_word)
 212     RelocCST = PICBaseOffset;
 213   else if (Reloc == X86::reloc_pcrel_word)
 214     RelocCST = PCAdj;
 215   MCE.addRelocation(MachineRelocation::getJumpTable(MCE.getCurrentPCOffset(),
 216                                                     Reloc, JTI, RelocCST));
 217   if (Reloc == X86::reloc_absolute_dword)
 218     MCE.emitWordLE(0);
 219   MCE.emitWordLE(0); // The relocated value will be added to the displacement
 220 }
 221
 222 unsigned Emitter::getX86RegNum(unsigned RegNo) const {
 223   return ((const X86RegisterInfo&)II->getRegisterInfo()).getX86RegNum(RegNo);
 224 }
 225
 226 inline static unsigned char ModRMByte(unsigned Mod, unsigned RegOpcode,
 227                                       unsigned RM) {
 228   assert(Mod < 4 && RegOpcode < 8 && RM < 8 && "ModRM Fields out of range!");
 229   return RM | (RegOpcode << 3) | (Mod << 6);
 230 }
 231
 232 void Emitter::emitRegModRMByte(unsigned ModRMReg, unsigned RegOpcodeFld){
 233   MCE.emitByte(ModRMByte(3, RegOpcodeFld, getX86RegNum(ModRMReg)));
 234 }
 235
 236 void Emitter::emitSIBByte(unsigned SS, unsigned Index, unsigned Base) {
 237   // SIB byte is in the same format as the ModRMByte...
 238   MCE.emitByte(ModRMByte(SS, Index, Base));
 239 }
 240
 241 void Emitter::emitConstant(uint64_t Val, unsigned Size) {
 242   // Output the constant in little endian byte order...
 243   for (unsigned i = 0; i != Size; ++i) {
 244     MCE.emitByte(Val & 255);
 245     Val >>= 8;
 246   }
 247 }
 248
 249 /// isDisp8 - Return true if this signed displacement fits in a 8-bit
 250 /// sign-extended field.
 251 static bool isDisp8(int Value) {
 252   return Value == (signed char)Value;
 253 }
 254
 255 bool Emitter::gvNeedsLazyPtr(const GlobalValue *GV) {
 256   return !Is64BitMode &&
 257     TM.getSubtarget<X86Subtarget>().GVRequiresExtraLoad(GV, TM, false);
 258 }
 259
 260 void Emitter::emitDisplacementField(const MachineOperand *RelocOp,
 261                                     int DispVal, intptr_t PCAdj) {
 262   // If this is a simple integer displacement that doesn't require a relocation,
 263   // emit it now.
 264   if (!RelocOp) {
 265     emitConstant(DispVal, 4);
 266     return;
 267   }
 268
 269   // Otherwise, this is something that requires a relocation.  Emit it as such
 270   // now.
 271   if (RelocOp->isGlobalAddress()) {
 272     // In 64-bit static small code model, we could potentially emit absolute.
 273     // But it's probably not beneficial.
 274     //  89 05 00 00 00 00       mov    %eax,0(%rip)  # PC-relative
 275     //  89 04 25 00 00 00 00    mov    %eax,0x0      # Absolute
 276     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 277       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 278     bool NeedStub = isa<Function>(RelocOp->getGlobal());
 279     bool isLazy = gvNeedsLazyPtr(RelocOp->getGlobal());
 280     emitGlobalAddress(RelocOp->getGlobal(), rt, RelocOp->getOffset(),
 281                       PCAdj, NeedStub, isLazy);
 282   } else if (RelocOp->isConstantPoolIndex()) {
 283     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word : X86::reloc_picrel_word;
 284     emitConstPoolAddress(RelocOp->getIndex(), rt,
 285                          RelocOp->getOffset(), PCAdj);
 286   } else if (RelocOp->isJumpTableIndex()) {
 287     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word : X86::reloc_picrel_word;
 288     emitJumpTableAddress(RelocOp->getIndex(), rt, PCAdj);
 289   } else {
 290     assert(0 && "Unknown value to relocate!");
 291   }
 292 }
 293
 294 void Emitter::emitMemModRMByte(const MachineInstr &MI,
 295                                unsigned Op, unsigned RegOpcodeField,
 296                                intptr_t PCAdj) {
 297   const MachineOperand &Op3 = MI.getOperand(Op+3);
 298   int DispVal = 0;
 299   const MachineOperand *DispForReloc = 0;
 300
 301   // Figure out what sort of displacement we have to handle here.
 302   if (Op3.isGlobalAddress()) {
 303     DispForReloc = &Op3;
 304   } else if (Op3.isConstantPoolIndex()) {
 305     if (Is64BitMode || IsPIC) {
 306       DispForReloc = &Op3;
 307     } else {
 308       DispVal += MCE.getConstantPoolEntryAddress(Op3.getIndex());
 309       DispVal += Op3.getOffset();
 310     }
 311   } else if (Op3.isJumpTableIndex()) {
 312     if (Is64BitMode || IsPIC) {
 313       DispForReloc = &Op3;
 314     } else {
 315       DispVal += MCE.getJumpTableEntryAddress(Op3.getIndex());
 316     }
 317   } else {
 318     DispVal = Op3.getImm();
 319   }
 320
 321   const MachineOperand &Base     = MI.getOperand(Op);
 322   const MachineOperand &Scale    = MI.getOperand(Op+1);
 323   const MachineOperand &IndexReg = MI.getOperand(Op+2);
 324
 325   unsigned BaseReg = Base.getReg();
 326
 327   // Is a SIB byte needed?
 328   if (IndexReg.getReg() == 0 &&
 329       (BaseReg == 0 || getX86RegNum(BaseReg) != N86::ESP)) {
 330     if (BaseReg == 0) {  // Just a displacement?
 331       // Emit special case [disp32] encoding
 332       MCE.emitByte(ModRMByte(0, RegOpcodeField, 5));
 333
 334       emitDisplacementField(DispForReloc, DispVal, PCAdj);
 335     } else {
 336       unsigned BaseRegNo = getX86RegNum(BaseReg);
 337       if (!DispForReloc && DispVal == 0 && BaseRegNo != N86::EBP) {
 338         // Emit simple indirect register encoding... [EAX] f.e.
 339         MCE.emitByte(ModRMByte(0, RegOpcodeField, BaseRegNo));
 340       } else if (!DispForReloc && isDisp8(DispVal)) {
 341         // Emit the disp8 encoding... [REG+disp8]
 342         MCE.emitByte(ModRMByte(1, RegOpcodeField, BaseRegNo));
 343         emitConstant(DispVal, 1);
 344       } else {
 345         // Emit the most general non-SIB encoding: [REG+disp32]
 346         MCE.emitByte(ModRMByte(2, RegOpcodeField, BaseRegNo));
 347         emitDisplacementField(DispForReloc, DispVal, PCAdj);
 348       }
 349     }
 350
 351   } else {  // We need a SIB byte, so start by outputting the ModR/M byte first
 352     assert(IndexReg.getReg() != X86::ESP &&
 353            IndexReg.getReg() != X86::RSP && "Cannot use ESP as index reg!");
 354
 355     bool ForceDisp32 = false;
 356     bool ForceDisp8  = false;
 357     if (BaseReg == 0) {
 358       // If there is no base register, we emit the special case SIB byte with
 359       // MOD=0, BASE=5, to JUST get the index, scale, and displacement.
 360       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 361       ForceDisp32 = true;
 362     } else if (DispForReloc) {
 363       // Emit the normal disp32 encoding.
 364       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 365       ForceDisp32 = true;
 366     } else if (DispVal == 0 && getX86RegNum(BaseReg) != N86::EBP) {
 367       // Emit no displacement ModR/M byte
 368       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 369     } else if (isDisp8(DispVal)) {
 370       // Emit the disp8 encoding...
 371       MCE.emitByte(ModRMByte(1, RegOpcodeField, 4));
 372       ForceDisp8 = true;           // Make sure to force 8 bit disp if Base=EBP
 373     } else {
 374       // Emit the normal disp32 encoding...
 375       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 376     }
 377
 378     // Calculate what the SS field value should be...
 379     static const unsigned SSTable[] = { ~0, 0, 1, ~0, 2, ~0, ~0, ~0, 3 };
 380     unsigned SS = SSTable[Scale.getImm()];
 381
 382     if (BaseReg == 0) {
 383       // Handle the SIB byte for the case where there is no base.  The
 384       // displacement has already been output.
 385       assert(IndexReg.getReg() && "Index register must be specified!");
 386       emitSIBByte(SS, getX86RegNum(IndexReg.getReg()), 5);
 387     } else {
 388       unsigned BaseRegNo = getX86RegNum(BaseReg);
 389       unsigned IndexRegNo;
 390       if (IndexReg.getReg())
 391         IndexRegNo = getX86RegNum(IndexReg.getReg());
 392       else
 393         IndexRegNo = 4;   // For example [ESP+1*<noreg>+4]
 394       emitSIBByte(SS, IndexRegNo, BaseRegNo);
 395     }
 396
 397     // Do we need to output a displacement?
 398     if (ForceDisp8) {
 399       emitConstant(DispVal, 1);
 400     } else if (DispVal != 0 || ForceDisp32) {
 401       emitDisplacementField(DispForReloc, DispVal, PCAdj);
 402     }
 403   }
 404 }
 405
 406 static unsigned sizeOfImm(const TargetInstrDesc *Desc) {
 407   switch (Desc->TSFlags & X86II::ImmMask) {
 408   case X86II::Imm8:   return 1;
 409   case X86II::Imm16:  return 2;
 410   case X86II::Imm32:  return 4;
 411   case X86II::Imm64:  return 8;
 412   default: assert(0 && "Immediate size not set!");
 413     return 0;
 414   }
 415 }
 416
 417 /// isX86_64ExtendedReg - Is the MachineOperand a x86-64 extended register?
 418 /// e.g. r8, xmm8, etc.
 419 bool Emitter::isX86_64ExtendedReg(const MachineOperand &MO) {
 420   if (!MO.isRegister()) return false;
 421   switch (MO.getReg()) {
 422   default: break;
 423   case X86::R8:    case X86::R9:    case X86::R10:   case X86::R11:
 424   case X86::R12:   case X86::R13:   case X86::R14:   case X86::R15:
 425   case X86::R8D:   case X86::R9D:   case X86::R10D:  case X86::R11D:
 426   case X86::R12D:  case X86::R13D:  case X86::R14D:  case X86::R15D:
 427   case X86::R8W:   case X86::R9W:   case X86::R10W:  case X86::R11W:
 428   case X86::R12W:  case X86::R13W:  case X86::R14W:  case X86::R15W:
 429   case X86::R8B:   case X86::R9B:   case X86::R10B:  case X86::R11B:
 430   case X86::R12B:  case X86::R13B:  case X86::R14B:  case X86::R15B:
 431   case X86::XMM8:  case X86::XMM9:  case X86::XMM10: case X86::XMM11:
 432   case X86::XMM12: case X86::XMM13: case X86::XMM14: case X86::XMM15:
 433     return true;
 434   }
 435   return false;
 436 }
 437
 438 inline static bool isX86_64NonExtLowByteReg(unsigned reg) {
 439   return (reg == X86::SPL || reg == X86::BPL ||
 440           reg == X86::SIL || reg == X86::DIL);
 441 }
 442
 443 /// determineREX - Determine if the MachineInstr has to be encoded with a X86-64
 444 /// REX prefix which specifies 1) 64-bit instructions, 2) non-default operand
 445 /// size, and 3) use of X86-64 extended registers.
 446 unsigned Emitter::determineREX(const MachineInstr &MI) {
 447   unsigned REX = 0;
 448   const TargetInstrDesc &Desc = MI.getDesc();
 449
 450   // Pseudo instructions do not need REX prefix byte.
 451   if ((Desc.TSFlags & X86II::FormMask) == X86II::Pseudo)
 452     return 0;
 453   if (Desc.TSFlags & X86II::REX_W)
 454     REX |= 1 << 3;
 455
 456   unsigned NumOps = Desc.getNumOperands();
 457   if (NumOps) {
 458     bool isTwoAddr = NumOps > 1 &&
 459       Desc.getOperandConstraint(1, TOI::TIED_TO) != -1;
 460
 461     // If it accesses SPL, BPL, SIL, or DIL, then it requires a 0x40 REX prefix.
 462     unsigned i = isTwoAddr ? 1 : 0;
 463     for (unsigned e = NumOps; i != e; ++i) {
 464       const MachineOperand& MO = MI.getOperand(i);
 465       if (MO.isRegister()) {
 466         unsigned Reg = MO.getReg();
 467         if (isX86_64NonExtLowByteReg(Reg))
 468           REX |= 0x40;
 469       }
 470     }
 471
 472     switch (Desc.TSFlags & X86II::FormMask) {
 473     case X86II::MRMInitReg:
 474       if (isX86_64ExtendedReg(MI.getOperand(0)))
 475         REX |= (1 << 0) | (1 << 2);
 476       break;
 477     case X86II::MRMSrcReg: {
 478       if (isX86_64ExtendedReg(MI.getOperand(0)))
 479         REX |= 1 << 2;
 480       i = isTwoAddr ? 2 : 1;
 481       for (unsigned e = NumOps; i != e; ++i) {
 482         const MachineOperand& MO = MI.getOperand(i);
 483         if (isX86_64ExtendedReg(MO))
 484           REX |= 1 << 0;
 485       }
 486       break;
 487     }
 488     case X86II::MRMSrcMem: {
 489       if (isX86_64ExtendedReg(MI.getOperand(0)))
 490         REX |= 1 << 2;
 491       unsigned Bit = 0;
 492       i = isTwoAddr ? 2 : 1;
 493       for (; i != NumOps; ++i) {
 494         const MachineOperand& MO = MI.getOperand(i);
 495         if (MO.isRegister()) {
 496           if (isX86_64ExtendedReg(MO))
 497             REX |= 1 << Bit;
 498           Bit++;
 499         }
 500       }
 501       break;
 502     }
 503     case X86II::MRM0m: case X86II::MRM1m:
 504     case X86II::MRM2m: case X86II::MRM3m:
 505     case X86II::MRM4m: case X86II::MRM5m:
 506     case X86II::MRM6m: case X86II::MRM7m:
 507     case X86II::MRMDestMem: {
 508       unsigned e = isTwoAddr ? 5 : 4;
 509       i = isTwoAddr ? 1 : 0;
 510       if (NumOps > e && isX86_64ExtendedReg(MI.getOperand(e)))
 511         REX |= 1 << 2;
 512       unsigned Bit = 0;
 513       for (; i != e; ++i) {
 514         const MachineOperand& MO = MI.getOperand(i);
 515         if (MO.isRegister()) {
 516           if (isX86_64ExtendedReg(MO))
 517             REX |= 1 << Bit;
 518           Bit++;
 519         }
 520       }
 521       break;
 522     }
 523     default: {
 524       if (isX86_64ExtendedReg(MI.getOperand(0)))
 525         REX |= 1 << 0;
 526       i = isTwoAddr ? 2 : 1;
 527       for (unsigned e = NumOps; i != e; ++i) {
 528         const MachineOperand& MO = MI.getOperand(i);
 529         if (isX86_64ExtendedReg(MO))
 530           REX |= 1 << 2;
 531       }
 532       break;
 533     }
 534     }
 535   }
 536   return REX;
 537 }
 538
 539 void Emitter::emitInstruction(const MachineInstr &MI,
 540                               const TargetInstrDesc *Desc) {
 541   unsigned Opcode = Desc->Opcode;
 542
 543   // Emit the repeat opcode prefix as needed.
 544   if ((Desc->TSFlags & X86II::Op0Mask) == X86II::REP) MCE.emitByte(0xF3);
 545
 546   // Emit the operand size opcode prefix as needed.
 547   if (Desc->TSFlags & X86II::OpSize) MCE.emitByte(0x66);
 548
 549   // Emit the address size opcode prefix as needed.
 550   if (Desc->TSFlags & X86II::AdSize) MCE.emitByte(0x67);
 551
 552   bool Need0FPrefix = false;
 553   switch (Desc->TSFlags & X86II::Op0Mask) {
 554   case X86II::TB:
 555     Need0FPrefix = true;   // Two-byte opcode prefix
 556     break;
 557   case X86II::T8:
 558     MCE.emitByte(0x0F);
 559     MCE.emitByte(0x38);
 560     break;
 561   case X86II::TA:
 562     MCE.emitByte(0x0F);
 563     MCE.emitByte(0x3A);
 564     break;
 565   case X86II::REP: break; // already handled.
 566   case X86II::XS:   // F3 0F
 567     MCE.emitByte(0xF3);
 568     Need0FPrefix = true;
 569     break;
 570   case X86II::XD:   // F2 0F
 571     MCE.emitByte(0xF2);
 572     Need0FPrefix = true;
 573     break;
 574   case X86II::D8: case X86II::D9: case X86II::DA: case X86II::DB:
 575   case X86II::DC: case X86II::DD: case X86II::DE: case X86II::DF:
 576     MCE.emitByte(0xD8+
 577                  (((Desc->TSFlags & X86II::Op0Mask)-X86II::D8)
 578                                    >> X86II::Op0Shift));
 579     break; // Two-byte opcode prefix
 580   default: assert(0 && "Invalid prefix!");
 581   case 0: break;  // No prefix!
 582   }
 583
 584   if (Is64BitMode) {
 585     // REX prefix
 586     unsigned REX = determineREX(MI);
 587     if (REX)
 588       MCE.emitByte(0x40 | REX);
 589   }
 590
 591   // 0x0F escape code must be emitted just before the opcode.
 592   if (Need0FPrefix)
 593     MCE.emitByte(0x0F);
 594
 595   // If this is a two-address instruction, skip one of the register operands.
 596   unsigned NumOps = Desc->getNumOperands();
 597   unsigned CurOp = 0;
 598   if (NumOps > 1 && Desc->getOperandConstraint(1, TOI::TIED_TO) != -1)
 599     CurOp++;
 600
 601   unsigned char BaseOpcode = II->getBaseOpcodeFor(Desc);
 602   switch (Desc->TSFlags & X86II::FormMask) {
 603   default: assert(0 && "Unknown FormMask value in X86 MachineCodeEmitter!");
 604   case X86II::Pseudo:
 605     // Remember the current PC offset, this is the PIC relocation
 606     // base address.
 607     switch (Opcode) {
 608     default:
 609       assert(0 && "psuedo instructions should be removed before code emission");
 610     case TargetInstrInfo::INLINEASM:
 611       assert(0 && "JIT does not support inline asm!\n");
 612     case TargetInstrInfo::LABEL:
 613       MCE.emitLabel(MI.getOperand(0).getImm());
 614       break;
 615     case X86::IMPLICIT_DEF_GR8:
 616     case X86::IMPLICIT_DEF_GR16:
 617     case X86::IMPLICIT_DEF_GR32:
 618     case X86::IMPLICIT_DEF_GR64:
 619     case X86::IMPLICIT_DEF_FR32:
 620     case X86::IMPLICIT_DEF_FR64:
 621     case X86::IMPLICIT_DEF_VR64:
 622     case X86::IMPLICIT_DEF_VR128:
 623     case X86::FP_REG_KILL:
 624       break;
 625     case X86::MOVPC32r: {
 626       // This emits the "call" portion of this pseudo instruction.
 627       MCE.emitByte(BaseOpcode);
 628       emitConstant(0, sizeOfImm(Desc));
 629       // Remember PIC base.
 630       PICBaseOffset = MCE.getCurrentPCOffset();
 631       X86JITInfo *JTI = dynamic_cast<X86JITInfo*>(TM.getJITInfo());
 632       JTI->setPICBase(MCE.getCurrentPCValue());
 633       break;
 634     }
 635     }
 636     CurOp = NumOps;
 637     break;
 638   case X86II::RawFrm:
 639     MCE.emitByte(BaseOpcode);
 640
 641     if (CurOp != NumOps) {
 642       const MachineOperand &MO = MI.getOperand(CurOp++);
 643       if (MO.isMachineBasicBlock()) {
 644         emitPCRelativeBlockAddress(MO.getMBB());
 645       } else if (MO.isGlobalAddress()) {
 646         bool NeedStub = (Is64BitMode && TM.getCodeModel() == CodeModel::Large)
 647           || Opcode == X86::TAILJMPd;
 648         emitGlobalAddress(MO.getGlobal(), X86::reloc_pcrel_word,
 649                           0, 0, NeedStub);
 650       } else if (MO.isExternalSymbol()) {
 651         emitExternalSymbolAddress(MO.getSymbolName(), X86::reloc_pcrel_word);
 652       } else if (MO.isImmediate()) {
 653         emitConstant(MO.getImm(), sizeOfImm(Desc));
 654       } else {
 655         assert(0 && "Unknown RawFrm operand!");
 656       }
 657     }
 658     break;
 659
 660   case X86II::AddRegFrm:
 661     MCE.emitByte(BaseOpcode + getX86RegNum(MI.getOperand(CurOp++).getReg()));
 662
 663     if (CurOp != NumOps) {
 664       const MachineOperand &MO1 = MI.getOperand(CurOp++);
 665       unsigned Size = sizeOfImm(Desc);
 666       if (MO1.isImmediate())
 667         emitConstant(MO1.getImm(), Size);
 668       else {
 669         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 670           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 671         if (Opcode == X86::MOV64ri)
 672           rt = X86::reloc_absolute_dword;  // FIXME: add X86II flag?
 673         if (MO1.isGlobalAddress()) {
 674           bool NeedStub = isa<Function>(MO1.getGlobal());
 675           bool isLazy = gvNeedsLazyPtr(MO1.getGlobal());
 676           emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 677                             NeedStub, isLazy);
 678         } else if (MO1.isExternalSymbol())
 679           emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 680         else if (MO1.isConstantPoolIndex())
 681           emitConstPoolAddress(MO1.getIndex(), rt);
 682         else if (MO1.isJumpTableIndex())
 683           emitJumpTableAddress(MO1.getIndex(), rt);
 684       }
 685     }
 686     break;
 687
 688   case X86II::MRMDestReg: {
 689     MCE.emitByte(BaseOpcode);
 690     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 691                      getX86RegNum(MI.getOperand(CurOp+1).getReg()));
 692     CurOp += 2;
 693     if (CurOp != NumOps)
 694       emitConstant(MI.getOperand(CurOp++).getImm(), sizeOfImm(Desc));
 695     break;
 696   }
 697   case X86II::MRMDestMem: {
 698     MCE.emitByte(BaseOpcode);
 699     emitMemModRMByte(MI, CurOp, getX86RegNum(MI.getOperand(CurOp+4).getReg()));
 700     CurOp += 5;
 701     if (CurOp != NumOps)
 702       emitConstant(MI.getOperand(CurOp++).getImm(), sizeOfImm(Desc));
 703     break;
 704   }
 705
 706   case X86II::MRMSrcReg:
 707     MCE.emitByte(BaseOpcode);
 708     emitRegModRMByte(MI.getOperand(CurOp+1).getReg(),
 709                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 710     CurOp += 2;
 711     if (CurOp != NumOps)
 712       emitConstant(MI.getOperand(CurOp++).getImm(), sizeOfImm(Desc));
 713     break;
 714
 715   case X86II::MRMSrcMem: {
 716     intptr_t PCAdj = (CurOp+5 != NumOps) ? sizeOfImm(Desc) : 0;
 717
 718     MCE.emitByte(BaseOpcode);
 719     emitMemModRMByte(MI, CurOp+1, getX86RegNum(MI.getOperand(CurOp).getReg()),
 720                      PCAdj);
 721     CurOp += 5;
 722     if (CurOp != NumOps)
 723       emitConstant(MI.getOperand(CurOp++).getImm(), sizeOfImm(Desc));
 724     break;
 725   }
 726
 727   case X86II::MRM0r: case X86II::MRM1r:
 728   case X86II::MRM2r: case X86II::MRM3r:
 729   case X86II::MRM4r: case X86II::MRM5r:
 730   case X86II::MRM6r: case X86II::MRM7r:
 731     MCE.emitByte(BaseOpcode);
 732     emitRegModRMByte(MI.getOperand(CurOp++).getReg(),
 733                      (Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 734
 735     if (CurOp != NumOps) {
 736       const MachineOperand &MO1 = MI.getOperand(CurOp++);
 737       unsigned Size = sizeOfImm(Desc);
 738       if (MO1.isImmediate())
 739         emitConstant(MO1.getImm(), Size);
 740       else {
 741         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 742           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 743         if (Opcode == X86::MOV64ri32)
 744           rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 745         if (MO1.isGlobalAddress()) {
 746           bool NeedStub = isa<Function>(MO1.getGlobal());
 747           bool isLazy = gvNeedsLazyPtr(MO1.getGlobal());
 748           emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 749                             NeedStub, isLazy);
 750         } else if (MO1.isExternalSymbol())
 751           emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 752         else if (MO1.isConstantPoolIndex())
 753           emitConstPoolAddress(MO1.getIndex(), rt);
 754         else if (MO1.isJumpTableIndex())
 755           emitJumpTableAddress(MO1.getIndex(), rt);
 756       }
 757     }
 758     break;
 759
 760   case X86II::MRM0m: case X86II::MRM1m:
 761   case X86II::MRM2m: case X86II::MRM3m:
 762   case X86II::MRM4m: case X86II::MRM5m:
 763   case X86II::MRM6m: case X86II::MRM7m: {
 764     intptr_t PCAdj = (CurOp+4 != NumOps) ?
 765       (MI.getOperand(CurOp+4).isImmediate() ? sizeOfImm(Desc) : 4) : 0;
 766
 767     MCE.emitByte(BaseOpcode);
 768     emitMemModRMByte(MI, CurOp, (Desc->TSFlags & X86II::FormMask)-X86II::MRM0m,
 769                      PCAdj);
 770     CurOp += 4;
 771
 772     if (CurOp != NumOps) {
 773       const MachineOperand &MO = MI.getOperand(CurOp++);
 774       unsigned Size = sizeOfImm(Desc);
 775       if (MO.isImmediate())
 776         emitConstant(MO.getImm(), Size);
 777       else {
 778         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 779           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 780         if (Opcode == X86::MOV64mi32)
 781           rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 782         if (MO.isGlobalAddress()) {
 783           bool NeedStub = isa<Function>(MO.getGlobal());
 784           bool isLazy = gvNeedsLazyPtr(MO.getGlobal());
 785           emitGlobalAddress(MO.getGlobal(), rt, MO.getOffset(), 0,
 786                             NeedStub, isLazy);
 787         } else if (MO.isExternalSymbol())
 788           emitExternalSymbolAddress(MO.getSymbolName(), rt);
 789         else if (MO.isConstantPoolIndex())
 790           emitConstPoolAddress(MO.getIndex(), rt);
 791         else if (MO.isJumpTableIndex())
 792           emitJumpTableAddress(MO.getIndex(), rt);
 793       }
 794     }
 795     break;
 796   }
 797
 798   case X86II::MRMInitReg:
 799     MCE.emitByte(BaseOpcode);
 800     // Duplicate register, used by things like MOV8r0 (aka xor reg,reg).
 801     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 802                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 803     ++CurOp;
 804     break;
 805   }
 806
 807   assert((Desc->isVariadic() || CurOp == NumOps) && "Unknown encoding!");
 808 }