lib/Target/X86/X86ISelDAGToDAG.cpp

   1 //===- X86ISelDAGToDAG.cpp - A DAG pattern matching inst selector for X86 -===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a DAG pattern matching instruction selector for X86,
  11 // converting from a legalized dag to a X86 dag.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "x86-isel"
  16 #include "X86.h"
  17 #include "X86InstrBuilder.h"
  18 #include "X86ISelLowering.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86RegisterInfo.h"
  21 #include "X86Subtarget.h"
  22 #include "X86TargetMachine.h"
  23 #include "llvm/GlobalValue.h"
  24 #include "llvm/Instructions.h"
  25 #include "llvm/Intrinsics.h"
  26 #include "llvm/Support/CFG.h"
  27 #include "llvm/Type.h"
  28 #include "llvm/CodeGen/MachineConstantPool.h"
  29 #include "llvm/CodeGen/MachineFunction.h"
  30 #include "llvm/CodeGen/MachineFrameInfo.h"
  31 #include "llvm/CodeGen/MachineInstrBuilder.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/CodeGen/SelectionDAGISel.h"
  34 #include "llvm/Target/TargetMachine.h"
  35 #include "llvm/Target/TargetOptions.h"
  36 #include "llvm/Support/Compiler.h"
  37 #include "llvm/Support/Debug.h"
  38 #include "llvm/Support/MathExtras.h"
  39 #include "llvm/Support/Streams.h"
  40 #include "llvm/ADT/SmallPtrSet.h"
  41 #include "llvm/ADT/Statistic.h"
  42 using namespace llvm;
  43
  44 STATISTIC(NumLoadMoved, "Number of loads moved below TokenFactor");
  45
  46 //===----------------------------------------------------------------------===//
  47 //                      Pattern Matcher Implementation
  48 //===----------------------------------------------------------------------===//
  49
  50 namespace {
  51   /// X86ISelAddressMode - This corresponds to X86AddressMode, but uses
  52   /// SDValue's instead of register numbers for the leaves of the matched
  53   /// tree.
  54   struct X86ISelAddressMode {
  55     enum {
  56       RegBase,
  57       FrameIndexBase
  58     } BaseType;
  59
  60     struct {            // This is really a union, discriminated by BaseType!
  61       SDValue Reg;
  62       int FrameIndex;
  63     } Base;
  64
  65     bool isRIPRel;     // RIP as base?
  66     unsigned Scale;
  67     SDValue IndexReg;
  68     int32_t Disp;
  69     GlobalValue *GV;
  70     Constant *CP;
  71     const char *ES;
  72     int JT;
  73     unsigned Align;    // CP alignment.
  74
  75     X86ISelAddressMode()
  76       : BaseType(RegBase), isRIPRel(false), Scale(1), IndexReg(), Disp(0),
  77         GV(0), CP(0), ES(0), JT(-1), Align(0) {
  78     }
  79     void dump() {
  80       cerr << "X86ISelAddressMode " << this << "\n";
  81       cerr << "Base.Reg ";
  82               if (Base.Reg.getNode() != 0) Base.Reg.getNode()->dump();
  83               else cerr << "nul";
  84       cerr << " Base.FrameIndex " << Base.FrameIndex << "\n";
  85       cerr << "isRIPRel " << isRIPRel << " Scale" << Scale << "\n";
  86       cerr << "IndexReg ";
  87               if (IndexReg.getNode() != 0) IndexReg.getNode()->dump();
  88               else cerr << "nul";
  89       cerr << " Disp " << Disp << "\n";
  90       cerr << "GV "; if (GV) GV->dump();
  91                      else cerr << "nul";
  92       cerr << " CP "; if (CP) CP->dump();
  93                      else cerr << "nul";
  94       cerr << "\n";
  95       cerr << "ES "; if (ES) cerr << ES; else cerr << "nul";
  96       cerr  << " JT" << JT << " Align" << Align << "\n";
  97     }
  98   };
  99 }
 100
 101 namespace {
 102   //===--------------------------------------------------------------------===//
 103   /// ISel - X86 specific code to select X86 machine instructions for
 104   /// SelectionDAG operations.
 105   ///
 106   class VISIBILITY_HIDDEN X86DAGToDAGISel : public SelectionDAGISel {
 107     /// TM - Keep a reference to X86TargetMachine.
 108     ///
 109     X86TargetMachine &TM;
 110
 111     /// X86Lowering - This object fully describes how to lower LLVM code to an
 112     /// X86-specific SelectionDAG.
 113     X86TargetLowering &X86Lowering;
 114
 115     /// Subtarget - Keep a pointer to the X86Subtarget around so that we can
 116     /// make the right decision when generating code for different targets.
 117     const X86Subtarget *Subtarget;
 118
 119     /// CurBB - Current BB being isel'd.
 120     ///
 121     MachineBasicBlock *CurBB;
 122
 123     /// OptForSize - If true, selector should try to optimize for code size
 124     /// instead of performance.
 125     bool OptForSize;
 126
 127   public:
 128     X86DAGToDAGISel(X86TargetMachine &tm, bool fast)
 129       : SelectionDAGISel(tm, fast),
 130         TM(tm), X86Lowering(*TM.getTargetLowering()),
 131         Subtarget(&TM.getSubtarget<X86Subtarget>()),
 132         OptForSize(false) {}
 133
 134     virtual const char *getPassName() const {
 135       return "X86 DAG->DAG Instruction Selection";
 136     }
 137
 138     /// InstructionSelect - This callback is invoked by
 139     /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 140     virtual void InstructionSelect();
 141
 142     virtual void EmitFunctionEntryCode(Function &Fn, MachineFunction &MF);
 143
 144     virtual
 145       bool IsLegalAndProfitableToFold(SDNode *N, SDNode *U, SDNode *Root) const;
 146
 147 // Include the pieces autogenerated from the target description.
 148 #include "X86GenDAGISel.inc"
 149
 150   private:
 151     SDNode *Select(SDValue N);
 152     SDNode *SelectAtomic64(SDNode *Node, unsigned Opc);
 153
 154     bool MatchAddress(SDValue N, X86ISelAddressMode &AM,
 155                       bool isRoot = true, unsigned Depth = 0);
 156     bool MatchAddressBase(SDValue N, X86ISelAddressMode &AM,
 157                           bool isRoot, unsigned Depth);
 158     bool SelectAddr(SDValue Op, SDValue N, SDValue &Base,
 159                     SDValue &Scale, SDValue &Index, SDValue &Disp);
 160     bool SelectLEAAddr(SDValue Op, SDValue N, SDValue &Base,
 161                        SDValue &Scale, SDValue &Index, SDValue &Disp);
 162     bool SelectScalarSSELoad(SDValue Op, SDValue Pred,
 163                              SDValue N, SDValue &Base, SDValue &Scale,
 164                              SDValue &Index, SDValue &Disp,
 165                              SDValue &InChain, SDValue &OutChain);
 166     bool TryFoldLoad(SDValue P, SDValue N,
 167                      SDValue &Base, SDValue &Scale,
 168                      SDValue &Index, SDValue &Disp);
 169     void PreprocessForRMW();
 170     void PreprocessForFPConvert();
 171
 172     /// SelectInlineAsmMemoryOperand - Implement addressing mode selection for
 173     /// inline asm expressions.
 174     virtual bool SelectInlineAsmMemoryOperand(const SDValue &Op,
 175                                               char ConstraintCode,
 176                                               std::vector<SDValue> &OutOps);
 177
 178     void EmitSpecialCodeForMain(MachineBasicBlock *BB, MachineFrameInfo *MFI);
 179
 180     inline void getAddressOperands(X86ISelAddressMode &AM, SDValue &Base,
 181                                    SDValue &Scale, SDValue &Index,
 182                                    SDValue &Disp) {
 183       Base  = (AM.BaseType == X86ISelAddressMode::FrameIndexBase) ?
 184         CurDAG->getTargetFrameIndex(AM.Base.FrameIndex, TLI.getPointerTy()) :
 185         AM.Base.Reg;
 186       Scale = getI8Imm(AM.Scale);
 187       Index = AM.IndexReg;
 188       // These are 32-bit even in 64-bit mode since RIP relative offset
 189       // is 32-bit.
 190       if (AM.GV)
 191         Disp = CurDAG->getTargetGlobalAddress(AM.GV, MVT::i32, AM.Disp);
 192       else if (AM.CP)
 193         Disp = CurDAG->getTargetConstantPool(AM.CP, MVT::i32,
 194                                              AM.Align, AM.Disp);
 195       else if (AM.ES)
 196         Disp = CurDAG->getTargetExternalSymbol(AM.ES, MVT::i32);
 197       else if (AM.JT != -1)
 198         Disp = CurDAG->getTargetJumpTable(AM.JT, MVT::i32);
 199       else
 200         Disp = CurDAG->getTargetConstant(AM.Disp, MVT::i32);
 201     }
 202
 203     /// getI8Imm - Return a target constant with the specified value, of type
 204     /// i8.
 205     inline SDValue getI8Imm(unsigned Imm) {
 206       return CurDAG->getTargetConstant(Imm, MVT::i8);
 207     }
 208
 209     /// getI16Imm - Return a target constant with the specified value, of type
 210     /// i16.
 211     inline SDValue getI16Imm(unsigned Imm) {
 212       return CurDAG->getTargetConstant(Imm, MVT::i16);
 213     }
 214
 215     /// getI32Imm - Return a target constant with the specified value, of type
 216     /// i32.
 217     inline SDValue getI32Imm(unsigned Imm) {
 218       return CurDAG->getTargetConstant(Imm, MVT::i32);
 219     }
 220
 221     /// getGlobalBaseReg - Return an SDNode that returns the value of
 222     /// the global base register. Output instructions required to
 223     /// initialize the global base register, if necessary.
 224     ///
 225     SDNode *getGlobalBaseReg();
 226
 227     /// getTruncateTo8Bit - return an SDNode that implements a subreg based
 228     /// truncate of the specified operand to i8. This can be done with tablegen,
 229     /// except that this code uses MVT::Flag in a tricky way that happens to
 230     /// improve scheduling in some cases.
 231     SDNode *getTruncateTo8Bit(SDValue N0);
 232
 233 #ifndef NDEBUG
 234     unsigned Indent;
 235 #endif
 236   };
 237 }
 238
 239 /// findFlagUse - Return use of MVT::Flag value produced by the specified
 240 /// SDNode.
 241 ///
 242 static SDNode *findFlagUse(SDNode *N) {
 243   unsigned FlagResNo = N->getNumValues()-1;
 244   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
 245     SDNode *User = *I;
 246     for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
 247       SDValue Op = User->getOperand(i);
 248       if (Op.getNode() == N && Op.getResNo() == FlagResNo)
 249         return User;
 250     }
 251   }
 252   return NULL;
 253 }
 254
 255 /// findNonImmUse - Return true by reference in "found" if "Use" is an
 256 /// non-immediate use of "Def". This function recursively traversing
 257 /// up the operand chain ignoring certain nodes.
 258 static void findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
 259                           SDNode *Root, bool &found,
 260                           SmallPtrSet<SDNode*, 16> &Visited) {
 261   if (found ||
 262       Use->getNodeId() < Def->getNodeId() ||
 263       !Visited.insert(Use))
 264     return;
 265
 266   for (unsigned i = 0, e = Use->getNumOperands(); !found && i != e; ++i) {
 267     SDNode *N = Use->getOperand(i).getNode();
 268     if (N == Def) {
 269       if (Use == ImmedUse || Use == Root)
 270         continue;  // We are not looking for immediate use.
 271       assert(N != Root);
 272       found = true;
 273       break;
 274     }
 275
 276     // Traverse up the operand chain.
 277     findNonImmUse(N, Def, ImmedUse, Root, found, Visited);
 278   }
 279 }
 280
 281 /// isNonImmUse - Start searching from Root up the DAG to check is Def can
 282 /// be reached. Return true if that's the case. However, ignore direct uses
 283 /// by ImmedUse (which would be U in the example illustrated in
 284 /// IsLegalAndProfitableToFold) and by Root (which can happen in the store
 285 /// case).
 286 /// FIXME: to be really generic, we should allow direct use by any node
 287 /// that is being folded. But realisticly since we only fold loads which
 288 /// have one non-chain use, we only need to watch out for load/op/store
 289 /// and load/op/cmp case where the root (store / cmp) may reach the load via
 290 /// its chain operand.
 291 static inline bool isNonImmUse(SDNode *Root, SDNode *Def, SDNode *ImmedUse) {
 292   SmallPtrSet<SDNode*, 16> Visited;
 293   bool found = false;
 294   findNonImmUse(Root, Def, ImmedUse, Root, found, Visited);
 295   return found;
 296 }
 297
 298
 299 bool X86DAGToDAGISel::IsLegalAndProfitableToFold(SDNode *N, SDNode *U,
 300                                                  SDNode *Root) const {
 301   if (Fast) return false;
 302
 303   if (U == Root)
 304     switch (U->getOpcode()) {
 305     default: break;
 306     case ISD::ADD:
 307     case ISD::ADDC:
 308     case ISD::ADDE:
 309     case ISD::AND:
 310     case ISD::OR:
 311     case ISD::XOR: {
 312       // If the other operand is a 8-bit immediate we should fold the immediate
 313       // instead. This reduces code size.
 314       // e.g.
 315       // movl 4(%esp), %eax
 316       // addl $4, %eax
 317       // vs.
 318       // movl $4, %eax
 319       // addl 4(%esp), %eax
 320       // The former is 2 bytes shorter. In case where the increment is 1, then
 321       // the saving can be 4 bytes (by using incl %eax).
 322       ConstantSDNode *Imm = dyn_cast<ConstantSDNode>(U->getOperand(1));
 323       if (Imm) {
 324         if (U->getValueType(0) == MVT::i64) {
 325           if ((int32_t)Imm->getZExtValue() == (int64_t)Imm->getZExtValue())
 326             return false;
 327         } else {
 328           if ((int8_t)Imm->getZExtValue() == (int64_t)Imm->getZExtValue())
 329             return false;
 330         }
 331       }
 332     }
 333     }
 334
 335   // If Root use can somehow reach N through a path that that doesn't contain
 336   // U then folding N would create a cycle. e.g. In the following
 337   // diagram, Root can reach N through X. If N is folded into into Root, then
 338   // X is both a predecessor and a successor of U.
 339   //
 340   //          [N*]           //
 341   //         ^   ^           //
 342   //        /     \          //
 343   //      [U*]    [X]?       //
 344   //        ^     ^          //
 345   //         \   /           //
 346   //          \ /            //
 347   //         [Root*]         //
 348   //
 349   // * indicates nodes to be folded together.
 350   //
 351   // If Root produces a flag, then it gets (even more) interesting. Since it
 352   // will be "glued" together with its flag use in the scheduler, we need to
 353   // check if it might reach N.
 354   //
 355   //          [N*]           //
 356   //         ^   ^           //
 357   //        /     \          //
 358   //      [U*]    [X]?       //
 359   //        ^       ^        //
 360   //         \       \       //
 361   //          \      |       //
 362   //         [Root*] |       //
 363   //          ^      |       //
 364   //          f      |       //
 365   //          |      /       //
 366   //         [Y]    /        //
 367   //           ^   /         //
 368   //           f  /          //
 369   //           | /           //
 370   //          [FU]           //
 371   //
 372   // If FU (flag use) indirectly reaches N (the load), and Root folds N
 373   // (call it Fold), then X is a predecessor of FU and a successor of
 374   // Fold. But since Fold and FU are flagged together, this will create
 375   // a cycle in the scheduling graph.
 376
 377   MVT VT = Root->getValueType(Root->getNumValues()-1);
 378   while (VT == MVT::Flag) {
 379     SDNode *FU = findFlagUse(Root);
 380     if (FU == NULL)
 381       break;
 382     Root = FU;
 383     VT = Root->getValueType(Root->getNumValues()-1);
 384   }
 385
 386   return !isNonImmUse(Root, N, U);
 387 }
 388
 389 /// MoveBelowTokenFactor - Replace TokenFactor operand with load's chain operand
 390 /// and move load below the TokenFactor. Replace store's chain operand with
 391 /// load's chain result.
 392 static void MoveBelowTokenFactor(SelectionDAG *CurDAG, SDValue Load,
 393                                  SDValue Store, SDValue TF) {
 394   SmallVector<SDValue, 4> Ops;
 395   for (unsigned i = 0, e = TF.getNode()->getNumOperands(); i != e; ++i)
 396     if (Load.getNode() == TF.getOperand(i).getNode())
 397       Ops.push_back(Load.getOperand(0));
 398     else
 399       Ops.push_back(TF.getOperand(i));
 400   CurDAG->UpdateNodeOperands(TF, &Ops[0], Ops.size());
 401   CurDAG->UpdateNodeOperands(Load, TF, Load.getOperand(1), Load.getOperand(2));
 402   CurDAG->UpdateNodeOperands(Store, Load.getValue(1), Store.getOperand(1),
 403                              Store.getOperand(2), Store.getOperand(3));
 404 }
 405
 406 /// isRMWLoad - Return true if N is a load that's part of RMW sub-DAG.
 407 ///
 408 static bool isRMWLoad(SDValue N, SDValue Chain, SDValue Address,
 409                       SDValue &Load) {
 410   if (N.getOpcode() == ISD::BIT_CONVERT)
 411     N = N.getOperand(0);
 412
 413   LoadSDNode *LD = dyn_cast<LoadSDNode>(N);
 414   if (!LD || LD->isVolatile())
 415     return false;
 416   if (LD->getAddressingMode() != ISD::UNINDEXED)
 417     return false;
 418
 419   ISD::LoadExtType ExtType = LD->getExtensionType();
 420   if (ExtType != ISD::NON_EXTLOAD && ExtType != ISD::EXTLOAD)
 421     return false;
 422
 423   if (N.hasOneUse() &&
 424       N.getOperand(1) == Address &&
 425       N.getNode()->isOperandOf(Chain.getNode())) {
 426     Load = N;
 427     return true;
 428   }
 429   return false;
 430 }
 431
 432 /// MoveBelowCallSeqStart - Replace CALLSEQ_START operand with load's chain
 433 /// operand and move load below the call's chain operand.
 434 static void MoveBelowCallSeqStart(SelectionDAG *CurDAG, SDValue Load,
 435                                   SDValue Call, SDValue CallSeqStart) {
 436   SmallVector<SDValue, 8> Ops;
 437   SDValue Chain = CallSeqStart.getOperand(0);
 438   if (Chain.getNode() == Load.getNode())
 439     Ops.push_back(Load.getOperand(0));
 440   else {
 441     assert(Chain.getOpcode() == ISD::TokenFactor &&
 442            "Unexpected CallSeqStart chain operand");
 443     for (unsigned i = 0, e = Chain.getNumOperands(); i != e; ++i)
 444       if (Chain.getOperand(i).getNode() == Load.getNode())
 445         Ops.push_back(Load.getOperand(0));
 446       else
 447         Ops.push_back(Chain.getOperand(i));
 448     SDValue NewChain =
 449       CurDAG->getNode(ISD::TokenFactor, MVT::Other, &Ops[0], Ops.size());
 450     Ops.clear();
 451     Ops.push_back(NewChain);
 452   }
 453   for (unsigned i = 1, e = CallSeqStart.getNumOperands(); i != e; ++i)
 454     Ops.push_back(CallSeqStart.getOperand(i));
 455   CurDAG->UpdateNodeOperands(CallSeqStart, &Ops[0], Ops.size());
 456   CurDAG->UpdateNodeOperands(Load, Call.getOperand(0),
 457                              Load.getOperand(1), Load.getOperand(2));
 458   Ops.clear();
 459   Ops.push_back(SDValue(Load.getNode(), 1));
 460   for (unsigned i = 1, e = Call.getNode()->getNumOperands(); i != e; ++i)
 461     Ops.push_back(Call.getOperand(i));
 462   CurDAG->UpdateNodeOperands(Call, &Ops[0], Ops.size());
 463 }
 464
 465 /// isCalleeLoad - Return true if call address is a load and it can be
 466 /// moved below CALLSEQ_START and the chains leading up to the call.
 467 /// Return the CALLSEQ_START by reference as a second output.
 468 static bool isCalleeLoad(SDValue Callee, SDValue &Chain) {
 469   if (Callee.getNode() == Chain.getNode() || !Callee.hasOneUse())
 470     return false;
 471   LoadSDNode *LD = dyn_cast<LoadSDNode>(Callee.getNode());
 472   if (!LD ||
 473       LD->isVolatile() ||
 474       LD->getAddressingMode() != ISD::UNINDEXED ||
 475       LD->getExtensionType() != ISD::NON_EXTLOAD)
 476     return false;
 477
 478   // Now let's find the callseq_start.
 479   while (Chain.getOpcode() != ISD::CALLSEQ_START) {
 480     if (!Chain.hasOneUse())
 481       return false;
 482     Chain = Chain.getOperand(0);
 483   }
 484
 485   if (Chain.getOperand(0).getNode() == Callee.getNode())
 486     return true;
 487   if (Chain.getOperand(0).getOpcode() == ISD::TokenFactor &&
 488       Callee.getValue(1).isOperandOf(Chain.getOperand(0).getNode()))
 489     return true;
 490   return false;
 491 }
 492
 493
 494 /// PreprocessForRMW - Preprocess the DAG to make instruction selection better.
 495 /// This is only run if not in -fast mode (aka -O0).
 496 /// This allows the instruction selector to pick more read-modify-write
 497 /// instructions. This is a common case:
 498 ///
 499 ///     [Load chain]
 500 ///         ^
 501 ///         |
 502 ///       [Load]
 503 ///       ^    ^
 504 ///       |    |
 505 ///      /      \-
 506 ///     /         |
 507 /// [TokenFactor] [Op]
 508 ///     ^          ^
 509 ///     |          |
 510 ///      \        /
 511 ///       \      /
 512 ///       [Store]
 513 ///
 514 /// The fact the store's chain operand != load's chain will prevent the
 515 /// (store (op (load))) instruction from being selected. We can transform it to:
 516 ///
 517 ///     [Load chain]
 518 ///         ^
 519 ///         |
 520 ///    [TokenFactor]
 521 ///         ^
 522 ///         |
 523 ///       [Load]
 524 ///       ^    ^
 525 ///       |    |
 526 ///       |     \-
 527 ///       |       |
 528 ///       |     [Op]
 529 ///       |       ^
 530 ///       |       |
 531 ///       \      /
 532 ///        \    /
 533 ///       [Store]
 534 void X86DAGToDAGISel::PreprocessForRMW() {
 535   for (SelectionDAG::allnodes_iterator I = CurDAG->allnodes_begin(),
 536          E = CurDAG->allnodes_end(); I != E; ++I) {
 537     if (I->getOpcode() == X86ISD::CALL) {
 538       /// Also try moving call address load from outside callseq_start to just
 539       /// before the call to allow it to be folded.
 540       ///
 541       ///     [Load chain]
 542       ///         ^
 543       ///         |
 544       ///       [Load]
 545       ///       ^    ^
 546       ///       |    |
 547       ///      /      \--
 548       ///     /          |
 549       ///[CALLSEQ_START] |
 550       ///     ^          |
 551       ///     |          |
 552       /// [LOAD/C2Reg]   |
 553       ///     |          |
 554       ///      \        /
 555       ///       \      /
 556       ///       [CALL]
 557       SDValue Chain = I->getOperand(0);
 558       SDValue Load  = I->getOperand(1);
 559       if (!isCalleeLoad(Load, Chain))
 560         continue;
 561       MoveBelowCallSeqStart(CurDAG, Load, SDValue(I, 0), Chain);
 562       ++NumLoadMoved;
 563       continue;
 564     }
 565
 566     if (!ISD::isNON_TRUNCStore(I))
 567       continue;
 568     SDValue Chain = I->getOperand(0);
 569
 570     if (Chain.getNode()->getOpcode() != ISD::TokenFactor)
 571       continue;
 572
 573     SDValue N1 = I->getOperand(1);
 574     SDValue N2 = I->getOperand(2);
 575     if ((N1.getValueType().isFloatingPoint() &&
 576          !N1.getValueType().isVector()) ||
 577         !N1.hasOneUse())
 578       continue;
 579
 580     bool RModW = false;
 581     SDValue Load;
 582     unsigned Opcode = N1.getNode()->getOpcode();
 583     switch (Opcode) {
 584     case ISD::ADD:
 585     case ISD::MUL:
 586     case ISD::AND:
 587     case ISD::OR:
 588     case ISD::XOR:
 589     case ISD::ADDC:
 590     case ISD::ADDE:
 591     case ISD::VECTOR_SHUFFLE: {
 592       SDValue N10 = N1.getOperand(0);
 593       SDValue N11 = N1.getOperand(1);
 594       RModW = isRMWLoad(N10, Chain, N2, Load);
 595       if (!RModW)
 596         RModW = isRMWLoad(N11, Chain, N2, Load);
 597       break;
 598     }
 599     case ISD::SUB:
 600     case ISD::SHL:
 601     case ISD::SRA:
 602     case ISD::SRL:
 603     case ISD::ROTL:
 604     case ISD::ROTR:
 605     case ISD::SUBC:
 606     case ISD::SUBE:
 607     case X86ISD::SHLD:
 608     case X86ISD::SHRD: {
 609       SDValue N10 = N1.getOperand(0);
 610       RModW = isRMWLoad(N10, Chain, N2, Load);
 611       break;
 612     }
 613     }
 614
 615     if (RModW) {
 616       MoveBelowTokenFactor(CurDAG, Load, SDValue(I, 0), Chain);
 617       ++NumLoadMoved;
 618     }
 619   }
 620 }
 621
 622
 623 /// PreprocessForFPConvert - Walk over the dag lowering fpround and fpextend
 624 /// nodes that target the FP stack to be store and load to the stack.  This is a
 625 /// gross hack.  We would like to simply mark these as being illegal, but when
 626 /// we do that, legalize produces these when it expands calls, then expands
 627 /// these in the same legalize pass.  We would like dag combine to be able to
 628 /// hack on these between the call expansion and the node legalization.  As such
 629 /// this pass basically does "really late" legalization of these inline with the
 630 /// X86 isel pass.
 631 void X86DAGToDAGISel::PreprocessForFPConvert() {
 632   for (SelectionDAG::allnodes_iterator I = CurDAG->allnodes_begin(),
 633        E = CurDAG->allnodes_end(); I != E; ) {
 634     SDNode *N = I++;  // Preincrement iterator to avoid invalidation issues.
 635     if (N->getOpcode() != ISD::FP_ROUND && N->getOpcode() != ISD::FP_EXTEND)
 636       continue;
 637
 638     // If the source and destination are SSE registers, then this is a legal
 639     // conversion that should not be lowered.
 640     MVT SrcVT = N->getOperand(0).getValueType();
 641     MVT DstVT = N->getValueType(0);
 642     bool SrcIsSSE = X86Lowering.isScalarFPTypeInSSEReg(SrcVT);
 643     bool DstIsSSE = X86Lowering.isScalarFPTypeInSSEReg(DstVT);
 644     if (SrcIsSSE && DstIsSSE)
 645       continue;
 646
 647     if (!SrcIsSSE && !DstIsSSE) {
 648       // If this is an FPStack extension, it is a noop.
 649       if (N->getOpcode() == ISD::FP_EXTEND)
 650         continue;
 651       // If this is a value-preserving FPStack truncation, it is a noop.
 652       if (N->getConstantOperandVal(1))
 653         continue;
 654     }
 655
 656     // Here we could have an FP stack truncation or an FPStack <-> SSE convert.
 657     // FPStack has extload and truncstore.  SSE can fold direct loads into other
 658     // operations.  Based on this, decide what we want to do.
 659     MVT MemVT;
 660     if (N->getOpcode() == ISD::FP_ROUND)
 661       MemVT = DstVT;  // FP_ROUND must use DstVT, we can't do a 'trunc load'.
 662     else
 663       MemVT = SrcIsSSE ? SrcVT : DstVT;
 664
 665     SDValue MemTmp = CurDAG->CreateStackTemporary(MemVT);
 666
 667     // FIXME: optimize the case where the src/dest is a load or store?
 668     SDValue Store = CurDAG->getTruncStore(CurDAG->getEntryNode(),
 669                                           N->getOperand(0),
 670                                           MemTmp, NULL, 0, MemVT);
 671     SDValue Result = CurDAG->getExtLoad(ISD::EXTLOAD, DstVT, Store, MemTmp,
 672                                         NULL, 0, MemVT);
 673
 674     // We're about to replace all uses of the FP_ROUND/FP_EXTEND with the
 675     // extload we created.  This will cause general havok on the dag because
 676     // anything below the conversion could be folded into other existing nodes.
 677     // To avoid invalidating 'I', back it up to the convert node.
 678     --I;
 679     CurDAG->ReplaceAllUsesOfValueWith(SDValue(N, 0), Result);
 680
 681     // Now that we did that, the node is dead.  Increment the iterator to the
 682     // next node to process, then delete N.
 683     ++I;
 684     CurDAG->DeleteNode(N);
 685   }
 686 }
 687
 688 /// InstructionSelectBasicBlock - This callback is invoked by SelectionDAGISel
 689 /// when it has created a SelectionDAG for us to codegen.
 690 void X86DAGToDAGISel::InstructionSelect() {
 691   CurBB = BB;  // BB can change as result of isel.
 692   const Function *F = CurDAG->getMachineFunction().getFunction();
 693   OptForSize = F->hasFnAttr(Attribute::OptimizeForSize);
 694
 695   DEBUG(BB->dump());
 696   if (!Fast)
 697     PreprocessForRMW();
 698
 699   // FIXME: This should only happen when not -fast.
 700   PreprocessForFPConvert();
 701
 702   // Codegen the basic block.
 703 #ifndef NDEBUG
 704   DOUT << "===== Instruction selection begins:\n";
 705   Indent = 0;
 706 #endif
 707   SelectRoot(*CurDAG);
 708 #ifndef NDEBUG
 709   DOUT << "===== Instruction selection ends:\n";
 710 #endif
 711
 712   CurDAG->RemoveDeadNodes();
 713 }
 714
 715 /// EmitSpecialCodeForMain - Emit any code that needs to be executed only in
 716 /// the main function.
 717 void X86DAGToDAGISel::EmitSpecialCodeForMain(MachineBasicBlock *BB,
 718                                              MachineFrameInfo *MFI) {
 719   const TargetInstrInfo *TII = TM.getInstrInfo();
 720   if (Subtarget->isTargetCygMing())
 721     BuildMI(BB, TII->get(X86::CALLpcrel32)).addExternalSymbol("__main");
 722 }
 723
 724 void X86DAGToDAGISel::EmitFunctionEntryCode(Function &Fn, MachineFunction &MF) {
 725   // If this is main, emit special code for main.
 726   MachineBasicBlock *BB = MF.begin();
 727   if (Fn.hasExternalLinkage() && Fn.getName() == "main")
 728     EmitSpecialCodeForMain(BB, MF.getFrameInfo());
 729 }
 730
 731 /// MatchAddress - Add the specified node to the specified addressing mode,
 732 /// returning true if it cannot be done.  This just pattern matches for the
 733 /// addressing mode.
 734 bool X86DAGToDAGISel::MatchAddress(SDValue N, X86ISelAddressMode &AM,
 735                                    bool isRoot, unsigned Depth) {
 736   bool is64Bit = Subtarget->is64Bit();
 737   DOUT << "MatchAddress: "; DEBUG(AM.dump());
 738   // Limit recursion.
 739   if (Depth > 5)
 740     return MatchAddressBase(N, AM, isRoot, Depth);
 741
 742   // RIP relative addressing: %rip + 32-bit displacement!
 743   if (AM.isRIPRel) {
 744     if (!AM.ES && AM.JT != -1 && N.getOpcode() == ISD::Constant) {
 745       uint64_t Val = cast<ConstantSDNode>(N)->getSExtValue();
 746       if (!is64Bit || isInt32(AM.Disp + Val)) {
 747         AM.Disp += Val;
 748         return false;
 749       }
 750     }
 751     return true;
 752   }
 753
 754   switch (N.getOpcode()) {
 755   default: break;
 756   case ISD::Constant: {
 757     uint64_t Val = cast<ConstantSDNode>(N)->getSExtValue();
 758     if (!is64Bit || isInt32(AM.Disp + Val)) {
 759       AM.Disp += Val;
 760       return false;
 761     }
 762     break;
 763   }
 764
 765   case X86ISD::Wrapper: {
 766     DOUT << "Wrapper: 64bit " << is64Bit;
 767     DOUT << " AM "; DEBUG(AM.dump()); DOUT << "\n";
 768     // Under X86-64 non-small code model, GV (and friends) are 64-bits.
 769     // Also, base and index reg must be 0 in order to use rip as base.
 770     if (is64Bit && (TM.getCodeModel() != CodeModel::Small ||
 771                     AM.Base.Reg.getNode() || AM.IndexReg.getNode()))
 772       break;
 773     if (AM.GV != 0 || AM.CP != 0 || AM.ES != 0 || AM.JT != -1)
 774       break;
 775     // If value is available in a register both base and index components have
 776     // been picked, we can't fit the result available in the register in the
 777     // addressing mode. Duplicate GlobalAddress or ConstantPool as displacement.
 778     {
 779       SDValue N0 = N.getOperand(0);
 780       if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(N0)) {
 781         uint64_t Offset = G->getOffset();
 782         if (!is64Bit || isInt32(AM.Disp + Offset)) {
 783           GlobalValue *GV = G->getGlobal();
 784           AM.GV = GV;
 785           AM.Disp += Offset;
 786           AM.isRIPRel = TM.symbolicAddressesAreRIPRel();
 787           return false;
 788         }
 789       } else if (ConstantPoolSDNode *CP = dyn_cast<ConstantPoolSDNode>(N0)) {
 790         uint64_t Offset = CP->getOffset();
 791         if (!is64Bit || isInt32(AM.Disp + Offset)) {
 792           AM.CP = CP->getConstVal();
 793           AM.Align = CP->getAlignment();
 794           AM.Disp += Offset;
 795           AM.isRIPRel = TM.symbolicAddressesAreRIPRel();
 796           return false;
 797         }
 798       } else if (ExternalSymbolSDNode *S =dyn_cast<ExternalSymbolSDNode>(N0)) {
 799         AM.ES = S->getSymbol();
 800         AM.isRIPRel = TM.symbolicAddressesAreRIPRel();
 801         return false;
 802       } else if (JumpTableSDNode *J = dyn_cast<JumpTableSDNode>(N0)) {
 803         AM.JT = J->getIndex();
 804         AM.isRIPRel = TM.symbolicAddressesAreRIPRel();
 805         return false;
 806       }
 807     }
 808     break;
 809   }
 810
 811   case ISD::FrameIndex:
 812     if (AM.BaseType == X86ISelAddressMode::RegBase
 813         && AM.Base.Reg.getNode() == 0) {
 814       AM.BaseType = X86ISelAddressMode::FrameIndexBase;
 815       AM.Base.FrameIndex = cast<FrameIndexSDNode>(N)->getIndex();
 816       return false;
 817     }
 818     break;
 819
 820   case ISD::SHL:
 821     if (AM.IndexReg.getNode() != 0 || AM.Scale != 1 || AM.isRIPRel)
 822       break;
 823
 824     if (ConstantSDNode
 825           *CN = dyn_cast<ConstantSDNode>(N.getNode()->getOperand(1))) {
 826       unsigned Val = CN->getZExtValue();
 827       if (Val == 1 || Val == 2 || Val == 3) {
 828         AM.Scale = 1 << Val;
 829         SDValue ShVal = N.getNode()->getOperand(0);
 830
 831         // Okay, we know that we have a scale by now.  However, if the scaled
 832         // value is an add of something and a constant, we can fold the
 833         // constant into the disp field here.
 834         if (ShVal.getNode()->getOpcode() == ISD::ADD && ShVal.hasOneUse() &&
 835             isa<ConstantSDNode>(ShVal.getNode()->getOperand(1))) {
 836           AM.IndexReg = ShVal.getNode()->getOperand(0);
 837           ConstantSDNode *AddVal =
 838             cast<ConstantSDNode>(ShVal.getNode()->getOperand(1));
 839           uint64_t Disp = AM.Disp + (AddVal->getSExtValue() << Val);
 840           if (!is64Bit || isInt32(Disp))
 841             AM.Disp = Disp;
 842           else
 843             AM.IndexReg = ShVal;
 844         } else {
 845           AM.IndexReg = ShVal;
 846         }
 847         return false;
 848       }
 849     break;
 850     }
 851
 852   case ISD::SMUL_LOHI:
 853   case ISD::UMUL_LOHI:
 854     // A mul_lohi where we need the low part can be folded as a plain multiply.
 855     if (N.getResNo() != 0) break;
 856     // FALL THROUGH
 857   case ISD::MUL:
 858     // X*[3,5,9] -> X+X*[2,4,8]
 859     if (AM.BaseType == X86ISelAddressMode::RegBase &&
 860         AM.Base.Reg.getNode() == 0 &&
 861         AM.IndexReg.getNode() == 0 &&
 862         !AM.isRIPRel) {
 863       if (ConstantSDNode
 864             *CN = dyn_cast<ConstantSDNode>(N.getNode()->getOperand(1)))
 865         if (CN->getZExtValue() == 3 || CN->getZExtValue() == 5 ||
 866             CN->getZExtValue() == 9) {
 867           AM.Scale = unsigned(CN->getZExtValue())-1;
 868
 869           SDValue MulVal = N.getNode()->getOperand(0);
 870           SDValue Reg;
 871
 872           // Okay, we know that we have a scale by now.  However, if the scaled
 873           // value is an add of something and a constant, we can fold the
 874           // constant into the disp field here.
 875           if (MulVal.getNode()->getOpcode() == ISD::ADD && MulVal.hasOneUse() &&
 876               isa<ConstantSDNode>(MulVal.getNode()->getOperand(1))) {
 877             Reg = MulVal.getNode()->getOperand(0);
 878             ConstantSDNode *AddVal =
 879               cast<ConstantSDNode>(MulVal.getNode()->getOperand(1));
 880             uint64_t Disp = AM.Disp + AddVal->getSExtValue() *
 881                                       CN->getZExtValue();
 882             if (!is64Bit || isInt32(Disp))
 883               AM.Disp = Disp;
 884             else
 885               Reg = N.getNode()->getOperand(0);
 886           } else {
 887             Reg = N.getNode()->getOperand(0);
 888           }
 889
 890           AM.IndexReg = AM.Base.Reg = Reg;
 891           return false;
 892         }
 893     }
 894     break;
 895
 896   case ISD::ADD: {
 897     X86ISelAddressMode Backup = AM;
 898     if (!MatchAddress(N.getNode()->getOperand(0), AM, false, Depth+1) &&
 899         !MatchAddress(N.getNode()->getOperand(1), AM, false, Depth+1))
 900       return false;
 901     AM = Backup;
 902     if (!MatchAddress(N.getNode()->getOperand(1), AM, false, Depth+1) &&
 903         !MatchAddress(N.getNode()->getOperand(0), AM, false, Depth+1))
 904       return false;
 905     AM = Backup;
 906     break;
 907   }
 908
 909   case ISD::OR:
 910     // Handle "X | C" as "X + C" iff X is known to have C bits clear.
 911     if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 912       X86ISelAddressMode Backup = AM;
 913       uint64_t Offset = CN->getSExtValue();
 914       // Start with the LHS as an addr mode.
 915       if (!MatchAddress(N.getOperand(0), AM, false) &&
 916           // Address could not have picked a GV address for the displacement.
 917           AM.GV == NULL &&
 918           // On x86-64, the resultant disp must fit in 32-bits.
 919           (!is64Bit || isInt32(AM.Disp + Offset)) &&
 920           // Check to see if the LHS & C is zero.
 921           CurDAG->MaskedValueIsZero(N.getOperand(0), CN->getAPIntValue())) {
 922         AM.Disp += Offset;
 923         return false;
 924       }
 925       AM = Backup;
 926     }
 927     break;
 928
 929   case ISD::AND: {
 930     // Handle "(x << C1) & C2" as "(X & (C2>>C1)) << C1" if safe and if this
 931     // allows us to fold the shift into this addressing mode.
 932     SDValue Shift = N.getOperand(0);
 933     if (Shift.getOpcode() != ISD::SHL) break;
 934
 935     // Scale must not be used already.
 936     if (AM.IndexReg.getNode() != 0 || AM.Scale != 1) break;
 937
 938     // Not when RIP is used as the base.
 939     if (AM.isRIPRel) break;
 940
 941     ConstantSDNode *C2 = dyn_cast<ConstantSDNode>(N.getOperand(1));
 942     ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(Shift.getOperand(1));
 943     if (!C1 || !C2) break;
 944
 945     // Not likely to be profitable if either the AND or SHIFT node has more
 946     // than one use (unless all uses are for address computation). Besides,
 947     // isel mechanism requires their node ids to be reused.
 948     if (!N.hasOneUse() || !Shift.hasOneUse())
 949       break;
 950
 951     // Verify that the shift amount is something we can fold.
 952     unsigned ShiftCst = C1->getZExtValue();
 953     if (ShiftCst != 1 && ShiftCst != 2 && ShiftCst != 3)
 954       break;
 955
 956     // Get the new AND mask, this folds to a constant.
 957     SDValue X = Shift.getOperand(0);
 958     SDValue NewANDMask = CurDAG->getNode(ISD::SRL, N.getValueType(),
 959                                          SDValue(C2, 0), SDValue(C1, 0));
 960     SDValue NewAND = CurDAG->getNode(ISD::AND, N.getValueType(), X, NewANDMask);
 961     SDValue NewSHIFT = CurDAG->getNode(ISD::SHL, N.getValueType(),
 962                                        NewAND, SDValue(C1, 0));
 963
 964     // Insert the new nodes into the topological ordering.
 965     if (C1->getNodeId() > X.getNode()->getNodeId()) {
 966       CurDAG->RepositionNode(X.getNode(), C1);
 967       C1->setNodeId(X.getNode()->getNodeId());
 968     }
 969     if (NewANDMask.getNode()->getNodeId() == -1 ||
 970         NewANDMask.getNode()->getNodeId() > X.getNode()->getNodeId()) {
 971       CurDAG->RepositionNode(X.getNode(), NewANDMask.getNode());
 972       NewANDMask.getNode()->setNodeId(X.getNode()->getNodeId());
 973     }
 974     if (NewAND.getNode()->getNodeId() == -1 ||
 975         NewAND.getNode()->getNodeId() > Shift.getNode()->getNodeId()) {
 976       CurDAG->RepositionNode(Shift.getNode(), NewAND.getNode());
 977       NewAND.getNode()->setNodeId(Shift.getNode()->getNodeId());
 978     }
 979     if (NewSHIFT.getNode()->getNodeId() == -1 ||
 980         NewSHIFT.getNode()->getNodeId() > N.getNode()->getNodeId()) {
 981       CurDAG->RepositionNode(N.getNode(), NewSHIFT.getNode());
 982       NewSHIFT.getNode()->setNodeId(N.getNode()->getNodeId());
 983     }
 984
 985     CurDAG->ReplaceAllUsesWith(N, NewSHIFT);
 986
 987     AM.Scale = 1 << ShiftCst;
 988     AM.IndexReg = NewAND;
 989     return false;
 990   }
 991   }
 992
 993   return MatchAddressBase(N, AM, isRoot, Depth);
 994 }
 995
 996 /// MatchAddressBase - Helper for MatchAddress. Add the specified node to the
 997 /// specified addressing mode without any further recursion.
 998 bool X86DAGToDAGISel::MatchAddressBase(SDValue N, X86ISelAddressMode &AM,
 999                                        bool isRoot, unsigned Depth) {
1000   // Is the base register already occupied?
1001   if (AM.BaseType != X86ISelAddressMode::RegBase || AM.Base.Reg.getNode()) {
1002     // If so, check to see if the scale index register is set.
1003     if (AM.IndexReg.getNode() == 0 && !AM.isRIPRel) {
1004       AM.IndexReg = N;
1005       AM.Scale = 1;
1006       return false;
1007     }
1008
1009     // Otherwise, we cannot select it.
1010     return true;
1011   }
1012
1013   // Default, generate it as a register.
1014   AM.BaseType = X86ISelAddressMode::RegBase;
1015   AM.Base.Reg = N;
1016   return false;
1017 }
1018
1019 /// SelectAddr - returns true if it is able pattern match an addressing mode.
1020 /// It returns the operands which make up the maximal addressing mode it can
1021 /// match by reference.
1022 bool X86DAGToDAGISel::SelectAddr(SDValue Op, SDValue N, SDValue &Base,
1023                                  SDValue &Scale, SDValue &Index,
1024                                  SDValue &Disp) {
1025   X86ISelAddressMode AM;
1026   if (MatchAddress(N, AM))
1027     return false;
1028
1029   MVT VT = N.getValueType();
1030   if (AM.BaseType == X86ISelAddressMode::RegBase) {
1031     if (!AM.Base.Reg.getNode())
1032       AM.Base.Reg = CurDAG->getRegister(0, VT);
1033   }
1034
1035   if (!AM.IndexReg.getNode())
1036     AM.IndexReg = CurDAG->getRegister(0, VT);
1037
1038   getAddressOperands(AM, Base, Scale, Index, Disp);
1039   return true;
1040 }
1041
1042 /// SelectScalarSSELoad - Match a scalar SSE load.  In particular, we want to
1043 /// match a load whose top elements are either undef or zeros.  The load flavor
1044 /// is derived from the type of N, which is either v4f32 or v2f64.
1045 bool X86DAGToDAGISel::SelectScalarSSELoad(SDValue Op, SDValue Pred,
1046                                           SDValue N, SDValue &Base,
1047                                           SDValue &Scale, SDValue &Index,
1048                                           SDValue &Disp, SDValue &InChain,
1049                                           SDValue &OutChain) {
1050   if (N.getOpcode() == ISD::SCALAR_TO_VECTOR) {
1051     InChain = N.getOperand(0).getValue(1);
1052     if (ISD::isNON_EXTLoad(InChain.getNode()) &&
1053         InChain.getValue(0).hasOneUse() &&
1054         N.hasOneUse() &&
1055         IsLegalAndProfitableToFold(N.getNode(), Pred.getNode(), Op.getNode())) {
1056       LoadSDNode *LD = cast<LoadSDNode>(InChain);
1057       if (!SelectAddr(Op, LD->getBasePtr(), Base, Scale, Index, Disp))
1058         return false;
1059       OutChain = LD->getChain();
1060       return true;
1061     }
1062   }
1063
1064   // Also handle the case where we explicitly require zeros in the top
1065   // elements.  This is a vector shuffle from the zero vector.
1066   if (N.getOpcode() == X86ISD::VZEXT_MOVL && N.getNode()->hasOneUse() &&
1067       // Check to see if the top elements are all zeros (or bitcast of zeros).
1068       N.getOperand(0).getOpcode() == ISD::SCALAR_TO_VECTOR &&
1069       N.getOperand(0).getNode()->hasOneUse() &&
1070       ISD::isNON_EXTLoad(N.getOperand(0).getOperand(0).getNode()) &&
1071       N.getOperand(0).getOperand(0).hasOneUse()) {
1072     // Okay, this is a zero extending load.  Fold it.
1073     LoadSDNode *LD = cast<LoadSDNode>(N.getOperand(0).getOperand(0));
1074     if (!SelectAddr(Op, LD->getBasePtr(), Base, Scale, Index, Disp))
1075       return false;
1076     OutChain = LD->getChain();
1077     InChain = SDValue(LD, 1);
1078     return true;
1079   }
1080   return false;
1081 }
1082
1083
1084 /// SelectLEAAddr - it calls SelectAddr and determines if the maximal addressing
1085 /// mode it matches can be cost effectively emitted as an LEA instruction.
1086 bool X86DAGToDAGISel::SelectLEAAddr(SDValue Op, SDValue N,
1087                                     SDValue &Base, SDValue &Scale,
1088                                     SDValue &Index, SDValue &Disp) {
1089   X86ISelAddressMode AM;
1090   if (MatchAddress(N, AM))
1091     return false;
1092
1093   MVT VT = N.getValueType();
1094   unsigned Complexity = 0;
1095   if (AM.BaseType == X86ISelAddressMode::RegBase)
1096     if (AM.Base.Reg.getNode())
1097       Complexity = 1;
1098     else
1099       AM.Base.Reg = CurDAG->getRegister(0, VT);
1100   else if (AM.BaseType == X86ISelAddressMode::FrameIndexBase)
1101     Complexity = 4;
1102
1103   if (AM.IndexReg.getNode())
1104     Complexity++;
1105   else
1106     AM.IndexReg = CurDAG->getRegister(0, VT);
1107
1108   // Don't match just leal(,%reg,2). It's cheaper to do addl %reg, %reg, or with
1109   // a simple shift.
1110   if (AM.Scale > 1)
1111     Complexity++;
1112
1113   // FIXME: We are artificially lowering the criteria to turn ADD %reg, $GA
1114   // to a LEA. This is determined with some expermentation but is by no means
1115   // optimal (especially for code size consideration). LEA is nice because of
1116   // its three-address nature. Tweak the cost function again when we can run
1117   // convertToThreeAddress() at register allocation time.
1118   if (AM.GV || AM.CP || AM.ES || AM.JT != -1) {
1119     // For X86-64, we should always use lea to materialize RIP relative
1120     // addresses.
1121     if (Subtarget->is64Bit())
1122       Complexity = 4;
1123     else
1124       Complexity += 2;
1125   }
1126
1127   if (AM.Disp && (AM.Base.Reg.getNode() || AM.IndexReg.getNode()))
1128     Complexity++;
1129
1130   if (Complexity > 2) {
1131     getAddressOperands(AM, Base, Scale, Index, Disp);
1132     return true;
1133   }
1134   return false;
1135 }
1136
1137 bool X86DAGToDAGISel::TryFoldLoad(SDValue P, SDValue N,
1138                                   SDValue &Base, SDValue &Scale,
1139                                   SDValue &Index, SDValue &Disp) {
1140   if (ISD::isNON_EXTLoad(N.getNode()) &&
1141       N.hasOneUse() &&
1142       IsLegalAndProfitableToFold(N.getNode(), P.getNode(), P.getNode()))
1143     return SelectAddr(P, N.getOperand(1), Base, Scale, Index, Disp);
1144   return false;
1145 }
1146
1147 /// getGlobalBaseReg - Return an SDNode that returns the value of
1148 /// the global base register. Output instructions required to
1149 /// initialize the global base register, if necessary.
1150 ///
1151 SDNode *X86DAGToDAGISel::getGlobalBaseReg() {
1152   MachineFunction *MF = CurBB->getParent();
1153   unsigned GlobalBaseReg = TM.getInstrInfo()->getGlobalBaseReg(MF);
1154   return CurDAG->getRegister(GlobalBaseReg, TLI.getPointerTy()).getNode();
1155 }
1156
1157 static SDNode *FindCallStartFromCall(SDNode *Node) {
1158   if (Node->getOpcode() == ISD::CALLSEQ_START) return Node;
1159     assert(Node->getOperand(0).getValueType() == MVT::Other &&
1160          "Node doesn't have a token chain argument!");
1161   return FindCallStartFromCall(Node->getOperand(0).getNode());
1162 }
1163
1164 /// getTruncateTo8Bit - return an SDNode that implements a subreg based
1165 /// truncate of the specified operand to i8. This can be done with tablegen,
1166 /// except that this code uses MVT::Flag in a tricky way that happens to
1167 /// improve scheduling in some cases.
1168 SDNode *X86DAGToDAGISel::getTruncateTo8Bit(SDValue N0) {
1169   assert(!Subtarget->is64Bit() &&
1170          "getTruncateTo8Bit is only needed on x86-32!");
1171   SDValue SRIdx = CurDAG->getTargetConstant(1, MVT::i32); // SubRegSet 1
1172
1173   // Ensure that the source register has an 8-bit subreg on 32-bit targets
1174   unsigned Opc;
1175   MVT N0VT = N0.getValueType();
1176   switch (N0VT.getSimpleVT()) {
1177   default: assert(0 && "Unknown truncate!");
1178   case MVT::i16:
1179     Opc = X86::MOV16to16_;
1180     break;
1181   case MVT::i32:
1182     Opc = X86::MOV32to32_;
1183     break;
1184   }
1185
1186   // The use of MVT::Flag here is not strictly accurate, but it helps
1187   // scheduling in some cases.
1188   N0 = SDValue(CurDAG->getTargetNode(Opc, N0VT, MVT::Flag, N0), 0);
1189   return CurDAG->getTargetNode(X86::EXTRACT_SUBREG,
1190                                MVT::i8, N0, SRIdx, N0.getValue(1));
1191 }
1192
1193 SDNode *X86DAGToDAGISel::SelectAtomic64(SDNode *Node, unsigned Opc) {
1194   SDValue Chain = Node->getOperand(0);
1195   SDValue In1 = Node->getOperand(1);
1196   SDValue In2L = Node->getOperand(2);
1197   SDValue In2H = Node->getOperand(3);
1198   SDValue Tmp0, Tmp1, Tmp2, Tmp3;
1199   if (!SelectAddr(In1, In1, Tmp0, Tmp1, Tmp2, Tmp3))
1200     return NULL;
1201   SDValue LSI = Node->getOperand(4);    // MemOperand
1202   const SDValue Ops[] = { Tmp0, Tmp1, Tmp2, Tmp3, In2L, In2H, LSI, Chain };
1203   return CurDAG->getTargetNode(Opc, MVT::i32, MVT::i32, MVT::Other, Ops, 8);
1204 }
1205
1206 SDNode *X86DAGToDAGISel::Select(SDValue N) {
1207   SDNode *Node = N.getNode();
1208   MVT NVT = Node->getValueType(0);
1209   unsigned Opc, MOpc;
1210   unsigned Opcode = Node->getOpcode();
1211
1212 #ifndef NDEBUG
1213   DOUT << std::string(Indent, ' ') << "Selecting: ";
1214   DEBUG(Node->dump(CurDAG));
1215   DOUT << "\n";
1216   Indent += 2;
1217 #endif
1218
1219   if (Node->isMachineOpcode()) {
1220 #ifndef NDEBUG
1221     DOUT << std::string(Indent-2, ' ') << "== ";
1222     DEBUG(Node->dump(CurDAG));
1223     DOUT << "\n";
1224     Indent -= 2;
1225 #endif
1226     return NULL;   // Already selected.
1227   }
1228
1229   switch (Opcode) {
1230     default: break;
1231     case X86ISD::GlobalBaseReg:
1232       return getGlobalBaseReg();
1233
1234     case X86ISD::ATOMOR64_DAG:
1235       return SelectAtomic64(Node, X86::ATOMOR6432);
1236     case X86ISD::ATOMXOR64_DAG:
1237       return SelectAtomic64(Node, X86::ATOMXOR6432);
1238     case X86ISD::ATOMADD64_DAG:
1239       return SelectAtomic64(Node, X86::ATOMADD6432);
1240     case X86ISD::ATOMSUB64_DAG:
1241       return SelectAtomic64(Node, X86::ATOMSUB6432);
1242     case X86ISD::ATOMNAND64_DAG:
1243       return SelectAtomic64(Node, X86::ATOMNAND6432);
1244     case X86ISD::ATOMAND64_DAG:
1245       return SelectAtomic64(Node, X86::ATOMAND6432);
1246     case X86ISD::ATOMSWAP64_DAG:
1247       return SelectAtomic64(Node, X86::ATOMSWAP6432);
1248
1249     case ISD::SMUL_LOHI:
1250     case ISD::UMUL_LOHI: {
1251       SDValue N0 = Node->getOperand(0);
1252       SDValue N1 = Node->getOperand(1);
1253
1254       bool isSigned = Opcode == ISD::SMUL_LOHI;
1255       if (!isSigned)
1256         switch (NVT.getSimpleVT()) {
1257         default: assert(0 && "Unsupported VT!");
1258         case MVT::i8:  Opc = X86::MUL8r;  MOpc = X86::MUL8m;  break;
1259         case MVT::i16: Opc = X86::MUL16r; MOpc = X86::MUL16m; break;
1260         case MVT::i32: Opc = X86::MUL32r; MOpc = X86::MUL32m; break;
1261         case MVT::i64: Opc = X86::MUL64r; MOpc = X86::MUL64m; break;
1262         }
1263       else
1264         switch (NVT.getSimpleVT()) {
1265         default: assert(0 && "Unsupported VT!");
1266         case MVT::i8:  Opc = X86::IMUL8r;  MOpc = X86::IMUL8m;  break;
1267         case MVT::i16: Opc = X86::IMUL16r; MOpc = X86::IMUL16m; break;
1268         case MVT::i32: Opc = X86::IMUL32r; MOpc = X86::IMUL32m; break;
1269         case MVT::i64: Opc = X86::IMUL64r; MOpc = X86::IMUL64m; break;
1270         }
1271
1272       unsigned LoReg, HiReg;
1273       switch (NVT.getSimpleVT()) {
1274       default: assert(0 && "Unsupported VT!");
1275       case MVT::i8:  LoReg = X86::AL;  HiReg = X86::AH;  break;
1276       case MVT::i16: LoReg = X86::AX;  HiReg = X86::DX;  break;
1277       case MVT::i32: LoReg = X86::EAX; HiReg = X86::EDX; break;
1278       case MVT::i64: LoReg = X86::RAX; HiReg = X86::RDX; break;
1279       }
1280
1281       SDValue Tmp0, Tmp1, Tmp2, Tmp3;
1282       bool foldedLoad = TryFoldLoad(N, N1, Tmp0, Tmp1, Tmp2, Tmp3);
1283       // multiplty is commmutative
1284       if (!foldedLoad) {
1285         foldedLoad = TryFoldLoad(N, N0, Tmp0, Tmp1, Tmp2, Tmp3);
1286         if (foldedLoad)
1287           std::swap(N0, N1);
1288       }
1289
1290       SDValue InFlag = CurDAG->getCopyToReg(CurDAG->getEntryNode(), LoReg,
1291                                               N0, SDValue()).getValue(1);
1292
1293       if (foldedLoad) {
1294         SDValue Ops[] = { Tmp0, Tmp1, Tmp2, Tmp3, N1.getOperand(0), InFlag };
1295         SDNode *CNode =
1296           CurDAG->getTargetNode(MOpc, MVT::Other, MVT::Flag, Ops, 6);
1297         InFlag = SDValue(CNode, 1);
1298         // Update the chain.
1299         ReplaceUses(N1.getValue(1), SDValue(CNode, 0));
1300       } else {
1301         InFlag =
1302           SDValue(CurDAG->getTargetNode(Opc, MVT::Flag, N1, InFlag), 0);
1303       }
1304
1305       // Copy the low half of the result, if it is needed.
1306       if (!N.getValue(0).use_empty()) {
1307         SDValue Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
1308                                                   LoReg, NVT, InFlag);
1309         InFlag = Result.getValue(2);
1310         ReplaceUses(N.getValue(0), Result);
1311 #ifndef NDEBUG
1312         DOUT << std::string(Indent-2, ' ') << "=> ";
1313         DEBUG(Result.getNode()->dump(CurDAG));
1314         DOUT << "\n";
1315 #endif
1316       }
1317       // Copy the high half of the result, if it is needed.
1318       if (!N.getValue(1).use_empty()) {
1319         SDValue Result;
1320         if (HiReg == X86::AH && Subtarget->is64Bit()) {
1321           // Prevent use of AH in a REX instruction by referencing AX instead.
1322           // Shift it down 8 bits.
1323           Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
1324                                           X86::AX, MVT::i16, InFlag);
1325           InFlag = Result.getValue(2);
1326           Result = SDValue(CurDAG->getTargetNode(X86::SHR16ri, MVT::i16, Result,
1327                                      CurDAG->getTargetConstant(8, MVT::i8)), 0);
1328           // Then truncate it down to i8.
1329           SDValue SRIdx = CurDAG->getTargetConstant(1, MVT::i32); // SubRegSet 1
1330           Result = SDValue(CurDAG->getTargetNode(X86::EXTRACT_SUBREG,
1331                                                    MVT::i8, Result, SRIdx), 0);
1332         } else {
1333           Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
1334                                           HiReg, NVT, InFlag);
1335           InFlag = Result.getValue(2);
1336         }
1337         ReplaceUses(N.getValue(1), Result);
1338 #ifndef NDEBUG
1339         DOUT << std::string(Indent-2, ' ') << "=> ";
1340         DEBUG(Result.getNode()->dump(CurDAG));
1341         DOUT << "\n";
1342 #endif
1343       }
1344
1345 #ifndef NDEBUG
1346       Indent -= 2;
1347 #endif
1348
1349       return NULL;
1350     }
1351
1352     case ISD::SDIVREM:
1353     case ISD::UDIVREM: {
1354       SDValue N0 = Node->getOperand(0);
1355       SDValue N1 = Node->getOperand(1);
1356
1357       bool isSigned = Opcode == ISD::SDIVREM;
1358       if (!isSigned)
1359         switch (NVT.getSimpleVT()) {
1360         default: assert(0 && "Unsupported VT!");
1361         case MVT::i8:  Opc = X86::DIV8r;  MOpc = X86::DIV8m;  break;
1362         case MVT::i16: Opc = X86::DIV16r; MOpc = X86::DIV16m; break;
1363         case MVT::i32: Opc = X86::DIV32r; MOpc = X86::DIV32m; break;
1364         case MVT::i64: Opc = X86::DIV64r; MOpc = X86::DIV64m; break;
1365         }
1366       else
1367         switch (NVT.getSimpleVT()) {
1368         default: assert(0 && "Unsupported VT!");
1369         case MVT::i8:  Opc = X86::IDIV8r;  MOpc = X86::IDIV8m;  break;
1370         case MVT::i16: Opc = X86::IDIV16r; MOpc = X86::IDIV16m; break;
1371         case MVT::i32: Opc = X86::IDIV32r; MOpc = X86::IDIV32m; break;
1372         case MVT::i64: Opc = X86::IDIV64r; MOpc = X86::IDIV64m; break;
1373         }
1374
1375       unsigned LoReg, HiReg;
1376       unsigned ClrOpcode, SExtOpcode;
1377       switch (NVT.getSimpleVT()) {
1378       default: assert(0 && "Unsupported VT!");
1379       case MVT::i8:
1380         LoReg = X86::AL;  HiReg = X86::AH;
1381         ClrOpcode  = 0;
1382         SExtOpcode = X86::CBW;
1383         break;
1384       case MVT::i16:
1385         LoReg = X86::AX;  HiReg = X86::DX;
1386         ClrOpcode  = X86::MOV16r0;
1387         SExtOpcode = X86::CWD;
1388         break;
1389       case MVT::i32:
1390         LoReg = X86::EAX; HiReg = X86::EDX;
1391         ClrOpcode  = X86::MOV32r0;
1392         SExtOpcode = X86::CDQ;
1393         break;
1394       case MVT::i64:
1395         LoReg = X86::RAX; HiReg = X86::RDX;
1396         ClrOpcode  = X86::MOV64r0;
1397         SExtOpcode = X86::CQO;
1398         break;
1399       }
1400
1401       SDValue Tmp0, Tmp1, Tmp2, Tmp3;
1402       bool foldedLoad = TryFoldLoad(N, N1, Tmp0, Tmp1, Tmp2, Tmp3);
1403       bool signBitIsZero = CurDAG->SignBitIsZero(N0);
1404
1405       SDValue InFlag;
1406       if (NVT == MVT::i8 && (!isSigned || signBitIsZero)) {
1407         // Special case for div8, just use a move with zero extension to AX to
1408         // clear the upper 8 bits (AH).
1409         SDValue Tmp0, Tmp1, Tmp2, Tmp3, Move, Chain;
1410         if (TryFoldLoad(N, N0, Tmp0, Tmp1, Tmp2, Tmp3)) {
1411           SDValue Ops[] = { Tmp0, Tmp1, Tmp2, Tmp3, N0.getOperand(0) };
1412           Move =
1413             SDValue(CurDAG->getTargetNode(X86::MOVZX16rm8, MVT::i16, MVT::Other,
1414                                             Ops, 5), 0);
1415           Chain = Move.getValue(1);
1416           ReplaceUses(N0.getValue(1), Chain);
1417         } else {
1418           Move =
1419             SDValue(CurDAG->getTargetNode(X86::MOVZX16rr8, MVT::i16, N0), 0);
1420           Chain = CurDAG->getEntryNode();
1421         }
1422         Chain  = CurDAG->getCopyToReg(Chain, X86::AX, Move, SDValue());
1423         InFlag = Chain.getValue(1);
1424       } else {
1425         InFlag =
1426           CurDAG->getCopyToReg(CurDAG->getEntryNode(),
1427                                LoReg, N0, SDValue()).getValue(1);
1428         if (isSigned && !signBitIsZero) {
1429           // Sign extend the low part into the high part.
1430           InFlag =
1431             SDValue(CurDAG->getTargetNode(SExtOpcode, MVT::Flag, InFlag), 0);
1432         } else {
1433           // Zero out the high part, effectively zero extending the input.
1434           SDValue ClrNode = SDValue(CurDAG->getTargetNode(ClrOpcode, NVT), 0);
1435           InFlag = CurDAG->getCopyToReg(CurDAG->getEntryNode(), HiReg,
1436                                         ClrNode, InFlag).getValue(1);
1437         }
1438       }
1439
1440       if (foldedLoad) {
1441         SDValue Ops[] = { Tmp0, Tmp1, Tmp2, Tmp3, N1.getOperand(0), InFlag };
1442         SDNode *CNode =
1443           CurDAG->getTargetNode(MOpc, MVT::Other, MVT::Flag, Ops, 6);
1444         InFlag = SDValue(CNode, 1);
1445         // Update the chain.
1446         ReplaceUses(N1.getValue(1), SDValue(CNode, 0));
1447       } else {
1448         InFlag =
1449           SDValue(CurDAG->getTargetNode(Opc, MVT::Flag, N1, InFlag), 0);
1450       }
1451
1452       // Copy the division (low) result, if it is needed.
1453       if (!N.getValue(0).use_empty()) {
1454         SDValue Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
1455                                                   LoReg, NVT, InFlag);
1456         InFlag = Result.getValue(2);
1457         ReplaceUses(N.getValue(0), Result);
1458 #ifndef NDEBUG
1459         DOUT << std::string(Indent-2, ' ') << "=> ";
1460         DEBUG(Result.getNode()->dump(CurDAG));
1461         DOUT << "\n";
1462 #endif
1463       }
1464       // Copy the remainder (high) result, if it is needed.
1465       if (!N.getValue(1).use_empty()) {
1466         SDValue Result;
1467         if (HiReg == X86::AH && Subtarget->is64Bit()) {
1468           // Prevent use of AH in a REX instruction by referencing AX instead.
1469           // Shift it down 8 bits.
1470           Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
1471                                           X86::AX, MVT::i16, InFlag);
1472           InFlag = Result.getValue(2);
1473           Result = SDValue(CurDAG->getTargetNode(X86::SHR16ri, MVT::i16, Result,
1474                                      CurDAG->getTargetConstant(8, MVT::i8)), 0);
1475           // Then truncate it down to i8.
1476           SDValue SRIdx = CurDAG->getTargetConstant(1, MVT::i32); // SubRegSet 1
1477           Result = SDValue(CurDAG->getTargetNode(X86::EXTRACT_SUBREG,
1478                                                    MVT::i8, Result, SRIdx), 0);
1479         } else {
1480           Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
1481                                           HiReg, NVT, InFlag);
1482           InFlag = Result.getValue(2);
1483         }
1484         ReplaceUses(N.getValue(1), Result);
1485 #ifndef NDEBUG
1486         DOUT << std::string(Indent-2, ' ') << "=> ";
1487         DEBUG(Result.getNode()->dump(CurDAG));
1488         DOUT << "\n";
1489 #endif
1490       }
1491
1492 #ifndef NDEBUG
1493       Indent -= 2;
1494 #endif
1495
1496       return NULL;
1497     }
1498
1499     case ISD::SIGN_EXTEND_INREG: {
1500       MVT SVT = cast<VTSDNode>(Node->getOperand(1))->getVT();
1501       if (SVT == MVT::i8 && !Subtarget->is64Bit()) {
1502         SDValue N0 = Node->getOperand(0);
1503
1504         SDValue TruncOp = SDValue(getTruncateTo8Bit(N0), 0);
1505         unsigned Opc = 0;
1506         switch (NVT.getSimpleVT()) {
1507         default: assert(0 && "Unknown sign_extend_inreg!");
1508         case MVT::i16:
1509           Opc = X86::MOVSX16rr8;
1510           break;
1511         case MVT::i32:
1512           Opc = X86::MOVSX32rr8;
1513           break;
1514         }
1515
1516         SDNode *ResNode = CurDAG->getTargetNode(Opc, NVT, TruncOp);
1517
1518 #ifndef NDEBUG
1519         DOUT << std::string(Indent-2, ' ') << "=> ";
1520         DEBUG(TruncOp.getNode()->dump(CurDAG));
1521         DOUT << "\n";
1522         DOUT << std::string(Indent-2, ' ') << "=> ";
1523         DEBUG(ResNode->dump(CurDAG));
1524         DOUT << "\n";
1525         Indent -= 2;
1526 #endif
1527         return ResNode;
1528       }
1529       break;
1530     }
1531
1532     case ISD::TRUNCATE: {
1533       if (NVT == MVT::i8 && !Subtarget->is64Bit()) {
1534         SDValue Input = Node->getOperand(0);
1535         SDNode *ResNode = getTruncateTo8Bit(Input);
1536
1537 #ifndef NDEBUG
1538         DOUT << std::string(Indent-2, ' ') << "=> ";
1539         DEBUG(ResNode->dump(CurDAG));
1540         DOUT << "\n";
1541         Indent -= 2;
1542 #endif
1543         return ResNode;
1544       }
1545       break;
1546     }
1547
1548     case ISD::DECLARE: {
1549       // Handle DECLARE nodes here because the second operand may have been
1550       // wrapped in X86ISD::Wrapper.
1551       SDValue Chain = Node->getOperand(0);
1552       SDValue N1 = Node->getOperand(1);
1553       SDValue N2 = Node->getOperand(2);
1554       FrameIndexSDNode *FINode = dyn_cast<FrameIndexSDNode>(N1);
1555       if (!FINode)
1556         break;
1557       if (N2.getOpcode() == ISD::ADD &&
1558           N2.getOperand(0).getOpcode() == X86ISD::GlobalBaseReg)
1559         N2 = N2.getOperand(1);
1560       if (N2.getOpcode() != X86ISD::Wrapper)
1561         break;
1562       GlobalAddressSDNode *GVNode =
1563         dyn_cast<GlobalAddressSDNode>(N2.getOperand(0));
1564       if (!GVNode)
1565         break;
1566       SDValue Tmp1 = CurDAG->getTargetFrameIndex(FINode->getIndex(),
1567                                                  TLI.getPointerTy());
1568       SDValue Tmp2 = CurDAG->getTargetGlobalAddress(GVNode->getGlobal(),
1569                                                     TLI.getPointerTy());
1570       SDValue Ops[] = { Tmp1, Tmp2, Chain };
1571       return CurDAG->getTargetNode(TargetInstrInfo::DECLARE,
1572                                    MVT::Other, Ops, 3);
1573       break;
1574     }
1575   }
1576
1577   SDNode *ResNode = SelectCode(N);
1578
1579 #ifndef NDEBUG
1580   DOUT << std::string(Indent-2, ' ') << "=> ";
1581   if (ResNode == NULL || ResNode == N.getNode())
1582     DEBUG(N.getNode()->dump(CurDAG));
1583   else
1584     DEBUG(ResNode->dump(CurDAG));
1585   DOUT << "\n";
1586   Indent -= 2;
1587 #endif
1588
1589   return ResNode;
1590 }
1591
1592 bool X86DAGToDAGISel::
1593 SelectInlineAsmMemoryOperand(const SDValue &Op, char ConstraintCode,
1594                              std::vector<SDValue> &OutOps) {
1595   SDValue Op0, Op1, Op2, Op3;
1596   switch (ConstraintCode) {
1597   case 'o':   // offsetable        ??
1598   case 'v':   // not offsetable    ??
1599   default: return true;
1600   case 'm':   // memory
1601     if (!SelectAddr(Op, Op, Op0, Op1, Op2, Op3))
1602       return true;
1603     break;
1604   }
1605
1606   OutOps.push_back(Op0);
1607   OutOps.push_back(Op1);
1608   OutOps.push_back(Op2);
1609   OutOps.push_back(Op3);
1610   return false;
1611 }
1612
1613 /// createX86ISelDag - This pass converts a legalized DAG into a
1614 /// X86-specific DAG, ready for instruction scheduling.
1615 ///
1616 FunctionPass *llvm::createX86ISelDag(X86TargetMachine &TM, bool Fast) {
1617   return new X86DAGToDAGISel(TM, Fast);
1618 }