lib/Target/X86/X86ISelDAGToDAG.cpp

   1 //===- X86ISelDAGToDAG.cpp - A DAG pattern matching inst selector for X86 -===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a DAG pattern matching instruction selector for X86,
  11 // converting from a legalized dag to a X86 dag.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "x86-isel"
  16 #include "X86.h"
  17 #include "X86InstrBuilder.h"
  18 #include "X86ISelLowering.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86RegisterInfo.h"
  21 #include "X86Subtarget.h"
  22 #include "X86TargetMachine.h"
  23 #include "llvm/GlobalValue.h"
  24 #include "llvm/Instructions.h"
  25 #include "llvm/Intrinsics.h"
  26 #include "llvm/Support/CFG.h"
  27 #include "llvm/Type.h"
  28 #include "llvm/CodeGen/MachineConstantPool.h"
  29 #include "llvm/CodeGen/MachineFunction.h"
  30 #include "llvm/CodeGen/MachineFrameInfo.h"
  31 #include "llvm/CodeGen/MachineInstrBuilder.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/CodeGen/SelectionDAGISel.h"
  34 #include "llvm/Target/TargetMachine.h"
  35 #include "llvm/Target/TargetOptions.h"
  36 #include "llvm/Support/Compiler.h"
  37 #include "llvm/Support/Debug.h"
  38 #include "llvm/Support/MathExtras.h"
  39 #include "llvm/Support/Streams.h"
  40 #include "llvm/ADT/SmallPtrSet.h"
  41 #include "llvm/ADT/Statistic.h"
  42 using namespace llvm;
  43
  44 #include "llvm/Support/CommandLine.h"
  45 static cl::opt<bool> AvoidDupAddrCompute("x86-avoid-dup-address", cl::Hidden);
  46
  47 STATISTIC(NumLoadMoved, "Number of loads moved below TokenFactor");
  48
  49 //===----------------------------------------------------------------------===//
  50 //                      Pattern Matcher Implementation
  51 //===----------------------------------------------------------------------===//
  52
  53 namespace {
  54   /// X86ISelAddressMode - This corresponds to X86AddressMode, but uses
  55   /// SDValue's instead of register numbers for the leaves of the matched
  56   /// tree.
  57   struct X86ISelAddressMode {
  58     enum {
  59       RegBase,
  60       FrameIndexBase
  61     } BaseType;
  62
  63     struct {            // This is really a union, discriminated by BaseType!
  64       SDValue Reg;
  65       int FrameIndex;
  66     } Base;
  67
  68     bool isRIPRel;     // RIP as base?
  69     unsigned Scale;
  70     SDValue IndexReg;
  71     int32_t Disp;
  72     SDValue Segment;
  73     GlobalValue *GV;
  74     Constant *CP;
  75     const char *ES;
  76     int JT;
  77     unsigned Align;    // CP alignment.
  78
  79     X86ISelAddressMode()
  80       : BaseType(RegBase), isRIPRel(false), Scale(1), IndexReg(), Disp(0),
  81         Segment(), GV(0), CP(0), ES(0), JT(-1), Align(0) {
  82     }
  83
  84     bool hasSymbolicDisplacement() const {
  85       return GV != 0 || CP != 0 || ES != 0 || JT != -1;
  86     }
  87
  88     void dump() {
  89       cerr << "X86ISelAddressMode " << this << "\n";
  90       cerr << "Base.Reg ";
  91               if (Base.Reg.getNode() != 0) Base.Reg.getNode()->dump();
  92               else cerr << "nul";
  93       cerr << " Base.FrameIndex " << Base.FrameIndex << "\n";
  94       cerr << "isRIPRel " << isRIPRel << " Scale" << Scale << "\n";
  95       cerr << "IndexReg ";
  96               if (IndexReg.getNode() != 0) IndexReg.getNode()->dump();
  97               else cerr << "nul";
  98       cerr << " Disp " << Disp << "\n";
  99       cerr << "GV "; if (GV) GV->dump();
 100                      else cerr << "nul";
 101       cerr << " CP "; if (CP) CP->dump();
 102                      else cerr << "nul";
 103       cerr << "\n";
 104       cerr << "ES "; if (ES) cerr << ES; else cerr << "nul";
 105       cerr  << " JT" << JT << " Align" << Align << "\n";
 106     }
 107   };
 108 }
 109
 110 namespace {
 111   //===--------------------------------------------------------------------===//
 112   /// ISel - X86 specific code to select X86 machine instructions for
 113   /// SelectionDAG operations.
 114   ///
 115   class VISIBILITY_HIDDEN X86DAGToDAGISel : public SelectionDAGISel {
 116     /// TM - Keep a reference to X86TargetMachine.
 117     ///
 118     X86TargetMachine &TM;
 119
 120     /// X86Lowering - This object fully describes how to lower LLVM code to an
 121     /// X86-specific SelectionDAG.
 122     X86TargetLowering &X86Lowering;
 123
 124     /// Subtarget - Keep a pointer to the X86Subtarget around so that we can
 125     /// make the right decision when generating code for different targets.
 126     const X86Subtarget *Subtarget;
 127
 128     /// CurBB - Current BB being isel'd.
 129     ///
 130     MachineBasicBlock *CurBB;
 131
 132     /// OptForSize - If true, selector should try to optimize for code size
 133     /// instead of performance.
 134     bool OptForSize;
 135
 136   public:
 137     X86DAGToDAGISel(X86TargetMachine &tm, bool fast)
 138       : SelectionDAGISel(tm, fast),
 139         TM(tm), X86Lowering(*TM.getTargetLowering()),
 140         Subtarget(&TM.getSubtarget<X86Subtarget>()),
 141         OptForSize(false) {}
 142
 143     virtual const char *getPassName() const {
 144       return "X86 DAG->DAG Instruction Selection";
 145     }
 146
 147     /// InstructionSelect - This callback is invoked by
 148     /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 149     virtual void InstructionSelect();
 150
 151     virtual void EmitFunctionEntryCode(Function &Fn, MachineFunction &MF);
 152
 153     virtual
 154       bool IsLegalAndProfitableToFold(SDNode *N, SDNode *U, SDNode *Root) const;
 155
 156 // Include the pieces autogenerated from the target description.
 157 #include "X86GenDAGISel.inc"
 158
 159   private:
 160     SDNode *Select(SDValue N);
 161     SDNode *SelectAtomic64(SDNode *Node, unsigned Opc);
 162
 163     bool MatchSegmentBaseAddress(SDValue N, X86ISelAddressMode &AM);
 164     bool MatchLoad(SDValue N, X86ISelAddressMode &AM);
 165     bool MatchAddress(SDValue N, X86ISelAddressMode &AM,
 166                       unsigned Depth = 0);
 167     bool MatchAddressBase(SDValue N, X86ISelAddressMode &AM);
 168     bool SelectAddr(SDValue Op, SDValue N, SDValue &Base,
 169                     SDValue &Scale, SDValue &Index, SDValue &Disp,
 170                     SDValue &Segment);
 171     bool SelectLEAAddr(SDValue Op, SDValue N, SDValue &Base,
 172                        SDValue &Scale, SDValue &Index, SDValue &Disp);
 173     bool SelectScalarSSELoad(SDValue Op, SDValue Pred,
 174                              SDValue N, SDValue &Base, SDValue &Scale,
 175                              SDValue &Index, SDValue &Disp,
 176                              SDValue &Segment,
 177                              SDValue &InChain, SDValue &OutChain);
 178     bool TryFoldLoad(SDValue P, SDValue N,
 179                      SDValue &Base, SDValue &Scale,
 180                      SDValue &Index, SDValue &Disp,
 181                      SDValue &Segment);
 182     void PreprocessForRMW();
 183     void PreprocessForFPConvert();
 184
 185     /// SelectInlineAsmMemoryOperand - Implement addressing mode selection for
 186     /// inline asm expressions.
 187     virtual bool SelectInlineAsmMemoryOperand(const SDValue &Op,
 188                                               char ConstraintCode,
 189                                               std::vector<SDValue> &OutOps);
 190
 191     void EmitSpecialCodeForMain(MachineBasicBlock *BB, MachineFrameInfo *MFI);
 192
 193     inline void getAddressOperands(X86ISelAddressMode &AM, SDValue &Base,
 194                                    SDValue &Scale, SDValue &Index,
 195                                    SDValue &Disp, SDValue &Segment) {
 196       Base  = (AM.BaseType == X86ISelAddressMode::FrameIndexBase) ?
 197         CurDAG->getTargetFrameIndex(AM.Base.FrameIndex, TLI.getPointerTy()) :
 198         AM.Base.Reg;
 199       Scale = getI8Imm(AM.Scale);
 200       Index = AM.IndexReg;
 201       // These are 32-bit even in 64-bit mode since RIP relative offset
 202       // is 32-bit.
 203       if (AM.GV)
 204         Disp = CurDAG->getTargetGlobalAddress(AM.GV, MVT::i32, AM.Disp);
 205       else if (AM.CP)
 206         Disp = CurDAG->getTargetConstantPool(AM.CP, MVT::i32,
 207                                              AM.Align, AM.Disp);
 208       else if (AM.ES)
 209         Disp = CurDAG->getTargetExternalSymbol(AM.ES, MVT::i32);
 210       else if (AM.JT != -1)
 211         Disp = CurDAG->getTargetJumpTable(AM.JT, MVT::i32);
 212       else
 213         Disp = CurDAG->getTargetConstant(AM.Disp, MVT::i32);
 214
 215       if (AM.Segment.getNode())
 216         Segment = AM.Segment;
 217       else
 218         Segment = CurDAG->getRegister(0, MVT::i32);
 219     }
 220
 221     /// getI8Imm - Return a target constant with the specified value, of type
 222     /// i8.
 223     inline SDValue getI8Imm(unsigned Imm) {
 224       return CurDAG->getTargetConstant(Imm, MVT::i8);
 225     }
 226
 227     /// getI16Imm - Return a target constant with the specified value, of type
 228     /// i16.
 229     inline SDValue getI16Imm(unsigned Imm) {
 230       return CurDAG->getTargetConstant(Imm, MVT::i16);
 231     }
 232
 233     /// getI32Imm - Return a target constant with the specified value, of type
 234     /// i32.
 235     inline SDValue getI32Imm(unsigned Imm) {
 236       return CurDAG->getTargetConstant(Imm, MVT::i32);
 237     }
 238
 239     /// getGlobalBaseReg - Return an SDNode that returns the value of
 240     /// the global base register. Output instructions required to
 241     /// initialize the global base register, if necessary.
 242     ///
 243     SDNode *getGlobalBaseReg();
 244
 245     /// getTruncateTo8Bit - return an SDNode that implements a subreg based
 246     /// truncate of the specified operand to i8. This can be done with tablegen,
 247     /// except that this code uses MVT::Flag in a tricky way that happens to
 248     /// improve scheduling in some cases.
 249     SDNode *getTruncateTo8Bit(SDValue N0);
 250
 251 #ifndef NDEBUG
 252     unsigned Indent;
 253 #endif
 254   };
 255 }
 256
 257 /// findFlagUse - Return use of MVT::Flag value produced by the specified
 258 /// SDNode.
 259 ///
 260 static SDNode *findFlagUse(SDNode *N) {
 261   unsigned FlagResNo = N->getNumValues()-1;
 262   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
 263     SDUse &Use = I.getUse();
 264     if (Use.getResNo() == FlagResNo)
 265       return Use.getUser();
 266   }
 267   return NULL;
 268 }
 269
 270 /// findNonImmUse - Return true if "Use" is a non-immediate use of "Def".
 271 /// This function recursively traverses up the operand chain, ignoring
 272 /// certain nodes.
 273 static bool findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
 274                           SDNode *Root,
 275                           SmallPtrSet<SDNode*, 16> &Visited) {
 276   if (Use->getNodeId() < Def->getNodeId() ||
 277       !Visited.insert(Use))
 278     return false;
 279
 280   for (unsigned i = 0, e = Use->getNumOperands(); i != e; ++i) {
 281     SDNode *N = Use->getOperand(i).getNode();
 282     if (N == Def) {
 283       if (Use == ImmedUse || Use == Root)
 284         continue;  // We are not looking for immediate use.
 285       assert(N != Root);
 286       return true;
 287     }
 288
 289     // Traverse up the operand chain.
 290     if (findNonImmUse(N, Def, ImmedUse, Root, Visited))
 291       return true;
 292   }
 293   return false;
 294 }
 295
 296 /// isNonImmUse - Start searching from Root up the DAG to check is Def can
 297 /// be reached. Return true if that's the case. However, ignore direct uses
 298 /// by ImmedUse (which would be U in the example illustrated in
 299 /// IsLegalAndProfitableToFold) and by Root (which can happen in the store
 300 /// case).
 301 /// FIXME: to be really generic, we should allow direct use by any node
 302 /// that is being folded. But realisticly since we only fold loads which
 303 /// have one non-chain use, we only need to watch out for load/op/store
 304 /// and load/op/cmp case where the root (store / cmp) may reach the load via
 305 /// its chain operand.
 306 static inline bool isNonImmUse(SDNode *Root, SDNode *Def, SDNode *ImmedUse) {
 307   SmallPtrSet<SDNode*, 16> Visited;
 308   return findNonImmUse(Root, Def, ImmedUse, Root, Visited);
 309 }
 310
 311
 312 bool X86DAGToDAGISel::IsLegalAndProfitableToFold(SDNode *N, SDNode *U,
 313                                                  SDNode *Root) const {
 314   if (Fast) return false;
 315
 316   if (U == Root)
 317     switch (U->getOpcode()) {
 318     default: break;
 319     case ISD::ADD:
 320     case ISD::ADDC:
 321     case ISD::ADDE:
 322     case ISD::AND:
 323     case ISD::OR:
 324     case ISD::XOR: {
 325       SDValue Op1 = U->getOperand(1);
 326
 327       // If the other operand is a 8-bit immediate we should fold the immediate
 328       // instead. This reduces code size.
 329       // e.g.
 330       // movl 4(%esp), %eax
 331       // addl $4, %eax
 332       // vs.
 333       // movl $4, %eax
 334       // addl 4(%esp), %eax
 335       // The former is 2 bytes shorter. In case where the increment is 1, then
 336       // the saving can be 4 bytes (by using incl %eax).
 337       if (ConstantSDNode *Imm = dyn_cast<ConstantSDNode>(Op1))
 338         if (Imm->getAPIntValue().isSignedIntN(8))
 339           return false;
 340
 341       // If the other operand is a TLS address, we should fold it instead.
 342       // This produces
 343       // movl    %gs:0, %eax
 344       // leal    i@NTPOFF(%eax), %eax
 345       // instead of
 346       // movl    $i@NTPOFF, %eax
 347       // addl    %gs:0, %eax
 348       // if the block also has an access to a second TLS address this will save
 349       // a load.
 350       // FIXME: This is probably also true for non TLS addresses.
 351       if (Op1.getOpcode() == X86ISD::Wrapper) {
 352         SDValue Val = Op1.getOperand(0);
 353         if (Val.getOpcode() == ISD::TargetGlobalTLSAddress)
 354           return false;
 355       }
 356     }
 357     }
 358
 359   // If Root use can somehow reach N through a path that that doesn't contain
 360   // U then folding N would create a cycle. e.g. In the following
 361   // diagram, Root can reach N through X. If N is folded into into Root, then
 362   // X is both a predecessor and a successor of U.
 363   //
 364   //          [N*]           //
 365   //         ^   ^           //
 366   //        /     \          //
 367   //      [U*]    [X]?       //
 368   //        ^     ^          //
 369   //         \   /           //
 370   //          \ /            //
 371   //         [Root*]         //
 372   //
 373   // * indicates nodes to be folded together.
 374   //
 375   // If Root produces a flag, then it gets (even more) interesting. Since it
 376   // will be "glued" together with its flag use in the scheduler, we need to
 377   // check if it might reach N.
 378   //
 379   //          [N*]           //
 380   //         ^   ^           //
 381   //        /     \          //
 382   //      [U*]    [X]?       //
 383   //        ^       ^        //
 384   //         \       \       //
 385   //          \      |       //
 386   //         [Root*] |       //
 387   //          ^      |       //
 388   //          f      |       //
 389   //          |      /       //
 390   //         [Y]    /        //
 391   //           ^   /         //
 392   //           f  /          //
 393   //           | /           //
 394   //          [FU]           //
 395   //
 396   // If FU (flag use) indirectly reaches N (the load), and Root folds N
 397   // (call it Fold), then X is a predecessor of FU and a successor of
 398   // Fold. But since Fold and FU are flagged together, this will create
 399   // a cycle in the scheduling graph.
 400
 401   MVT VT = Root->getValueType(Root->getNumValues()-1);
 402   while (VT == MVT::Flag) {
 403     SDNode *FU = findFlagUse(Root);
 404     if (FU == NULL)
 405       break;
 406     Root = FU;
 407     VT = Root->getValueType(Root->getNumValues()-1);
 408   }
 409
 410   return !isNonImmUse(Root, N, U);
 411 }
 412
 413 /// MoveBelowTokenFactor - Replace TokenFactor operand with load's chain operand
 414 /// and move load below the TokenFactor. Replace store's chain operand with
 415 /// load's chain result.
 416 static void MoveBelowTokenFactor(SelectionDAG *CurDAG, SDValue Load,
 417                                  SDValue Store, SDValue TF) {
 418   SmallVector<SDValue, 4> Ops;
 419   for (unsigned i = 0, e = TF.getNode()->getNumOperands(); i != e; ++i)
 420     if (Load.getNode() == TF.getOperand(i).getNode())
 421       Ops.push_back(Load.getOperand(0));
 422     else
 423       Ops.push_back(TF.getOperand(i));
 424   CurDAG->UpdateNodeOperands(TF, &Ops[0], Ops.size());
 425   CurDAG->UpdateNodeOperands(Load, TF, Load.getOperand(1), Load.getOperand(2));
 426   CurDAG->UpdateNodeOperands(Store, Load.getValue(1), Store.getOperand(1),
 427                              Store.getOperand(2), Store.getOperand(3));
 428 }
 429
 430 /// isRMWLoad - Return true if N is a load that's part of RMW sub-DAG.
 431 ///
 432 static bool isRMWLoad(SDValue N, SDValue Chain, SDValue Address,
 433                       SDValue &Load) {
 434   if (N.getOpcode() == ISD::BIT_CONVERT)
 435     N = N.getOperand(0);
 436
 437   LoadSDNode *LD = dyn_cast<LoadSDNode>(N);
 438   if (!LD || LD->isVolatile())
 439     return false;
 440   if (LD->getAddressingMode() != ISD::UNINDEXED)
 441     return false;
 442
 443   ISD::LoadExtType ExtType = LD->getExtensionType();
 444   if (ExtType != ISD::NON_EXTLOAD && ExtType != ISD::EXTLOAD)
 445     return false;
 446
 447   if (N.hasOneUse() &&
 448       N.getOperand(1) == Address &&
 449       N.getNode()->isOperandOf(Chain.getNode())) {
 450     Load = N;
 451     return true;
 452   }
 453   return false;
 454 }
 455
 456 /// MoveBelowCallSeqStart - Replace CALLSEQ_START operand with load's chain
 457 /// operand and move load below the call's chain operand.
 458 static void MoveBelowCallSeqStart(SelectionDAG *CurDAG, SDValue Load,
 459                                   SDValue Call, SDValue CallSeqStart) {
 460   SmallVector<SDValue, 8> Ops;
 461   SDValue Chain = CallSeqStart.getOperand(0);
 462   if (Chain.getNode() == Load.getNode())
 463     Ops.push_back(Load.getOperand(0));
 464   else {
 465     assert(Chain.getOpcode() == ISD::TokenFactor &&
 466            "Unexpected CallSeqStart chain operand");
 467     for (unsigned i = 0, e = Chain.getNumOperands(); i != e; ++i)
 468       if (Chain.getOperand(i).getNode() == Load.getNode())
 469         Ops.push_back(Load.getOperand(0));
 470       else
 471         Ops.push_back(Chain.getOperand(i));
 472     SDValue NewChain =
 473       CurDAG->getNode(ISD::TokenFactor, Load.getDebugLoc(),
 474                       MVT::Other, &Ops[0], Ops.size());
 475     Ops.clear();
 476     Ops.push_back(NewChain);
 477   }
 478   for (unsigned i = 1, e = CallSeqStart.getNumOperands(); i != e; ++i)
 479     Ops.push_back(CallSeqStart.getOperand(i));
 480   CurDAG->UpdateNodeOperands(CallSeqStart, &Ops[0], Ops.size());
 481   CurDAG->UpdateNodeOperands(Load, Call.getOperand(0),
 482                              Load.getOperand(1), Load.getOperand(2));
 483   Ops.clear();
 484   Ops.push_back(SDValue(Load.getNode(), 1));
 485   for (unsigned i = 1, e = Call.getNode()->getNumOperands(); i != e; ++i)
 486     Ops.push_back(Call.getOperand(i));
 487   CurDAG->UpdateNodeOperands(Call, &Ops[0], Ops.size());
 488 }
 489
 490 /// isCalleeLoad - Return true if call address is a load and it can be
 491 /// moved below CALLSEQ_START and the chains leading up to the call.
 492 /// Return the CALLSEQ_START by reference as a second output.
 493 static bool isCalleeLoad(SDValue Callee, SDValue &Chain) {
 494   if (Callee.getNode() == Chain.getNode() || !Callee.hasOneUse())
 495     return false;
 496   LoadSDNode *LD = dyn_cast<LoadSDNode>(Callee.getNode());
 497   if (!LD ||
 498       LD->isVolatile() ||
 499       LD->getAddressingMode() != ISD::UNINDEXED ||
 500       LD->getExtensionType() != ISD::NON_EXTLOAD)
 501     return false;
 502
 503   // Now let's find the callseq_start.
 504   while (Chain.getOpcode() != ISD::CALLSEQ_START) {
 505     if (!Chain.hasOneUse())
 506       return false;
 507     Chain = Chain.getOperand(0);
 508   }
 509
 510   if (Chain.getOperand(0).getNode() == Callee.getNode())
 511     return true;
 512   if (Chain.getOperand(0).getOpcode() == ISD::TokenFactor &&
 513       Callee.getValue(1).isOperandOf(Chain.getOperand(0).getNode()))
 514     return true;
 515   return false;
 516 }
 517
 518
 519 /// PreprocessForRMW - Preprocess the DAG to make instruction selection better.
 520 /// This is only run if not in -fast mode (aka -O0).
 521 /// This allows the instruction selector to pick more read-modify-write
 522 /// instructions. This is a common case:
 523 ///
 524 ///     [Load chain]
 525 ///         ^
 526 ///         |
 527 ///       [Load]
 528 ///       ^    ^
 529 ///       |    |
 530 ///      /      \-
 531 ///     /         |
 532 /// [TokenFactor] [Op]
 533 ///     ^          ^
 534 ///     |          |
 535 ///      \        /
 536 ///       \      /
 537 ///       [Store]
 538 ///
 539 /// The fact the store's chain operand != load's chain will prevent the
 540 /// (store (op (load))) instruction from being selected. We can transform it to:
 541 ///
 542 ///     [Load chain]
 543 ///         ^
 544 ///         |
 545 ///    [TokenFactor]
 546 ///         ^
 547 ///         |
 548 ///       [Load]
 549 ///       ^    ^
 550 ///       |    |
 551 ///       |     \-
 552 ///       |       |
 553 ///       |     [Op]
 554 ///       |       ^
 555 ///       |       |
 556 ///       \      /
 557 ///        \    /
 558 ///       [Store]
 559 void X86DAGToDAGISel::PreprocessForRMW() {
 560   for (SelectionDAG::allnodes_iterator I = CurDAG->allnodes_begin(),
 561          E = CurDAG->allnodes_end(); I != E; ++I) {
 562     if (I->getOpcode() == X86ISD::CALL) {
 563       /// Also try moving call address load from outside callseq_start to just
 564       /// before the call to allow it to be folded.
 565       ///
 566       ///     [Load chain]
 567       ///         ^
 568       ///         |
 569       ///       [Load]
 570       ///       ^    ^
 571       ///       |    |
 572       ///      /      \--
 573       ///     /          |
 574       ///[CALLSEQ_START] |
 575       ///     ^          |
 576       ///     |          |
 577       /// [LOAD/C2Reg]   |
 578       ///     |          |
 579       ///      \        /
 580       ///       \      /
 581       ///       [CALL]
 582       SDValue Chain = I->getOperand(0);
 583       SDValue Load  = I->getOperand(1);
 584       if (!isCalleeLoad(Load, Chain))
 585         continue;
 586       MoveBelowCallSeqStart(CurDAG, Load, SDValue(I, 0), Chain);
 587       ++NumLoadMoved;
 588       continue;
 589     }
 590
 591     if (!ISD::isNON_TRUNCStore(I))
 592       continue;
 593     SDValue Chain = I->getOperand(0);
 594
 595     if (Chain.getNode()->getOpcode() != ISD::TokenFactor)
 596       continue;
 597
 598     SDValue N1 = I->getOperand(1);
 599     SDValue N2 = I->getOperand(2);
 600     if ((N1.getValueType().isFloatingPoint() &&
 601          !N1.getValueType().isVector()) ||
 602         !N1.hasOneUse())
 603       continue;
 604
 605     bool RModW = false;
 606     SDValue Load;
 607     unsigned Opcode = N1.getNode()->getOpcode();
 608     switch (Opcode) {
 609     case ISD::ADD:
 610     case ISD::MUL:
 611     case ISD::AND:
 612     case ISD::OR:
 613     case ISD::XOR:
 614     case ISD::ADDC:
 615     case ISD::ADDE:
 616     case ISD::VECTOR_SHUFFLE: {
 617       SDValue N10 = N1.getOperand(0);
 618       SDValue N11 = N1.getOperand(1);
 619       RModW = isRMWLoad(N10, Chain, N2, Load);
 620       if (!RModW)
 621         RModW = isRMWLoad(N11, Chain, N2, Load);
 622       break;
 623     }
 624     case ISD::SUB:
 625     case ISD::SHL:
 626     case ISD::SRA:
 627     case ISD::SRL:
 628     case ISD::ROTL:
 629     case ISD::ROTR:
 630     case ISD::SUBC:
 631     case ISD::SUBE:
 632     case X86ISD::SHLD:
 633     case X86ISD::SHRD: {
 634       SDValue N10 = N1.getOperand(0);
 635       RModW = isRMWLoad(N10, Chain, N2, Load);
 636       break;
 637     }
 638     }
 639
 640     if (RModW) {
 641       MoveBelowTokenFactor(CurDAG, Load, SDValue(I, 0), Chain);
 642       ++NumLoadMoved;
 643     }
 644   }
 645 }
 646
 647
 648 /// PreprocessForFPConvert - Walk over the dag lowering fpround and fpextend
 649 /// nodes that target the FP stack to be store and load to the stack.  This is a
 650 /// gross hack.  We would like to simply mark these as being illegal, but when
 651 /// we do that, legalize produces these when it expands calls, then expands
 652 /// these in the same legalize pass.  We would like dag combine to be able to
 653 /// hack on these between the call expansion and the node legalization.  As such
 654 /// this pass basically does "really late" legalization of these inline with the
 655 /// X86 isel pass.
 656 void X86DAGToDAGISel::PreprocessForFPConvert() {
 657   for (SelectionDAG::allnodes_iterator I = CurDAG->allnodes_begin(),
 658        E = CurDAG->allnodes_end(); I != E; ) {
 659     SDNode *N = I++;  // Preincrement iterator to avoid invalidation issues.
 660     if (N->getOpcode() != ISD::FP_ROUND && N->getOpcode() != ISD::FP_EXTEND)
 661       continue;
 662
 663     // If the source and destination are SSE registers, then this is a legal
 664     // conversion that should not be lowered.
 665     MVT SrcVT = N->getOperand(0).getValueType();
 666     MVT DstVT = N->getValueType(0);
 667     bool SrcIsSSE = X86Lowering.isScalarFPTypeInSSEReg(SrcVT);
 668     bool DstIsSSE = X86Lowering.isScalarFPTypeInSSEReg(DstVT);
 669     if (SrcIsSSE && DstIsSSE)
 670       continue;
 671
 672     if (!SrcIsSSE && !DstIsSSE) {
 673       // If this is an FPStack extension, it is a noop.
 674       if (N->getOpcode() == ISD::FP_EXTEND)
 675         continue;
 676       // If this is a value-preserving FPStack truncation, it is a noop.
 677       if (N->getConstantOperandVal(1))
 678         continue;
 679     }
 680
 681     // Here we could have an FP stack truncation or an FPStack <-> SSE convert.
 682     // FPStack has extload and truncstore.  SSE can fold direct loads into other
 683     // operations.  Based on this, decide what we want to do.
 684     MVT MemVT;
 685     if (N->getOpcode() == ISD::FP_ROUND)
 686       MemVT = DstVT;  // FP_ROUND must use DstVT, we can't do a 'trunc load'.
 687     else
 688       MemVT = SrcIsSSE ? SrcVT : DstVT;
 689
 690     SDValue MemTmp = CurDAG->CreateStackTemporary(MemVT);
 691     DebugLoc dl = N->getDebugLoc();
 692
 693     // FIXME: optimize the case where the src/dest is a load or store?
 694     SDValue Store = CurDAG->getTruncStore(CurDAG->getEntryNode(), dl,
 695                                           N->getOperand(0),
 696                                           MemTmp, NULL, 0, MemVT);
 697     SDValue Result = CurDAG->getExtLoad(ISD::EXTLOAD, dl, DstVT, Store, MemTmp,
 698                                         NULL, 0, MemVT);
 699
 700     // We're about to replace all uses of the FP_ROUND/FP_EXTEND with the
 701     // extload we created.  This will cause general havok on the dag because
 702     // anything below the conversion could be folded into other existing nodes.
 703     // To avoid invalidating 'I', back it up to the convert node.
 704     --I;
 705     CurDAG->ReplaceAllUsesOfValueWith(SDValue(N, 0), Result);
 706
 707     // Now that we did that, the node is dead.  Increment the iterator to the
 708     // next node to process, then delete N.
 709     ++I;
 710     CurDAG->DeleteNode(N);
 711   }
 712 }
 713
 714 /// InstructionSelectBasicBlock - This callback is invoked by SelectionDAGISel
 715 /// when it has created a SelectionDAG for us to codegen.
 716 void X86DAGToDAGISel::InstructionSelect() {
 717   CurBB = BB;  // BB can change as result of isel.
 718   const Function *F = CurDAG->getMachineFunction().getFunction();
 719   OptForSize = F->hasFnAttr(Attribute::OptimizeForSize);
 720
 721   DEBUG(BB->dump());
 722   if (!Fast)
 723     PreprocessForRMW();
 724
 725   // FIXME: This should only happen when not -fast.
 726   PreprocessForFPConvert();
 727
 728   // Codegen the basic block.
 729 #ifndef NDEBUG
 730   DOUT << "===== Instruction selection begins:\n";
 731   Indent = 0;
 732 #endif
 733   SelectRoot(*CurDAG);
 734 #ifndef NDEBUG
 735   DOUT << "===== Instruction selection ends:\n";
 736 #endif
 737
 738   CurDAG->RemoveDeadNodes();
 739 }
 740
 741 /// EmitSpecialCodeForMain - Emit any code that needs to be executed only in
 742 /// the main function.
 743 void X86DAGToDAGISel::EmitSpecialCodeForMain(MachineBasicBlock *BB,
 744                                              MachineFrameInfo *MFI) {
 745   const TargetInstrInfo *TII = TM.getInstrInfo();
 746   if (Subtarget->isTargetCygMing())
 747     BuildMI(BB, DebugLoc::getUnknownLoc(),
 748             TII->get(X86::CALLpcrel32)).addExternalSymbol("__main");
 749 }
 750
 751 void X86DAGToDAGISel::EmitFunctionEntryCode(Function &Fn, MachineFunction &MF) {
 752   // If this is main, emit special code for main.
 753   MachineBasicBlock *BB = MF.begin();
 754   if (Fn.hasExternalLinkage() && Fn.getName() == "main")
 755     EmitSpecialCodeForMain(BB, MF.getFrameInfo());
 756 }
 757
 758
 759 bool X86DAGToDAGISel::MatchSegmentBaseAddress(SDValue N,
 760                                               X86ISelAddressMode &AM) {
 761   assert(N.getOpcode() == X86ISD::SegmentBaseAddress);
 762   SDValue Segment = N.getOperand(0);
 763
 764   if (AM.Segment.getNode() == 0) {
 765     AM.Segment = Segment;
 766     return false;
 767   }
 768
 769   return true;
 770 }
 771
 772 bool X86DAGToDAGISel::MatchLoad(SDValue N, X86ISelAddressMode &AM) {
 773   // This optimization is valid because the GNU TLS model defines that
 774   // gs:0 (or fs:0 on X86-64) contains its own address.
 775   // For more information see http://people.redhat.com/drepper/tls.pdf
 776
 777   SDValue Address = N.getOperand(1);
 778   if (Address.getOpcode() == X86ISD::SegmentBaseAddress &&
 779       !MatchSegmentBaseAddress (Address, AM))
 780     return false;
 781
 782   return true;
 783 }
 784
 785 /// MatchAddress - Add the specified node to the specified addressing mode,
 786 /// returning true if it cannot be done.  This just pattern matches for the
 787 /// addressing mode.
 788 bool X86DAGToDAGISel::MatchAddress(SDValue N, X86ISelAddressMode &AM,
 789                                    unsigned Depth) {
 790   bool is64Bit = Subtarget->is64Bit();
 791   DebugLoc dl = N.getDebugLoc();
 792   DOUT << "MatchAddress: "; DEBUG(AM.dump());
 793   // Limit recursion.
 794   if (Depth > 5)
 795     return MatchAddressBase(N, AM);
 796
 797   // RIP relative addressing: %rip + 32-bit displacement!
 798   if (AM.isRIPRel) {
 799     if (!AM.ES && AM.JT != -1 && N.getOpcode() == ISD::Constant) {
 800       uint64_t Val = cast<ConstantSDNode>(N)->getSExtValue();
 801       if (!is64Bit || isInt32(AM.Disp + Val)) {
 802         AM.Disp += Val;
 803         return false;
 804       }
 805     }
 806     return true;
 807   }
 808
 809   switch (N.getOpcode()) {
 810   default: break;
 811   case ISD::Constant: {
 812     uint64_t Val = cast<ConstantSDNode>(N)->getSExtValue();
 813     if (!is64Bit || isInt32(AM.Disp + Val)) {
 814       AM.Disp += Val;
 815       return false;
 816     }
 817     break;
 818   }
 819
 820   case X86ISD::SegmentBaseAddress:
 821     if (!MatchSegmentBaseAddress(N, AM))
 822       return false;
 823     break;
 824
 825   case X86ISD::Wrapper: {
 826     DOUT << "Wrapper: 64bit " << is64Bit;
 827     DOUT << " AM "; DEBUG(AM.dump()); DOUT << "\n";
 828     // Under X86-64 non-small code model, GV (and friends) are 64-bits.
 829     // Also, base and index reg must be 0 in order to use rip as base.
 830     if (is64Bit && (TM.getCodeModel() != CodeModel::Small ||
 831                     AM.Base.Reg.getNode() || AM.IndexReg.getNode()))
 832       break;
 833     if (AM.hasSymbolicDisplacement())
 834       break;
 835     // If value is available in a register both base and index components have
 836     // been picked, we can't fit the result available in the register in the
 837     // addressing mode. Duplicate GlobalAddress or ConstantPool as displacement.
 838     {
 839       SDValue N0 = N.getOperand(0);
 840       if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(N0)) {
 841         uint64_t Offset = G->getOffset();
 842         if (!is64Bit || isInt32(AM.Disp + Offset)) {
 843           GlobalValue *GV = G->getGlobal();
 844           AM.GV = GV;
 845           AM.Disp += Offset;
 846           AM.isRIPRel = TM.symbolicAddressesAreRIPRel();
 847           return false;
 848         }
 849       } else if (ConstantPoolSDNode *CP = dyn_cast<ConstantPoolSDNode>(N0)) {
 850         uint64_t Offset = CP->getOffset();
 851         if (!is64Bit || isInt32(AM.Disp + Offset)) {
 852           AM.CP = CP->getConstVal();
 853           AM.Align = CP->getAlignment();
 854           AM.Disp += Offset;
 855           AM.isRIPRel = TM.symbolicAddressesAreRIPRel();
 856           return false;
 857         }
 858       } else if (ExternalSymbolSDNode *S =dyn_cast<ExternalSymbolSDNode>(N0)) {
 859         AM.ES = S->getSymbol();
 860         AM.isRIPRel = TM.symbolicAddressesAreRIPRel();
 861         return false;
 862       } else if (JumpTableSDNode *J = dyn_cast<JumpTableSDNode>(N0)) {
 863         AM.JT = J->getIndex();
 864         AM.isRIPRel = TM.symbolicAddressesAreRIPRel();
 865         return false;
 866       }
 867     }
 868     break;
 869   }
 870
 871   case ISD::LOAD:
 872     if (!MatchLoad(N, AM))
 873       return false;
 874     break;
 875
 876   case ISD::FrameIndex:
 877     if (AM.BaseType == X86ISelAddressMode::RegBase
 878         && AM.Base.Reg.getNode() == 0) {
 879       AM.BaseType = X86ISelAddressMode::FrameIndexBase;
 880       AM.Base.FrameIndex = cast<FrameIndexSDNode>(N)->getIndex();
 881       return false;
 882     }
 883     break;
 884
 885   case ISD::SHL:
 886     if (AM.IndexReg.getNode() != 0 || AM.Scale != 1 || AM.isRIPRel)
 887       break;
 888
 889     if (ConstantSDNode
 890           *CN = dyn_cast<ConstantSDNode>(N.getNode()->getOperand(1))) {
 891       unsigned Val = CN->getZExtValue();
 892       if (Val == 1 || Val == 2 || Val == 3) {
 893         AM.Scale = 1 << Val;
 894         SDValue ShVal = N.getNode()->getOperand(0);
 895
 896         // Okay, we know that we have a scale by now.  However, if the scaled
 897         // value is an add of something and a constant, we can fold the
 898         // constant into the disp field here.
 899         if (ShVal.getNode()->getOpcode() == ISD::ADD && ShVal.hasOneUse() &&
 900             isa<ConstantSDNode>(ShVal.getNode()->getOperand(1))) {
 901           AM.IndexReg = ShVal.getNode()->getOperand(0);
 902           ConstantSDNode *AddVal =
 903             cast<ConstantSDNode>(ShVal.getNode()->getOperand(1));
 904           uint64_t Disp = AM.Disp + (AddVal->getSExtValue() << Val);
 905           if (!is64Bit || isInt32(Disp))
 906             AM.Disp = Disp;
 907           else
 908             AM.IndexReg = ShVal;
 909         } else {
 910           AM.IndexReg = ShVal;
 911         }
 912         return false;
 913       }
 914     break;
 915     }
 916
 917   case ISD::SMUL_LOHI:
 918   case ISD::UMUL_LOHI:
 919     // A mul_lohi where we need the low part can be folded as a plain multiply.
 920     if (N.getResNo() != 0) break;
 921     // FALL THROUGH
 922   case ISD::MUL:
 923   case X86ISD::MUL_IMM:
 924     // X*[3,5,9] -> X+X*[2,4,8]
 925     if (AM.BaseType == X86ISelAddressMode::RegBase &&
 926         AM.Base.Reg.getNode() == 0 &&
 927         AM.IndexReg.getNode() == 0 &&
 928         !AM.isRIPRel) {
 929       if (ConstantSDNode
 930             *CN = dyn_cast<ConstantSDNode>(N.getNode()->getOperand(1)))
 931         if (CN->getZExtValue() == 3 || CN->getZExtValue() == 5 ||
 932             CN->getZExtValue() == 9) {
 933           AM.Scale = unsigned(CN->getZExtValue())-1;
 934
 935           SDValue MulVal = N.getNode()->getOperand(0);
 936           SDValue Reg;
 937
 938           // Okay, we know that we have a scale by now.  However, if the scaled
 939           // value is an add of something and a constant, we can fold the
 940           // constant into the disp field here.
 941           if (MulVal.getNode()->getOpcode() == ISD::ADD && MulVal.hasOneUse() &&
 942               isa<ConstantSDNode>(MulVal.getNode()->getOperand(1))) {
 943             Reg = MulVal.getNode()->getOperand(0);
 944             ConstantSDNode *AddVal =
 945               cast<ConstantSDNode>(MulVal.getNode()->getOperand(1));
 946             uint64_t Disp = AM.Disp + AddVal->getSExtValue() *
 947                                       CN->getZExtValue();
 948             if (!is64Bit || isInt32(Disp))
 949               AM.Disp = Disp;
 950             else
 951               Reg = N.getNode()->getOperand(0);
 952           } else {
 953             Reg = N.getNode()->getOperand(0);
 954           }
 955
 956           AM.IndexReg = AM.Base.Reg = Reg;
 957           return false;
 958         }
 959     }
 960     break;
 961
 962   case ISD::ADD: {
 963     X86ISelAddressMode Backup = AM;
 964     if (!MatchAddress(N.getNode()->getOperand(0), AM, Depth+1) &&
 965         !MatchAddress(N.getNode()->getOperand(1), AM, Depth+1))
 966       return false;
 967     AM = Backup;
 968     if (!MatchAddress(N.getNode()->getOperand(1), AM, Depth+1) &&
 969         !MatchAddress(N.getNode()->getOperand(0), AM, Depth+1))
 970       return false;
 971     AM = Backup;
 972
 973     // If we couldn't fold both operands into the address at the same time,
 974     // see if we can just put each operand into a register and fold at least
 975     // the add.
 976     if (AM.BaseType == X86ISelAddressMode::RegBase &&
 977         !AM.Base.Reg.getNode() &&
 978         !AM.IndexReg.getNode() &&
 979         !AM.isRIPRel) {
 980       AM.Base.Reg = N.getNode()->getOperand(0);
 981       AM.IndexReg = N.getNode()->getOperand(1);
 982       AM.Scale = 1;
 983       return false;
 984     }
 985     break;
 986   }
 987
 988   case ISD::OR:
 989     // Handle "X | C" as "X + C" iff X is known to have C bits clear.
 990     if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 991       X86ISelAddressMode Backup = AM;
 992       uint64_t Offset = CN->getSExtValue();
 993       // Start with the LHS as an addr mode.
 994       if (!MatchAddress(N.getOperand(0), AM, Depth+1) &&
 995           // Address could not have picked a GV address for the displacement.
 996           AM.GV == NULL &&
 997           // On x86-64, the resultant disp must fit in 32-bits.
 998           (!is64Bit || isInt32(AM.Disp + Offset)) &&
 999           // Check to see if the LHS & C is zero.
1000           CurDAG->MaskedValueIsZero(N.getOperand(0), CN->getAPIntValue())) {
1001         AM.Disp += Offset;
1002         return false;
1003       }
1004       AM = Backup;
1005     }
1006     break;
1007
1008   case ISD::AND: {
1009     // Handle "(x << C1) & C2" as "(X & (C2>>C1)) << C1" if safe and if this
1010     // allows us to fold the shift into this addressing mode.
1011     SDValue Shift = N.getOperand(0);
1012     if (Shift.getOpcode() != ISD::SHL) break;
1013
1014     // Scale must not be used already.
1015     if (AM.IndexReg.getNode() != 0 || AM.Scale != 1) break;
1016
1017     // Not when RIP is used as the base.
1018     if (AM.isRIPRel) break;
1019
1020     ConstantSDNode *C2 = dyn_cast<ConstantSDNode>(N.getOperand(1));
1021     ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(Shift.getOperand(1));
1022     if (!C1 || !C2) break;
1023
1024     // Not likely to be profitable if either the AND or SHIFT node has more
1025     // than one use (unless all uses are for address computation). Besides,
1026     // isel mechanism requires their node ids to be reused.
1027     if (!N.hasOneUse() || !Shift.hasOneUse())
1028       break;
1029
1030     // Verify that the shift amount is something we can fold.
1031     unsigned ShiftCst = C1->getZExtValue();
1032     if (ShiftCst != 1 && ShiftCst != 2 && ShiftCst != 3)
1033       break;
1034
1035     // Get the new AND mask, this folds to a constant.
1036     SDValue X = Shift.getOperand(0);
1037     SDValue NewANDMask = CurDAG->getNode(ISD::SRL, dl, N.getValueType(),
1038                                          SDValue(C2, 0), SDValue(C1, 0));
1039     SDValue NewAND = CurDAG->getNode(ISD::AND, dl, N.getValueType(), X,
1040                                      NewANDMask);
1041     SDValue NewSHIFT = CurDAG->getNode(ISD::SHL, dl, N.getValueType(),
1042                                        NewAND, SDValue(C1, 0));
1043
1044     // Insert the new nodes into the topological ordering.
1045     if (C1->getNodeId() > X.getNode()->getNodeId()) {
1046       CurDAG->RepositionNode(X.getNode(), C1);
1047       C1->setNodeId(X.getNode()->getNodeId());
1048     }
1049     if (NewANDMask.getNode()->getNodeId() == -1 ||
1050         NewANDMask.getNode()->getNodeId() > X.getNode()->getNodeId()) {
1051       CurDAG->RepositionNode(X.getNode(), NewANDMask.getNode());
1052       NewANDMask.getNode()->setNodeId(X.getNode()->getNodeId());
1053     }
1054     if (NewAND.getNode()->getNodeId() == -1 ||
1055         NewAND.getNode()->getNodeId() > Shift.getNode()->getNodeId()) {
1056       CurDAG->RepositionNode(Shift.getNode(), NewAND.getNode());
1057       NewAND.getNode()->setNodeId(Shift.getNode()->getNodeId());
1058     }
1059     if (NewSHIFT.getNode()->getNodeId() == -1 ||
1060         NewSHIFT.getNode()->getNodeId() > N.getNode()->getNodeId()) {
1061       CurDAG->RepositionNode(N.getNode(), NewSHIFT.getNode());
1062       NewSHIFT.getNode()->setNodeId(N.getNode()->getNodeId());
1063     }
1064
1065     CurDAG->ReplaceAllUsesWith(N, NewSHIFT);
1066
1067     AM.Scale = 1 << ShiftCst;
1068     AM.IndexReg = NewAND;
1069     return false;
1070   }
1071   }
1072
1073   return MatchAddressBase(N, AM);
1074 }
1075
1076 /// MatchAddressBase - Helper for MatchAddress. Add the specified node to the
1077 /// specified addressing mode without any further recursion.
1078 bool X86DAGToDAGISel::MatchAddressBase(SDValue N, X86ISelAddressMode &AM) {
1079   // Is the base register already occupied?
1080   if (AM.BaseType != X86ISelAddressMode::RegBase || AM.Base.Reg.getNode()) {
1081     // If so, check to see if the scale index register is set.
1082     if (AM.IndexReg.getNode() == 0 && !AM.isRIPRel) {
1083       AM.IndexReg = N;
1084       AM.Scale = 1;
1085       return false;
1086     }
1087
1088     // Otherwise, we cannot select it.
1089     return true;
1090   }
1091
1092   // Default, generate it as a register.
1093   AM.BaseType = X86ISelAddressMode::RegBase;
1094   AM.Base.Reg = N;
1095   return false;
1096 }
1097
1098 /// SelectAddr - returns true if it is able pattern match an addressing mode.
1099 /// It returns the operands which make up the maximal addressing mode it can
1100 /// match by reference.
1101 bool X86DAGToDAGISel::SelectAddr(SDValue Op, SDValue N, SDValue &Base,
1102                                  SDValue &Scale, SDValue &Index,
1103                                  SDValue &Disp, SDValue &Segment) {
1104   X86ISelAddressMode AM;
1105   bool Done = false;
1106   if (AvoidDupAddrCompute && !N.hasOneUse()) {
1107     unsigned Opcode = N.getOpcode();
1108     if (Opcode != ISD::Constant && Opcode != ISD::FrameIndex &&
1109         Opcode != X86ISD::Wrapper) {
1110       // If we are able to fold N into addressing mode, then we'll allow it even
1111       // if N has multiple uses. In general, addressing computation is used as
1112       // addresses by all of its uses. But watch out for CopyToReg uses, that
1113       // means the address computation is liveout. It will be computed by a LEA
1114       // so we want to avoid computing the address twice.
1115       for (SDNode::use_iterator UI = N.getNode()->use_begin(),
1116              UE = N.getNode()->use_end(); UI != UE; ++UI) {
1117         if (UI->getOpcode() == ISD::CopyToReg) {
1118           MatchAddressBase(N, AM);
1119           Done = true;
1120           break;
1121         }
1122       }
1123     }
1124   }
1125
1126   if (!Done && MatchAddress(N, AM))
1127     return false;
1128
1129   MVT VT = N.getValueType();
1130   if (AM.BaseType == X86ISelAddressMode::RegBase) {
1131     if (!AM.Base.Reg.getNode())
1132       AM.Base.Reg = CurDAG->getRegister(0, VT);
1133   }
1134
1135   if (!AM.IndexReg.getNode())
1136     AM.IndexReg = CurDAG->getRegister(0, VT);
1137
1138   getAddressOperands(AM, Base, Scale, Index, Disp, Segment);
1139   return true;
1140 }
1141
1142 /// SelectScalarSSELoad - Match a scalar SSE load.  In particular, we want to
1143 /// match a load whose top elements are either undef or zeros.  The load flavor
1144 /// is derived from the type of N, which is either v4f32 or v2f64.
1145 bool X86DAGToDAGISel::SelectScalarSSELoad(SDValue Op, SDValue Pred,
1146                                           SDValue N, SDValue &Base,
1147                                           SDValue &Scale, SDValue &Index,
1148                                           SDValue &Disp, SDValue &Segment,
1149                                           SDValue &InChain,
1150                                           SDValue &OutChain) {
1151   if (N.getOpcode() == ISD::SCALAR_TO_VECTOR) {
1152     InChain = N.getOperand(0).getValue(1);
1153     if (ISD::isNON_EXTLoad(InChain.getNode()) &&
1154         InChain.getValue(0).hasOneUse() &&
1155         N.hasOneUse() &&
1156         IsLegalAndProfitableToFold(N.getNode(), Pred.getNode(), Op.getNode())) {
1157       LoadSDNode *LD = cast<LoadSDNode>(InChain);
1158       if (!SelectAddr(Op, LD->getBasePtr(), Base, Scale, Index, Disp, Segment))
1159         return false;
1160       OutChain = LD->getChain();
1161       return true;
1162     }
1163   }
1164
1165   // Also handle the case where we explicitly require zeros in the top
1166   // elements.  This is a vector shuffle from the zero vector.
1167   if (N.getOpcode() == X86ISD::VZEXT_MOVL && N.getNode()->hasOneUse() &&
1168       // Check to see if the top elements are all zeros (or bitcast of zeros).
1169       N.getOperand(0).getOpcode() == ISD::SCALAR_TO_VECTOR &&
1170       N.getOperand(0).getNode()->hasOneUse() &&
1171       ISD::isNON_EXTLoad(N.getOperand(0).getOperand(0).getNode()) &&
1172       N.getOperand(0).getOperand(0).hasOneUse()) {
1173     // Okay, this is a zero extending load.  Fold it.
1174     LoadSDNode *LD = cast<LoadSDNode>(N.getOperand(0).getOperand(0));
1175     if (!SelectAddr(Op, LD->getBasePtr(), Base, Scale, Index, Disp, Segment))
1176       return false;
1177     OutChain = LD->getChain();
1178     InChain = SDValue(LD, 1);
1179     return true;
1180   }
1181   return false;
1182 }
1183
1184
1185 /// SelectLEAAddr - it calls SelectAddr and determines if the maximal addressing
1186 /// mode it matches can be cost effectively emitted as an LEA instruction.
1187 bool X86DAGToDAGISel::SelectLEAAddr(SDValue Op, SDValue N,
1188                                     SDValue &Base, SDValue &Scale,
1189                                     SDValue &Index, SDValue &Disp) {
1190   X86ISelAddressMode AM;
1191
1192   // Set AM.Segment to prevent MatchAddress from using one. LEA doesn't support
1193   // segments.
1194   SDValue Copy = AM.Segment;
1195   SDValue T = CurDAG->getRegister(0, MVT::i32);
1196   AM.Segment = T;
1197   if (MatchAddress(N, AM))
1198     return false;
1199   assert (T == AM.Segment);
1200   AM.Segment = Copy;
1201
1202   MVT VT = N.getValueType();
1203   unsigned Complexity = 0;
1204   if (AM.BaseType == X86ISelAddressMode::RegBase)
1205     if (AM.Base.Reg.getNode())
1206       Complexity = 1;
1207     else
1208       AM.Base.Reg = CurDAG->getRegister(0, VT);
1209   else if (AM.BaseType == X86ISelAddressMode::FrameIndexBase)
1210     Complexity = 4;
1211
1212   if (AM.IndexReg.getNode())
1213     Complexity++;
1214   else
1215     AM.IndexReg = CurDAG->getRegister(0, VT);
1216
1217   // Don't match just leal(,%reg,2). It's cheaper to do addl %reg, %reg, or with
1218   // a simple shift.
1219   if (AM.Scale > 1)
1220     Complexity++;
1221
1222   // FIXME: We are artificially lowering the criteria to turn ADD %reg, $GA
1223   // to a LEA. This is determined with some expermentation but is by no means
1224   // optimal (especially for code size consideration). LEA is nice because of
1225   // its three-address nature. Tweak the cost function again when we can run
1226   // convertToThreeAddress() at register allocation time.
1227   if (AM.hasSymbolicDisplacement()) {
1228     // For X86-64, we should always use lea to materialize RIP relative
1229     // addresses.
1230     if (Subtarget->is64Bit())
1231       Complexity = 4;
1232     else
1233       Complexity += 2;
1234   }
1235
1236   if (AM.Disp && (AM.Base.Reg.getNode() || AM.IndexReg.getNode()))
1237     Complexity++;
1238
1239   if (Complexity > 2) {
1240     SDValue Segment;
1241     getAddressOperands(AM, Base, Scale, Index, Disp, Segment);
1242     return true;
1243   }
1244   return false;
1245 }
1246
1247 bool X86DAGToDAGISel::TryFoldLoad(SDValue P, SDValue N,
1248                                   SDValue &Base, SDValue &Scale,
1249                                   SDValue &Index, SDValue &Disp,
1250                                   SDValue &Segment) {
1251   if (ISD::isNON_EXTLoad(N.getNode()) &&
1252       N.hasOneUse() &&
1253       IsLegalAndProfitableToFold(N.getNode(), P.getNode(), P.getNode()))
1254     return SelectAddr(P, N.getOperand(1), Base, Scale, Index, Disp, Segment);
1255   return false;
1256 }
1257
1258 /// getGlobalBaseReg - Return an SDNode that returns the value of
1259 /// the global base register. Output instructions required to
1260 /// initialize the global base register, if necessary.
1261 ///
1262 SDNode *X86DAGToDAGISel::getGlobalBaseReg() {
1263   MachineFunction *MF = CurBB->getParent();
1264   unsigned GlobalBaseReg = TM.getInstrInfo()->getGlobalBaseReg(MF);
1265   return CurDAG->getRegister(GlobalBaseReg, TLI.getPointerTy()).getNode();
1266 }
1267
1268 static SDNode *FindCallStartFromCall(SDNode *Node) {
1269   if (Node->getOpcode() == ISD::CALLSEQ_START) return Node;
1270     assert(Node->getOperand(0).getValueType() == MVT::Other &&
1271          "Node doesn't have a token chain argument!");
1272   return FindCallStartFromCall(Node->getOperand(0).getNode());
1273 }
1274
1275 /// getTruncateTo8Bit - return an SDNode that implements a subreg based
1276 /// truncate of the specified operand to i8. This can be done with tablegen,
1277 /// except that this code uses MVT::Flag in a tricky way that happens to
1278 /// improve scheduling in some cases.
1279 SDNode *X86DAGToDAGISel::getTruncateTo8Bit(SDValue N0) {
1280   assert(!Subtarget->is64Bit() &&
1281          "getTruncateTo8Bit is only needed on x86-32!");
1282   SDValue SRIdx = CurDAG->getTargetConstant(1, MVT::i32); // SubRegSet 1
1283   DebugLoc dl = N0.getDebugLoc();
1284
1285   // Ensure that the source register has an 8-bit subreg on 32-bit targets
1286   unsigned Opc;
1287   MVT N0VT = N0.getValueType();
1288   switch (N0VT.getSimpleVT()) {
1289   default: assert(0 && "Unknown truncate!");
1290   case MVT::i16:
1291     Opc = X86::MOV16to16_;
1292     break;
1293   case MVT::i32:
1294     Opc = X86::MOV32to32_;
1295     break;
1296   }
1297
1298   // The use of MVT::Flag here is not strictly accurate, but it helps
1299   // scheduling in some cases.
1300   N0 = SDValue(CurDAG->getTargetNode(Opc, dl, N0VT, MVT::Flag, N0), 0);
1301   return CurDAG->getTargetNode(X86::EXTRACT_SUBREG, dl,
1302                                MVT::i8, N0, SRIdx, N0.getValue(1));
1303 }
1304
1305 SDNode *X86DAGToDAGISel::SelectAtomic64(SDNode *Node, unsigned Opc) {
1306   SDValue Chain = Node->getOperand(0);
1307   SDValue In1 = Node->getOperand(1);
1308   SDValue In2L = Node->getOperand(2);
1309   SDValue In2H = Node->getOperand(3);
1310   SDValue Tmp0, Tmp1, Tmp2, Tmp3, Tmp4;
1311   if (!SelectAddr(In1, In1, Tmp0, Tmp1, Tmp2, Tmp3, Tmp4))
1312     return NULL;
1313   SDValue LSI = Node->getOperand(4);    // MemOperand
1314   const SDValue Ops[] = { Tmp0, Tmp1, Tmp2, Tmp3, Tmp4, In2L, In2H, LSI, Chain};
1315   return CurDAG->getTargetNode(Opc, Node->getDebugLoc(),
1316                                MVT::i32, MVT::i32, MVT::Other, Ops,
1317                                array_lengthof(Ops));
1318 }
1319
1320 SDNode *X86DAGToDAGISel::Select(SDValue N) {
1321   SDNode *Node = N.getNode();
1322   MVT NVT = Node->getValueType(0);
1323   unsigned Opc, MOpc;
1324   unsigned Opcode = Node->getOpcode();
1325   DebugLoc dl = Node->getDebugLoc();
1326
1327 #ifndef NDEBUG
1328   DOUT << std::string(Indent, ' ') << "Selecting: ";
1329   DEBUG(Node->dump(CurDAG));
1330   DOUT << "\n";
1331   Indent += 2;
1332 #endif
1333
1334   if (Node->isMachineOpcode()) {
1335 #ifndef NDEBUG
1336     DOUT << std::string(Indent-2, ' ') << "== ";
1337     DEBUG(Node->dump(CurDAG));
1338     DOUT << "\n";
1339     Indent -= 2;
1340 #endif
1341     return NULL;   // Already selected.
1342   }
1343
1344   switch (Opcode) {
1345     default: break;
1346     case X86ISD::GlobalBaseReg:
1347       return getGlobalBaseReg();
1348
1349     case X86ISD::ATOMOR64_DAG:
1350       return SelectAtomic64(Node, X86::ATOMOR6432);
1351     case X86ISD::ATOMXOR64_DAG:
1352       return SelectAtomic64(Node, X86::ATOMXOR6432);
1353     case X86ISD::ATOMADD64_DAG:
1354       return SelectAtomic64(Node, X86::ATOMADD6432);
1355     case X86ISD::ATOMSUB64_DAG:
1356       return SelectAtomic64(Node, X86::ATOMSUB6432);
1357     case X86ISD::ATOMNAND64_DAG:
1358       return SelectAtomic64(Node, X86::ATOMNAND6432);
1359     case X86ISD::ATOMAND64_DAG:
1360       return SelectAtomic64(Node, X86::ATOMAND6432);
1361     case X86ISD::ATOMSWAP64_DAG:
1362       return SelectAtomic64(Node, X86::ATOMSWAP6432);
1363
1364     case ISD::SMUL_LOHI:
1365     case ISD::UMUL_LOHI: {
1366       SDValue N0 = Node->getOperand(0);
1367       SDValue N1 = Node->getOperand(1);
1368
1369       bool isSigned = Opcode == ISD::SMUL_LOHI;
1370       if (!isSigned)
1371         switch (NVT.getSimpleVT()) {
1372         default: assert(0 && "Unsupported VT!");
1373         case MVT::i8:  Opc = X86::MUL8r;  MOpc = X86::MUL8m;  break;
1374         case MVT::i16: Opc = X86::MUL16r; MOpc = X86::MUL16m; break;
1375         case MVT::i32: Opc = X86::MUL32r; MOpc = X86::MUL32m; break;
1376         case MVT::i64: Opc = X86::MUL64r; MOpc = X86::MUL64m; break;
1377         }
1378       else
1379         switch (NVT.getSimpleVT()) {
1380         default: assert(0 && "Unsupported VT!");
1381         case MVT::i8:  Opc = X86::IMUL8r;  MOpc = X86::IMUL8m;  break;
1382         case MVT::i16: Opc = X86::IMUL16r; MOpc = X86::IMUL16m; break;
1383         case MVT::i32: Opc = X86::IMUL32r; MOpc = X86::IMUL32m; break;
1384         case MVT::i64: Opc = X86::IMUL64r; MOpc = X86::IMUL64m; break;
1385         }
1386
1387       unsigned LoReg, HiReg;
1388       switch (NVT.getSimpleVT()) {
1389       default: assert(0 && "Unsupported VT!");
1390       case MVT::i8:  LoReg = X86::AL;  HiReg = X86::AH;  break;
1391       case MVT::i16: LoReg = X86::AX;  HiReg = X86::DX;  break;
1392       case MVT::i32: LoReg = X86::EAX; HiReg = X86::EDX; break;
1393       case MVT::i64: LoReg = X86::RAX; HiReg = X86::RDX; break;
1394       }
1395
1396       SDValue Tmp0, Tmp1, Tmp2, Tmp3, Tmp4;
1397       bool foldedLoad = TryFoldLoad(N, N1, Tmp0, Tmp1, Tmp2, Tmp3, Tmp4);
1398       // multiplty is commmutative
1399       if (!foldedLoad) {
1400         foldedLoad = TryFoldLoad(N, N0, Tmp0, Tmp1, Tmp2, Tmp3, Tmp4);
1401         if (foldedLoad)
1402           std::swap(N0, N1);
1403       }
1404
1405       SDValue InFlag = CurDAG->getCopyToReg(CurDAG->getEntryNode(), dl, LoReg,
1406                                               N0, SDValue()).getValue(1);
1407
1408       if (foldedLoad) {
1409         SDValue Ops[] = { Tmp0, Tmp1, Tmp2, Tmp3, Tmp4, N1.getOperand(0),
1410                           InFlag };
1411         SDNode *CNode =
1412           CurDAG->getTargetNode(MOpc, dl, MVT::Other, MVT::Flag, Ops,
1413                                 array_lengthof(Ops));
1414         InFlag = SDValue(CNode, 1);
1415         // Update the chain.
1416         ReplaceUses(N1.getValue(1), SDValue(CNode, 0));
1417       } else {
1418         InFlag =
1419           SDValue(CurDAG->getTargetNode(Opc, dl, MVT::Flag, N1, InFlag), 0);
1420       }
1421
1422       // Copy the low half of the result, if it is needed.
1423       if (!N.getValue(0).use_empty()) {
1424         SDValue Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(), dl,
1425                                                   LoReg, NVT, InFlag);
1426         InFlag = Result.getValue(2);
1427         ReplaceUses(N.getValue(0), Result);
1428 #ifndef NDEBUG
1429         DOUT << std::string(Indent-2, ' ') << "=> ";
1430         DEBUG(Result.getNode()->dump(CurDAG));
1431         DOUT << "\n";
1432 #endif
1433       }
1434       // Copy the high half of the result, if it is needed.
1435       if (!N.getValue(1).use_empty()) {
1436         SDValue Result;
1437         if (HiReg == X86::AH && Subtarget->is64Bit()) {
1438           // Prevent use of AH in a REX instruction by referencing AX instead.
1439           // Shift it down 8 bits.
1440           Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(), dl,
1441                                           X86::AX, MVT::i16, InFlag);
1442           InFlag = Result.getValue(2);
1443           Result = SDValue(CurDAG->getTargetNode(X86::SHR16ri, dl, MVT::i16,
1444                                                  Result,
1445                                      CurDAG->getTargetConstant(8, MVT::i8)), 0);
1446           // Then truncate it down to i8.
1447           SDValue SRIdx = CurDAG->getTargetConstant(1, MVT::i32); // SubRegSet 1
1448           Result = SDValue(CurDAG->getTargetNode(X86::EXTRACT_SUBREG, dl,
1449                                                    MVT::i8, Result, SRIdx), 0);
1450         } else {
1451           Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(), dl,
1452                                           HiReg, NVT, InFlag);
1453           InFlag = Result.getValue(2);
1454         }
1455         ReplaceUses(N.getValue(1), Result);
1456 #ifndef NDEBUG
1457         DOUT << std::string(Indent-2, ' ') << "=> ";
1458         DEBUG(Result.getNode()->dump(CurDAG));
1459         DOUT << "\n";
1460 #endif
1461       }
1462
1463 #ifndef NDEBUG
1464       Indent -= 2;
1465 #endif
1466
1467       return NULL;
1468     }
1469
1470     case ISD::SDIVREM:
1471     case ISD::UDIVREM: {
1472       SDValue N0 = Node->getOperand(0);
1473       SDValue N1 = Node->getOperand(1);
1474
1475       bool isSigned = Opcode == ISD::SDIVREM;
1476       if (!isSigned)
1477         switch (NVT.getSimpleVT()) {
1478         default: assert(0 && "Unsupported VT!");
1479         case MVT::i8:  Opc = X86::DIV8r;  MOpc = X86::DIV8m;  break;
1480         case MVT::i16: Opc = X86::DIV16r; MOpc = X86::DIV16m; break;
1481         case MVT::i32: Opc = X86::DIV32r; MOpc = X86::DIV32m; break;
1482         case MVT::i64: Opc = X86::DIV64r; MOpc = X86::DIV64m; break;
1483         }
1484       else
1485         switch (NVT.getSimpleVT()) {
1486         default: assert(0 && "Unsupported VT!");
1487         case MVT::i8:  Opc = X86::IDIV8r;  MOpc = X86::IDIV8m;  break;
1488         case MVT::i16: Opc = X86::IDIV16r; MOpc = X86::IDIV16m; break;
1489         case MVT::i32: Opc = X86::IDIV32r; MOpc = X86::IDIV32m; break;
1490         case MVT::i64: Opc = X86::IDIV64r; MOpc = X86::IDIV64m; break;
1491         }
1492
1493       unsigned LoReg, HiReg;
1494       unsigned ClrOpcode, SExtOpcode;
1495       switch (NVT.getSimpleVT()) {
1496       default: assert(0 && "Unsupported VT!");
1497       case MVT::i8:
1498         LoReg = X86::AL;  HiReg = X86::AH;
1499         ClrOpcode  = 0;
1500         SExtOpcode = X86::CBW;
1501         break;
1502       case MVT::i16:
1503         LoReg = X86::AX;  HiReg = X86::DX;
1504         ClrOpcode  = X86::MOV16r0;
1505         SExtOpcode = X86::CWD;
1506         break;
1507       case MVT::i32:
1508         LoReg = X86::EAX; HiReg = X86::EDX;
1509         ClrOpcode  = X86::MOV32r0;
1510         SExtOpcode = X86::CDQ;
1511         break;
1512       case MVT::i64:
1513         LoReg = X86::RAX; HiReg = X86::RDX;
1514         ClrOpcode  = X86::MOV64r0;
1515         SExtOpcode = X86::CQO;
1516         break;
1517       }
1518
1519       SDValue Tmp0, Tmp1, Tmp2, Tmp3, Tmp4;
1520       bool foldedLoad = TryFoldLoad(N, N1, Tmp0, Tmp1, Tmp2, Tmp3, Tmp4);
1521       bool signBitIsZero = CurDAG->SignBitIsZero(N0);
1522
1523       SDValue InFlag;
1524       if (NVT == MVT::i8 && (!isSigned || signBitIsZero)) {
1525         // Special case for div8, just use a move with zero extension to AX to
1526         // clear the upper 8 bits (AH).
1527         SDValue Tmp0, Tmp1, Tmp2, Tmp3, Tmp4, Move, Chain;
1528         if (TryFoldLoad(N, N0, Tmp0, Tmp1, Tmp2, Tmp3, Tmp4)) {
1529           SDValue Ops[] = { Tmp0, Tmp1, Tmp2, Tmp3, Tmp4, N0.getOperand(0) };
1530           Move =
1531             SDValue(CurDAG->getTargetNode(X86::MOVZX16rm8, dl, MVT::i16,
1532                                           MVT::Other, Ops,
1533                                           array_lengthof(Ops)), 0);
1534           Chain = Move.getValue(1);
1535           ReplaceUses(N0.getValue(1), Chain);
1536         } else {
1537           Move =
1538             SDValue(CurDAG->getTargetNode(X86::MOVZX16rr8, dl, MVT::i16, N0),0);
1539           Chain = CurDAG->getEntryNode();
1540         }
1541         Chain  = CurDAG->getCopyToReg(Chain, dl, X86::AX, Move, SDValue());
1542         InFlag = Chain.getValue(1);
1543       } else {
1544         InFlag =
1545           CurDAG->getCopyToReg(CurDAG->getEntryNode(), dl,
1546                                LoReg, N0, SDValue()).getValue(1);
1547         if (isSigned && !signBitIsZero) {
1548           // Sign extend the low part into the high part.
1549           InFlag =
1550             SDValue(CurDAG->getTargetNode(SExtOpcode, dl, MVT::Flag, InFlag),0);
1551         } else {
1552           // Zero out the high part, effectively zero extending the input.
1553           SDValue ClrNode = SDValue(CurDAG->getTargetNode(ClrOpcode, dl, NVT),
1554                                     0);
1555           InFlag = CurDAG->getCopyToReg(CurDAG->getEntryNode(), dl, HiReg,
1556                                         ClrNode, InFlag).getValue(1);
1557         }
1558       }
1559
1560       if (foldedLoad) {
1561         SDValue Ops[] = { Tmp0, Tmp1, Tmp2, Tmp3, Tmp4, N1.getOperand(0),
1562                           InFlag };
1563         SDNode *CNode =
1564           CurDAG->getTargetNode(MOpc, dl, MVT::Other, MVT::Flag, Ops,
1565                                 array_lengthof(Ops));
1566         InFlag = SDValue(CNode, 1);
1567         // Update the chain.
1568         ReplaceUses(N1.getValue(1), SDValue(CNode, 0));
1569       } else {
1570         InFlag =
1571           SDValue(CurDAG->getTargetNode(Opc, dl, MVT::Flag, N1, InFlag), 0);
1572       }
1573
1574       // Copy the division (low) result, if it is needed.
1575       if (!N.getValue(0).use_empty()) {
1576         SDValue Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(), dl,
1577                                                   LoReg, NVT, InFlag);
1578         InFlag = Result.getValue(2);
1579         ReplaceUses(N.getValue(0), Result);
1580 #ifndef NDEBUG
1581         DOUT << std::string(Indent-2, ' ') << "=> ";
1582         DEBUG(Result.getNode()->dump(CurDAG));
1583         DOUT << "\n";
1584 #endif
1585       }
1586       // Copy the remainder (high) result, if it is needed.
1587       if (!N.getValue(1).use_empty()) {
1588         SDValue Result;
1589         if (HiReg == X86::AH && Subtarget->is64Bit()) {
1590           // Prevent use of AH in a REX instruction by referencing AX instead.
1591           // Shift it down 8 bits.
1592           Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(), dl,
1593                                           X86::AX, MVT::i16, InFlag);
1594           InFlag = Result.getValue(2);
1595           Result = SDValue(CurDAG->getTargetNode(X86::SHR16ri, dl, MVT::i16,
1596                                         Result,
1597                                         CurDAG->getTargetConstant(8, MVT::i8)),
1598                            0);
1599           // Then truncate it down to i8.
1600           SDValue SRIdx = CurDAG->getTargetConstant(1, MVT::i32); // SubRegSet 1
1601           Result = SDValue(CurDAG->getTargetNode(X86::EXTRACT_SUBREG, dl,
1602                                                    MVT::i8, Result, SRIdx), 0);
1603         } else {
1604           Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(), dl,
1605                                           HiReg, NVT, InFlag);
1606           InFlag = Result.getValue(2);
1607         }
1608         ReplaceUses(N.getValue(1), Result);
1609 #ifndef NDEBUG
1610         DOUT << std::string(Indent-2, ' ') << "=> ";
1611         DEBUG(Result.getNode()->dump(CurDAG));
1612         DOUT << "\n";
1613 #endif
1614       }
1615
1616 #ifndef NDEBUG
1617       Indent -= 2;
1618 #endif
1619
1620       return NULL;
1621     }
1622
1623     case ISD::SIGN_EXTEND_INREG: {
1624       MVT SVT = cast<VTSDNode>(Node->getOperand(1))->getVT();
1625       if (SVT == MVT::i8 && !Subtarget->is64Bit()) {
1626         SDValue N0 = Node->getOperand(0);
1627
1628         SDValue TruncOp = SDValue(getTruncateTo8Bit(N0), 0);
1629         unsigned Opc = 0;
1630         switch (NVT.getSimpleVT()) {
1631         default: assert(0 && "Unknown sign_extend_inreg!");
1632         case MVT::i16:
1633           Opc = X86::MOVSX16rr8;
1634           break;
1635         case MVT::i32:
1636           Opc = X86::MOVSX32rr8;
1637           break;
1638         }
1639
1640         SDNode *ResNode = CurDAG->getTargetNode(Opc, dl, NVT, TruncOp);
1641
1642 #ifndef NDEBUG
1643         DOUT << std::string(Indent-2, ' ') << "=> ";
1644         DEBUG(TruncOp.getNode()->dump(CurDAG));
1645         DOUT << "\n";
1646         DOUT << std::string(Indent-2, ' ') << "=> ";
1647         DEBUG(ResNode->dump(CurDAG));
1648         DOUT << "\n";
1649         Indent -= 2;
1650 #endif
1651         return ResNode;
1652       }
1653       break;
1654     }
1655
1656     case ISD::TRUNCATE: {
1657       if (NVT == MVT::i8 && !Subtarget->is64Bit()) {
1658         SDValue Input = Node->getOperand(0);
1659         SDNode *ResNode = getTruncateTo8Bit(Input);
1660
1661 #ifndef NDEBUG
1662         DOUT << std::string(Indent-2, ' ') << "=> ";
1663         DEBUG(ResNode->dump(CurDAG));
1664         DOUT << "\n";
1665         Indent -= 2;
1666 #endif
1667         return ResNode;
1668       }
1669       break;
1670     }
1671
1672     case ISD::DECLARE: {
1673       // Handle DECLARE nodes here because the second operand may have been
1674       // wrapped in X86ISD::Wrapper.
1675       SDValue Chain = Node->getOperand(0);
1676       SDValue N1 = Node->getOperand(1);
1677       SDValue N2 = Node->getOperand(2);
1678       FrameIndexSDNode *FINode = dyn_cast<FrameIndexSDNode>(N1);
1679
1680       // FIXME: We need to handle this for VLAs.
1681       if (!FINode) {
1682         ReplaceUses(N.getValue(0), Chain);
1683         return NULL;
1684       }
1685
1686       if (N2.getOpcode() == ISD::ADD &&
1687           N2.getOperand(0).getOpcode() == X86ISD::GlobalBaseReg)
1688         N2 = N2.getOperand(1);
1689
1690       // If N2 is not Wrapper(decriptor) then the llvm.declare is mangled
1691       // somehow, just ignore it.
1692       if (N2.getOpcode() != X86ISD::Wrapper) {
1693         ReplaceUses(N.getValue(0), Chain);
1694         return NULL;
1695       }
1696       GlobalAddressSDNode *GVNode =
1697         dyn_cast<GlobalAddressSDNode>(N2.getOperand(0));
1698       if (GVNode == 0) {
1699         ReplaceUses(N.getValue(0), Chain);
1700         return NULL;
1701       }
1702       SDValue Tmp1 = CurDAG->getTargetFrameIndex(FINode->getIndex(),
1703                                                  TLI.getPointerTy());
1704       SDValue Tmp2 = CurDAG->getTargetGlobalAddress(GVNode->getGlobal(),
1705                                                     TLI.getPointerTy());
1706       SDValue Ops[] = { Tmp1, Tmp2, Chain };
1707       return CurDAG->getTargetNode(TargetInstrInfo::DECLARE, dl,
1708                                    MVT::Other, Ops,
1709                                    array_lengthof(Ops));
1710     }
1711   }
1712
1713   SDNode *ResNode = SelectCode(N);
1714
1715 #ifndef NDEBUG
1716   DOUT << std::string(Indent-2, ' ') << "=> ";
1717   if (ResNode == NULL || ResNode == N.getNode())
1718     DEBUG(N.getNode()->dump(CurDAG));
1719   else
1720     DEBUG(ResNode->dump(CurDAG));
1721   DOUT << "\n";
1722   Indent -= 2;
1723 #endif
1724
1725   return ResNode;
1726 }
1727
1728 bool X86DAGToDAGISel::
1729 SelectInlineAsmMemoryOperand(const SDValue &Op, char ConstraintCode,
1730                              std::vector<SDValue> &OutOps) {
1731   SDValue Op0, Op1, Op2, Op3, Op4;
1732   switch (ConstraintCode) {
1733   case 'o':   // offsetable        ??
1734   case 'v':   // not offsetable    ??
1735   default: return true;
1736   case 'm':   // memory
1737     if (!SelectAddr(Op, Op, Op0, Op1, Op2, Op3, Op4))
1738       return true;
1739     break;
1740   }
1741
1742   OutOps.push_back(Op0);
1743   OutOps.push_back(Op1);
1744   OutOps.push_back(Op2);
1745   OutOps.push_back(Op3);
1746   OutOps.push_back(Op4);
1747   return false;
1748 }
1749
1750 /// createX86ISelDag - This pass converts a legalized DAG into a
1751 /// X86-specific DAG, ready for instruction scheduling.
1752 ///
1753 FunctionPass *llvm::createX86ISelDag(X86TargetMachine &TM, bool Fast) {
1754   return new X86DAGToDAGISel(TM, Fast);
1755 }