lib/Target/X86/X86ISelSimple.cpp

   1 //===-- X86ISelSimple.cpp - A simple instruction selector for x86 ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a simple peephole instruction selector for the x86 target
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "X86.h"
  15 #include "X86InstrBuilder.h"
  16 #include "X86InstrInfo.h"
  17 #include "llvm/Constants.h"
  18 #include "llvm/DerivedTypes.h"
  19 #include "llvm/Function.h"
  20 #include "llvm/Instructions.h"
  21 #include "llvm/Pass.h"
  22 #include "llvm/CodeGen/IntrinsicLowering.h"
  23 #include "llvm/CodeGen/MachineConstantPool.h"
  24 #include "llvm/CodeGen/MachineFrameInfo.h"
  25 #include "llvm/CodeGen/MachineFunction.h"
  26 #include "llvm/CodeGen/SSARegMap.h"
  27 #include "llvm/Target/MRegisterInfo.h"
  28 #include "llvm/Target/TargetMachine.h"
  29 #include "llvm/Support/GetElementPtrTypeIterator.h"
  30 #include "llvm/Support/InstVisitor.h"
  31 #include "llvm/ADT/Statistic.h"
  32 using namespace llvm;
  33
  34 namespace {
  35   Statistic<>
  36   NumFPKill("x86-codegen", "Number of FP_REG_KILL instructions added");
  37
  38   /// TypeClass - Used by the X86 backend to group LLVM types by their basic X86
  39   /// Representation.
  40   ///
  41   enum TypeClass {
  42     cByte, cShort, cInt, cFP, cLong
  43   };
  44 }
  45
  46 /// getClass - Turn a primitive type into a "class" number which is based on the
  47 /// size of the type, and whether or not it is floating point.
  48 ///
  49 static inline TypeClass getClass(const Type *Ty) {
  50   switch (Ty->getTypeID()) {
  51   case Type::SByteTyID:
  52   case Type::UByteTyID:   return cByte;      // Byte operands are class #0
  53   case Type::ShortTyID:
  54   case Type::UShortTyID:  return cShort;     // Short operands are class #1
  55   case Type::IntTyID:
  56   case Type::UIntTyID:
  57   case Type::PointerTyID: return cInt;       // Int's and pointers are class #2
  58
  59   case Type::FloatTyID:
  60   case Type::DoubleTyID:  return cFP;        // Floating Point is #3
  61
  62   case Type::LongTyID:
  63   case Type::ULongTyID:   return cLong;      // Longs are class #4
  64   default:
  65     assert(0 && "Invalid type to getClass!");
  66     return cByte;  // not reached
  67   }
  68 }
  69
  70 // getClassB - Just like getClass, but treat boolean values as bytes.
  71 static inline TypeClass getClassB(const Type *Ty) {
  72   if (Ty == Type::BoolTy) return cByte;
  73   return getClass(Ty);
  74 }
  75
  76 namespace {
  77   struct X86ISel : public FunctionPass, InstVisitor<X86ISel> {
  78     TargetMachine &TM;
  79     MachineFunction *F;                 // The function we are compiling into
  80     MachineBasicBlock *BB;              // The current MBB we are compiling
  81     int VarArgsFrameIndex;              // FrameIndex for start of varargs area
  82     int ReturnAddressIndex;             // FrameIndex for the return address
  83
  84     std::map<Value*, unsigned> RegMap;  // Mapping between Val's and SSA Regs
  85
  86     // MBBMap - Mapping between LLVM BB -> Machine BB
  87     std::map<const BasicBlock*, MachineBasicBlock*> MBBMap;
  88
  89     // AllocaMap - Mapping from fixed sized alloca instructions to the
  90     // FrameIndex for the alloca.
  91     std::map<AllocaInst*, unsigned> AllocaMap;
  92
  93     X86ISel(TargetMachine &tm) : TM(tm), F(0), BB(0) {}
  94
  95     /// runOnFunction - Top level implementation of instruction selection for
  96     /// the entire function.
  97     ///
  98     bool runOnFunction(Function &Fn) {
  99       // Lazily create a stack slot for the return address if needed.
 100       ReturnAddressIndex = 0;
 101
 102       // First pass over the function, lower any unknown intrinsic functions
 103       // with the IntrinsicLowering class.
 104       LowerUnknownIntrinsicFunctionCalls(Fn);
 105
 106       F = &MachineFunction::construct(&Fn, TM);
 107
 108       // Create all of the machine basic blocks for the function...
 109       for (Function::iterator I = Fn.begin(), E = Fn.end(); I != E; ++I)
 110         F->getBasicBlockList().push_back(MBBMap[I] = new MachineBasicBlock(I));
 111
 112       BB = &F->front();
 113
 114       // Copy incoming arguments off of the stack...
 115       LoadArgumentsToVirtualRegs(Fn);
 116
 117       // If this is main, emit special code.
 118       if (Fn.hasExternalLinkage() && Fn.getName() == "main")
 119         EmitSpecialCodeForMain();
 120
 121       // Instruction select everything except PHI nodes
 122       visit(Fn);
 123
 124       // Select the PHI nodes
 125       SelectPHINodes();
 126
 127       // Insert the FP_REG_KILL instructions into blocks that need them.
 128       InsertFPRegKills();
 129
 130       RegMap.clear();
 131       MBBMap.clear();
 132       AllocaMap.clear();
 133       F = 0;
 134       // We always build a machine code representation for the function
 135       return true;
 136     }
 137
 138     virtual const char *getPassName() const {
 139       return "X86 Simple Instruction Selection";
 140     }
 141
 142     /// EmitSpecialCodeForMain - Emit any code that needs to be executed only in
 143     /// the main function.
 144     void EmitSpecialCodeForMain();
 145
 146     /// visitBasicBlock - This method is called when we are visiting a new basic
 147     /// block.  This simply creates a new MachineBasicBlock to emit code into
 148     /// and adds it to the current MachineFunction.  Subsequent visit* for
 149     /// instructions will be invoked for all instructions in the basic block.
 150     ///
 151     void visitBasicBlock(BasicBlock &LLVM_BB) {
 152       BB = MBBMap[&LLVM_BB];
 153     }
 154
 155     /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
 156     /// function, lowering any calls to unknown intrinsic functions into the
 157     /// equivalent LLVM code.
 158     ///
 159     void LowerUnknownIntrinsicFunctionCalls(Function &F);
 160
 161     /// LoadArgumentsToVirtualRegs - Load all of the arguments to this function
 162     /// from the stack into virtual registers.
 163     ///
 164     void LoadArgumentsToVirtualRegs(Function &F);
 165
 166     /// SelectPHINodes - Insert machine code to generate phis.  This is tricky
 167     /// because we have to generate our sources into the source basic blocks,
 168     /// not the current one.
 169     ///
 170     void SelectPHINodes();
 171
 172     /// InsertFPRegKills - Insert FP_REG_KILL instructions into basic blocks
 173     /// that need them.  This only occurs due to the floating point stackifier
 174     /// not being aggressive enough to handle arbitrary global stackification.
 175     ///
 176     void InsertFPRegKills();
 177
 178     // Visitation methods for various instructions.  These methods simply emit
 179     // fixed X86 code for each instruction.
 180     //
 181
 182     // Control flow operators
 183     void visitReturnInst(ReturnInst &RI);
 184     void visitBranchInst(BranchInst &BI);
 185     void visitUnreachableInst(UnreachableInst &UI) {}
 186
 187     struct ValueRecord {
 188       Value *Val;
 189       unsigned Reg;
 190       const Type *Ty;
 191       ValueRecord(unsigned R, const Type *T) : Val(0), Reg(R), Ty(T) {}
 192       ValueRecord(Value *V) : Val(V), Reg(0), Ty(V->getType()) {}
 193     };
 194     void doCall(const ValueRecord &Ret, MachineInstr *CallMI,
 195                 const std::vector<ValueRecord> &Args);
 196     void visitCallInst(CallInst &I);
 197     void visitIntrinsicCall(Intrinsic::ID ID, CallInst &I);
 198
 199     // Arithmetic operators
 200     void visitSimpleBinary(BinaryOperator &B, unsigned OpcodeClass);
 201     void visitAdd(BinaryOperator &B) { visitSimpleBinary(B, 0); }
 202     void visitSub(BinaryOperator &B) { visitSimpleBinary(B, 1); }
 203     void visitMul(BinaryOperator &B);
 204
 205     void visitDiv(BinaryOperator &B) { visitDivRem(B); }
 206     void visitRem(BinaryOperator &B) { visitDivRem(B); }
 207     void visitDivRem(BinaryOperator &B);
 208
 209     // Bitwise operators
 210     void visitAnd(BinaryOperator &B) { visitSimpleBinary(B, 2); }
 211     void visitOr (BinaryOperator &B) { visitSimpleBinary(B, 3); }
 212     void visitXor(BinaryOperator &B) { visitSimpleBinary(B, 4); }
 213
 214     // Comparison operators...
 215     void visitSetCondInst(SetCondInst &I);
 216     unsigned EmitComparison(unsigned OpNum, Value *Op0, Value *Op1,
 217                             MachineBasicBlock *MBB,
 218                             MachineBasicBlock::iterator MBBI);
 219     void visitSelectInst(SelectInst &SI);
 220
 221
 222     // Memory Instructions
 223     void visitLoadInst(LoadInst &I);
 224     void visitStoreInst(StoreInst &I);
 225     void visitGetElementPtrInst(GetElementPtrInst &I);
 226     void visitAllocaInst(AllocaInst &I);
 227     void visitMallocInst(MallocInst &I);
 228     void visitFreeInst(FreeInst &I);
 229
 230     // Other operators
 231     void visitShiftInst(ShiftInst &I);
 232     void visitPHINode(PHINode &I) {}      // PHI nodes handled by second pass
 233     void visitCastInst(CastInst &I);
 234     void visitVANextInst(VANextInst &I);
 235     void visitVAArgInst(VAArgInst &I);
 236
 237     void visitInstruction(Instruction &I) {
 238       std::cerr << "Cannot instruction select: " << I;
 239       abort();
 240     }
 241
 242     /// promote32 - Make a value 32-bits wide, and put it somewhere.
 243     ///
 244     void promote32(unsigned targetReg, const ValueRecord &VR);
 245
 246     /// getAddressingMode - Get the addressing mode to use to address the
 247     /// specified value.  The returned value should be used with addFullAddress.
 248     void getAddressingMode(Value *Addr, X86AddressMode &AM);
 249
 250
 251     /// getGEPIndex - This is used to fold GEP instructions into X86 addressing
 252     /// expressions.
 253     void getGEPIndex(MachineBasicBlock *MBB, MachineBasicBlock::iterator IP,
 254                      std::vector<Value*> &GEPOps,
 255                      std::vector<const Type*> &GEPTypes,
 256                      X86AddressMode &AM);
 257
 258     /// isGEPFoldable - Return true if the specified GEP can be completely
 259     /// folded into the addressing mode of a load/store or lea instruction.
 260     bool isGEPFoldable(MachineBasicBlock *MBB,
 261                        Value *Src, User::op_iterator IdxBegin,
 262                        User::op_iterator IdxEnd, X86AddressMode &AM);
 263
 264     /// emitGEPOperation - Common code shared between visitGetElementPtrInst and
 265     /// constant expression GEP support.
 266     ///
 267     void emitGEPOperation(MachineBasicBlock *BB, MachineBasicBlock::iterator IP,
 268                           Value *Src, User::op_iterator IdxBegin,
 269                           User::op_iterator IdxEnd, unsigned TargetReg);
 270
 271     /// emitCastOperation - Common code shared between visitCastInst and
 272     /// constant expression cast support.
 273     ///
 274     void emitCastOperation(MachineBasicBlock *BB,MachineBasicBlock::iterator IP,
 275                            Value *Src, const Type *DestTy, unsigned TargetReg);
 276
 277     /// emitSimpleBinaryOperation - Common code shared between visitSimpleBinary
 278     /// and constant expression support.
 279     ///
 280     void emitSimpleBinaryOperation(MachineBasicBlock *BB,
 281                                    MachineBasicBlock::iterator IP,
 282                                    Value *Op0, Value *Op1,
 283                                    unsigned OperatorClass, unsigned TargetReg);
 284
 285     /// emitBinaryFPOperation - This method handles emission of floating point
 286     /// Add (0), Sub (1), Mul (2), and Div (3) operations.
 287     void emitBinaryFPOperation(MachineBasicBlock *BB,
 288                                MachineBasicBlock::iterator IP,
 289                                Value *Op0, Value *Op1,
 290                                unsigned OperatorClass, unsigned TargetReg);
 291
 292     void emitMultiply(MachineBasicBlock *BB, MachineBasicBlock::iterator IP,
 293                       Value *Op0, Value *Op1, unsigned TargetReg);
 294
 295     void doMultiply(MachineBasicBlock *MBB, MachineBasicBlock::iterator MBBI,
 296                     unsigned DestReg, const Type *DestTy,
 297                     unsigned Op0Reg, unsigned Op1Reg);
 298     void doMultiplyConst(MachineBasicBlock *MBB,
 299                          MachineBasicBlock::iterator MBBI,
 300                          unsigned DestReg, const Type *DestTy,
 301                          unsigned Op0Reg, unsigned Op1Val);
 302
 303     void emitDivRemOperation(MachineBasicBlock *BB,
 304                              MachineBasicBlock::iterator IP,
 305                              Value *Op0, Value *Op1, bool isDiv,
 306                              unsigned TargetReg);
 307
 308     /// emitSetCCOperation - Common code shared between visitSetCondInst and
 309     /// constant expression support.
 310     ///
 311     void emitSetCCOperation(MachineBasicBlock *BB,
 312                             MachineBasicBlock::iterator IP,
 313                             Value *Op0, Value *Op1, unsigned Opcode,
 314                             unsigned TargetReg);
 315
 316     /// emitShiftOperation - Common code shared between visitShiftInst and
 317     /// constant expression support.
 318     ///
 319     void emitShiftOperation(MachineBasicBlock *MBB,
 320                             MachineBasicBlock::iterator IP,
 321                             Value *Op, Value *ShiftAmount, bool isLeftShift,
 322                             const Type *ResultTy, unsigned DestReg);
 323
 324     // Emit code for a 'SHLD DestReg, Op0, Op1, Amt' operation, where Amt is a
 325     // constant.
 326     void doSHLDConst(MachineBasicBlock *MBB,
 327                      MachineBasicBlock::iterator MBBI,
 328                      unsigned DestReg, unsigned Op0Reg, unsigned Op1Reg,
 329                      unsigned Op1Val);
 330
 331     /// emitSelectOperation - Common code shared between visitSelectInst and the
 332     /// constant expression support.
 333     void emitSelectOperation(MachineBasicBlock *MBB,
 334                              MachineBasicBlock::iterator IP,
 335                              Value *Cond, Value *TrueVal, Value *FalseVal,
 336                              unsigned DestReg);
 337
 338     /// copyConstantToRegister - Output the instructions required to put the
 339     /// specified constant into the specified register.
 340     ///
 341     void copyConstantToRegister(MachineBasicBlock *MBB,
 342                                 MachineBasicBlock::iterator MBBI,
 343                                 Constant *C, unsigned Reg);
 344
 345     void emitUCOMr(MachineBasicBlock *MBB, MachineBasicBlock::iterator MBBI,
 346                    unsigned LHS, unsigned RHS);
 347
 348     /// makeAnotherReg - This method returns the next register number we haven't
 349     /// yet used.
 350     ///
 351     /// Long values are handled somewhat specially.  They are always allocated
 352     /// as pairs of 32 bit integer values.  The register number returned is the
 353     /// lower 32 bits of the long value, and the regNum+1 is the upper 32 bits
 354     /// of the long value.
 355     ///
 356     unsigned makeAnotherReg(const Type *Ty) {
 357       assert(dynamic_cast<const X86RegisterInfo*>(TM.getRegisterInfo()) &&
 358              "Current target doesn't have X86 reg info??");
 359       const X86RegisterInfo *MRI =
 360         static_cast<const X86RegisterInfo*>(TM.getRegisterInfo());
 361       if (Ty == Type::LongTy || Ty == Type::ULongTy) {
 362         const TargetRegisterClass *RC = MRI->getRegClassForType(Type::IntTy);
 363         // Create the lower part
 364         F->getSSARegMap()->createVirtualRegister(RC);
 365         // Create the upper part.
 366         return F->getSSARegMap()->createVirtualRegister(RC)-1;
 367       }
 368
 369       // Add the mapping of regnumber => reg class to MachineFunction
 370       const TargetRegisterClass *RC = MRI->getRegClassForType(Ty);
 371       return F->getSSARegMap()->createVirtualRegister(RC);
 372     }
 373
 374     /// getReg - This method turns an LLVM value into a register number.
 375     ///
 376     unsigned getReg(Value &V) { return getReg(&V); }  // Allow references
 377     unsigned getReg(Value *V) {
 378       // Just append to the end of the current bb.
 379       MachineBasicBlock::iterator It = BB->end();
 380       return getReg(V, BB, It);
 381     }
 382     unsigned getReg(Value *V, MachineBasicBlock *MBB,
 383                     MachineBasicBlock::iterator IPt);
 384
 385     /// getFixedSizedAllocaFI - Return the frame index for a fixed sized alloca
 386     /// that is to be statically allocated with the initial stack frame
 387     /// adjustment.
 388     unsigned getFixedSizedAllocaFI(AllocaInst *AI);
 389   };
 390 }
 391
 392 /// dyn_castFixedAlloca - If the specified value is a fixed size alloca
 393 /// instruction in the entry block, return it.  Otherwise, return a null
 394 /// pointer.
 395 static AllocaInst *dyn_castFixedAlloca(Value *V) {
 396   if (AllocaInst *AI = dyn_cast<AllocaInst>(V)) {
 397     BasicBlock *BB = AI->getParent();
 398     if (isa<ConstantUInt>(AI->getArraySize()) && BB ==&BB->getParent()->front())
 399       return AI;
 400   }
 401   return 0;
 402 }
 403
 404 /// getReg - This method turns an LLVM value into a register number.
 405 ///
 406 unsigned X86ISel::getReg(Value *V, MachineBasicBlock *MBB,
 407                          MachineBasicBlock::iterator IPt) {
 408   // If this operand is a constant, emit the code to copy the constant into
 409   // the register here...
 410   if (Constant *C = dyn_cast<Constant>(V)) {
 411     unsigned Reg = makeAnotherReg(V->getType());
 412     copyConstantToRegister(MBB, IPt, C, Reg);
 413     return Reg;
 414   } else if (CastInst *CI = dyn_cast<CastInst>(V)) {
 415     // Do not emit noop casts at all, unless it's a double -> float cast.
 416     if (getClassB(CI->getType()) == getClassB(CI->getOperand(0)->getType()) &&
 417         (CI->getType() != Type::FloatTy ||
 418          CI->getOperand(0)->getType() != Type::DoubleTy))
 419       return getReg(CI->getOperand(0), MBB, IPt);
 420   } else if (AllocaInst *AI = dyn_castFixedAlloca(V)) {
 421     // If the alloca address couldn't be folded into the instruction addressing,
 422     // emit an explicit LEA as appropriate.
 423     unsigned Reg = makeAnotherReg(V->getType());
 424     unsigned FI = getFixedSizedAllocaFI(AI);
 425     addFrameReference(BuildMI(*MBB, IPt, X86::LEA32r, 4, Reg), FI);
 426     return Reg;
 427   }
 428
 429   unsigned &Reg = RegMap[V];
 430   if (Reg == 0) {
 431     Reg = makeAnotherReg(V->getType());
 432     RegMap[V] = Reg;
 433   }
 434
 435   return Reg;
 436 }
 437
 438 /// getFixedSizedAllocaFI - Return the frame index for a fixed sized alloca
 439 /// that is to be statically allocated with the initial stack frame
 440 /// adjustment.
 441 unsigned X86ISel::getFixedSizedAllocaFI(AllocaInst *AI) {
 442   // Already computed this?
 443   std::map<AllocaInst*, unsigned>::iterator I = AllocaMap.lower_bound(AI);
 444   if (I != AllocaMap.end() && I->first == AI) return I->second;
 445
 446   const Type *Ty = AI->getAllocatedType();
 447   ConstantUInt *CUI = cast<ConstantUInt>(AI->getArraySize());
 448   unsigned TySize = TM.getTargetData().getTypeSize(Ty);
 449   TySize *= CUI->getValue();   // Get total allocated size...
 450   unsigned Alignment = TM.getTargetData().getTypeAlignment(Ty);
 451
 452   // Create a new stack object using the frame manager...
 453   int FrameIdx = F->getFrameInfo()->CreateStackObject(TySize, Alignment);
 454   AllocaMap.insert(I, std::make_pair(AI, FrameIdx));
 455   return FrameIdx;
 456 }
 457
 458
 459 /// copyConstantToRegister - Output the instructions required to put the
 460 /// specified constant into the specified register.
 461 ///
 462 void X86ISel::copyConstantToRegister(MachineBasicBlock *MBB,
 463                                      MachineBasicBlock::iterator IP,
 464                                      Constant *C, unsigned R) {
 465   if (isa<UndefValue>(C)) {
 466     switch (getClassB(C->getType())) {
 467     case cFP:
 468       // FIXME: SHOULD TEACH STACKIFIER ABOUT UNDEF VALUES!
 469       BuildMI(*MBB, IP, X86::FLD0, 0, R);
 470       return;
 471     case cLong:
 472       BuildMI(*MBB, IP, X86::IMPLICIT_DEF, 0, R+1);
 473       // FALL THROUGH
 474     default:
 475       BuildMI(*MBB, IP, X86::IMPLICIT_DEF, 0, R);
 476       return;
 477     }
 478   } else if (ConstantExpr *CE = dyn_cast<ConstantExpr>(C)) {
 479     unsigned Class = 0;
 480     switch (CE->getOpcode()) {
 481     case Instruction::GetElementPtr:
 482       emitGEPOperation(MBB, IP, CE->getOperand(0),
 483                        CE->op_begin()+1, CE->op_end(), R);
 484       return;
 485     case Instruction::Cast:
 486       emitCastOperation(MBB, IP, CE->getOperand(0), CE->getType(), R);
 487       return;
 488
 489     case Instruction::Xor: ++Class; // FALL THROUGH
 490     case Instruction::Or:  ++Class; // FALL THROUGH
 491     case Instruction::And: ++Class; // FALL THROUGH
 492     case Instruction::Sub: ++Class; // FALL THROUGH
 493     case Instruction::Add:
 494       emitSimpleBinaryOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 495                                 Class, R);
 496       return;
 497
 498     case Instruction::Mul:
 499       emitMultiply(MBB, IP, CE->getOperand(0), CE->getOperand(1), R);
 500       return;
 501
 502     case Instruction::Div:
 503     case Instruction::Rem:
 504       emitDivRemOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 505                           CE->getOpcode() == Instruction::Div, R);
 506       return;
 507
 508     case Instruction::SetNE:
 509     case Instruction::SetEQ:
 510     case Instruction::SetLT:
 511     case Instruction::SetGT:
 512     case Instruction::SetLE:
 513     case Instruction::SetGE:
 514       emitSetCCOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 515                          CE->getOpcode(), R);
 516       return;
 517
 518     case Instruction::Shl:
 519     case Instruction::Shr:
 520       emitShiftOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 521                          CE->getOpcode() == Instruction::Shl, CE->getType(), R);
 522       return;
 523
 524     case Instruction::Select:
 525       emitSelectOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 526                           CE->getOperand(2), R);
 527       return;
 528
 529     default:
 530       std::cerr << "Offending expr: " << *C << "\n";
 531       assert(0 && "Constant expression not yet handled!\n");
 532     }
 533   }
 534
 535   if (C->getType()->isIntegral()) {
 536     unsigned Class = getClassB(C->getType());
 537
 538     if (Class == cLong) {
 539       // Copy the value into the register pair.
 540       uint64_t Val = cast<ConstantInt>(C)->getRawValue();
 541       BuildMI(*MBB, IP, X86::MOV32ri, 1, R).addImm(Val & 0xFFFFFFFF);
 542       BuildMI(*MBB, IP, X86::MOV32ri, 1, R+1).addImm(Val >> 32);
 543       return;
 544     }
 545
 546     assert(Class <= cInt && "Type not handled yet!");
 547
 548     static const unsigned IntegralOpcodeTab[] = {
 549       X86::MOV8ri, X86::MOV16ri, X86::MOV32ri
 550     };
 551
 552     if (C->getType() == Type::BoolTy) {
 553       BuildMI(*MBB, IP, X86::MOV8ri, 1, R).addImm(C == ConstantBool::True);
 554     } else {
 555       ConstantInt *CI = cast<ConstantInt>(C);
 556       BuildMI(*MBB, IP, IntegralOpcodeTab[Class],1,R).addImm(CI->getRawValue());
 557     }
 558   } else if (ConstantFP *CFP = dyn_cast<ConstantFP>(C)) {
 559     if (CFP->isExactlyValue(+0.0))
 560       BuildMI(*MBB, IP, X86::FLD0, 0, R);
 561     else if (CFP->isExactlyValue(+1.0))
 562       BuildMI(*MBB, IP, X86::FLD1, 0, R);
 563     else if (CFP->isExactlyValue(-0.0)) {
 564       unsigned Tmp = makeAnotherReg(Type::DoubleTy);
 565       BuildMI(*MBB, IP, X86::FLD0, 0, Tmp);
 566       BuildMI(*MBB, IP, X86::FCHS, 1, R).addReg(Tmp);
 567     } else if (CFP->isExactlyValue(-1.0)) {
 568       unsigned Tmp = makeAnotherReg(Type::DoubleTy);
 569       BuildMI(*MBB, IP, X86::FLD1, 0, Tmp);
 570       BuildMI(*MBB, IP, X86::FCHS, 1, R).addReg(Tmp);
 571     } else {  // FIXME: PI, other native values
 572       // FIXME: 2*PI -> LDPI + FADD
 573
 574       // Otherwise we need to spill the constant to memory.
 575       MachineConstantPool *CP = F->getConstantPool();
 576
 577       const Type *Ty = CFP->getType();
 578
 579       // If a FP immediate is precise when represented as a float, we put it
 580       // into the constant pool as a float, even if it's is statically typed as
 581       // a double.
 582       if (Ty == Type::DoubleTy)
 583         if (CFP->isExactlyValue((float)CFP->getValue())) {
 584           Ty = Type::FloatTy;
 585           CFP = cast<ConstantFP>(ConstantExpr::getCast(CFP, Ty));
 586         }
 587
 588       unsigned CPI = CP->getConstantPoolIndex(CFP);
 589
 590       assert(Ty == Type::FloatTy || Ty == Type::DoubleTy && "Unknown FP type!");
 591       unsigned LoadOpcode = Ty == Type::FloatTy ? X86::FLD32m : X86::FLD64m;
 592       addConstantPoolReference(BuildMI(*MBB, IP, LoadOpcode, 4, R), CPI);
 593     }
 594
 595   } else if (isa<ConstantPointerNull>(C)) {
 596     // Copy zero (null pointer) to the register.
 597     BuildMI(*MBB, IP, X86::MOV32ri, 1, R).addImm(0);
 598   } else if (GlobalValue *GV = dyn_cast<GlobalValue>(C)) {
 599     BuildMI(*MBB, IP, X86::MOV32ri, 1, R).addGlobalAddress(GV);
 600   } else {
 601     std::cerr << "Offending constant: " << *C << "\n";
 602     assert(0 && "Type not handled yet!");
 603   }
 604 }
 605
 606 /// LoadArgumentsToVirtualRegs - Load all of the arguments to this function from
 607 /// the stack into virtual registers.
 608 ///
 609 void X86ISel::LoadArgumentsToVirtualRegs(Function &Fn) {
 610   // Emit instructions to load the arguments...  On entry to a function on the
 611   // X86, the stack frame looks like this:
 612   //
 613   // [ESP] -- return address
 614   // [ESP + 4] -- first argument (leftmost lexically)
 615   // [ESP + 8] -- second argument, if first argument is four bytes in size
 616   //    ...
 617   //
 618   unsigned ArgOffset = 0;   // Frame mechanisms handle retaddr slot
 619   MachineFrameInfo *MFI = F->getFrameInfo();
 620
 621   for (Function::arg_iterator I = Fn.arg_begin(), E = Fn.arg_end();
 622        I != E; ++I) {
 623     bool ArgLive = !I->use_empty();
 624     unsigned Reg = ArgLive ? getReg(*I) : 0;
 625     int FI;          // Frame object index
 626
 627     switch (getClassB(I->getType())) {
 628     case cByte:
 629       if (ArgLive) {
 630         FI = MFI->CreateFixedObject(1, ArgOffset);
 631         addFrameReference(BuildMI(BB, X86::MOV8rm, 4, Reg), FI);
 632       }
 633       break;
 634     case cShort:
 635       if (ArgLive) {
 636         FI = MFI->CreateFixedObject(2, ArgOffset);
 637         addFrameReference(BuildMI(BB, X86::MOV16rm, 4, Reg), FI);
 638       }
 639       break;
 640     case cInt:
 641       if (ArgLive) {
 642         FI = MFI->CreateFixedObject(4, ArgOffset);
 643         addFrameReference(BuildMI(BB, X86::MOV32rm, 4, Reg), FI);
 644       }
 645       break;
 646     case cLong:
 647       if (ArgLive) {
 648         FI = MFI->CreateFixedObject(8, ArgOffset);
 649         addFrameReference(BuildMI(BB, X86::MOV32rm, 4, Reg), FI);
 650         addFrameReference(BuildMI(BB, X86::MOV32rm, 4, Reg+1), FI, 4);
 651       }
 652       ArgOffset += 4;   // longs require 4 additional bytes
 653       break;
 654     case cFP:
 655       if (ArgLive) {
 656         unsigned Opcode;
 657         if (I->getType() == Type::FloatTy) {
 658           Opcode = X86::FLD32m;
 659           FI = MFI->CreateFixedObject(4, ArgOffset);
 660         } else {
 661           Opcode = X86::FLD64m;
 662           FI = MFI->CreateFixedObject(8, ArgOffset);
 663         }
 664         addFrameReference(BuildMI(BB, Opcode, 4, Reg), FI);
 665       }
 666       if (I->getType() == Type::DoubleTy)
 667         ArgOffset += 4;   // doubles require 4 additional bytes
 668       break;
 669     default:
 670       assert(0 && "Unhandled argument type!");
 671     }
 672     ArgOffset += 4;  // Each argument takes at least 4 bytes on the stack...
 673   }
 674
 675   // If the function takes variable number of arguments, add a frame offset for
 676   // the start of the first vararg value... this is used to expand
 677   // llvm.va_start.
 678   if (Fn.getFunctionType()->isVarArg())
 679     VarArgsFrameIndex = MFI->CreateFixedObject(1, ArgOffset);
 680
 681   // Finally, inform the compiler what our live-outs will be, aka, what we will
 682   // be returning in registers.
 683   if (Fn.getReturnType() != Type::VoidTy)
 684     switch (getClassB(Fn.getReturnType())) {
 685     default: assert(0 && "Unknown type!");
 686     case cByte:
 687     case cShort:
 688     case cInt:
 689       F->addLiveOut(X86::EAX);
 690       break;
 691     case cLong:
 692       F->addLiveOut(X86::EAX);
 693       F->addLiveOut(X86::EDX);
 694       break;
 695     case cFP:
 696       F->addLiveOut(X86::ST0);
 697       break;
 698     }
 699 }
 700
 701 /// EmitSpecialCodeForMain - Emit any code that needs to be executed only in
 702 /// the main function.
 703 void X86ISel::EmitSpecialCodeForMain() {
 704   // Switch the FPU to 64-bit precision mode for better compatibility and speed.
 705   int CWFrameIdx = F->getFrameInfo()->CreateStackObject(2, 2);
 706   addFrameReference(BuildMI(BB, X86::FNSTCW16m, 4), CWFrameIdx);
 707
 708   // Set the high part to be 64-bit precision.
 709   addFrameReference(BuildMI(BB, X86::MOV8mi, 5),
 710                     CWFrameIdx, 1).addImm(2);
 711
 712   // Reload the modified control word now.
 713   addFrameReference(BuildMI(BB, X86::FLDCW16m, 4), CWFrameIdx);
 714 }
 715
 716 /// SelectPHINodes - Insert machine code to generate phis.  This is tricky
 717 /// because we have to generate our sources into the source basic blocks, not
 718 /// the current one.
 719 ///
 720 void X86ISel::SelectPHINodes() {
 721   const TargetInstrInfo &TII = *TM.getInstrInfo();
 722   const Function &LF = *F->getFunction();  // The LLVM function...
 723   for (Function::const_iterator I = LF.begin(), E = LF.end(); I != E; ++I) {
 724     const BasicBlock *BB = I;
 725     MachineBasicBlock &MBB = *MBBMap[I];
 726
 727     // Loop over all of the PHI nodes in the LLVM basic block...
 728     MachineBasicBlock::iterator PHIInsertPoint = MBB.begin();
 729     for (BasicBlock::const_iterator I = BB->begin(); isa<PHINode>(I); ++I) {
 730       PHINode *PN = const_cast<PHINode*>(dyn_cast<PHINode>(I));
 731
 732       // Create a new machine instr PHI node, and insert it.
 733       unsigned PHIReg = getReg(*PN);
 734       MachineInstr *PhiMI = BuildMI(MBB, PHIInsertPoint,
 735                                     X86::PHI, PN->getNumOperands(), PHIReg);
 736
 737       MachineInstr *LongPhiMI = 0;
 738       if (PN->getType() == Type::LongTy || PN->getType() == Type::ULongTy)
 739         LongPhiMI = BuildMI(MBB, PHIInsertPoint,
 740                             X86::PHI, PN->getNumOperands(), PHIReg+1);
 741
 742       // PHIValues - Map of blocks to incoming virtual registers.  We use this
 743       // so that we only initialize one incoming value for a particular block,
 744       // even if the block has multiple entries in the PHI node.
 745       //
 746       std::map<MachineBasicBlock*, unsigned> PHIValues;
 747
 748       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 749         MachineBasicBlock *PredMBB = MBBMap[PN->getIncomingBlock(i)];
 750         unsigned ValReg;
 751         std::map<MachineBasicBlock*, unsigned>::iterator EntryIt =
 752           PHIValues.lower_bound(PredMBB);
 753
 754         if (EntryIt != PHIValues.end() && EntryIt->first == PredMBB) {
 755           // We already inserted an initialization of the register for this
 756           // predecessor.  Recycle it.
 757           ValReg = EntryIt->second;
 758
 759         } else {
 760           // Get the incoming value into a virtual register.
 761           //
 762           Value *Val = PN->getIncomingValue(i);
 763
 764           // If this is a constant or GlobalValue, we may have to insert code
 765           // into the basic block to compute it into a virtual register.
 766           if ((isa<Constant>(Val) && !isa<ConstantExpr>(Val))) {
 767             // Simple constants get emitted at the end of the basic block,
 768             // before any terminator instructions.  We "know" that the code to
 769             // move a constant into a register will never clobber any flags.
 770             ValReg = getReg(Val, PredMBB, PredMBB->getFirstTerminator());
 771           } else {
 772             // Because we don't want to clobber any values which might be in
 773             // physical registers with the computation of this constant (which
 774             // might be arbitrarily complex if it is a constant expression),
 775             // just insert the computation at the top of the basic block.
 776             MachineBasicBlock::iterator PI = PredMBB->begin();
 777
 778             // Skip over any PHI nodes though!
 779             while (PI != PredMBB->end() && PI->getOpcode() == X86::PHI)
 780               ++PI;
 781
 782             ValReg = getReg(Val, PredMBB, PI);
 783           }
 784
 785           // Remember that we inserted a value for this PHI for this predecessor
 786           PHIValues.insert(EntryIt, std::make_pair(PredMBB, ValReg));
 787         }
 788
 789         PhiMI->addRegOperand(ValReg);
 790         PhiMI->addMachineBasicBlockOperand(PredMBB);
 791         if (LongPhiMI) {
 792           LongPhiMI->addRegOperand(ValReg+1);
 793           LongPhiMI->addMachineBasicBlockOperand(PredMBB);
 794         }
 795       }
 796
 797       // Now that we emitted all of the incoming values for the PHI node, make
 798       // sure to reposition the InsertPoint after the PHI that we just added.
 799       // This is needed because we might have inserted a constant into this
 800       // block, right after the PHI's which is before the old insert point!
 801       PHIInsertPoint = LongPhiMI ? LongPhiMI : PhiMI;
 802       ++PHIInsertPoint;
 803     }
 804   }
 805 }
 806
 807 /// RequiresFPRegKill - The floating point stackifier pass cannot insert
 808 /// compensation code on critical edges.  As such, it requires that we kill all
 809 /// FP registers on the exit from any blocks that either ARE critical edges, or
 810 /// branch to a block that has incoming critical edges.
 811 ///
 812 /// Note that this kill instruction will eventually be eliminated when
 813 /// restrictions in the stackifier are relaxed.
 814 ///
 815 static bool RequiresFPRegKill(const MachineBasicBlock *MBB) {
 816 #if 0
 817   const BasicBlock *BB = MBB->getBasicBlock ();
 818   for (succ_const_iterator SI = succ_begin(BB), E = succ_end(BB); SI!=E; ++SI) {
 819     const BasicBlock *Succ = *SI;
 820     pred_const_iterator PI = pred_begin(Succ), PE = pred_end(Succ);
 821     ++PI;  // Block have at least one predecessory
 822     if (PI != PE) {             // If it has exactly one, this isn't crit edge
 823       // If this block has more than one predecessor, check all of the
 824       // predecessors to see if they have multiple successors.  If so, then the
 825       // block we are analyzing needs an FPRegKill.
 826       for (PI = pred_begin(Succ); PI != PE; ++PI) {
 827         const BasicBlock *Pred = *PI;
 828         succ_const_iterator SI2 = succ_begin(Pred);
 829         ++SI2;  // There must be at least one successor of this block.
 830         if (SI2 != succ_end(Pred))
 831           return true;   // Yes, we must insert the kill on this edge.
 832       }
 833     }
 834   }
 835   // If we got this far, there is no need to insert the kill instruction.
 836   return false;
 837 #else
 838   return true;
 839 #endif
 840 }
 841
 842 // InsertFPRegKills - Insert FP_REG_KILL instructions into basic blocks that
 843 // need them.  This only occurs due to the floating point stackifier not being
 844 // aggressive enough to handle arbitrary global stackification.
 845 //
 846 // Currently we insert an FP_REG_KILL instruction into each block that uses or
 847 // defines a floating point virtual register.
 848 //
 849 // When the global register allocators (like linear scan) finally update live
 850 // variable analysis, we can keep floating point values in registers across
 851 // portions of the CFG that do not involve critical edges.  This will be a big
 852 // win, but we are waiting on the global allocators before we can do this.
 853 //
 854 // With a bit of work, the floating point stackifier pass can be enhanced to
 855 // break critical edges as needed (to make a place to put compensation code),
 856 // but this will require some infrastructure improvements as well.
 857 //
 858 void X86ISel::InsertFPRegKills() {
 859   SSARegMap &RegMap = *F->getSSARegMap();
 860
 861   for (MachineFunction::iterator BB = F->begin(), E = F->end(); BB != E; ++BB) {
 862     for (MachineBasicBlock::iterator I = BB->begin(), E = BB->end(); I!=E; ++I)
 863       for (unsigned i = 0, e = I->getNumOperands(); i != e; ++i) {
 864       MachineOperand& MO = I->getOperand(i);
 865         if (MO.isRegister() && MO.getReg()) {
 866           unsigned Reg = MO.getReg();
 867           if (MRegisterInfo::isVirtualRegister(Reg)) {
 868             unsigned RegSize = RegMap.getRegClass(Reg)->getSize();
 869             if (RegSize == 10 || RegSize == 8)
 870               goto UsesFPReg;
 871           }
 872         }
 873       }
 874     // If we haven't found an FP register use or def in this basic block, check
 875     // to see if any of our successors has an FP PHI node, which will cause a
 876     // copy to be inserted into this block.
 877     for (MachineBasicBlock::const_succ_iterator SI = BB->succ_begin(),
 878          SE = BB->succ_end(); SI != SE; ++SI) {
 879       MachineBasicBlock *SBB = *SI;
 880       for (MachineBasicBlock::iterator I = SBB->begin();
 881            I != SBB->end() && I->getOpcode() == X86::PHI; ++I) {
 882         const TargetRegisterClass *RC =
 883           RegMap.getRegClass(I->getOperand(0).getReg());
 884         if (RC->getSize() == 10 || RC->getSize() == 8)
 885           goto UsesFPReg;
 886       }
 887     }
 888     continue;
 889   UsesFPReg:
 890     // Okay, this block uses an FP register.  If the block has successors (ie,
 891     // it's not an unwind/return), insert the FP_REG_KILL instruction.
 892     if (BB->succ_size() && RequiresFPRegKill(BB)) {
 893       BuildMI(*BB, BB->getFirstTerminator(), X86::FP_REG_KILL, 0);
 894       ++NumFPKill;
 895     }
 896   }
 897 }
 898
 899
 900 void X86ISel::getAddressingMode(Value *Addr, X86AddressMode &AM) {
 901   AM.BaseType = X86AddressMode::RegBase;
 902   AM.Base.Reg = 0; AM.Scale = 1; AM.IndexReg = 0; AM.Disp = 0;
 903   if (GetElementPtrInst *GEP = dyn_cast<GetElementPtrInst>(Addr)) {
 904     if (isGEPFoldable(BB, GEP->getOperand(0), GEP->op_begin()+1, GEP->op_end(),
 905                        AM))
 906       return;
 907   } else if (ConstantExpr *CE = dyn_cast<ConstantExpr>(Addr)) {
 908     if (CE->getOpcode() == Instruction::GetElementPtr)
 909       if (isGEPFoldable(BB, CE->getOperand(0), CE->op_begin()+1, CE->op_end(),
 910                         AM))
 911         return;
 912   } else if (AllocaInst *AI = dyn_castFixedAlloca(Addr)) {
 913     AM.BaseType = X86AddressMode::FrameIndexBase;
 914     AM.Base.FrameIndex = getFixedSizedAllocaFI(AI);
 915     return;
 916   } else if (GlobalValue *GV = dyn_cast<GlobalValue>(Addr)) {
 917     AM.GV = GV;
 918     return;
 919   }
 920
 921   // If it's not foldable, reset addr mode.
 922   AM.BaseType = X86AddressMode::RegBase;
 923   AM.Base.Reg = getReg(Addr);
 924   AM.Scale = 1; AM.IndexReg = 0; AM.Disp = 0;
 925 }
 926
 927 // canFoldSetCCIntoBranchOrSelect - Return the setcc instruction if we can fold
 928 // it into the conditional branch or select instruction which is the only user
 929 // of the cc instruction.  This is the case if the conditional branch is the
 930 // only user of the setcc.  We also don't handle long arguments below, so we
 931 // reject them here as well.
 932 //
 933 static SetCondInst *canFoldSetCCIntoBranchOrSelect(Value *V) {
 934   if (SetCondInst *SCI = dyn_cast<SetCondInst>(V))
 935     if (SCI->hasOneUse()) {
 936       Instruction *User = cast<Instruction>(SCI->use_back());
 937       if ((isa<BranchInst>(User) || isa<SelectInst>(User)) &&
 938           (getClassB(SCI->getOperand(0)->getType()) != cLong ||
 939            SCI->getOpcode() == Instruction::SetEQ ||
 940            SCI->getOpcode() == Instruction::SetNE) &&
 941           (isa<BranchInst>(User) || User->getOperand(0) == V))
 942         return SCI;
 943     }
 944   return 0;
 945 }
 946
 947 // Return a fixed numbering for setcc instructions which does not depend on the
 948 // order of the opcodes.
 949 //
 950 static unsigned getSetCCNumber(unsigned Opcode) {
 951   switch(Opcode) {
 952   default: assert(0 && "Unknown setcc instruction!");
 953   case Instruction::SetEQ: return 0;
 954   case Instruction::SetNE: return 1;
 955   case Instruction::SetLT: return 2;
 956   case Instruction::SetGE: return 3;
 957   case Instruction::SetGT: return 4;
 958   case Instruction::SetLE: return 5;
 959   }
 960 }
 961
 962 // LLVM  -> X86 signed  X86 unsigned
 963 // -----    ----------  ------------
 964 // seteq -> sete        sete
 965 // setne -> setne       setne
 966 // setlt -> setl        setb
 967 // setge -> setge       setae
 968 // setgt -> setg        seta
 969 // setle -> setle       setbe
 970 // ----
 971 //          sets                       // Used by comparison with 0 optimization
 972 //          setns
 973 static const unsigned SetCCOpcodeTab[2][8] = {
 974   { X86::SETEr, X86::SETNEr, X86::SETBr, X86::SETAEr, X86::SETAr, X86::SETBEr,
 975     0, 0 },
 976   { X86::SETEr, X86::SETNEr, X86::SETLr, X86::SETGEr, X86::SETGr, X86::SETLEr,
 977     X86::SETSr, X86::SETNSr },
 978 };
 979
 980 /// emitUCOMr - In the future when we support processors before the P6, this
 981 /// wraps the logic for emitting an FUCOMr vs FUCOMIr.
 982 void X86ISel::emitUCOMr(MachineBasicBlock *MBB, MachineBasicBlock::iterator IP,
 983                         unsigned LHS, unsigned RHS) {
 984   if (0) { // for processors prior to the P6
 985     BuildMI(*MBB, IP, X86::FUCOMr, 2).addReg(LHS).addReg(RHS);
 986     BuildMI(*MBB, IP, X86::FNSTSW8r, 0);
 987     BuildMI(*MBB, IP, X86::SAHF, 1);
 988   } else {
 989     BuildMI(*MBB, IP, X86::FUCOMIr, 2).addReg(LHS).addReg(RHS);
 990   }
 991 }
 992
 993 // EmitComparison - This function emits a comparison of the two operands,
 994 // returning the extended setcc code to use.
 995 unsigned X86ISel::EmitComparison(unsigned OpNum, Value *Op0, Value *Op1,
 996                                  MachineBasicBlock *MBB,
 997                                  MachineBasicBlock::iterator IP) {
 998   // The arguments are already supposed to be of the same type.
 999   const Type *CompTy = Op0->getType();
1000   unsigned Class = getClassB(CompTy);
1001
1002   // Special case handling of: cmp R, i
1003   if (isa<ConstantPointerNull>(Op1)) {
1004     unsigned Op0r = getReg(Op0, MBB, IP);
1005     if (OpNum < 2)    // seteq/setne -> test
1006       BuildMI(*MBB, IP, X86::TEST32rr, 2).addReg(Op0r).addReg(Op0r);
1007     else
1008       BuildMI(*MBB, IP, X86::CMP32ri, 2).addReg(Op0r).addImm(0);
1009     return OpNum;
1010
1011   } else if (ConstantInt *CI = dyn_cast<ConstantInt>(Op1)) {
1012     if (Class == cByte || Class == cShort || Class == cInt) {
1013       unsigned Op1v = CI->getRawValue();
1014
1015       // Mask off any upper bits of the constant, if there are any...
1016       Op1v &= (1ULL << (8 << Class)) - 1;
1017
1018       // If this is a comparison against zero, emit more efficient code.  We
1019       // can't handle unsigned comparisons against zero unless they are == or
1020       // !=.  These should have been strength reduced already anyway.
1021       if (Op1v == 0 && (CompTy->isSigned() || OpNum < 2)) {
1022
1023         // If this is a comparison against zero and the LHS is an and of a
1024         // register with a constant, use the test to do the and.
1025         if (Instruction *Op0I = dyn_cast<Instruction>(Op0))
1026           if (Op0I->getOpcode() == Instruction::And && Op0->hasOneUse() &&
1027               isa<ConstantInt>(Op0I->getOperand(1))) {
1028             static const unsigned TESTTab[] = {
1029               X86::TEST8ri, X86::TEST16ri, X86::TEST32ri
1030             };
1031
1032             // Emit test X, i
1033             unsigned LHS = getReg(Op0I->getOperand(0), MBB, IP);
1034             unsigned Imm =
1035               cast<ConstantInt>(Op0I->getOperand(1))->getRawValue();
1036             BuildMI(*MBB, IP, TESTTab[Class], 2).addReg(LHS).addImm(Imm);
1037
1038             if (OpNum == 2) return 6;   // Map jl -> js
1039             if (OpNum == 3) return 7;   // Map jg -> jns
1040             return OpNum;
1041           }
1042
1043         unsigned Op0r = getReg(Op0, MBB, IP);
1044         static const unsigned TESTTab[] = {
1045           X86::TEST8rr, X86::TEST16rr, X86::TEST32rr
1046         };
1047         BuildMI(*MBB, IP, TESTTab[Class], 2).addReg(Op0r).addReg(Op0r);
1048
1049         if (OpNum == 2) return 6;   // Map jl -> js
1050         if (OpNum == 3) return 7;   // Map jg -> jns
1051         return OpNum;
1052       }
1053
1054       static const unsigned CMPTab[] = {
1055         X86::CMP8ri, X86::CMP16ri, X86::CMP32ri
1056       };
1057
1058       unsigned Op0r = getReg(Op0, MBB, IP);
1059       BuildMI(*MBB, IP, CMPTab[Class], 2).addReg(Op0r).addImm(Op1v);
1060       return OpNum;
1061     } else {
1062       unsigned Op0r = getReg(Op0, MBB, IP);
1063       assert(Class == cLong && "Unknown integer class!");
1064       unsigned LowCst = CI->getRawValue();
1065       unsigned HiCst = CI->getRawValue() >> 32;
1066       if (OpNum < 2) {    // seteq, setne
1067         unsigned LoTmp = Op0r;
1068         if (LowCst != 0) {
1069           LoTmp = makeAnotherReg(Type::IntTy);
1070           BuildMI(*MBB, IP, X86::XOR32ri, 2, LoTmp).addReg(Op0r).addImm(LowCst);
1071         }
1072         unsigned HiTmp = Op0r+1;
1073         if (HiCst != 0) {
1074           HiTmp = makeAnotherReg(Type::IntTy);
1075           BuildMI(*MBB, IP, X86::XOR32ri, 2,HiTmp).addReg(Op0r+1).addImm(HiCst);
1076         }
1077         unsigned FinalTmp = makeAnotherReg(Type::IntTy);
1078         BuildMI(*MBB, IP, X86::OR32rr, 2, FinalTmp).addReg(LoTmp).addReg(HiTmp);
1079         return OpNum;
1080       } else {
1081         // Emit a sequence of code which compares the high and low parts once
1082         // each, then uses a conditional move to handle the overflow case.  For
1083         // example, a setlt for long would generate code like this:
1084         //
1085         // AL = lo(op1) < lo(op2)   // Always unsigned comparison
1086         // BL = hi(op1) < hi(op2)   // Signedness depends on operands
1087         // dest = hi(op1) == hi(op2) ? BL : AL;
1088         //
1089
1090         // FIXME: This would be much better if we had hierarchical register
1091         // classes!  Until then, hardcode registers so that we can deal with
1092         // their aliases (because we don't have conditional byte moves).
1093         //
1094         BuildMI(*MBB, IP, X86::CMP32ri, 2).addReg(Op0r).addImm(LowCst);
1095         BuildMI(*MBB, IP, SetCCOpcodeTab[0][OpNum], 0, X86::AL);
1096         BuildMI(*MBB, IP, X86::CMP32ri, 2).addReg(Op0r+1).addImm(HiCst);
1097         BuildMI(*MBB, IP, SetCCOpcodeTab[CompTy->isSigned()][OpNum], 0,X86::BL);
1098         BuildMI(*MBB, IP, X86::IMPLICIT_DEF, 0, X86::BH);
1099         BuildMI(*MBB, IP, X86::IMPLICIT_DEF, 0, X86::AH);
1100         BuildMI(*MBB, IP, X86::CMOVE16rr, 2, X86::BX).addReg(X86::BX)
1101           .addReg(X86::AX);
1102         // NOTE: visitSetCondInst knows that the value is dumped into the BL
1103         // register at this point for long values...
1104         return OpNum;
1105       }
1106     }
1107   }
1108
1109   unsigned Op0r = getReg(Op0, MBB, IP);
1110
1111   // Special case handling of comparison against +/- 0.0
1112   if (ConstantFP *CFP = dyn_cast<ConstantFP>(Op1))
1113     if (CFP->isExactlyValue(+0.0) || CFP->isExactlyValue(-0.0)) {
1114       BuildMI(*MBB, IP, X86::FTST, 1).addReg(Op0r);
1115       BuildMI(*MBB, IP, X86::FNSTSW8r, 0);
1116       BuildMI(*MBB, IP, X86::SAHF, 1);
1117       return OpNum;
1118     }
1119
1120   unsigned Op1r = getReg(Op1, MBB, IP);
1121   switch (Class) {
1122   default: assert(0 && "Unknown type class!");
1123     // Emit: cmp <var1>, <var2> (do the comparison).  We can
1124     // compare 8-bit with 8-bit, 16-bit with 16-bit, 32-bit with
1125     // 32-bit.
1126   case cByte:
1127     BuildMI(*MBB, IP, X86::CMP8rr, 2).addReg(Op0r).addReg(Op1r);
1128     break;
1129   case cShort:
1130     BuildMI(*MBB, IP, X86::CMP16rr, 2).addReg(Op0r).addReg(Op1r);
1131     break;
1132   case cInt:
1133     BuildMI(*MBB, IP, X86::CMP32rr, 2).addReg(Op0r).addReg(Op1r);
1134     break;
1135   case cFP:
1136     emitUCOMr(MBB, IP, Op0r, Op1r);
1137     break;
1138
1139   case cLong:
1140     if (OpNum < 2) {    // seteq, setne
1141       unsigned LoTmp = makeAnotherReg(Type::IntTy);
1142       unsigned HiTmp = makeAnotherReg(Type::IntTy);
1143       unsigned FinalTmp = makeAnotherReg(Type::IntTy);
1144       BuildMI(*MBB, IP, X86::XOR32rr, 2, LoTmp).addReg(Op0r).addReg(Op1r);
1145       BuildMI(*MBB, IP, X86::XOR32rr, 2, HiTmp).addReg(Op0r+1).addReg(Op1r+1);
1146       BuildMI(*MBB, IP, X86::OR32rr,  2, FinalTmp).addReg(LoTmp).addReg(HiTmp);
1147       break;  // Allow the sete or setne to be generated from flags set by OR
1148     } else {
1149       // Emit a sequence of code which compares the high and low parts once
1150       // each, then uses a conditional move to handle the overflow case.  For
1151       // example, a setlt for long would generate code like this:
1152       //
1153       // AL = lo(op1) < lo(op2)   // Signedness depends on operands
1154       // BL = hi(op1) < hi(op2)   // Always unsigned comparison
1155       // dest = hi(op1) == hi(op2) ? BL : AL;
1156       //
1157
1158       // FIXME: This would be much better if we had hierarchical register
1159       // classes!  Until then, hardcode registers so that we can deal with their
1160       // aliases (because we don't have conditional byte moves).
1161       //
1162       BuildMI(*MBB, IP, X86::CMP32rr, 2).addReg(Op0r).addReg(Op1r);
1163       BuildMI(*MBB, IP, SetCCOpcodeTab[0][OpNum], 0, X86::AL);
1164       BuildMI(*MBB, IP, X86::CMP32rr, 2).addReg(Op0r+1).addReg(Op1r+1);
1165       BuildMI(*MBB, IP, SetCCOpcodeTab[CompTy->isSigned()][OpNum], 0, X86::BL);
1166       BuildMI(*MBB, IP, X86::IMPLICIT_DEF, 0, X86::BH);
1167       BuildMI(*MBB, IP, X86::IMPLICIT_DEF, 0, X86::AH);
1168       BuildMI(*MBB, IP, X86::CMOVE16rr, 2, X86::BX).addReg(X86::BX)
1169                                                    .addReg(X86::AX);
1170       // NOTE: visitSetCondInst knows that the value is dumped into the BL
1171       // register at this point for long values...
1172       return OpNum;
1173     }
1174   }
1175   return OpNum;
1176 }
1177
1178 /// SetCC instructions - Here we just emit boilerplate code to set a byte-sized
1179 /// register, then move it to wherever the result should be.
1180 ///
1181 void X86ISel::visitSetCondInst(SetCondInst &I) {
1182   if (canFoldSetCCIntoBranchOrSelect(&I))
1183     return;  // Fold this into a branch or select.
1184
1185   unsigned DestReg = getReg(I);
1186   MachineBasicBlock::iterator MII = BB->end();
1187   emitSetCCOperation(BB, MII, I.getOperand(0), I.getOperand(1), I.getOpcode(),
1188                      DestReg);
1189 }
1190
1191 /// emitSetCCOperation - Common code shared between visitSetCondInst and
1192 /// constant expression support.
1193 ///
1194 void X86ISel::emitSetCCOperation(MachineBasicBlock *MBB,
1195                                  MachineBasicBlock::iterator IP,
1196                                  Value *Op0, Value *Op1, unsigned Opcode,
1197                                  unsigned TargetReg) {
1198   unsigned OpNum = getSetCCNumber(Opcode);
1199   OpNum = EmitComparison(OpNum, Op0, Op1, MBB, IP);
1200
1201   const Type *CompTy = Op0->getType();
1202   unsigned CompClass = getClassB(CompTy);
1203   bool isSigned = CompTy->isSigned() && CompClass != cFP;
1204
1205   if (CompClass != cLong || OpNum < 2) {
1206     // Handle normal comparisons with a setcc instruction...
1207     BuildMI(*MBB, IP, SetCCOpcodeTab[isSigned][OpNum], 0, TargetReg);
1208   } else {
1209     // Handle long comparisons by copying the value which is already in BL into
1210     // the register we want...
1211     BuildMI(*MBB, IP, X86::MOV8rr, 1, TargetReg).addReg(X86::BL);
1212   }
1213 }
1214
1215 void X86ISel::visitSelectInst(SelectInst &SI) {
1216   unsigned DestReg = getReg(SI);
1217   MachineBasicBlock::iterator MII = BB->end();
1218   emitSelectOperation(BB, MII, SI.getCondition(), SI.getTrueValue(),
1219                       SI.getFalseValue(), DestReg);
1220 }
1221
1222 /// emitSelect - Common code shared between visitSelectInst and the constant
1223 /// expression support.
1224 void X86ISel::emitSelectOperation(MachineBasicBlock *MBB,
1225                                   MachineBasicBlock::iterator IP,
1226                                   Value *Cond, Value *TrueVal, Value *FalseVal,
1227                                   unsigned DestReg) {
1228   unsigned SelectClass = getClassB(TrueVal->getType());
1229
1230   // We don't support 8-bit conditional moves.  If we have incoming constants,
1231   // transform them into 16-bit constants to avoid having a run-time conversion.
1232   if (SelectClass == cByte) {
1233     if (Constant *T = dyn_cast<Constant>(TrueVal))
1234       TrueVal = ConstantExpr::getCast(T, Type::ShortTy);
1235     if (Constant *F = dyn_cast<Constant>(FalseVal))
1236       FalseVal = ConstantExpr::getCast(F, Type::ShortTy);
1237   }
1238
1239   unsigned TrueReg  = getReg(TrueVal, MBB, IP);
1240   unsigned FalseReg = getReg(FalseVal, MBB, IP);
1241   if (TrueReg == FalseReg) {
1242     static const unsigned Opcode[] = {
1243       X86::MOV8rr, X86::MOV16rr, X86::MOV32rr, X86::FpMOV, X86::MOV32rr
1244     };
1245     BuildMI(*MBB, IP, Opcode[SelectClass], 1, DestReg).addReg(TrueReg);
1246     if (SelectClass == cLong)
1247       BuildMI(*MBB, IP, X86::MOV32rr, 1, DestReg+1).addReg(TrueReg+1);
1248     return;
1249   }
1250
1251   unsigned Opcode;
1252   if (SetCondInst *SCI = canFoldSetCCIntoBranchOrSelect(Cond)) {
1253     // We successfully folded the setcc into the select instruction.
1254
1255     unsigned OpNum = getSetCCNumber(SCI->getOpcode());
1256     OpNum = EmitComparison(OpNum, SCI->getOperand(0), SCI->getOperand(1), MBB,
1257                            IP);
1258
1259     const Type *CompTy = SCI->getOperand(0)->getType();
1260     bool isSigned = CompTy->isSigned() && getClassB(CompTy) != cFP;
1261
1262     // LLVM  -> X86 signed  X86 unsigned
1263     // -----    ----------  ------------
1264     // seteq -> cmovNE      cmovNE
1265     // setne -> cmovE       cmovE
1266     // setlt -> cmovGE      cmovAE
1267     // setge -> cmovL       cmovB
1268     // setgt -> cmovLE      cmovBE
1269     // setle -> cmovG       cmovA
1270     // ----
1271     //          cmovNS              // Used by comparison with 0 optimization
1272     //          cmovS
1273
1274     switch (SelectClass) {
1275     default: assert(0 && "Unknown value class!");
1276     case cFP: {
1277       // Annoyingly, we don't have a full set of floating point conditional
1278       // moves.  :(
1279       static const unsigned OpcodeTab[2][8] = {
1280         { X86::FCMOVNE, X86::FCMOVE, X86::FCMOVAE, X86::FCMOVB,
1281           X86::FCMOVBE, X86::FCMOVA, 0, 0 },
1282         { X86::FCMOVNE, X86::FCMOVE, 0, 0, 0, 0, 0, 0 },
1283       };
1284       Opcode = OpcodeTab[isSigned][OpNum];
1285
1286       // If opcode == 0, we hit a case that we don't support.  Output a setcc
1287       // and compare the result against zero.
1288       if (Opcode == 0) {
1289         unsigned CompClass = getClassB(CompTy);
1290         unsigned CondReg;
1291         if (CompClass != cLong || OpNum < 2) {
1292           CondReg = makeAnotherReg(Type::BoolTy);
1293           // Handle normal comparisons with a setcc instruction...
1294           BuildMI(*MBB, IP, SetCCOpcodeTab[isSigned][OpNum], 0, CondReg);
1295         } else {
1296           // Long comparisons end up in the BL register.
1297           CondReg = X86::BL;
1298         }
1299
1300         BuildMI(*MBB, IP, X86::TEST8rr, 2).addReg(CondReg).addReg(CondReg);
1301         Opcode = X86::FCMOVE;
1302       }
1303       break;
1304     }
1305     case cByte:
1306     case cShort: {
1307       static const unsigned OpcodeTab[2][8] = {
1308         { X86::CMOVNE16rr, X86::CMOVE16rr, X86::CMOVAE16rr, X86::CMOVB16rr,
1309           X86::CMOVBE16rr, X86::CMOVA16rr, 0, 0 },
1310         { X86::CMOVNE16rr, X86::CMOVE16rr, X86::CMOVGE16rr, X86::CMOVL16rr,
1311           X86::CMOVLE16rr, X86::CMOVG16rr, X86::CMOVNS16rr, X86::CMOVS16rr },
1312       };
1313       Opcode = OpcodeTab[isSigned][OpNum];
1314       break;
1315     }
1316     case cInt:
1317     case cLong: {
1318       static const unsigned OpcodeTab[2][8] = {
1319         { X86::CMOVNE32rr, X86::CMOVE32rr, X86::CMOVAE32rr, X86::CMOVB32rr,
1320           X86::CMOVBE32rr, X86::CMOVA32rr, 0, 0 },
1321         { X86::CMOVNE32rr, X86::CMOVE32rr, X86::CMOVGE32rr, X86::CMOVL32rr,
1322           X86::CMOVLE32rr, X86::CMOVG32rr, X86::CMOVNS32rr, X86::CMOVS32rr },
1323       };
1324       Opcode = OpcodeTab[isSigned][OpNum];
1325       break;
1326     }
1327     }
1328   } else {
1329     // Get the value being branched on, and use it to set the condition codes.
1330     unsigned CondReg = getReg(Cond, MBB, IP);
1331     BuildMI(*MBB, IP, X86::TEST8rr, 2).addReg(CondReg).addReg(CondReg);
1332     switch (SelectClass) {
1333     default: assert(0 && "Unknown value class!");
1334     case cFP:    Opcode = X86::FCMOVE; break;
1335     case cByte:
1336     case cShort: Opcode = X86::CMOVE16rr; break;
1337     case cInt:
1338     case cLong:  Opcode = X86::CMOVE32rr; break;
1339     }
1340   }
1341
1342   unsigned RealDestReg = DestReg;
1343
1344
1345   // Annoyingly enough, X86 doesn't HAVE 8-bit conditional moves.  Because of
1346   // this, we have to promote the incoming values to 16 bits, perform a 16-bit
1347   // cmove, then truncate the result.
1348   if (SelectClass == cByte) {
1349     DestReg = makeAnotherReg(Type::ShortTy);
1350     if (getClassB(TrueVal->getType()) == cByte) {
1351       // Promote the true value, by storing it into AL, and reading from AX.
1352       BuildMI(*MBB, IP, X86::MOV8rr, 1, X86::AL).addReg(TrueReg);
1353       BuildMI(*MBB, IP, X86::MOV8ri, 1, X86::AH).addImm(0);
1354       TrueReg = makeAnotherReg(Type::ShortTy);
1355       BuildMI(*MBB, IP, X86::MOV16rr, 1, TrueReg).addReg(X86::AX);
1356     }
1357     if (getClassB(FalseVal->getType()) == cByte) {
1358       // Promote the true value, by storing it into CL, and reading from CX.
1359       BuildMI(*MBB, IP, X86::MOV8rr, 1, X86::CL).addReg(FalseReg);
1360       BuildMI(*MBB, IP, X86::MOV8ri, 1, X86::CH).addImm(0);
1361       FalseReg = makeAnotherReg(Type::ShortTy);
1362       BuildMI(*MBB, IP, X86::MOV16rr, 1, FalseReg).addReg(X86::CX);
1363     }
1364   }
1365
1366   BuildMI(*MBB, IP, Opcode, 2, DestReg).addReg(TrueReg).addReg(FalseReg);
1367
1368   switch (SelectClass) {
1369   case cByte:
1370     // We did the computation with 16-bit registers.  Truncate back to our
1371     // result by copying into AX then copying out AL.
1372     BuildMI(*MBB, IP, X86::MOV16rr, 1, X86::AX).addReg(DestReg);
1373     BuildMI(*MBB, IP, X86::MOV8rr, 1, RealDestReg).addReg(X86::AL);
1374     break;
1375   case cLong:
1376     // Move the upper half of the value as well.
1377     BuildMI(*MBB, IP, Opcode, 2,DestReg+1).addReg(TrueReg+1).addReg(FalseReg+1);
1378     break;
1379   }
1380 }
1381
1382
1383
1384 /// promote32 - Emit instructions to turn a narrow operand into a 32-bit-wide
1385 /// operand, in the specified target register.
1386 ///
1387 void X86ISel::promote32(unsigned targetReg, const ValueRecord &VR) {
1388   bool isUnsigned = VR.Ty->isUnsigned() || VR.Ty == Type::BoolTy;
1389
1390   Value *Val = VR.Val;
1391   const Type *Ty = VR.Ty;
1392   if (Val) {
1393     if (Constant *C = dyn_cast<Constant>(Val)) {
1394       Val = ConstantExpr::getCast(C, Type::IntTy);
1395       Ty = Type::IntTy;
1396     }
1397
1398     // If this is a simple constant, just emit a MOVri directly to avoid the
1399     // copy.
1400     if (ConstantInt *CI = dyn_cast<ConstantInt>(Val)) {
1401       int TheVal = CI->getRawValue() & 0xFFFFFFFF;
1402       BuildMI(BB, X86::MOV32ri, 1, targetReg).addImm(TheVal);
1403       return;
1404     }
1405   }
1406
1407   // Make sure we have the register number for this value...
1408   unsigned Reg = Val ? getReg(Val) : VR.Reg;
1409
1410   switch (getClassB(Ty)) {
1411   case cByte:
1412     // Extend value into target register (8->32)
1413     if (isUnsigned)
1414       BuildMI(BB, X86::MOVZX32rr8, 1, targetReg).addReg(Reg);
1415     else
1416       BuildMI(BB, X86::MOVSX32rr8, 1, targetReg).addReg(Reg);
1417     break;
1418   case cShort:
1419     // Extend value into target register (16->32)
1420     if (isUnsigned)
1421       BuildMI(BB, X86::MOVZX32rr16, 1, targetReg).addReg(Reg);
1422     else
1423       BuildMI(BB, X86::MOVSX32rr16, 1, targetReg).addReg(Reg);
1424     break;
1425   case cInt:
1426     // Move value into target register (32->32)
1427     BuildMI(BB, X86::MOV32rr, 1, targetReg).addReg(Reg);
1428     break;
1429   default:
1430     assert(0 && "Unpromotable operand class in promote32");
1431   }
1432 }
1433
1434 /// 'ret' instruction - Here we are interested in meeting the x86 ABI.  As such,
1435 /// we have the following possibilities:
1436 ///
1437 ///   ret void: No return value, simply emit a 'ret' instruction
1438 ///   ret sbyte, ubyte : Extend value into EAX and return
1439 ///   ret short, ushort: Extend value into EAX and return
1440 ///   ret int, uint    : Move value into EAX and return
1441 ///   ret pointer      : Move value into EAX and return
1442 ///   ret long, ulong  : Move value into EAX/EDX and return
1443 ///   ret float/double : Top of FP stack
1444 ///
1445 void X86ISel::visitReturnInst(ReturnInst &I) {
1446   if (I.getNumOperands() == 0) {
1447     BuildMI(BB, X86::RET, 0); // Just emit a 'ret' instruction
1448     return;
1449   }
1450
1451   Value *RetVal = I.getOperand(0);
1452   switch (getClassB(RetVal->getType())) {
1453   case cByte:   // integral return values: extend or move into EAX and return
1454   case cShort:
1455   case cInt:
1456     promote32(X86::EAX, ValueRecord(RetVal));
1457     break;
1458   case cFP: {                  // Floats & Doubles: Return in ST(0)
1459     unsigned RetReg = getReg(RetVal);
1460     BuildMI(BB, X86::FpSETRESULT, 1).addReg(RetReg);
1461     break;
1462   }
1463   case cLong: {
1464     unsigned RetReg = getReg(RetVal);
1465     BuildMI(BB, X86::MOV32rr, 1, X86::EAX).addReg(RetReg);
1466     BuildMI(BB, X86::MOV32rr, 1, X86::EDX).addReg(RetReg+1);
1467     break;
1468   }
1469   default:
1470     visitInstruction(I);
1471   }
1472   // Emit a 'ret' instruction
1473   BuildMI(BB, X86::RET, 0);
1474 }
1475
1476 // getBlockAfter - Return the basic block which occurs lexically after the
1477 // specified one.
1478 static inline BasicBlock *getBlockAfter(BasicBlock *BB) {
1479   Function::iterator I = BB; ++I;  // Get iterator to next block
1480   return I != BB->getParent()->end() ? &*I : 0;
1481 }
1482
1483 /// visitBranchInst - Handle conditional and unconditional branches here.  Note
1484 /// that since code layout is frozen at this point, that if we are trying to
1485 /// jump to a block that is the immediate successor of the current block, we can
1486 /// just make a fall-through (but we don't currently).
1487 ///
1488 void X86ISel::visitBranchInst(BranchInst &BI) {
1489   // Update machine-CFG edges
1490   BB->addSuccessor (MBBMap[BI.getSuccessor(0)]);
1491   if (BI.isConditional())
1492     BB->addSuccessor (MBBMap[BI.getSuccessor(1)]);
1493
1494   BasicBlock *NextBB = getBlockAfter(BI.getParent());  // BB after current one
1495
1496   if (!BI.isConditional()) {  // Unconditional branch?
1497     if (BI.getSuccessor(0) != NextBB)
1498       BuildMI(BB, X86::JMP, 1).addMBB(MBBMap[BI.getSuccessor(0)]);
1499     return;
1500   }
1501
1502   // See if we can fold the setcc into the branch itself...
1503   SetCondInst *SCI = canFoldSetCCIntoBranchOrSelect(BI.getCondition());
1504   if (SCI == 0) {
1505     // Nope, cannot fold setcc into this branch.  Emit a branch on a condition
1506     // computed some other way...
1507     unsigned condReg = getReg(BI.getCondition());
1508     BuildMI(BB, X86::TEST8rr, 2).addReg(condReg).addReg(condReg);
1509     if (BI.getSuccessor(1) == NextBB) {
1510       if (BI.getSuccessor(0) != NextBB)
1511         BuildMI(BB, X86::JNE, 1).addMBB(MBBMap[BI.getSuccessor(0)]);
1512     } else {
1513       BuildMI(BB, X86::JE, 1).addMBB(MBBMap[BI.getSuccessor(1)]);
1514
1515       if (BI.getSuccessor(0) != NextBB)
1516         BuildMI(BB, X86::JMP, 1).addMBB(MBBMap[BI.getSuccessor(0)]);
1517     }
1518     return;
1519   }
1520
1521   unsigned OpNum = getSetCCNumber(SCI->getOpcode());
1522   MachineBasicBlock::iterator MII = BB->end();
1523   OpNum = EmitComparison(OpNum, SCI->getOperand(0), SCI->getOperand(1), BB,MII);
1524
1525   const Type *CompTy = SCI->getOperand(0)->getType();
1526   bool isSigned = CompTy->isSigned() && getClassB(CompTy) != cFP;
1527
1528
1529   // LLVM  -> X86 signed  X86 unsigned
1530   // -----    ----------  ------------
1531   // seteq -> je          je
1532   // setne -> jne         jne
1533   // setlt -> jl          jb
1534   // setge -> jge         jae
1535   // setgt -> jg          ja
1536   // setle -> jle         jbe
1537   // ----
1538   //          js                  // Used by comparison with 0 optimization
1539   //          jns
1540
1541   static const unsigned OpcodeTab[2][8] = {
1542     { X86::JE, X86::JNE, X86::JB, X86::JAE, X86::JA, X86::JBE, 0, 0 },
1543     { X86::JE, X86::JNE, X86::JL, X86::JGE, X86::JG, X86::JLE,
1544       X86::JS, X86::JNS },
1545   };
1546
1547   if (BI.getSuccessor(0) != NextBB) {
1548     BuildMI(BB, OpcodeTab[isSigned][OpNum], 1)
1549       .addMBB(MBBMap[BI.getSuccessor(0)]);
1550     if (BI.getSuccessor(1) != NextBB)
1551       BuildMI(BB, X86::JMP, 1).addMBB(MBBMap[BI.getSuccessor(1)]);
1552   } else {
1553     // Change to the inverse condition...
1554     if (BI.getSuccessor(1) != NextBB) {
1555       OpNum ^= 1;
1556       BuildMI(BB, OpcodeTab[isSigned][OpNum], 1)
1557         .addMBB(MBBMap[BI.getSuccessor(1)]);
1558     }
1559   }
1560 }
1561
1562
1563 /// doCall - This emits an abstract call instruction, setting up the arguments
1564 /// and the return value as appropriate.  For the actual function call itself,
1565 /// it inserts the specified CallMI instruction into the stream.
1566 ///
1567 void X86ISel::doCall(const ValueRecord &Ret, MachineInstr *CallMI,
1568                      const std::vector<ValueRecord> &Args) {
1569   // Count how many bytes are to be pushed on the stack...
1570   unsigned NumBytes = 0;
1571
1572   if (!Args.empty()) {
1573     for (unsigned i = 0, e = Args.size(); i != e; ++i)
1574       switch (getClassB(Args[i].Ty)) {
1575       case cByte: case cShort: case cInt:
1576         NumBytes += 4; break;
1577       case cLong:
1578         NumBytes += 8; break;
1579       case cFP:
1580         NumBytes += Args[i].Ty == Type::FloatTy ? 4 : 8;
1581         break;
1582       default: assert(0 && "Unknown class!");
1583       }
1584
1585     // Adjust the stack pointer for the new arguments...
1586     BuildMI(BB, X86::ADJCALLSTACKDOWN, 1).addImm(NumBytes);
1587
1588     // Arguments go on the stack in reverse order, as specified by the ABI.
1589     unsigned ArgOffset = 0;
1590     for (unsigned i = 0, e = Args.size(); i != e; ++i) {
1591       unsigned ArgReg;
1592       switch (getClassB(Args[i].Ty)) {
1593       case cByte:
1594         if (Args[i].Val && isa<ConstantBool>(Args[i].Val)) {
1595           addRegOffset(BuildMI(BB, X86::MOV32mi, 5), X86::ESP, ArgOffset)
1596             .addImm(Args[i].Val == ConstantBool::True);
1597           break;
1598         }
1599         // FALL THROUGH
1600       case cShort:
1601         if (Args[i].Val && isa<ConstantInt>(Args[i].Val)) {
1602           // Zero/Sign extend constant, then stuff into memory.
1603           ConstantInt *Val = cast<ConstantInt>(Args[i].Val);
1604           Val = cast<ConstantInt>(ConstantExpr::getCast(Val, Type::IntTy));
1605           addRegOffset(BuildMI(BB, X86::MOV32mi, 5), X86::ESP, ArgOffset)
1606             .addImm(Val->getRawValue() & 0xFFFFFFFF);
1607         } else {
1608           // Promote arg to 32 bits wide into a temporary register...
1609           ArgReg = makeAnotherReg(Type::UIntTy);
1610           promote32(ArgReg, Args[i]);
1611           addRegOffset(BuildMI(BB, X86::MOV32mr, 5),
1612                        X86::ESP, ArgOffset).addReg(ArgReg);
1613         }
1614         break;
1615       case cInt:
1616         if (Args[i].Val && isa<ConstantInt>(Args[i].Val)) {
1617           unsigned Val = cast<ConstantInt>(Args[i].Val)->getRawValue();
1618           addRegOffset(BuildMI(BB, X86::MOV32mi, 5),
1619                        X86::ESP, ArgOffset).addImm(Val);
1620         } else if (Args[i].Val && isa<ConstantPointerNull>(Args[i].Val)) {
1621           addRegOffset(BuildMI(BB, X86::MOV32mi, 5),
1622                        X86::ESP, ArgOffset).addImm(0);
1623         } else if (Args[i].Val && isa<GlobalValue>(Args[i].Val)) {
1624           addRegOffset(BuildMI(BB, X86::MOV32mi, 5), X86::ESP, ArgOffset)
1625             .addGlobalAddress(cast<GlobalValue>(Args[i].Val));
1626         } else {
1627           ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
1628           addRegOffset(BuildMI(BB, X86::MOV32mr, 5),
1629                        X86::ESP, ArgOffset).addReg(ArgReg);
1630         }
1631         break;
1632       case cLong:
1633         if (Args[i].Val && isa<ConstantInt>(Args[i].Val)) {
1634           uint64_t Val = cast<ConstantInt>(Args[i].Val)->getRawValue();
1635           addRegOffset(BuildMI(BB, X86::MOV32mi, 5),
1636                        X86::ESP, ArgOffset).addImm(Val & ~0U);
1637           addRegOffset(BuildMI(BB, X86::MOV32mi, 5),
1638                        X86::ESP, ArgOffset+4).addImm(Val >> 32ULL);
1639         } else {
1640           ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
1641           addRegOffset(BuildMI(BB, X86::MOV32mr, 5),
1642                        X86::ESP, ArgOffset).addReg(ArgReg);
1643           addRegOffset(BuildMI(BB, X86::MOV32mr, 5),
1644                        X86::ESP, ArgOffset+4).addReg(ArgReg+1);
1645         }
1646         ArgOffset += 4;        // 8 byte entry, not 4.
1647         break;
1648
1649       case cFP:
1650         if (ConstantFP *CFP = dyn_cast_or_null<ConstantFP>(Args[i].Val)) {
1651           // Store constant FP values with integer instructions to avoid having
1652           // to load the constants from the constant pool then do a store.
1653           if (CFP->getType() == Type::FloatTy) {
1654             union {
1655               unsigned I;
1656               float    F;
1657             } V;
1658             V.F = CFP->getValue();
1659             addRegOffset(BuildMI(BB, X86::MOV32mi, 5),
1660                          X86::ESP, ArgOffset).addImm(V.I);
1661           } else {
1662             union {
1663               uint64_t I;
1664               double   F;
1665             } V;
1666             V.F = CFP->getValue();
1667             addRegOffset(BuildMI(BB, X86::MOV32mi, 5),
1668                           X86::ESP, ArgOffset).addImm((unsigned)V.I);
1669             addRegOffset(BuildMI(BB, X86::MOV32mi, 5),
1670                          X86::ESP, ArgOffset+4).addImm(unsigned(V.I >> 32));
1671             ArgOffset += 4;       // 8 byte entry, not 4.
1672           }
1673         } else {
1674           ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
1675           if (Args[i].Ty == Type::FloatTy) {
1676             addRegOffset(BuildMI(BB, X86::FST32m, 5),
1677                          X86::ESP, ArgOffset).addReg(ArgReg);
1678           } else {
1679             assert(Args[i].Ty == Type::DoubleTy && "Unknown FP type!");
1680             addRegOffset(BuildMI(BB, X86::FST64m, 5),
1681                          X86::ESP, ArgOffset).addReg(ArgReg);
1682             ArgOffset += 4;       // 8 byte entry, not 4.
1683           }
1684         }
1685         break;
1686
1687       default: assert(0 && "Unknown class!");
1688       }
1689       ArgOffset += 4;
1690     }
1691   } else {
1692     BuildMI(BB, X86::ADJCALLSTACKDOWN, 1).addImm(0);
1693   }
1694
1695   BB->push_back(CallMI);
1696
1697   BuildMI(BB, X86::ADJCALLSTACKUP, 1).addImm(NumBytes);
1698
1699   // If there is a return value, scavenge the result from the location the call
1700   // leaves it in...
1701   //
1702   if (Ret.Ty != Type::VoidTy) {
1703     unsigned DestClass = getClassB(Ret.Ty);
1704     switch (DestClass) {
1705     case cByte:
1706     case cShort:
1707     case cInt: {
1708       // Integral results are in %eax, or the appropriate portion
1709       // thereof.
1710       static const unsigned regRegMove[] = {
1711         X86::MOV8rr, X86::MOV16rr, X86::MOV32rr
1712       };
1713       static const unsigned AReg[] = { X86::AL, X86::AX, X86::EAX };
1714       BuildMI(BB, regRegMove[DestClass], 1, Ret.Reg).addReg(AReg[DestClass]);
1715       break;
1716     }
1717     case cFP:     // Floating-point return values live in %ST(0)
1718       BuildMI(BB, X86::FpGETRESULT, 1, Ret.Reg);
1719       break;
1720     case cLong:   // Long values are left in EDX:EAX
1721       BuildMI(BB, X86::MOV32rr, 1, Ret.Reg).addReg(X86::EAX);
1722       BuildMI(BB, X86::MOV32rr, 1, Ret.Reg+1).addReg(X86::EDX);
1723       break;
1724     default: assert(0 && "Unknown class!");
1725     }
1726   }
1727 }
1728
1729
1730 /// visitCallInst - Push args on stack and do a procedure call instruction.
1731 void X86ISel::visitCallInst(CallInst &CI) {
1732   MachineInstr *TheCall;
1733   if (Function *F = CI.getCalledFunction()) {
1734     // Is it an intrinsic function call?
1735     if (Intrinsic::ID ID = (Intrinsic::ID)F->getIntrinsicID()) {
1736       visitIntrinsicCall(ID, CI);   // Special intrinsics are not handled here
1737       return;
1738     }
1739
1740     // Emit a CALL instruction with PC-relative displacement.
1741     TheCall = BuildMI(X86::CALLpcrel32, 1).addGlobalAddress(F, true);
1742   } else {  // Emit an indirect call...
1743     unsigned Reg = getReg(CI.getCalledValue());
1744     TheCall = BuildMI(X86::CALL32r, 1).addReg(Reg);
1745   }
1746
1747   std::vector<ValueRecord> Args;
1748   for (unsigned i = 1, e = CI.getNumOperands(); i != e; ++i)
1749     Args.push_back(ValueRecord(CI.getOperand(i)));
1750
1751   unsigned DestReg = CI.getType() != Type::VoidTy ? getReg(CI) : 0;
1752   doCall(ValueRecord(DestReg, CI.getType()), TheCall, Args);
1753 }
1754
1755 /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
1756 /// function, lowering any calls to unknown intrinsic functions into the
1757 /// equivalent LLVM code.
1758 ///
1759 void X86ISel::LowerUnknownIntrinsicFunctionCalls(Function &F) {
1760   for (Function::iterator BB = F.begin(), E = F.end(); BB != E; ++BB)
1761     for (BasicBlock::iterator I = BB->begin(), E = BB->end(); I != E; )
1762       if (CallInst *CI = dyn_cast<CallInst>(I++))
1763         if (Function *F = CI->getCalledFunction())
1764           switch (F->getIntrinsicID()) {
1765           case Intrinsic::not_intrinsic:
1766           case Intrinsic::vastart:
1767           case Intrinsic::vacopy:
1768           case Intrinsic::vaend:
1769           case Intrinsic::returnaddress:
1770           case Intrinsic::frameaddress:
1771           case Intrinsic::memcpy:
1772           case Intrinsic::memset:
1773           case Intrinsic::isunordered:
1774           case Intrinsic::readport:
1775           case Intrinsic::writeport:
1776             // We directly implement these intrinsics
1777             break;
1778           case Intrinsic::readio: {
1779             // On X86, memory operations are in-order.  Lower this intrinsic
1780             // into a volatile load.
1781             LoadInst * LI = new LoadInst(CI->getOperand(1), "", true, CI);
1782             CI->replaceAllUsesWith(LI);
1783             BB->getInstList().erase(CI);
1784             break;
1785           }
1786           case Intrinsic::writeio: {
1787             // On X86, memory operations are in-order.  Lower this intrinsic
1788             // into a volatile store.
1789             StoreInst *LI = new StoreInst(CI->getOperand(1),
1790                                           CI->getOperand(2), true, CI);
1791             CI->replaceAllUsesWith(LI);
1792             BB->getInstList().erase(CI);
1793             break;
1794           }
1795           default:
1796             // All other intrinsic calls we must lower.
1797             Instruction *Before = CI->getPrev();
1798             TM.getIntrinsicLowering().LowerIntrinsicCall(CI);
1799             if (Before) {        // Move iterator to instruction after call
1800               I = Before; ++I;
1801             } else {
1802               I = BB->begin();
1803             }
1804           }
1805 }
1806
1807 void X86ISel::visitIntrinsicCall(Intrinsic::ID ID, CallInst &CI) {
1808   unsigned TmpReg1, TmpReg2;
1809   switch (ID) {
1810   case Intrinsic::vastart:
1811     // Get the address of the first vararg value...
1812     TmpReg1 = getReg(CI);
1813     addFrameReference(BuildMI(BB, X86::LEA32r, 5, TmpReg1), VarArgsFrameIndex);
1814     return;
1815
1816   case Intrinsic::vacopy:
1817     TmpReg1 = getReg(CI);
1818     TmpReg2 = getReg(CI.getOperand(1));
1819     BuildMI(BB, X86::MOV32rr, 1, TmpReg1).addReg(TmpReg2);
1820     return;
1821   case Intrinsic::vaend: return;   // Noop on X86
1822
1823   case Intrinsic::returnaddress:
1824   case Intrinsic::frameaddress:
1825     TmpReg1 = getReg(CI);
1826     if (cast<Constant>(CI.getOperand(1))->isNullValue()) {
1827       if (ReturnAddressIndex == 0) {
1828         // Set up a frame object for the return address.
1829         ReturnAddressIndex = F->getFrameInfo()->CreateFixedObject(4, -4);
1830       }
1831
1832       if (ID == Intrinsic::returnaddress) {
1833         // Just load the return address
1834         addFrameReference(BuildMI(BB, X86::MOV32rm, 4, TmpReg1),
1835                           ReturnAddressIndex);
1836       } else {
1837         addFrameReference(BuildMI(BB, X86::LEA32r, 4, TmpReg1),
1838                           ReturnAddressIndex, -4);
1839       }
1840     } else {
1841       // Values other than zero are not implemented yet.
1842       BuildMI(BB, X86::MOV32ri, 1, TmpReg1).addImm(0);
1843     }
1844     return;
1845
1846   case Intrinsic::isunordered:
1847     TmpReg1 = getReg(CI.getOperand(1));
1848     TmpReg2 = getReg(CI.getOperand(2));
1849     emitUCOMr(BB, BB->end(), TmpReg2, TmpReg1);
1850     TmpReg2 = getReg(CI);
1851     BuildMI(BB, X86::SETPr, 0, TmpReg2);
1852     return;
1853
1854   case Intrinsic::memcpy: {
1855     assert(CI.getNumOperands() == 5 && "Illegal llvm.memcpy call!");
1856     unsigned Align = 1;
1857     if (ConstantInt *AlignC = dyn_cast<ConstantInt>(CI.getOperand(4))) {
1858       Align = AlignC->getRawValue();
1859       if (Align == 0) Align = 1;
1860     }
1861
1862     // Turn the byte code into # iterations
1863     unsigned CountReg;
1864     unsigned Opcode;
1865     switch (Align & 3) {
1866     case 2:   // WORD aligned
1867       if (ConstantInt *I = dyn_cast<ConstantInt>(CI.getOperand(3))) {
1868         CountReg = getReg(ConstantUInt::get(Type::UIntTy, I->getRawValue()/2));
1869       } else {
1870         CountReg = makeAnotherReg(Type::IntTy);
1871         unsigned ByteReg = getReg(CI.getOperand(3));
1872         BuildMI(BB, X86::SHR32ri, 2, CountReg).addReg(ByteReg).addImm(1);
1873       }
1874       Opcode = X86::REP_MOVSW;
1875       break;
1876     case 0:   // DWORD aligned
1877       if (ConstantInt *I = dyn_cast<ConstantInt>(CI.getOperand(3))) {
1878         CountReg = getReg(ConstantUInt::get(Type::UIntTy, I->getRawValue()/4));
1879       } else {
1880         CountReg = makeAnotherReg(Type::IntTy);
1881         unsigned ByteReg = getReg(CI.getOperand(3));
1882         BuildMI(BB, X86::SHR32ri, 2, CountReg).addReg(ByteReg).addImm(2);
1883       }
1884       Opcode = X86::REP_MOVSD;
1885       break;
1886     default:  // BYTE aligned
1887       CountReg = getReg(CI.getOperand(3));
1888       Opcode = X86::REP_MOVSB;
1889       break;
1890     }
1891
1892     // No matter what the alignment is, we put the source in ESI, the
1893     // destination in EDI, and the count in ECX.
1894     TmpReg1 = getReg(CI.getOperand(1));
1895     TmpReg2 = getReg(CI.getOperand(2));
1896     BuildMI(BB, X86::MOV32rr, 1, X86::ECX).addReg(CountReg);
1897     BuildMI(BB, X86::MOV32rr, 1, X86::EDI).addReg(TmpReg1);
1898     BuildMI(BB, X86::MOV32rr, 1, X86::ESI).addReg(TmpReg2);
1899     BuildMI(BB, Opcode, 0);
1900     return;
1901   }
1902   case Intrinsic::memset: {
1903     assert(CI.getNumOperands() == 5 && "Illegal llvm.memset call!");
1904     unsigned Align = 1;
1905     if (ConstantInt *AlignC = dyn_cast<ConstantInt>(CI.getOperand(4))) {
1906       Align = AlignC->getRawValue();
1907       if (Align == 0) Align = 1;
1908     }
1909
1910     // Turn the byte code into # iterations
1911     unsigned CountReg;
1912     unsigned Opcode;
1913     if (ConstantInt *ValC = dyn_cast<ConstantInt>(CI.getOperand(2))) {
1914       unsigned Val = ValC->getRawValue() & 255;
1915
1916       // If the value is a constant, then we can potentially use larger copies.
1917       switch (Align & 3) {
1918       case 2:   // WORD aligned
1919         if (ConstantInt *I = dyn_cast<ConstantInt>(CI.getOperand(3))) {
1920           CountReg =getReg(ConstantUInt::get(Type::UIntTy, I->getRawValue()/2));
1921         } else {
1922           CountReg = makeAnotherReg(Type::IntTy);
1923           unsigned ByteReg = getReg(CI.getOperand(3));
1924           BuildMI(BB, X86::SHR32ri, 2, CountReg).addReg(ByteReg).addImm(1);
1925         }
1926         BuildMI(BB, X86::MOV16ri, 1, X86::AX).addImm((Val << 8) | Val);
1927         Opcode = X86::REP_STOSW;
1928         break;
1929       case 0:   // DWORD aligned
1930         if (ConstantInt *I = dyn_cast<ConstantInt>(CI.getOperand(3))) {
1931           CountReg =getReg(ConstantUInt::get(Type::UIntTy, I->getRawValue()/4));
1932         } else {
1933           CountReg = makeAnotherReg(Type::IntTy);
1934           unsigned ByteReg = getReg(CI.getOperand(3));
1935           BuildMI(BB, X86::SHR32ri, 2, CountReg).addReg(ByteReg).addImm(2);
1936         }
1937         Val = (Val << 8) | Val;
1938         BuildMI(BB, X86::MOV32ri, 1, X86::EAX).addImm((Val << 16) | Val);
1939         Opcode = X86::REP_STOSD;
1940         break;
1941       default:  // BYTE aligned
1942         CountReg = getReg(CI.getOperand(3));
1943         BuildMI(BB, X86::MOV8ri, 1, X86::AL).addImm(Val);
1944         Opcode = X86::REP_STOSB;
1945         break;
1946       }
1947     } else {
1948       // If it's not a constant value we are storing, just fall back.  We could
1949       // try to be clever to form 16 bit and 32 bit values, but we don't yet.
1950       unsigned ValReg = getReg(CI.getOperand(2));
1951       BuildMI(BB, X86::MOV8rr, 1, X86::AL).addReg(ValReg);
1952       CountReg = getReg(CI.getOperand(3));
1953       Opcode = X86::REP_STOSB;
1954     }
1955
1956     // No matter what the alignment is, we put the source in ESI, the
1957     // destination in EDI, and the count in ECX.
1958     TmpReg1 = getReg(CI.getOperand(1));
1959     //TmpReg2 = getReg(CI.getOperand(2));
1960     BuildMI(BB, X86::MOV32rr, 1, X86::ECX).addReg(CountReg);
1961     BuildMI(BB, X86::MOV32rr, 1, X86::EDI).addReg(TmpReg1);
1962     BuildMI(BB, Opcode, 0);
1963     return;
1964   }
1965
1966   case Intrinsic::readport: {
1967     // First, determine that the size of the operand falls within the acceptable
1968     // range for this architecture.
1969     //
1970     if (getClassB(CI.getOperand(1)->getType()) != cShort) {
1971       std::cerr << "llvm.readport: Address size is not 16 bits\n";
1972       exit(1);
1973     }
1974
1975     // Now, move the I/O port address into the DX register and use the IN
1976     // instruction to get the input data.
1977     //
1978     unsigned Class = getClass(CI.getCalledFunction()->getReturnType());
1979     unsigned DestReg = getReg(CI);
1980
1981     // If the port is a single-byte constant, use the immediate form.
1982     if (ConstantInt *C = dyn_cast<ConstantInt>(CI.getOperand(1)))
1983       if ((C->getRawValue() & 255) == C->getRawValue()) {
1984         switch (Class) {
1985         case cByte:
1986           BuildMI(BB, X86::IN8ri, 1).addImm((unsigned char)C->getRawValue());
1987           BuildMI(BB, X86::MOV8rr, 1, DestReg).addReg(X86::AL);
1988           return;
1989         case cShort:
1990           BuildMI(BB, X86::IN16ri, 1).addImm((unsigned char)C->getRawValue());
1991           BuildMI(BB, X86::MOV8rr, 1, DestReg).addReg(X86::AX);
1992           return;
1993         case cInt:
1994           BuildMI(BB, X86::IN32ri, 1).addImm((unsigned char)C->getRawValue());
1995           BuildMI(BB, X86::MOV8rr, 1, DestReg).addReg(X86::EAX);
1996           return;
1997         }
1998       }
1999
2000     unsigned Reg = getReg(CI.getOperand(1));
2001     BuildMI(BB, X86::MOV16rr, 1, X86::DX).addReg(Reg);
2002     switch (Class) {
2003     case cByte:
2004       BuildMI(BB, X86::IN8rr, 0);
2005       BuildMI(BB, X86::MOV8rr, 1, DestReg).addReg(X86::AL);
2006       break;
2007     case cShort:
2008       BuildMI(BB, X86::IN16rr, 0);
2009       BuildMI(BB, X86::MOV8rr, 1, DestReg).addReg(X86::AX);
2010       break;
2011     case cInt:
2012       BuildMI(BB, X86::IN32rr, 0);
2013       BuildMI(BB, X86::MOV8rr, 1, DestReg).addReg(X86::EAX);
2014       break;
2015     default:
2016       std::cerr << "Cannot do input on this data type";
2017       exit (1);
2018     }
2019     return;
2020   }
2021
2022   case Intrinsic::writeport: {
2023     // First, determine that the size of the operand falls within the
2024     // acceptable range for this architecture.
2025     if (getClass(CI.getOperand(2)->getType()) != cShort) {
2026       std::cerr << "llvm.writeport: Address size is not 16 bits\n";
2027       exit(1);
2028     }
2029
2030     unsigned Class = getClassB(CI.getOperand(1)->getType());
2031     unsigned ValReg = getReg(CI.getOperand(1));
2032     switch (Class) {
2033     case cByte:
2034       BuildMI(BB, X86::MOV8rr, 1, X86::AL).addReg(ValReg);
2035       break;
2036     case cShort:
2037       BuildMI(BB, X86::MOV16rr, 1, X86::AX).addReg(ValReg);
2038       break;
2039     case cInt:
2040       BuildMI(BB, X86::MOV32rr, 1, X86::EAX).addReg(ValReg);
2041       break;
2042     default:
2043       std::cerr << "llvm.writeport: invalid data type for X86 target";
2044       exit(1);
2045     }
2046
2047
2048     // If the port is a single-byte constant, use the immediate form.
2049     if (ConstantInt *C = dyn_cast<ConstantInt>(CI.getOperand(2)))
2050       if ((C->getRawValue() & 255) == C->getRawValue()) {
2051         static const unsigned O[] = { X86::OUT8ir, X86::OUT16ir, X86::OUT32ir };
2052         BuildMI(BB, O[Class], 1).addImm((unsigned char)C->getRawValue());
2053         return;
2054       }
2055
2056     // Otherwise, move the I/O port address into the DX register and the value
2057     // to write into the AL/AX/EAX register.
2058     static const unsigned Opc[] = { X86::OUT8rr, X86::OUT16rr, X86::OUT32rr };
2059     unsigned Reg = getReg(CI.getOperand(2));
2060     BuildMI(BB, X86::MOV16rr, 1, X86::DX).addReg(Reg);
2061     BuildMI(BB, Opc[Class], 0);
2062     return;
2063   }
2064
2065   default: assert(0 && "Error: unknown intrinsics should have been lowered!");
2066   }
2067 }
2068
2069 static bool isSafeToFoldLoadIntoInstruction(LoadInst &LI, Instruction &User) {
2070   if (LI.getParent() != User.getParent())
2071     return false;
2072   BasicBlock::iterator It = &LI;
2073   // Check all of the instructions between the load and the user.  We should
2074   // really use alias analysis here, but for now we just do something simple.
2075   for (++It; It != BasicBlock::iterator(&User); ++It) {
2076     switch (It->getOpcode()) {
2077     case Instruction::Free:
2078     case Instruction::Store:
2079     case Instruction::Call:
2080     case Instruction::Invoke:
2081       return false;
2082     case Instruction::Load:
2083       if (cast<LoadInst>(It)->isVolatile() && LI.isVolatile())
2084         return false;
2085       break;
2086     }
2087   }
2088   return true;
2089 }
2090
2091 /// visitSimpleBinary - Implement simple binary operators for integral types...
2092 /// OperatorClass is one of: 0 for Add, 1 for Sub, 2 for And, 3 for Or, 4 for
2093 /// Xor.
2094 ///
2095 void X86ISel::visitSimpleBinary(BinaryOperator &B, unsigned OperatorClass) {
2096   unsigned DestReg = getReg(B);
2097   MachineBasicBlock::iterator MI = BB->end();
2098   Value *Op0 = B.getOperand(0), *Op1 = B.getOperand(1);
2099   unsigned Class = getClassB(B.getType());
2100
2101   // If this is AND X, C, and it is only used by a setcc instruction, it will
2102   // be folded.  There is no need to emit this instruction.
2103   if (B.hasOneUse() && OperatorClass == 2 && isa<ConstantInt>(Op1))
2104     if (Class == cByte || Class == cShort || Class == cInt) {
2105       Instruction *Use = cast<Instruction>(B.use_back());
2106       if (isa<SetCondInst>(Use) &&
2107           Use->getOperand(1) == Constant::getNullValue(B.getType())) {
2108         switch (getSetCCNumber(Use->getOpcode())) {
2109         case 0:
2110         case 1:
2111           return;
2112         default:
2113           if (B.getType()->isSigned()) return;
2114         }
2115       }
2116     }
2117
2118   // Special case: op Reg, load [mem]
2119   if (isa<LoadInst>(Op0) && !isa<LoadInst>(Op1) && Class != cLong &&
2120       Op0->hasOneUse() &&
2121       isSafeToFoldLoadIntoInstruction(*cast<LoadInst>(Op0), B))
2122     if (!B.swapOperands())
2123       std::swap(Op0, Op1);  // Make sure any loads are in the RHS.
2124
2125   if (isa<LoadInst>(Op1) && Class != cLong && Op1->hasOneUse() &&
2126       isSafeToFoldLoadIntoInstruction(*cast<LoadInst>(Op1), B)) {
2127
2128     unsigned Opcode;
2129     if (Class != cFP) {
2130       static const unsigned OpcodeTab[][3] = {
2131         // Arithmetic operators
2132         { X86::ADD8rm, X86::ADD16rm, X86::ADD32rm },  // ADD
2133         { X86::SUB8rm, X86::SUB16rm, X86::SUB32rm },  // SUB
2134
2135         // Bitwise operators
2136         { X86::AND8rm, X86::AND16rm, X86::AND32rm },  // AND
2137         { X86:: OR8rm, X86:: OR16rm, X86:: OR32rm },  // OR
2138         { X86::XOR8rm, X86::XOR16rm, X86::XOR32rm },  // XOR
2139       };
2140       Opcode = OpcodeTab[OperatorClass][Class];
2141     } else {
2142       static const unsigned OpcodeTab[][2] = {
2143         { X86::FADD32m, X86::FADD64m },  // ADD
2144         { X86::FSUB32m, X86::FSUB64m },  // SUB
2145       };
2146       const Type *Ty = Op0->getType();
2147       assert(Ty == Type::FloatTy || Ty == Type::DoubleTy && "Unknown FP type!");
2148       Opcode = OpcodeTab[OperatorClass][Ty == Type::DoubleTy];
2149     }
2150
2151     unsigned Op0r = getReg(Op0);
2152     if (AllocaInst *AI =
2153         dyn_castFixedAlloca(cast<LoadInst>(Op1)->getOperand(0))) {
2154       unsigned FI = getFixedSizedAllocaFI(AI);
2155       addFrameReference(BuildMI(BB, Opcode, 5, DestReg).addReg(Op0r), FI);
2156
2157     } else {
2158       X86AddressMode AM;
2159       getAddressingMode(cast<LoadInst>(Op1)->getOperand(0), AM);
2160
2161       addFullAddress(BuildMI(BB, Opcode, 5, DestReg).addReg(Op0r), AM);
2162     }
2163     return;
2164   }
2165
2166   // If this is a floating point subtract, check to see if we can fold the first
2167   // operand in.
2168   if (Class == cFP && OperatorClass == 1 &&
2169       isa<LoadInst>(Op0) &&
2170       isSafeToFoldLoadIntoInstruction(*cast<LoadInst>(Op0), B)) {
2171     const Type *Ty = Op0->getType();
2172     assert(Ty == Type::FloatTy || Ty == Type::DoubleTy && "Unknown FP type!");
2173     unsigned Opcode = Ty == Type::FloatTy ? X86::FSUBR32m : X86::FSUBR64m;
2174
2175     unsigned Op1r = getReg(Op1);
2176     if (AllocaInst *AI =
2177         dyn_castFixedAlloca(cast<LoadInst>(Op0)->getOperand(0))) {
2178       unsigned FI = getFixedSizedAllocaFI(AI);
2179       addFrameReference(BuildMI(BB, Opcode, 5, DestReg).addReg(Op1r), FI);
2180     } else {
2181       X86AddressMode AM;
2182       getAddressingMode(cast<LoadInst>(Op0)->getOperand(0), AM);
2183
2184       addFullAddress(BuildMI(BB, Opcode, 5, DestReg).addReg(Op1r), AM);
2185     }
2186     return;
2187   }
2188
2189   emitSimpleBinaryOperation(BB, MI, Op0, Op1, OperatorClass, DestReg);
2190 }
2191
2192
2193 /// emitBinaryFPOperation - This method handles emission of floating point
2194 /// Add (0), Sub (1), Mul (2), and Div (3) operations.
2195 void X86ISel::emitBinaryFPOperation(MachineBasicBlock *BB,
2196                                     MachineBasicBlock::iterator IP,
2197                                     Value *Op0, Value *Op1,
2198                                     unsigned OperatorClass, unsigned DestReg) {
2199   // Special case: op Reg, <const fp>
2200   if (ConstantFP *Op1C = dyn_cast<ConstantFP>(Op1))
2201     if (!Op1C->isExactlyValue(+0.0) && !Op1C->isExactlyValue(+1.0)) {
2202       // Create a constant pool entry for this constant.
2203       MachineConstantPool *CP = F->getConstantPool();
2204       unsigned CPI = CP->getConstantPoolIndex(Op1C);
2205       const Type *Ty = Op1->getType();
2206
2207       static const unsigned OpcodeTab[][4] = {
2208         { X86::FADD32m, X86::FSUB32m, X86::FMUL32m, X86::FDIV32m },   // Float
2209         { X86::FADD64m, X86::FSUB64m, X86::FMUL64m, X86::FDIV64m },   // Double
2210       };
2211
2212       assert(Ty == Type::FloatTy || Ty == Type::DoubleTy && "Unknown FP type!");
2213       unsigned Opcode = OpcodeTab[Ty != Type::FloatTy][OperatorClass];
2214       unsigned Op0r = getReg(Op0, BB, IP);
2215       addConstantPoolReference(BuildMI(*BB, IP, Opcode, 5,
2216                                        DestReg).addReg(Op0r), CPI);
2217       return;
2218     }
2219
2220   // Special case: R1 = op <const fp>, R2
2221   if (ConstantFP *CFP = dyn_cast<ConstantFP>(Op0))
2222     if (CFP->isExactlyValue(-0.0) && OperatorClass == 1) {
2223       // -0.0 - X === -X
2224       unsigned op1Reg = getReg(Op1, BB, IP);
2225       BuildMI(*BB, IP, X86::FCHS, 1, DestReg).addReg(op1Reg);
2226       return;
2227     } else if (!CFP->isExactlyValue(+0.0) && !CFP->isExactlyValue(+1.0)) {
2228       // R1 = op CST, R2  -->  R1 = opr R2, CST
2229
2230       // Create a constant pool entry for this constant.
2231       MachineConstantPool *CP = F->getConstantPool();
2232       unsigned CPI = CP->getConstantPoolIndex(CFP);
2233       const Type *Ty = CFP->getType();
2234
2235       static const unsigned OpcodeTab[][4] = {
2236         { X86::FADD32m, X86::FSUBR32m, X86::FMUL32m, X86::FDIVR32m }, // Float
2237         { X86::FADD64m, X86::FSUBR64m, X86::FMUL64m, X86::FDIVR64m }, // Double
2238       };
2239
2240       assert(Ty == Type::FloatTy||Ty == Type::DoubleTy && "Unknown FP type!");
2241       unsigned Opcode = OpcodeTab[Ty != Type::FloatTy][OperatorClass];
2242       unsigned Op1r = getReg(Op1, BB, IP);
2243       addConstantPoolReference(BuildMI(*BB, IP, Opcode, 5,
2244                                        DestReg).addReg(Op1r), CPI);
2245       return;
2246     }
2247
2248   // General case.
2249   static const unsigned OpcodeTab[4] = {
2250     X86::FpADD, X86::FpSUB, X86::FpMUL, X86::FpDIV
2251   };
2252
2253   unsigned Opcode = OpcodeTab[OperatorClass];
2254   unsigned Op0r = getReg(Op0, BB, IP);
2255   unsigned Op1r = getReg(Op1, BB, IP);
2256   BuildMI(*BB, IP, Opcode, 2, DestReg).addReg(Op0r).addReg(Op1r);
2257 }
2258
2259 /// emitSimpleBinaryOperation - Implement simple binary operators for integral
2260 /// types...  OperatorClass is one of: 0 for Add, 1 for Sub, 2 for And, 3 for
2261 /// Or, 4 for Xor.
2262 ///
2263 /// emitSimpleBinaryOperation - Common code shared between visitSimpleBinary
2264 /// and constant expression support.
2265 ///
2266 void X86ISel::emitSimpleBinaryOperation(MachineBasicBlock *MBB,
2267                                         MachineBasicBlock::iterator IP,
2268                                         Value *Op0, Value *Op1,
2269                                         unsigned OperatorClass,
2270                                         unsigned DestReg) {
2271   unsigned Class = getClassB(Op0->getType());
2272
2273   if (Class == cFP) {
2274     assert(OperatorClass < 2 && "No logical ops for FP!");
2275     emitBinaryFPOperation(MBB, IP, Op0, Op1, OperatorClass, DestReg);
2276     return;
2277   }
2278
2279   if (ConstantInt *CI = dyn_cast<ConstantInt>(Op0))
2280     if (OperatorClass == 1) {
2281       static unsigned const NEGTab[] = {
2282         X86::NEG8r, X86::NEG16r, X86::NEG32r, 0, X86::NEG32r
2283       };
2284
2285       // sub 0, X -> neg X
2286       if (CI->isNullValue()) {
2287         unsigned op1Reg = getReg(Op1, MBB, IP);
2288         BuildMI(*MBB, IP, NEGTab[Class], 1, DestReg).addReg(op1Reg);
2289
2290         if (Class == cLong) {
2291           // We just emitted: Dl = neg Sl
2292           // Now emit       : T  = addc Sh, 0
2293           //                : Dh = neg T
2294           unsigned T = makeAnotherReg(Type::IntTy);
2295           BuildMI(*MBB, IP, X86::ADC32ri, 2, T).addReg(op1Reg+1).addImm(0);
2296           BuildMI(*MBB, IP, X86::NEG32r, 1, DestReg+1).addReg(T);
2297         }
2298         return;
2299       } else if (Op1->hasOneUse() && Class != cLong) {
2300         // sub C, X -> tmp = neg X; DestReg = add tmp, C.  This is better
2301         // than copying C into a temporary register, because of register
2302         // pressure (tmp and destreg can share a register.
2303         static unsigned const ADDRITab[] = {
2304           X86::ADD8ri, X86::ADD16ri, X86::ADD32ri, 0, X86::ADD32ri
2305         };
2306         unsigned op1Reg = getReg(Op1, MBB, IP);
2307         unsigned Tmp = makeAnotherReg(Op0->getType());
2308         BuildMI(*MBB, IP, NEGTab[Class], 1, Tmp).addReg(op1Reg);
2309         BuildMI(*MBB, IP, ADDRITab[Class], 2,
2310                 DestReg).addReg(Tmp).addImm(CI->getRawValue());
2311         return;
2312       }
2313     }
2314
2315   // Special case: op Reg, <const int>
2316   if (ConstantInt *Op1C = dyn_cast<ConstantInt>(Op1)) {
2317     unsigned Op0r = getReg(Op0, MBB, IP);
2318
2319     // xor X, -1 -> not X
2320     if (OperatorClass == 4 && Op1C->isAllOnesValue()) {
2321       static unsigned const NOTTab[] = {
2322         X86::NOT8r, X86::NOT16r, X86::NOT32r, 0, X86::NOT32r
2323       };
2324       BuildMI(*MBB, IP, NOTTab[Class], 1, DestReg).addReg(Op0r);
2325       if (Class == cLong)  // Invert the top part too
2326         BuildMI(*MBB, IP, X86::NOT32r, 1, DestReg+1).addReg(Op0r+1);
2327       return;
2328     }
2329
2330     // add X, -1 -> dec X
2331     if (OperatorClass == 0 && Op1C->isAllOnesValue() && Class != cLong) {
2332       // Note that we can't use dec for 64-bit decrements, because it does not
2333       // set the carry flag!
2334       static unsigned const DECTab[] = { X86::DEC8r, X86::DEC16r, X86::DEC32r };
2335       BuildMI(*MBB, IP, DECTab[Class], 1, DestReg).addReg(Op0r);
2336       return;
2337     }
2338
2339     // add X, 1 -> inc X
2340     if (OperatorClass == 0 && Op1C->equalsInt(1) && Class != cLong) {
2341       // Note that we can't use inc for 64-bit increments, because it does not
2342       // set the carry flag!
2343       static unsigned const INCTab[] = { X86::INC8r, X86::INC16r, X86::INC32r };
2344       BuildMI(*MBB, IP, INCTab[Class], 1, DestReg).addReg(Op0r);
2345       return;
2346     }
2347
2348     static const unsigned OpcodeTab[][5] = {
2349       // Arithmetic operators
2350       { X86::ADD8ri, X86::ADD16ri, X86::ADD32ri, 0, X86::ADD32ri },  // ADD
2351       { X86::SUB8ri, X86::SUB16ri, X86::SUB32ri, 0, X86::SUB32ri },  // SUB
2352
2353       // Bitwise operators
2354       { X86::AND8ri, X86::AND16ri, X86::AND32ri, 0, X86::AND32ri },  // AND
2355       { X86:: OR8ri, X86:: OR16ri, X86:: OR32ri, 0, X86::OR32ri  },  // OR
2356       { X86::XOR8ri, X86::XOR16ri, X86::XOR32ri, 0, X86::XOR32ri },  // XOR
2357     };
2358
2359     unsigned Opcode = OpcodeTab[OperatorClass][Class];
2360     unsigned Op1l = cast<ConstantInt>(Op1C)->getRawValue();
2361
2362     if (Class != cLong) {
2363       BuildMI(*MBB, IP, Opcode, 2, DestReg).addReg(Op0r).addImm(Op1l);
2364       return;
2365     }
2366
2367     // If this is a long value and the high or low bits have a special
2368     // property, emit some special cases.
2369     unsigned Op1h = cast<ConstantInt>(Op1C)->getRawValue() >> 32LL;
2370
2371     // If the constant is zero in the low 32-bits, just copy the low part
2372     // across and apply the normal 32-bit operation to the high parts.  There
2373     // will be no carry or borrow into the top.
2374     if (Op1l == 0) {
2375       if (OperatorClass != 2) // All but and...
2376         BuildMI(*MBB, IP, X86::MOV32rr, 1, DestReg).addReg(Op0r);
2377       else
2378         BuildMI(*MBB, IP, X86::MOV32ri, 1, DestReg).addImm(0);
2379       BuildMI(*MBB, IP, OpcodeTab[OperatorClass][cLong], 2, DestReg+1)
2380         .addReg(Op0r+1).addImm(Op1h);
2381       return;
2382     }
2383
2384     // If this is a logical operation and the top 32-bits are zero, just
2385     // operate on the lower 32.
2386     if (Op1h == 0 && OperatorClass > 1) {
2387       BuildMI(*MBB, IP, OpcodeTab[OperatorClass][cLong], 2, DestReg)
2388         .addReg(Op0r).addImm(Op1l);
2389       if (OperatorClass != 2)  // All but and
2390         BuildMI(*MBB, IP, X86::MOV32rr, 1, DestReg+1).addReg(Op0r+1);
2391       else
2392         BuildMI(*MBB, IP, X86::MOV32ri, 1, DestReg+1).addImm(0);
2393       return;
2394     }
2395
2396     // TODO: We could handle lots of other special cases here, such as AND'ing
2397     // with 0xFFFFFFFF00000000 -> noop, etc.
2398
2399     // Otherwise, code generate the full operation with a constant.
2400     static const unsigned TopTab[] = {
2401       X86::ADC32ri, X86::SBB32ri, X86::AND32ri, X86::OR32ri, X86::XOR32ri
2402     };
2403
2404     BuildMI(*MBB, IP, Opcode, 2, DestReg).addReg(Op0r).addImm(Op1l);
2405     BuildMI(*MBB, IP, TopTab[OperatorClass], 2, DestReg+1)
2406       .addReg(Op0r+1).addImm(Op1h);
2407     return;
2408   }
2409
2410   // Finally, handle the general case now.
2411   static const unsigned OpcodeTab[][5] = {
2412     // Arithmetic operators
2413     { X86::ADD8rr, X86::ADD16rr, X86::ADD32rr, 0, X86::ADD32rr },  // ADD
2414     { X86::SUB8rr, X86::SUB16rr, X86::SUB32rr, 0, X86::SUB32rr },  // SUB
2415
2416     // Bitwise operators
2417     { X86::AND8rr, X86::AND16rr, X86::AND32rr, 0, X86::AND32rr },  // AND
2418     { X86:: OR8rr, X86:: OR16rr, X86:: OR32rr, 0, X86:: OR32rr },  // OR
2419     { X86::XOR8rr, X86::XOR16rr, X86::XOR32rr, 0, X86::XOR32rr },  // XOR
2420   };
2421
2422   unsigned Opcode = OpcodeTab[OperatorClass][Class];
2423   unsigned Op0r = getReg(Op0, MBB, IP);
2424   unsigned Op1r = getReg(Op1, MBB, IP);
2425   BuildMI(*MBB, IP, Opcode, 2, DestReg).addReg(Op0r).addReg(Op1r);
2426
2427   if (Class == cLong) {        // Handle the upper 32 bits of long values...
2428     static const unsigned TopTab[] = {
2429       X86::ADC32rr, X86::SBB32rr, X86::AND32rr, X86::OR32rr, X86::XOR32rr
2430     };
2431     BuildMI(*MBB, IP, TopTab[OperatorClass], 2,
2432             DestReg+1).addReg(Op0r+1).addReg(Op1r+1);
2433   }
2434 }
2435
2436 /// doMultiply - Emit appropriate instructions to multiply together the
2437 /// registers op0Reg and op1Reg, and put the result in DestReg.  The type of the
2438 /// result should be given as DestTy.
2439 ///
2440 void X86ISel::doMultiply(MachineBasicBlock *MBB,
2441                          MachineBasicBlock::iterator MBBI,
2442                          unsigned DestReg, const Type *DestTy,
2443                          unsigned op0Reg, unsigned op1Reg) {
2444   unsigned Class = getClass(DestTy);
2445   switch (Class) {
2446   case cInt:
2447   case cShort:
2448     BuildMI(*MBB, MBBI, Class == cInt ? X86::IMUL32rr:X86::IMUL16rr, 2, DestReg)
2449       .addReg(op0Reg).addReg(op1Reg);
2450     return;
2451   case cByte:
2452     // Must use the MUL instruction, which forces use of AL...
2453     BuildMI(*MBB, MBBI, X86::MOV8rr, 1, X86::AL).addReg(op0Reg);
2454     BuildMI(*MBB, MBBI, X86::MUL8r, 1).addReg(op1Reg);
2455     BuildMI(*MBB, MBBI, X86::MOV8rr, 1, DestReg).addReg(X86::AL);
2456     return;
2457   default:
2458   case cLong: assert(0 && "doMultiply cannot operate on LONG values!");
2459   }
2460 }
2461
2462 // ExactLog2 - This function solves for (Val == 1 << (N-1)) and returns N.  It
2463 // returns zero when the input is not exactly a power of two.
2464 static unsigned ExactLog2(unsigned Val) {
2465   if (Val == 0 || (Val & (Val-1))) return 0;
2466   unsigned Count = 0;
2467   while (Val != 1) {
2468     Val >>= 1;
2469     ++Count;
2470   }
2471   return Count+1;
2472 }
2473
2474
2475 /// doMultiplyConst - This function is specialized to efficiently codegen an 8,
2476 /// 16, or 32-bit integer multiply by a constant.
2477 void X86ISel::doMultiplyConst(MachineBasicBlock *MBB,
2478                               MachineBasicBlock::iterator IP,
2479                               unsigned DestReg, const Type *DestTy,
2480                               unsigned op0Reg, unsigned ConstRHS) {
2481   static const unsigned MOVrrTab[] = {X86::MOV8rr, X86::MOV16rr, X86::MOV32rr};
2482   static const unsigned MOVriTab[] = {X86::MOV8ri, X86::MOV16ri, X86::MOV32ri};
2483   static const unsigned ADDrrTab[] = {X86::ADD8rr, X86::ADD16rr, X86::ADD32rr};
2484   static const unsigned NEGrTab[]  = {X86::NEG8r , X86::NEG16r , X86::NEG32r };
2485
2486   unsigned Class = getClass(DestTy);
2487   unsigned TmpReg;
2488
2489   // Handle special cases here.
2490   switch (ConstRHS) {
2491   case -2:
2492     TmpReg = makeAnotherReg(DestTy);
2493     BuildMI(*MBB, IP, NEGrTab[Class], 1, TmpReg).addReg(op0Reg);
2494     BuildMI(*MBB, IP, ADDrrTab[Class], 1,DestReg).addReg(TmpReg).addReg(TmpReg);
2495     return;
2496   case -1:
2497     BuildMI(*MBB, IP, NEGrTab[Class], 1, DestReg).addReg(op0Reg);
2498     return;
2499   case 0:
2500     BuildMI(*MBB, IP, MOVriTab[Class], 1, DestReg).addImm(0);
2501     return;
2502   case 1:
2503     BuildMI(*MBB, IP, MOVrrTab[Class], 1, DestReg).addReg(op0Reg);
2504     return;
2505   case 2:
2506     BuildMI(*MBB, IP, ADDrrTab[Class], 1,DestReg).addReg(op0Reg).addReg(op0Reg);
2507     return;
2508   case 3:
2509   case 5:
2510   case 9:
2511     if (Class == cInt) {
2512       X86AddressMode AM;
2513       AM.BaseType = X86AddressMode::RegBase;
2514       AM.Base.Reg = op0Reg;
2515       AM.Scale = ConstRHS-1;
2516       AM.IndexReg = op0Reg;
2517       AM.Disp = 0;
2518       addFullAddress(BuildMI(*MBB, IP, X86::LEA32r, 5, DestReg), AM);
2519       return;
2520     }
2521   case -3:
2522   case -5:
2523   case -9:
2524     if (Class == cInt) {
2525       TmpReg = makeAnotherReg(DestTy);
2526       X86AddressMode AM;
2527       AM.BaseType = X86AddressMode::RegBase;
2528       AM.Base.Reg = op0Reg;
2529       AM.Scale = -ConstRHS-1;
2530       AM.IndexReg = op0Reg;
2531       AM.Disp = 0;
2532       addFullAddress(BuildMI(*MBB, IP, X86::LEA32r, 5, TmpReg), AM);
2533       BuildMI(*MBB, IP, NEGrTab[Class], 1, DestReg).addReg(TmpReg);
2534       return;
2535     }
2536   }
2537
2538   // If the element size is exactly a power of 2, use a shift to get it.
2539   if (unsigned Shift = ExactLog2(ConstRHS)) {
2540     switch (Class) {
2541     default: assert(0 && "Unknown class for this function!");
2542     case cByte:
2543       BuildMI(*MBB, IP, X86::SHL8ri,2, DestReg).addReg(op0Reg).addImm(Shift-1);
2544       return;
2545     case cShort:
2546       BuildMI(*MBB, IP, X86::SHL16ri,2, DestReg).addReg(op0Reg).addImm(Shift-1);
2547       return;
2548     case cInt:
2549       BuildMI(*MBB, IP, X86::SHL32ri,2, DestReg).addReg(op0Reg).addImm(Shift-1);
2550       return;
2551     }
2552   }
2553
2554   // If the element size is a negative power of 2, use a shift/neg to get it.
2555   if (unsigned Shift = ExactLog2(-ConstRHS)) {
2556     TmpReg = makeAnotherReg(DestTy);
2557     BuildMI(*MBB, IP, NEGrTab[Class], 1, TmpReg).addReg(op0Reg);
2558     switch (Class) {
2559     default: assert(0 && "Unknown class for this function!");
2560     case cByte:
2561       BuildMI(*MBB, IP, X86::SHL8ri,2, DestReg).addReg(TmpReg).addImm(Shift-1);
2562       return;
2563     case cShort:
2564       BuildMI(*MBB, IP, X86::SHL16ri,2, DestReg).addReg(TmpReg).addImm(Shift-1);
2565       return;
2566     case cInt:
2567       BuildMI(*MBB, IP, X86::SHL32ri,2, DestReg).addReg(TmpReg).addImm(Shift-1);
2568       return;
2569     }
2570   }
2571
2572   if (Class == cShort) {
2573     BuildMI(*MBB, IP, X86::IMUL16rri,2,DestReg).addReg(op0Reg).addImm(ConstRHS);
2574     return;
2575   } else if (Class == cInt) {
2576     BuildMI(*MBB, IP, X86::IMUL32rri,2,DestReg).addReg(op0Reg).addImm(ConstRHS);
2577     return;
2578   }
2579
2580   // Most general case, emit a normal multiply...
2581   TmpReg = makeAnotherReg(DestTy);
2582   BuildMI(*MBB, IP, MOVriTab[Class], 1, TmpReg).addImm(ConstRHS);
2583
2584   // Emit a MUL to multiply the register holding the index by
2585   // elementSize, putting the result in OffsetReg.
2586   doMultiply(MBB, IP, DestReg, DestTy, op0Reg, TmpReg);
2587 }
2588
2589 /// visitMul - Multiplies are not simple binary operators because they must deal
2590 /// with the EAX register explicitly.
2591 ///
2592 void X86ISel::visitMul(BinaryOperator &I) {
2593   unsigned ResultReg = getReg(I);
2594
2595   Value *Op0 = I.getOperand(0);
2596   Value *Op1 = I.getOperand(1);
2597
2598   // Fold loads into floating point multiplies.
2599   if (getClass(Op0->getType()) == cFP) {
2600     if (isa<LoadInst>(Op0) && !isa<LoadInst>(Op1))
2601       if (!I.swapOperands())
2602         std::swap(Op0, Op1);  // Make sure any loads are in the RHS.
2603     if (LoadInst *LI = dyn_cast<LoadInst>(Op1))
2604       if (isSafeToFoldLoadIntoInstruction(*LI, I)) {
2605         const Type *Ty = Op0->getType();
2606         assert(Ty == Type::FloatTy||Ty == Type::DoubleTy && "Unknown FP type!");
2607         unsigned Opcode = Ty == Type::FloatTy ? X86::FMUL32m : X86::FMUL64m;
2608
2609         unsigned Op0r = getReg(Op0);
2610         if (AllocaInst *AI = dyn_castFixedAlloca(LI->getOperand(0))) {
2611           unsigned FI = getFixedSizedAllocaFI(AI);
2612           addFrameReference(BuildMI(BB, Opcode, 5, ResultReg).addReg(Op0r), FI);
2613         } else {
2614           X86AddressMode AM;
2615           getAddressingMode(LI->getOperand(0), AM);
2616
2617           addFullAddress(BuildMI(BB, Opcode, 5, ResultReg).addReg(Op0r), AM);
2618         }
2619         return;
2620       }
2621   }
2622
2623   MachineBasicBlock::iterator IP = BB->end();
2624   emitMultiply(BB, IP, Op0, Op1, ResultReg);
2625 }
2626
2627 void X86ISel::emitMultiply(MachineBasicBlock *MBB,
2628                            MachineBasicBlock::iterator IP,
2629                            Value *Op0, Value *Op1, unsigned DestReg) {
2630   MachineBasicBlock &BB = *MBB;
2631   TypeClass Class = getClass(Op0->getType());
2632
2633   // Simple scalar multiply?
2634   unsigned Op0Reg  = getReg(Op0, &BB, IP);
2635   switch (Class) {
2636   case cByte:
2637   case cShort:
2638   case cInt:
2639     if (ConstantInt *CI = dyn_cast<ConstantInt>(Op1)) {
2640       unsigned Val = (unsigned)CI->getRawValue(); // Isn't a 64-bit constant
2641       doMultiplyConst(&BB, IP, DestReg, Op0->getType(), Op0Reg, Val);
2642     } else {
2643       unsigned Op1Reg  = getReg(Op1, &BB, IP);
2644       doMultiply(&BB, IP, DestReg, Op1->getType(), Op0Reg, Op1Reg);
2645     }
2646     return;
2647   case cFP:
2648     emitBinaryFPOperation(MBB, IP, Op0, Op1, 2, DestReg);
2649     return;
2650   case cLong:
2651     break;
2652   }
2653
2654   // Long value.  We have to do things the hard way...
2655   if (ConstantInt *CI = dyn_cast<ConstantInt>(Op1)) {
2656     unsigned CLow = CI->getRawValue();
2657     unsigned CHi  = CI->getRawValue() >> 32;
2658
2659     if (CLow == 0) {
2660       // If the low part of the constant is all zeros, things are simple.
2661       BuildMI(BB, IP, X86::MOV32ri, 1, DestReg).addImm(0);
2662       doMultiplyConst(&BB, IP, DestReg+1, Type::UIntTy, Op0Reg, CHi);
2663       return;
2664     }
2665
2666     // Multiply the two low parts... capturing carry into EDX
2667     unsigned OverflowReg = 0;
2668     if (CLow == 1) {
2669       BuildMI(BB, IP, X86::MOV32rr, 1, DestReg).addReg(Op0Reg);
2670     } else {
2671       unsigned Op1RegL = makeAnotherReg(Type::UIntTy);
2672       OverflowReg = makeAnotherReg(Type::UIntTy);
2673       BuildMI(BB, IP, X86::MOV32ri, 1, Op1RegL).addImm(CLow);
2674       BuildMI(BB, IP, X86::MOV32rr, 1, X86::EAX).addReg(Op0Reg);
2675       BuildMI(BB, IP, X86::MUL32r, 1).addReg(Op1RegL);  // AL*BL
2676
2677       BuildMI(BB, IP, X86::MOV32rr, 1, DestReg).addReg(X86::EAX);   // AL*BL
2678       BuildMI(BB, IP, X86::MOV32rr, 1,
2679               OverflowReg).addReg(X86::EDX);                    // AL*BL >> 32
2680     }
2681
2682     unsigned AHBLReg = makeAnotherReg(Type::UIntTy);   // AH*BL
2683     doMultiplyConst(&BB, IP, AHBLReg, Type::UIntTy, Op0Reg+1, CLow);
2684
2685     unsigned AHBLplusOverflowReg;
2686     if (OverflowReg) {
2687       AHBLplusOverflowReg = makeAnotherReg(Type::UIntTy);
2688       BuildMI(BB, IP, X86::ADD32rr, 2,                // AH*BL+(AL*BL >> 32)
2689               AHBLplusOverflowReg).addReg(AHBLReg).addReg(OverflowReg);
2690     } else {
2691       AHBLplusOverflowReg = AHBLReg;
2692     }
2693
2694     if (CHi == 0) {
2695       BuildMI(BB, IP, X86::MOV32rr, 1, DestReg+1).addReg(AHBLplusOverflowReg);
2696     } else {
2697       unsigned ALBHReg = makeAnotherReg(Type::UIntTy); // AL*BH
2698       doMultiplyConst(&BB, IP, ALBHReg, Type::UIntTy, Op0Reg, CHi);
2699
2700       BuildMI(BB, IP, X86::ADD32rr, 2,      // AL*BH + AH*BL + (AL*BL >> 32)
2701               DestReg+1).addReg(AHBLplusOverflowReg).addReg(ALBHReg);
2702     }
2703     return;
2704   }
2705
2706   // General 64x64 multiply
2707
2708   unsigned Op1Reg  = getReg(Op1, &BB, IP);
2709   // Multiply the two low parts... capturing carry into EDX
2710   BuildMI(BB, IP, X86::MOV32rr, 1, X86::EAX).addReg(Op0Reg);
2711   BuildMI(BB, IP, X86::MUL32r, 1).addReg(Op1Reg);  // AL*BL
2712
2713   unsigned OverflowReg = makeAnotherReg(Type::UIntTy);
2714   BuildMI(BB, IP, X86::MOV32rr, 1, DestReg).addReg(X86::EAX);     // AL*BL
2715   BuildMI(BB, IP, X86::MOV32rr, 1,
2716           OverflowReg).addReg(X86::EDX); // AL*BL >> 32
2717
2718   unsigned AHBLReg = makeAnotherReg(Type::UIntTy);   // AH*BL
2719   BuildMI(BB, IP, X86::IMUL32rr, 2,
2720           AHBLReg).addReg(Op0Reg+1).addReg(Op1Reg);
2721
2722   unsigned AHBLplusOverflowReg = makeAnotherReg(Type::UIntTy);
2723   BuildMI(BB, IP, X86::ADD32rr, 2,                // AH*BL+(AL*BL >> 32)
2724           AHBLplusOverflowReg).addReg(AHBLReg).addReg(OverflowReg);
2725
2726   unsigned ALBHReg = makeAnotherReg(Type::UIntTy); // AL*BH
2727   BuildMI(BB, IP, X86::IMUL32rr, 2,
2728           ALBHReg).addReg(Op0Reg).addReg(Op1Reg+1);
2729
2730   BuildMI(BB, IP, X86::ADD32rr, 2,      // AL*BH + AH*BL + (AL*BL >> 32)
2731           DestReg+1).addReg(AHBLplusOverflowReg).addReg(ALBHReg);
2732 }
2733
2734
2735 /// visitDivRem - Handle division and remainder instructions... these
2736 /// instruction both require the same instructions to be generated, they just
2737 /// select the result from a different register.  Note that both of these
2738 /// instructions work differently for signed and unsigned operands.
2739 ///
2740 void X86ISel::visitDivRem(BinaryOperator &I) {
2741   unsigned ResultReg = getReg(I);
2742   Value *Op0 = I.getOperand(0), *Op1 = I.getOperand(1);
2743
2744   // Fold loads into floating point divides.
2745   if (getClass(Op0->getType()) == cFP) {
2746     if (LoadInst *LI = dyn_cast<LoadInst>(Op1))
2747       if (isSafeToFoldLoadIntoInstruction(*LI, I)) {
2748         const Type *Ty = Op0->getType();
2749         assert(Ty == Type::FloatTy||Ty == Type::DoubleTy && "Unknown FP type!");
2750         unsigned Opcode = Ty == Type::FloatTy ? X86::FDIV32m : X86::FDIV64m;
2751
2752         unsigned Op0r = getReg(Op0);
2753         if (AllocaInst *AI = dyn_castFixedAlloca(LI->getOperand(0))) {
2754           unsigned FI = getFixedSizedAllocaFI(AI);
2755           addFrameReference(BuildMI(BB, Opcode, 5, ResultReg).addReg(Op0r), FI);
2756         } else {
2757           X86AddressMode AM;
2758           getAddressingMode(LI->getOperand(0), AM);
2759
2760           addFullAddress(BuildMI(BB, Opcode, 5, ResultReg).addReg(Op0r), AM);
2761         }
2762         return;
2763       }
2764
2765     if (LoadInst *LI = dyn_cast<LoadInst>(Op0))
2766       if (isSafeToFoldLoadIntoInstruction(*LI, I)) {
2767         const Type *Ty = Op0->getType();
2768         assert(Ty == Type::FloatTy||Ty == Type::DoubleTy && "Unknown FP type!");
2769         unsigned Opcode = Ty == Type::FloatTy ? X86::FDIVR32m : X86::FDIVR64m;
2770
2771         unsigned Op1r = getReg(Op1);
2772         if (AllocaInst *AI = dyn_castFixedAlloca(LI->getOperand(0))) {
2773           unsigned FI = getFixedSizedAllocaFI(AI);
2774           addFrameReference(BuildMI(BB, Opcode, 5, ResultReg).addReg(Op1r), FI);
2775         } else {
2776           X86AddressMode AM;
2777           getAddressingMode(LI->getOperand(0), AM);
2778           addFullAddress(BuildMI(BB, Opcode, 5, ResultReg).addReg(Op1r), AM);
2779         }
2780         return;
2781       }
2782   }
2783
2784
2785   MachineBasicBlock::iterator IP = BB->end();
2786   emitDivRemOperation(BB, IP, Op0, Op1,
2787                       I.getOpcode() == Instruction::Div, ResultReg);
2788 }
2789
2790 void X86ISel::emitDivRemOperation(MachineBasicBlock *BB,
2791                                   MachineBasicBlock::iterator IP,
2792                                   Value *Op0, Value *Op1, bool isDiv,
2793                                   unsigned ResultReg) {
2794   const Type *Ty = Op0->getType();
2795   unsigned Class = getClass(Ty);
2796   switch (Class) {
2797   case cFP:              // Floating point divide
2798     if (isDiv) {
2799       emitBinaryFPOperation(BB, IP, Op0, Op1, 3, ResultReg);
2800       return;
2801     } else {               // Floating point remainder...
2802       unsigned Op0Reg = getReg(Op0, BB, IP);
2803       unsigned Op1Reg = getReg(Op1, BB, IP);
2804       MachineInstr *TheCall =
2805         BuildMI(X86::CALLpcrel32, 1).addExternalSymbol("fmod", true);
2806       std::vector<ValueRecord> Args;
2807       Args.push_back(ValueRecord(Op0Reg, Type::DoubleTy));
2808       Args.push_back(ValueRecord(Op1Reg, Type::DoubleTy));
2809       doCall(ValueRecord(ResultReg, Type::DoubleTy), TheCall, Args);
2810     }
2811     return;
2812   case cLong: {
2813     static const char *FnName[] =
2814       { "__moddi3", "__divdi3", "__umoddi3", "__udivdi3" };
2815     unsigned Op0Reg = getReg(Op0, BB, IP);
2816     unsigned Op1Reg = getReg(Op1, BB, IP);
2817     unsigned NameIdx = Ty->isUnsigned()*2 + isDiv;
2818     MachineInstr *TheCall =
2819       BuildMI(X86::CALLpcrel32, 1).addExternalSymbol(FnName[NameIdx], true);
2820
2821     std::vector<ValueRecord> Args;
2822     Args.push_back(ValueRecord(Op0Reg, Type::LongTy));
2823     Args.push_back(ValueRecord(Op1Reg, Type::LongTy));
2824     doCall(ValueRecord(ResultReg, Type::LongTy), TheCall, Args);
2825     return;
2826   }
2827   case cByte: case cShort: case cInt:
2828     break;          // Small integrals, handled below...
2829   default: assert(0 && "Unknown class!");
2830   }
2831
2832   static const unsigned MovOpcode[]={ X86::MOV8rr, X86::MOV16rr, X86::MOV32rr };
2833   static const unsigned NEGOpcode[]={ X86::NEG8r,  X86::NEG16r,  X86::NEG32r };
2834   static const unsigned SAROpcode[]={ X86::SAR8ri, X86::SAR16ri, X86::SAR32ri };
2835   static const unsigned SHROpcode[]={ X86::SHR8ri, X86::SHR16ri, X86::SHR32ri };
2836   static const unsigned ADDOpcode[]={ X86::ADD8rr, X86::ADD16rr, X86::ADD32rr };
2837
2838   // Special case signed division by power of 2.
2839   if (ConstantSInt *CI = dyn_cast<ConstantSInt>(Op1))
2840     if (isDiv) {
2841       assert(Class != cLong && "This doesn't handle 64-bit divides!");
2842       int V = CI->getValue();
2843
2844       if (V == 1) {       // X /s 1 => X
2845         unsigned Op0Reg = getReg(Op0, BB, IP);
2846         BuildMI(*BB, IP, MovOpcode[Class], 1, ResultReg).addReg(Op0Reg);
2847         return;
2848       }
2849
2850       if (V == -1) {      // X /s -1 => -X
2851         unsigned Op0Reg = getReg(Op0, BB, IP);
2852         BuildMI(*BB, IP, NEGOpcode[Class], 1, ResultReg).addReg(Op0Reg);
2853         return;
2854       }
2855
2856       if (V == 2 || V == -2) {      // X /s 2
2857         static const unsigned CMPOpcode[] = {
2858           X86::CMP8ri, X86::CMP16ri, X86::CMP32ri
2859         };
2860         static const unsigned SBBOpcode[] = {
2861           X86::SBB8ri, X86::SBB16ri, X86::SBB32ri
2862         };
2863         unsigned Op0Reg = getReg(Op0, BB, IP);
2864         unsigned SignBit = 1 << (CI->getType()->getPrimitiveSize()*8-1);
2865         BuildMI(*BB, IP, CMPOpcode[Class], 2).addReg(Op0Reg).addImm(SignBit);
2866
2867         unsigned TmpReg = makeAnotherReg(Op0->getType());
2868         BuildMI(*BB, IP, SBBOpcode[Class], 2, TmpReg).addReg(Op0Reg).addImm(-1);
2869
2870         unsigned TmpReg2 = V == 2 ? ResultReg : makeAnotherReg(Op0->getType());
2871         BuildMI(*BB, IP, SAROpcode[Class], 2, TmpReg2).addReg(TmpReg).addImm(1);
2872         if (V == -2) {
2873           BuildMI(*BB, IP, NEGOpcode[Class], 1, ResultReg).addReg(TmpReg2);
2874         }
2875         return;
2876       }
2877
2878       bool isNeg = false;
2879       if (V < 0) {         // Not a positive power of 2?
2880         V = -V;
2881         isNeg = true;      // Maybe it's a negative power of 2.
2882       }
2883       if (unsigned Log = ExactLog2(V)) {
2884         --Log;
2885         unsigned Op0Reg = getReg(Op0, BB, IP);
2886         unsigned TmpReg = makeAnotherReg(Op0->getType());
2887         BuildMI(*BB, IP, SAROpcode[Class], 2, TmpReg)
2888           .addReg(Op0Reg).addImm(Log-1);
2889         unsigned TmpReg2 = makeAnotherReg(Op0->getType());
2890         BuildMI(*BB, IP, SHROpcode[Class], 2, TmpReg2)
2891           .addReg(TmpReg).addImm(32-Log);
2892         unsigned TmpReg3 = makeAnotherReg(Op0->getType());
2893         BuildMI(*BB, IP, ADDOpcode[Class], 2, TmpReg3)
2894           .addReg(Op0Reg).addReg(TmpReg2);
2895
2896         unsigned TmpReg4 = isNeg ? makeAnotherReg(Op0->getType()) : ResultReg;
2897         BuildMI(*BB, IP, SAROpcode[Class], 2, TmpReg4)
2898           .addReg(TmpReg3).addImm(Log);
2899         if (isNeg)
2900           BuildMI(*BB, IP, NEGOpcode[Class], 1, ResultReg).addReg(TmpReg4);
2901         return;
2902       }
2903     } else {    // X % C
2904       assert(Class != cLong && "This doesn't handle 64-bit remainder!");
2905       int V = CI->getValue();
2906
2907       if (V == 2 || V == -2) {       // X % 2, X % -2
2908         static const unsigned SExtOpcode[] = { X86::CBW, X86::CWD, X86::CDQ };
2909         static const unsigned BaseReg[]    = { X86::AL , X86::AX , X86::EAX };
2910         static const unsigned SExtReg[]    = { X86::AH , X86::DX , X86::EDX };
2911         static const unsigned ANDOpcode[]  = {
2912           X86::AND8ri, X86::AND16ri, X86::AND32ri
2913         };
2914         static const unsigned XOROpcode[]  = {
2915           X86::XOR8rr, X86::XOR16rr, X86::XOR32rr
2916         };
2917         static const unsigned SUBOpcode[]  = {
2918           X86::SUB8rr, X86::SUB16rr, X86::SUB32rr
2919         };
2920
2921         // Sign extend result into reg of -1 or 0.
2922         unsigned Op0Reg = getReg(Op0, BB, IP);
2923         BuildMI(*BB, IP, MovOpcode[Class], 1, BaseReg[Class]).addReg(Op0Reg);
2924         BuildMI(*BB, IP, SExtOpcode[Class], 0);
2925         unsigned TmpReg0 = makeAnotherReg(Op0->getType());
2926         BuildMI(*BB, IP, MovOpcode[Class], 1, TmpReg0).addReg(SExtReg[Class]);
2927
2928         unsigned TmpReg1 = makeAnotherReg(Op0->getType());
2929         BuildMI(*BB, IP, ANDOpcode[Class], 2, TmpReg1).addReg(Op0Reg).addImm(1);
2930
2931         unsigned TmpReg2 = makeAnotherReg(Op0->getType());
2932         BuildMI(*BB, IP, XOROpcode[Class], 2,
2933                 TmpReg2).addReg(TmpReg1).addReg(TmpReg0);
2934         BuildMI(*BB, IP, SUBOpcode[Class], 2,
2935                 ResultReg).addReg(TmpReg2).addReg(TmpReg0);
2936         return;
2937       }
2938     }
2939
2940   static const unsigned Regs[]     ={ X86::AL    , X86::AX     , X86::EAX     };
2941   static const unsigned ClrOpcode[]={ X86::MOV8ri, X86::MOV16ri, X86::MOV32ri };
2942   static const unsigned ExtRegs[]  ={ X86::AH    , X86::DX     , X86::EDX     };
2943   static const unsigned SExOpcode[]={ X86::CBW   , X86::CWD    , X86::CDQ     };
2944
2945   static const unsigned DivOpcode[][4] = {
2946     { X86::DIV8r , X86::DIV16r , X86::DIV32r , 0 },  // Unsigned division
2947     { X86::IDIV8r, X86::IDIV16r, X86::IDIV32r, 0 },  // Signed division
2948   };
2949
2950   unsigned Reg    = Regs[Class];
2951   unsigned ExtReg = ExtRegs[Class];
2952
2953   // Put the first operand into one of the A registers...
2954   unsigned Op0Reg = getReg(Op0, BB, IP);
2955   unsigned Op1Reg = getReg(Op1, BB, IP);
2956   BuildMI(*BB, IP, MovOpcode[Class], 1, Reg).addReg(Op0Reg);
2957
2958   if (Ty->isSigned()) {
2959     // Emit a sign extension instruction.
2960     BuildMI(*BB, IP, SExOpcode[Class], 0);
2961
2962     // Emit the appropriate divide or remainder instruction...
2963     BuildMI(*BB, IP, DivOpcode[1][Class], 1).addReg(Op1Reg);
2964   } else {
2965     // If unsigned, emit a zeroing instruction... (reg = 0)
2966     BuildMI(*BB, IP, ClrOpcode[Class], 2, ExtReg).addImm(0);
2967
2968     // Emit the appropriate divide or remainder instruction...
2969     BuildMI(*BB, IP, DivOpcode[0][Class], 1).addReg(Op1Reg);
2970   }
2971
2972   // Figure out which register we want to pick the result out of...
2973   unsigned DestReg = isDiv ? Reg : ExtReg;
2974
2975   // Put the result into the destination register...
2976   BuildMI(*BB, IP, MovOpcode[Class], 1, ResultReg).addReg(DestReg);
2977 }
2978
2979
2980 /// Shift instructions: 'shl', 'sar', 'shr' - Some special cases here
2981 /// for constant immediate shift values, and for constant immediate
2982 /// shift values equal to 1. Even the general case is sort of special,
2983 /// because the shift amount has to be in CL, not just any old register.
2984 ///
2985 void X86ISel::visitShiftInst(ShiftInst &I) {
2986   MachineBasicBlock::iterator IP = BB->end ();
2987   emitShiftOperation (BB, IP, I.getOperand (0), I.getOperand (1),
2988                       I.getOpcode () == Instruction::Shl, I.getType (),
2989                       getReg (I));
2990 }
2991
2992 /// Emit code for a 'SHLD DestReg, Op0, Op1, Amt' operation, where Amt is a
2993 /// constant.
2994 void X86ISel::doSHLDConst(MachineBasicBlock *MBB,
2995                           MachineBasicBlock::iterator IP,
2996                           unsigned DestReg, unsigned Op0Reg, unsigned Op1Reg,
2997                           unsigned Amt) {
2998   // SHLD is a very inefficient operation on every processor, try to do
2999   // somethign simpler for common values of 'Amt'.
3000   if (Amt == 0) {
3001     BuildMI(*MBB, IP, X86::MOV32rr, 1, DestReg).addReg(Op0Reg);
3002   } else if (Amt == 1) {
3003     unsigned Tmp = makeAnotherReg(Type::UIntTy);
3004     BuildMI(*MBB, IP, X86::ADD32rr, 2, Tmp).addReg(Op1Reg).addReg(Op1Reg);
3005     BuildMI(*MBB, IP, X86::ADC32rr, 2, DestReg).addReg(Op0Reg).addReg(Op0Reg);
3006   } else if (Amt == 2 || Amt == 3) {
3007     // On the P4 and Athlon it is cheaper to replace shld ..., 2|3 with a
3008     // shift/lea pair.  NOTE: This should not be done on the P6 family!
3009     unsigned Tmp = makeAnotherReg(Type::UIntTy);
3010     BuildMI(*MBB, IP, X86::SHR32ri, 2, Tmp).addReg(Op1Reg).addImm(32-Amt);
3011     X86AddressMode AM;
3012     AM.BaseType = X86AddressMode::RegBase;
3013     AM.Base.Reg = Tmp;
3014     AM.Scale = 1 << Amt;
3015     AM.IndexReg = Op0Reg;
3016     AM.Disp = 0;
3017     addFullAddress(BuildMI(*MBB, IP, X86::LEA32r, 4, DestReg), AM);
3018   } else {
3019     // NOTE: It is always cheaper on the P4 to emit SHLD as two shifts and an OR
3020     // than it is to emit a real SHLD.
3021
3022     BuildMI(*MBB, IP, X86::SHLD32rri8, 3,
3023             DestReg).addReg(Op0Reg).addReg(Op1Reg).addImm(Amt);
3024   }
3025 }
3026
3027 /// emitShiftOperation - Common code shared between visitShiftInst and
3028 /// constant expression support.
3029 void X86ISel::emitShiftOperation(MachineBasicBlock *MBB,
3030                                  MachineBasicBlock::iterator IP,
3031                                  Value *Op, Value *ShiftAmount,
3032                                  bool isLeftShift, const Type *ResultTy,
3033                                  unsigned DestReg) {
3034   unsigned SrcReg = getReg (Op, MBB, IP);
3035   bool isSigned = ResultTy->isSigned ();
3036   unsigned Class = getClass (ResultTy);
3037
3038   static const unsigned ConstantOperand[][3] = {
3039     { X86::SHR8ri, X86::SHR16ri, X86::SHR32ri },  // SHR
3040     { X86::SAR8ri, X86::SAR16ri, X86::SAR32ri },  // SAR
3041     { X86::SHL8ri, X86::SHL16ri, X86::SHL32ri },  // SHL
3042     { X86::SHL8ri, X86::SHL16ri, X86::SHL32ri },  // SAL = SHL
3043   };
3044
3045   static const unsigned NonConstantOperand[][3] = {
3046     { X86::SHR8rCL, X86::SHR16rCL, X86::SHR32rCL },  // SHR
3047     { X86::SAR8rCL, X86::SAR16rCL, X86::SAR32rCL },  // SAR
3048     { X86::SHL8rCL, X86::SHL16rCL, X86::SHL32rCL },  // SHL
3049     { X86::SHL8rCL, X86::SHL16rCL, X86::SHL32rCL },  // SAL = SHL
3050   };
3051
3052   // Longs, as usual, are handled specially.
3053   if (Class == cLong) {
3054     if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(ShiftAmount)) {
3055       unsigned Amount = CUI->getValue();
3056       if (Amount == 1 && isLeftShift) {   // X << 1 == X+X
3057         BuildMI(*MBB, IP, X86::ADD32rr, 2,
3058                 DestReg).addReg(SrcReg).addReg(SrcReg);
3059         BuildMI(*MBB, IP, X86::ADC32rr, 2,
3060                 DestReg+1).addReg(SrcReg+1).addReg(SrcReg+1);
3061       } else if (Amount < 32) {
3062         const unsigned *Opc = ConstantOperand[isLeftShift*2+isSigned];
3063         if (isLeftShift) {
3064           doSHLDConst(MBB, IP, DestReg+1, SrcReg+1, SrcReg, Amount);
3065           BuildMI(*MBB, IP, Opc[2], 2, DestReg).addReg(SrcReg).addImm(Amount);
3066         } else {
3067           BuildMI(*MBB, IP, X86::SHRD32rri8, 3,
3068                   DestReg).addReg(SrcReg  ).addReg(SrcReg+1).addImm(Amount);
3069           BuildMI(*MBB, IP, Opc[2],2,DestReg+1).addReg(SrcReg+1).addImm(Amount);
3070         }
3071       } else if (Amount == 32) {
3072         if (isLeftShift) {
3073           BuildMI(*MBB, IP, X86::MOV32rr, 1, DestReg+1).addReg(SrcReg);
3074           BuildMI(*MBB, IP, X86::MOV32ri, 1, DestReg).addImm(0);
3075         } else {
3076           BuildMI(*MBB, IP, X86::MOV32rr, 1, DestReg).addReg(SrcReg+1);
3077           if (!isSigned) {
3078             BuildMI(*MBB, IP, X86::MOV32ri, 1, DestReg+1).addImm(0);
3079           } else {
3080             BuildMI(*MBB, IP, X86::SAR32ri, 2,
3081                     DestReg+1).addReg(SrcReg).addImm(31);
3082           }
3083         }
3084       } else {                 // Shifting more than 32 bits
3085         Amount -= 32;
3086         if (isLeftShift) {
3087           BuildMI(*MBB, IP, X86::SHL32ri, 2,
3088                   DestReg + 1).addReg(SrcReg).addImm(Amount);
3089           BuildMI(*MBB, IP, X86::MOV32ri, 1, DestReg).addImm(0);
3090         } else {
3091           BuildMI(*MBB, IP, isSigned ? X86::SAR32ri : X86::SHR32ri, 2,
3092                   DestReg).addReg(SrcReg+1).addImm(Amount);
3093           if (isSigned)
3094             BuildMI(*MBB, IP, X86::SAR32ri, 2,
3095                     DestReg+1).addReg(SrcReg+1).addImm(31);
3096           else
3097             BuildMI(*MBB, IP, X86::MOV32ri, 1, DestReg+1).addImm(0);
3098         }
3099       }
3100     } else {
3101       unsigned TmpReg = makeAnotherReg(Type::IntTy);
3102       if (!isLeftShift && isSigned) {
3103         // If this is a SHR of a Long, then we need to do funny sign extension
3104         // stuff.  TmpReg gets the value to use as the high-part if we are
3105         // shifting more than 32 bits.
3106         BuildMI(*MBB, IP, X86::SAR32ri, 2, TmpReg).addReg(SrcReg).addImm(31);
3107       } else {
3108         // Other shifts use a fixed zero value if the shift is more than 32
3109         // bits.
3110         BuildMI(*MBB, IP, X86::MOV32ri, 1, TmpReg).addImm(0);
3111       }
3112
3113       // Initialize CL with the shift amount...
3114       unsigned ShiftAmountReg = getReg(ShiftAmount, MBB, IP);
3115       BuildMI(*MBB, IP, X86::MOV8rr, 1, X86::CL).addReg(ShiftAmountReg);
3116
3117       unsigned TmpReg2 = makeAnotherReg(Type::IntTy);
3118       unsigned TmpReg3 = makeAnotherReg(Type::IntTy);
3119       if (isLeftShift) {
3120         // TmpReg2 = shld inHi, inLo
3121         BuildMI(*MBB, IP, X86::SHLD32rrCL,2,TmpReg2).addReg(SrcReg+1)
3122                                                     .addReg(SrcReg);
3123         // TmpReg3 = shl  inLo, CL
3124         BuildMI(*MBB, IP, X86::SHL32rCL, 1, TmpReg3).addReg(SrcReg);
3125
3126         // Set the flags to indicate whether the shift was by more than 32 bits.
3127         BuildMI(*MBB, IP, X86::TEST8ri, 2).addReg(X86::CL).addImm(32);
3128
3129         // DestHi = (>32) ? TmpReg3 : TmpReg2;
3130         BuildMI(*MBB, IP, X86::CMOVNE32rr, 2,
3131                 DestReg+1).addReg(TmpReg2).addReg(TmpReg3);
3132         // DestLo = (>32) ? TmpReg : TmpReg3;
3133         BuildMI(*MBB, IP, X86::CMOVNE32rr, 2,
3134             DestReg).addReg(TmpReg3).addReg(TmpReg);
3135       } else {
3136         // TmpReg2 = shrd inLo, inHi
3137         BuildMI(*MBB, IP, X86::SHRD32rrCL,2,TmpReg2).addReg(SrcReg)
3138                                                     .addReg(SrcReg+1);
3139         // TmpReg3 = s[ah]r  inHi, CL
3140         BuildMI(*MBB, IP, isSigned ? X86::SAR32rCL : X86::SHR32rCL, 1, TmpReg3)
3141                        .addReg(SrcReg+1);
3142
3143         // Set the flags to indicate whether the shift was by more than 32 bits.
3144         BuildMI(*MBB, IP, X86::TEST8ri, 2).addReg(X86::CL).addImm(32);
3145
3146         // DestLo = (>32) ? TmpReg3 : TmpReg2;
3147         BuildMI(*MBB, IP, X86::CMOVNE32rr, 2,
3148                 DestReg).addReg(TmpReg2).addReg(TmpReg3);
3149
3150         // DestHi = (>32) ? TmpReg : TmpReg3;
3151         BuildMI(*MBB, IP, X86::CMOVNE32rr, 2,
3152                 DestReg+1).addReg(TmpReg3).addReg(TmpReg);
3153       }
3154     }
3155     return;
3156   }
3157
3158   if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(ShiftAmount)) {
3159     // The shift amount is constant, guaranteed to be a ubyte. Get its value.
3160     assert(CUI->getType() == Type::UByteTy && "Shift amount not a ubyte?");
3161
3162     if (CUI->getValue() == 1 && isLeftShift) {    // X << 1 -> X+X
3163       static const int AddOpC[] = { X86::ADD8rr, X86::ADD16rr, X86::ADD32rr };
3164       BuildMI(*MBB, IP, AddOpC[Class], 2,DestReg).addReg(SrcReg).addReg(SrcReg);
3165     } else {
3166       const unsigned *Opc = ConstantOperand[isLeftShift*2+isSigned];
3167       BuildMI(*MBB, IP, Opc[Class], 2,
3168               DestReg).addReg(SrcReg).addImm(CUI->getValue());
3169     }
3170   } else {                  // The shift amount is non-constant.
3171     unsigned ShiftAmountReg = getReg (ShiftAmount, MBB, IP);
3172     BuildMI(*MBB, IP, X86::MOV8rr, 1, X86::CL).addReg(ShiftAmountReg);
3173
3174     const unsigned *Opc = NonConstantOperand[isLeftShift*2+isSigned];
3175     BuildMI(*MBB, IP, Opc[Class], 1, DestReg).addReg(SrcReg);
3176   }
3177 }
3178
3179
3180 /// visitLoadInst - Implement LLVM load instructions in terms of the x86 'mov'
3181 /// instruction.  The load and store instructions are the only place where we
3182 /// need to worry about the memory layout of the target machine.
3183 ///
3184 void X86ISel::visitLoadInst(LoadInst &I) {
3185   // Check to see if this load instruction is going to be folded into a binary
3186   // instruction, like add.  If so, we don't want to emit it.  Wouldn't a real
3187   // pattern matching instruction selector be nice?
3188   unsigned Class = getClassB(I.getType());
3189   if (I.hasOneUse()) {
3190     Instruction *User = cast<Instruction>(I.use_back());
3191     switch (User->getOpcode()) {
3192     case Instruction::Cast:
3193       // If this is a cast from a signed-integer type to a floating point type,
3194       // fold the cast here.
3195       if (getClassB(User->getType()) == cFP &&
3196           (I.getType() == Type::ShortTy || I.getType() == Type::IntTy ||
3197            I.getType() == Type::LongTy)) {
3198         unsigned DestReg = getReg(User);
3199         static const unsigned Opcode[] = {
3200           0/*BYTE*/, X86::FILD16m, X86::FILD32m, 0/*FP*/, X86::FILD64m
3201         };
3202
3203         if (AllocaInst *AI = dyn_castFixedAlloca(I.getOperand(0))) {
3204           unsigned FI = getFixedSizedAllocaFI(AI);
3205           addFrameReference(BuildMI(BB, Opcode[Class], 4, DestReg), FI);
3206         } else {
3207           X86AddressMode AM;
3208           getAddressingMode(I.getOperand(0), AM);
3209           addFullAddress(BuildMI(BB, Opcode[Class], 4, DestReg), AM);
3210         }
3211         return;
3212       } else {
3213         User = 0;
3214       }
3215       break;
3216
3217     case Instruction::Add:
3218     case Instruction::Sub:
3219     case Instruction::And:
3220     case Instruction::Or:
3221     case Instruction::Xor:
3222       if (Class == cLong) User = 0;
3223       break;
3224     case Instruction::Mul:
3225     case Instruction::Div:
3226       if (Class != cFP) User = 0;
3227       break;  // Folding only implemented for floating point.
3228     default: User = 0; break;
3229     }
3230
3231     if (User) {
3232       // Okay, we found a user.  If the load is the first operand and there is
3233       // no second operand load, reverse the operand ordering.  Note that this
3234       // can fail for a subtract (ie, no change will be made).
3235       bool Swapped = false;
3236       if (!isa<LoadInst>(User->getOperand(1)))
3237         Swapped = !cast<BinaryOperator>(User)->swapOperands();
3238
3239       // Okay, now that everything is set up, if this load is used by the second
3240       // operand, and if there are no instructions that invalidate the load
3241       // before the binary operator, eliminate the load.
3242       if (User->getOperand(1) == &I &&
3243           isSafeToFoldLoadIntoInstruction(I, *User))
3244         return;   // Eliminate the load!
3245
3246       // If this is a floating point sub or div, we won't be able to swap the
3247       // operands, but we will still be able to eliminate the load.
3248       if (Class == cFP && User->getOperand(0) == &I &&
3249           !isa<LoadInst>(User->getOperand(1)) &&
3250           (User->getOpcode() == Instruction::Sub ||
3251            User->getOpcode() == Instruction::Div) &&
3252           isSafeToFoldLoadIntoInstruction(I, *User))
3253         return;  // Eliminate the load!
3254
3255       // If we swapped the operands to the instruction, but couldn't fold the
3256       // load anyway, swap them back.  We don't want to break add X, int
3257       // folding.
3258       if (Swapped) cast<BinaryOperator>(User)->swapOperands();
3259     }
3260   }
3261
3262   static const unsigned Opcodes[] = {
3263     X86::MOV8rm, X86::MOV16rm, X86::MOV32rm, X86::FLD32m, X86::MOV32rm
3264   };
3265   unsigned Opcode = Opcodes[Class];
3266   if (I.getType() == Type::DoubleTy) Opcode = X86::FLD64m;
3267
3268   unsigned DestReg = getReg(I);
3269
3270   if (AllocaInst *AI = dyn_castFixedAlloca(I.getOperand(0))) {
3271     unsigned FI = getFixedSizedAllocaFI(AI);
3272     if (Class == cLong) {
3273       addFrameReference(BuildMI(BB, X86::MOV32rm, 4, DestReg), FI);
3274       addFrameReference(BuildMI(BB, X86::MOV32rm, 4, DestReg+1), FI, 4);
3275     } else {
3276       addFrameReference(BuildMI(BB, Opcode, 4, DestReg), FI);
3277     }
3278   } else {
3279     X86AddressMode AM;
3280     getAddressingMode(I.getOperand(0), AM);
3281
3282     if (Class == cLong) {
3283       addFullAddress(BuildMI(BB, X86::MOV32rm, 4, DestReg), AM);
3284       AM.Disp += 4;
3285       addFullAddress(BuildMI(BB, X86::MOV32rm, 4, DestReg+1), AM);
3286     } else {
3287       addFullAddress(BuildMI(BB, Opcode, 4, DestReg), AM);
3288     }
3289   }
3290 }
3291
3292 /// visitStoreInst - Implement LLVM store instructions in terms of the x86 'mov'
3293 /// instruction.
3294 ///
3295 void X86ISel::visitStoreInst(StoreInst &I) {
3296   X86AddressMode AM;
3297   getAddressingMode(I.getOperand(1), AM);
3298
3299   const Type *ValTy = I.getOperand(0)->getType();
3300   unsigned Class = getClassB(ValTy);
3301
3302   if (ConstantInt *CI = dyn_cast<ConstantInt>(I.getOperand(0))) {
3303     uint64_t Val = CI->getRawValue();
3304     if (Class == cLong) {
3305       addFullAddress(BuildMI(BB, X86::MOV32mi, 5), AM).addImm(Val & ~0U);
3306       AM.Disp += 4;
3307       addFullAddress(BuildMI(BB, X86::MOV32mi, 5), AM).addImm(Val>>32);
3308     } else {
3309       static const unsigned Opcodes[] = {
3310         X86::MOV8mi, X86::MOV16mi, X86::MOV32mi
3311       };
3312       unsigned Opcode = Opcodes[Class];
3313       addFullAddress(BuildMI(BB, Opcode, 5), AM).addImm(Val);
3314     }
3315   } else if (isa<ConstantPointerNull>(I.getOperand(0))) {
3316     addFullAddress(BuildMI(BB, X86::MOV32mi, 5), AM).addImm(0);
3317   } else if (GlobalValue *GV = dyn_cast<GlobalValue>(I.getOperand(0))) {
3318     addFullAddress(BuildMI(BB, X86::MOV32mi, 5), AM).addGlobalAddress(GV);
3319   } else if (ConstantBool *CB = dyn_cast<ConstantBool>(I.getOperand(0))) {
3320     addFullAddress(BuildMI(BB, X86::MOV8mi, 5), AM).addImm(CB->getValue());
3321   } else if (ConstantFP *CFP = dyn_cast<ConstantFP>(I.getOperand(0))) {
3322     // Store constant FP values with integer instructions to avoid having to
3323     // load the constants from the constant pool then do a store.
3324     if (CFP->getType() == Type::FloatTy) {
3325       union {
3326         unsigned I;
3327         float    F;
3328       } V;
3329       V.F = CFP->getValue();
3330       addFullAddress(BuildMI(BB, X86::MOV32mi, 5), AM).addImm(V.I);
3331     } else {
3332       union {
3333         uint64_t I;
3334         double   F;
3335       } V;
3336       V.F = CFP->getValue();
3337       addFullAddress(BuildMI(BB, X86::MOV32mi, 5), AM).addImm((unsigned)V.I);
3338       AM.Disp += 4;
3339       addFullAddress(BuildMI(BB, X86::MOV32mi, 5), AM).addImm(
3340                                                           unsigned(V.I >> 32));
3341     }
3342
3343   } else if (Class == cLong) {
3344     unsigned ValReg = getReg(I.getOperand(0));
3345     addFullAddress(BuildMI(BB, X86::MOV32mr, 5), AM).addReg(ValReg);
3346     AM.Disp += 4;
3347     addFullAddress(BuildMI(BB, X86::MOV32mr, 5), AM).addReg(ValReg+1);
3348   } else {
3349     // FIXME: stop emitting these two instructions:
3350     //    movl $global,%eax
3351     //    movl %eax,(%ebx)
3352     // when one instruction will suffice.  That includes when the global
3353     // has an offset applied to it.
3354     unsigned ValReg = getReg(I.getOperand(0));
3355     static const unsigned Opcodes[] = {
3356       X86::MOV8mr, X86::MOV16mr, X86::MOV32mr, X86::FST32m
3357     };
3358     unsigned Opcode = Opcodes[Class];
3359     if (ValTy == Type::DoubleTy) Opcode = X86::FST64m;
3360
3361     addFullAddress(BuildMI(BB, Opcode, 1+4), AM).addReg(ValReg);
3362   }
3363 }
3364
3365
3366 /// visitCastInst - Here we have various kinds of copying with or without sign
3367 /// extension going on.
3368 ///
3369 void X86ISel::visitCastInst(CastInst &CI) {
3370   Value *Op = CI.getOperand(0);
3371
3372   unsigned SrcClass = getClassB(Op->getType());
3373   unsigned DestClass = getClassB(CI.getType());
3374   // Noop casts are not emitted: getReg will return the source operand as the
3375   // register to use for any uses of the noop cast.
3376   if (DestClass == SrcClass) {
3377     // The only detail in this plan is that casts from double -> float are
3378     // truncating operations that we have to codegen through memory (despite
3379     // the fact that the source/dest registers are the same class).
3380     if (CI.getType() != Type::FloatTy || Op->getType() != Type::DoubleTy)
3381       return;
3382   }
3383
3384   // If this is a cast from a 32-bit integer to a Long type, and the only uses
3385   // of the case are GEP instructions, then the cast does not need to be
3386   // generated explicitly, it will be folded into the GEP.
3387   if (DestClass == cLong && SrcClass == cInt) {
3388     bool AllUsesAreGEPs = true;
3389     for (Value::use_iterator I = CI.use_begin(), E = CI.use_end(); I != E; ++I)
3390       if (!isa<GetElementPtrInst>(*I)) {
3391         AllUsesAreGEPs = false;
3392         break;
3393       }
3394
3395     // No need to codegen this cast if all users are getelementptr instrs...
3396     if (AllUsesAreGEPs) return;
3397   }
3398
3399   // If this cast converts a load from a short,int, or long integer to a FP
3400   // value, we will have folded this cast away.
3401   if (DestClass == cFP && isa<LoadInst>(Op) && Op->hasOneUse() &&
3402       (Op->getType() == Type::ShortTy || Op->getType() == Type::IntTy ||
3403        Op->getType() == Type::LongTy))
3404     return;
3405
3406
3407   unsigned DestReg = getReg(CI);
3408   MachineBasicBlock::iterator MI = BB->end();
3409   emitCastOperation(BB, MI, Op, CI.getType(), DestReg);
3410 }
3411
3412 /// emitCastOperation - Common code shared between visitCastInst and constant
3413 /// expression cast support.
3414 ///
3415 void X86ISel::emitCastOperation(MachineBasicBlock *BB,
3416                                 MachineBasicBlock::iterator IP,
3417                                 Value *Src, const Type *DestTy,
3418                                 unsigned DestReg) {
3419   const Type *SrcTy = Src->getType();
3420   unsigned SrcClass = getClassB(SrcTy);
3421   unsigned DestClass = getClassB(DestTy);
3422   unsigned SrcReg = getReg(Src, BB, IP);
3423
3424   // Implement casts to bool by using compare on the operand followed by set if
3425   // not zero on the result.
3426   if (DestTy == Type::BoolTy) {
3427     switch (SrcClass) {
3428     case cByte:
3429       BuildMI(*BB, IP, X86::TEST8rr, 2).addReg(SrcReg).addReg(SrcReg);
3430       break;
3431     case cShort:
3432       BuildMI(*BB, IP, X86::TEST16rr, 2).addReg(SrcReg).addReg(SrcReg);
3433       break;
3434     case cInt:
3435       BuildMI(*BB, IP, X86::TEST32rr, 2).addReg(SrcReg).addReg(SrcReg);
3436       break;
3437     case cLong: {
3438       unsigned TmpReg = makeAnotherReg(Type::IntTy);
3439       BuildMI(*BB, IP, X86::OR32rr, 2, TmpReg).addReg(SrcReg).addReg(SrcReg+1);
3440       break;
3441     }
3442     case cFP:
3443       BuildMI(*BB, IP, X86::FTST, 1).addReg(SrcReg);
3444       BuildMI(*BB, IP, X86::FNSTSW8r, 0);
3445       BuildMI(*BB, IP, X86::SAHF, 1);
3446       break;
3447     }
3448
3449     // If the zero flag is not set, then the value is true, set the byte to
3450     // true.
3451     BuildMI(*BB, IP, X86::SETNEr, 1, DestReg);
3452     return;
3453   }
3454
3455   static const unsigned RegRegMove[] = {
3456     X86::MOV8rr, X86::MOV16rr, X86::MOV32rr, X86::FpMOV, X86::MOV32rr
3457   };
3458
3459   // Implement casts between values of the same type class (as determined by
3460   // getClass) by using a register-to-register move.
3461   if (SrcClass == DestClass) {
3462     if (SrcClass <= cInt || (SrcClass == cFP && SrcTy == DestTy)) {
3463       BuildMI(*BB, IP, RegRegMove[SrcClass], 1, DestReg).addReg(SrcReg);
3464     } else if (SrcClass == cFP) {
3465       if (SrcTy == Type::FloatTy) {  // double -> float
3466         assert(DestTy == Type::DoubleTy && "Unknown cFP member!");
3467         BuildMI(*BB, IP, X86::FpMOV, 1, DestReg).addReg(SrcReg);
3468       } else {                       // float -> double
3469         assert(SrcTy == Type::DoubleTy && DestTy == Type::FloatTy &&
3470                "Unknown cFP member!");
3471         // Truncate from double to float by storing to memory as short, then
3472         // reading it back.
3473         unsigned FltAlign = TM.getTargetData().getFloatAlignment();
3474         int FrameIdx = F->getFrameInfo()->CreateStackObject(4, FltAlign);
3475         addFrameReference(BuildMI(*BB, IP, X86::FST32m, 5),
3476                           FrameIdx).addReg(SrcReg);
3477         addFrameReference(BuildMI(*BB, IP, X86::FLD32m, 5, DestReg), FrameIdx);
3478       }
3479     } else if (SrcClass == cLong) {
3480       BuildMI(*BB, IP, X86::MOV32rr, 1, DestReg).addReg(SrcReg);
3481       BuildMI(*BB, IP, X86::MOV32rr, 1, DestReg+1).addReg(SrcReg+1);
3482     } else {
3483       assert(0 && "Cannot handle this type of cast instruction!");
3484       abort();
3485     }
3486     return;
3487   }
3488
3489   // Handle cast of SMALLER int to LARGER int using a move with sign extension
3490   // or zero extension, depending on whether the source type was signed.
3491   if (SrcClass <= cInt && (DestClass <= cInt || DestClass == cLong) &&
3492       SrcClass < DestClass) {
3493     bool isLong = DestClass == cLong;
3494     if (isLong) DestClass = cInt;
3495
3496     static const unsigned Opc[][4] = {
3497       { X86::MOVSX16rr8, X86::MOVSX32rr8, X86::MOVSX32rr16, X86::MOV32rr }, // s
3498       { X86::MOVZX16rr8, X86::MOVZX32rr8, X86::MOVZX32rr16, X86::MOV32rr }  // u
3499     };
3500
3501     bool isUnsigned = SrcTy->isUnsigned() || SrcTy == Type::BoolTy;
3502     BuildMI(*BB, IP, Opc[isUnsigned][SrcClass + DestClass - 1], 1,
3503         DestReg).addReg(SrcReg);
3504
3505     if (isLong) {  // Handle upper 32 bits as appropriate...
3506       if (isUnsigned)     // Zero out top bits...
3507         BuildMI(*BB, IP, X86::MOV32ri, 1, DestReg+1).addImm(0);
3508       else                // Sign extend bottom half...
3509         BuildMI(*BB, IP, X86::SAR32ri, 2, DestReg+1).addReg(DestReg).addImm(31);
3510     }
3511     return;
3512   }
3513
3514   // Special case long -> int ...
3515   if (SrcClass == cLong && DestClass == cInt) {
3516     BuildMI(*BB, IP, X86::MOV32rr, 1, DestReg).addReg(SrcReg);
3517     return;
3518   }
3519
3520   // Handle cast of LARGER int to SMALLER int using a move to EAX followed by a
3521   // move out of AX or AL.
3522   if ((SrcClass <= cInt || SrcClass == cLong) && DestClass <= cInt
3523       && SrcClass > DestClass) {
3524     static const unsigned AReg[] = { X86::AL, X86::AX, X86::EAX, 0, X86::EAX };
3525     BuildMI(*BB, IP, RegRegMove[SrcClass], 1, AReg[SrcClass]).addReg(SrcReg);
3526     BuildMI(*BB, IP, RegRegMove[DestClass], 1, DestReg).addReg(AReg[DestClass]);
3527     return;
3528   }
3529
3530   // Handle casts from integer to floating point now...
3531   if (DestClass == cFP) {
3532     // Promote the integer to a type supported by FLD.  We do this because there
3533     // are no unsigned FLD instructions, so we must promote an unsigned value to
3534     // a larger signed value, then use FLD on the larger value.
3535     //
3536     const Type *PromoteType = 0;
3537     unsigned PromoteOpcode = 0;
3538     unsigned RealDestReg = DestReg;
3539     switch (SrcTy->getTypeID()) {
3540     case Type::BoolTyID:
3541     case Type::SByteTyID:
3542       // We don't have the facilities for directly loading byte sized data from
3543       // memory (even signed).  Promote it to 16 bits.
3544       PromoteType = Type::ShortTy;
3545       PromoteOpcode = X86::MOVSX16rr8;
3546       break;
3547     case Type::UByteTyID:
3548       PromoteType = Type::ShortTy;
3549       PromoteOpcode = X86::MOVZX16rr8;
3550       break;
3551     case Type::UShortTyID:
3552       PromoteType = Type::IntTy;
3553       PromoteOpcode = X86::MOVZX32rr16;
3554       break;
3555     case Type::ULongTyID:
3556     case Type::UIntTyID:
3557       // Don't fild into the read destination.
3558       DestReg = makeAnotherReg(Type::DoubleTy);
3559       break;
3560     default:  // No promotion needed...
3561       break;
3562     }
3563
3564     if (PromoteType) {
3565       unsigned TmpReg = makeAnotherReg(PromoteType);
3566       BuildMI(*BB, IP, PromoteOpcode, 1, TmpReg).addReg(SrcReg);
3567       SrcTy = PromoteType;
3568       SrcClass = getClass(PromoteType);
3569       SrcReg = TmpReg;
3570     }
3571
3572     // Spill the integer to memory and reload it from there...
3573     int FrameIdx =
3574       F->getFrameInfo()->CreateStackObject(SrcTy, TM.getTargetData());
3575
3576     if (SrcClass == cLong) {
3577       addFrameReference(BuildMI(*BB, IP, X86::MOV32mr, 5),
3578                         FrameIdx).addReg(SrcReg);
3579       addFrameReference(BuildMI(*BB, IP, X86::MOV32mr, 5),
3580                         FrameIdx, 4).addReg(SrcReg+1);
3581     } else {
3582       static const unsigned Op1[] = { X86::MOV8mr, X86::MOV16mr, X86::MOV32mr };
3583       addFrameReference(BuildMI(*BB, IP, Op1[SrcClass], 5),
3584                         FrameIdx).addReg(SrcReg);
3585     }
3586
3587     static const unsigned Op2[] =
3588       { 0/*byte*/, X86::FILD16m, X86::FILD32m, 0/*FP*/, X86::FILD64m };
3589     addFrameReference(BuildMI(*BB, IP, Op2[SrcClass], 5, DestReg), FrameIdx);
3590
3591     if (SrcTy == Type::UIntTy) {
3592       // If this is a cast from uint -> double, we need to be careful about if
3593       // the "sign" bit is set.  If so, we don't want to make a negative number,
3594       // we want to make a positive number.  Emit code to add an offset if the
3595       // sign bit is set.
3596
3597       // Compute whether the sign bit is set by shifting the reg right 31 bits.
3598       unsigned IsNeg = makeAnotherReg(Type::IntTy);
3599       BuildMI(*BB, IP, X86::SHR32ri, 2, IsNeg).addReg(SrcReg).addImm(31);
3600
3601       // Create a CP value that has the offset in one word and 0 in the other.
3602       static ConstantInt *TheOffset = ConstantUInt::get(Type::ULongTy,
3603                                                         0x4f80000000000000ULL);
3604       unsigned CPI = F->getConstantPool()->getConstantPoolIndex(TheOffset);
3605       BuildMI(*BB, IP, X86::FADD32m, 5, RealDestReg).addReg(DestReg)
3606         .addConstantPoolIndex(CPI).addZImm(4).addReg(IsNeg).addSImm(0);
3607
3608     } else if (SrcTy == Type::ULongTy) {
3609       // We need special handling for unsigned 64-bit integer sources.  If the
3610       // input number has the "sign bit" set, then we loaded it incorrectly as a
3611       // negative 64-bit number.  In this case, add an offset value.
3612
3613       // Emit a test instruction to see if the dynamic input value was signed.
3614       BuildMI(*BB, IP, X86::TEST32rr, 2).addReg(SrcReg+1).addReg(SrcReg+1);
3615
3616       // If the sign bit is set, get a pointer to an offset, otherwise get a
3617       // pointer to a zero.
3618       MachineConstantPool *CP = F->getConstantPool();
3619       unsigned Zero = makeAnotherReg(Type::IntTy);
3620       Constant *Null = Constant::getNullValue(Type::UIntTy);
3621       addConstantPoolReference(BuildMI(*BB, IP, X86::LEA32r, 5, Zero),
3622                                CP->getConstantPoolIndex(Null));
3623       unsigned Offset = makeAnotherReg(Type::IntTy);
3624       Constant *OffsetCst = ConstantUInt::get(Type::UIntTy, 0x5f800000);
3625
3626       addConstantPoolReference(BuildMI(*BB, IP, X86::LEA32r, 5, Offset),
3627                                CP->getConstantPoolIndex(OffsetCst));
3628       unsigned Addr = makeAnotherReg(Type::IntTy);
3629       BuildMI(*BB, IP, X86::CMOVS32rr, 2, Addr).addReg(Zero).addReg(Offset);
3630
3631       // Load the constant for an add.  FIXME: this could make an 'fadd' that
3632       // reads directly from memory, but we don't support these yet.
3633       unsigned ConstReg = makeAnotherReg(Type::DoubleTy);
3634       addDirectMem(BuildMI(*BB, IP, X86::FLD32m, 4, ConstReg), Addr);
3635
3636       BuildMI(*BB, IP, X86::FpADD, 2, RealDestReg)
3637                 .addReg(ConstReg).addReg(DestReg);
3638     }
3639
3640     return;
3641   }
3642
3643   // Handle casts from floating point to integer now...
3644   if (SrcClass == cFP) {
3645     // Change the floating point control register to use "round towards zero"
3646     // mode when truncating to an integer value.
3647     //
3648     int CWFrameIdx = F->getFrameInfo()->CreateStackObject(2, 2);
3649     addFrameReference(BuildMI(*BB, IP, X86::FNSTCW16m, 4), CWFrameIdx);
3650
3651     // Load the old value of the high byte of the control word...
3652     unsigned HighPartOfCW = makeAnotherReg(Type::UByteTy);
3653     addFrameReference(BuildMI(*BB, IP, X86::MOV8rm, 4, HighPartOfCW),
3654                       CWFrameIdx, 1);
3655
3656     // Set the high part to be round to zero...
3657     addFrameReference(BuildMI(*BB, IP, X86::MOV8mi, 5),
3658                       CWFrameIdx, 1).addImm(12);
3659
3660     // Reload the modified control word now...
3661     addFrameReference(BuildMI(*BB, IP, X86::FLDCW16m, 4), CWFrameIdx);
3662
3663     // Restore the memory image of control word to original value
3664     addFrameReference(BuildMI(*BB, IP, X86::MOV8mr, 5),
3665                       CWFrameIdx, 1).addReg(HighPartOfCW);
3666
3667     // We don't have the facilities for directly storing byte sized data to
3668     // memory.  Promote it to 16 bits.  We also must promote unsigned values to
3669     // larger classes because we only have signed FP stores.
3670     unsigned StoreClass  = DestClass;
3671     const Type *StoreTy  = DestTy;
3672     if (StoreClass == cByte || DestTy->isUnsigned())
3673       switch (StoreClass) {
3674       case cByte:  StoreTy = Type::ShortTy; StoreClass = cShort; break;
3675       case cShort: StoreTy = Type::IntTy;   StoreClass = cInt;   break;
3676       case cInt:   StoreTy = Type::LongTy;  StoreClass = cLong;  break;
3677       // The following treatment of cLong may not be perfectly right,
3678       // but it survives chains of casts of the form
3679       // double->ulong->double.
3680       case cLong:  StoreTy = Type::LongTy;  StoreClass = cLong;  break;
3681       default: assert(0 && "Unknown store class!");
3682       }
3683
3684     // Spill the integer to memory and reload it from there...
3685     int FrameIdx =
3686       F->getFrameInfo()->CreateStackObject(StoreTy, TM.getTargetData());
3687
3688     static const unsigned Op1[] =
3689       { 0, X86::FIST16m, X86::FIST32m, 0, X86::FISTP64m };
3690     addFrameReference(BuildMI(*BB, IP, Op1[StoreClass], 5),
3691                       FrameIdx).addReg(SrcReg);
3692
3693     if (DestClass == cLong) {
3694       addFrameReference(BuildMI(*BB, IP, X86::MOV32rm, 4, DestReg), FrameIdx);
3695       addFrameReference(BuildMI(*BB, IP, X86::MOV32rm, 4, DestReg+1),
3696                         FrameIdx, 4);
3697     } else {
3698       static const unsigned Op2[] = { X86::MOV8rm, X86::MOV16rm, X86::MOV32rm };
3699       addFrameReference(BuildMI(*BB, IP, Op2[DestClass], 4, DestReg), FrameIdx);
3700     }
3701
3702     // Reload the original control word now...
3703     addFrameReference(BuildMI(*BB, IP, X86::FLDCW16m, 4), CWFrameIdx);
3704     return;
3705   }
3706
3707   // Anything we haven't handled already, we can't (yet) handle at all.
3708   assert(0 && "Unhandled cast instruction!");
3709   abort();
3710 }
3711
3712 /// visitVANextInst - Implement the va_next instruction...
3713 ///
3714 void X86ISel::visitVANextInst(VANextInst &I) {
3715   unsigned VAList = getReg(I.getOperand(0));
3716   unsigned DestReg = getReg(I);
3717
3718   unsigned Size;
3719   switch (I.getArgType()->getTypeID()) {
3720   default:
3721     std::cerr << I;
3722     assert(0 && "Error: bad type for va_next instruction!");
3723     return;
3724   case Type::PointerTyID:
3725   case Type::UIntTyID:
3726   case Type::IntTyID:
3727     Size = 4;
3728     break;
3729   case Type::ULongTyID:
3730   case Type::LongTyID:
3731   case Type::DoubleTyID:
3732     Size = 8;
3733     break;
3734   }
3735
3736   // Increment the VAList pointer...
3737   BuildMI(BB, X86::ADD32ri, 2, DestReg).addReg(VAList).addImm(Size);
3738 }
3739
3740 void X86ISel::visitVAArgInst(VAArgInst &I) {
3741   unsigned VAList = getReg(I.getOperand(0));
3742   unsigned DestReg = getReg(I);
3743
3744   switch (I.getType()->getTypeID()) {
3745   default:
3746     std::cerr << I;
3747     assert(0 && "Error: bad type for va_next instruction!");
3748     return;
3749   case Type::PointerTyID:
3750   case Type::UIntTyID:
3751   case Type::IntTyID:
3752     addDirectMem(BuildMI(BB, X86::MOV32rm, 4, DestReg), VAList);
3753     break;
3754   case Type::ULongTyID:
3755   case Type::LongTyID:
3756     addDirectMem(BuildMI(BB, X86::MOV32rm, 4, DestReg), VAList);
3757     addRegOffset(BuildMI(BB, X86::MOV32rm, 4, DestReg+1), VAList, 4);
3758     break;
3759   case Type::DoubleTyID:
3760     addDirectMem(BuildMI(BB, X86::FLD64m, 4, DestReg), VAList);
3761     break;
3762   }
3763 }
3764
3765 /// visitGetElementPtrInst - instruction-select GEP instructions
3766 ///
3767 void X86ISel::visitGetElementPtrInst(GetElementPtrInst &I) {
3768   // If this GEP instruction will be folded into all of its users, we don't need
3769   // to explicitly calculate it!
3770   X86AddressMode AM;
3771   if (isGEPFoldable(0, I.getOperand(0), I.op_begin()+1, I.op_end(), AM)) {
3772     // Check all of the users of the instruction to see if they are loads and
3773     // stores.
3774     bool AllWillFold = true;
3775     for (Value::use_iterator UI = I.use_begin(), E = I.use_end(); UI != E; ++UI)
3776       if (cast<Instruction>(*UI)->getOpcode() != Instruction::Load)
3777         if (cast<Instruction>(*UI)->getOpcode() != Instruction::Store ||
3778             cast<Instruction>(*UI)->getOperand(0) == &I) {
3779           AllWillFold = false;
3780           break;
3781         }
3782
3783     // If the instruction is foldable, and will be folded into all users, don't
3784     // emit it!
3785     if (AllWillFold) return;
3786   }
3787
3788   unsigned outputReg = getReg(I);
3789   emitGEPOperation(BB, BB->end(), I.getOperand(0),
3790                    I.op_begin()+1, I.op_end(), outputReg);
3791 }
3792
3793 /// getGEPIndex - Inspect the getelementptr operands specified with GEPOps and
3794 /// GEPTypes (the derived types being stepped through at each level).  On return
3795 /// from this function, if some indexes of the instruction are representable as
3796 /// an X86 lea instruction, the machine operands are put into the Ops
3797 /// instruction and the consumed indexes are poped from the GEPOps/GEPTypes
3798 /// lists.  Otherwise, GEPOps.size() is returned.  If this returns a an
3799 /// addressing mode that only partially consumes the input, the BaseReg input of
3800 /// the addressing mode must be left free.
3801 ///
3802 /// Note that there is one fewer entry in GEPTypes than there is in GEPOps.
3803 ///
3804 void X86ISel::getGEPIndex(MachineBasicBlock *MBB,
3805                           MachineBasicBlock::iterator IP,
3806                           std::vector<Value*> &GEPOps,
3807                           std::vector<const Type*> &GEPTypes,
3808                           X86AddressMode &AM) {
3809   const TargetData &TD = TM.getTargetData();
3810
3811   // Clear out the state we are working with...
3812   AM.BaseType = X86AddressMode::RegBase;
3813   AM.Base.Reg = 0;   // No base register
3814   AM.Scale = 1;      // Unit scale
3815   AM.IndexReg = 0;   // No index register
3816   AM.Disp = 0;       // No displacement
3817
3818   // While there are GEP indexes that can be folded into the current address,
3819   // keep processing them.
3820   while (!GEPTypes.empty()) {
3821     if (const StructType *StTy = dyn_cast<StructType>(GEPTypes.back())) {
3822       // It's a struct access.  CUI is the index into the structure,
3823       // which names the field. This index must have unsigned type.
3824       const ConstantUInt *CUI = cast<ConstantUInt>(GEPOps.back());
3825
3826       // Use the TargetData structure to pick out what the layout of the
3827       // structure is in memory.  Since the structure index must be constant, we
3828       // can get its value and use it to find the right byte offset from the
3829       // StructLayout class's list of structure member offsets.
3830       AM.Disp += TD.getStructLayout(StTy)->MemberOffsets[CUI->getValue()];
3831       GEPOps.pop_back();        // Consume a GEP operand
3832       GEPTypes.pop_back();
3833     } else {
3834       // It's an array or pointer access: [ArraySize x ElementType].
3835       const SequentialType *SqTy = cast<SequentialType>(GEPTypes.back());
3836       Value *idx = GEPOps.back();
3837
3838       // idx is the index into the array.  Unlike with structure
3839       // indices, we may not know its actual value at code-generation
3840       // time.
3841
3842       // If idx is a constant, fold it into the offset.
3843       unsigned TypeSize = TD.getTypeSize(SqTy->getElementType());
3844       if (ConstantSInt *CSI = dyn_cast<ConstantSInt>(idx)) {
3845         AM.Disp += TypeSize*CSI->getValue();
3846       } else if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(idx)) {
3847         AM.Disp += TypeSize*CUI->getValue();
3848       } else {
3849         // If the index reg is already taken, we can't handle this index.
3850         if (AM.IndexReg) return;
3851
3852         // If this is a size that we can handle, then add the index as
3853         switch (TypeSize) {
3854         case 1: case 2: case 4: case 8:
3855           // These are all acceptable scales on X86.
3856           AM.Scale = TypeSize;
3857           break;
3858         default:
3859           // Otherwise, we can't handle this scale
3860           return;
3861         }
3862
3863         if (CastInst *CI = dyn_cast<CastInst>(idx))
3864           if (CI->getOperand(0)->getType() == Type::IntTy ||
3865               CI->getOperand(0)->getType() == Type::UIntTy)
3866             idx = CI->getOperand(0);
3867
3868         AM.IndexReg = MBB ? getReg(idx, MBB, IP) : 1;
3869       }
3870
3871       GEPOps.pop_back();        // Consume a GEP operand
3872       GEPTypes.pop_back();
3873     }
3874   }
3875
3876   // GEPTypes is empty, which means we have a single operand left.  Set it as
3877   // the base register.
3878   //
3879   assert(AM.Base.Reg == 0);
3880
3881   if (AllocaInst *AI = dyn_castFixedAlloca(GEPOps.back())) {
3882     AM.BaseType = X86AddressMode::FrameIndexBase;
3883     AM.Base.FrameIndex = getFixedSizedAllocaFI(AI);
3884     GEPOps.pop_back();
3885     return;
3886   }
3887
3888   if (GlobalValue *GV = dyn_cast<GlobalValue>(GEPOps.back())) {
3889     AM.GV = GV;
3890     GEPOps.pop_back();
3891     return;
3892   }
3893
3894   AM.Base.Reg = MBB ? getReg(GEPOps[0], MBB, IP) : 1;
3895   GEPOps.pop_back();        // Consume the last GEP operand
3896 }
3897
3898
3899 /// isGEPFoldable - Return true if the specified GEP can be completely
3900 /// folded into the addressing mode of a load/store or lea instruction.
3901 bool X86ISel::isGEPFoldable(MachineBasicBlock *MBB,
3902                             Value *Src, User::op_iterator IdxBegin,
3903                             User::op_iterator IdxEnd, X86AddressMode &AM) {
3904
3905   std::vector<Value*> GEPOps;
3906   GEPOps.resize(IdxEnd-IdxBegin+1);
3907   GEPOps[0] = Src;
3908   std::copy(IdxBegin, IdxEnd, GEPOps.begin()+1);
3909
3910   std::vector<const Type*>
3911     GEPTypes(gep_type_begin(Src->getType(), IdxBegin, IdxEnd),
3912              gep_type_end(Src->getType(), IdxBegin, IdxEnd));
3913
3914   MachineBasicBlock::iterator IP;
3915   if (MBB) IP = MBB->end();
3916   getGEPIndex(MBB, IP, GEPOps, GEPTypes, AM);
3917
3918   // We can fold it away iff the getGEPIndex call eliminated all operands.
3919   return GEPOps.empty();
3920 }
3921
3922 void X86ISel::emitGEPOperation(MachineBasicBlock *MBB,
3923                                MachineBasicBlock::iterator IP,
3924                                Value *Src, User::op_iterator IdxBegin,
3925                                User::op_iterator IdxEnd, unsigned TargetReg) {
3926   const TargetData &TD = TM.getTargetData();
3927
3928   // If this is a getelementptr null, with all constant integer indices, just
3929   // replace it with TargetReg = 42.
3930   if (isa<ConstantPointerNull>(Src)) {
3931     User::op_iterator I = IdxBegin;
3932     for (; I != IdxEnd; ++I)
3933       if (!isa<ConstantInt>(*I))
3934         break;
3935     if (I == IdxEnd) {   // All constant indices
3936       unsigned Offset = TD.getIndexedOffset(Src->getType(),
3937                                          std::vector<Value*>(IdxBegin, IdxEnd));
3938       BuildMI(*MBB, IP, X86::MOV32ri, 1, TargetReg).addImm(Offset);
3939       return;
3940     }
3941   }
3942
3943   std::vector<Value*> GEPOps;
3944   GEPOps.resize(IdxEnd-IdxBegin+1);
3945   GEPOps[0] = Src;
3946   std::copy(IdxBegin, IdxEnd, GEPOps.begin()+1);
3947
3948   std::vector<const Type*> GEPTypes;
3949   GEPTypes.assign(gep_type_begin(Src->getType(), IdxBegin, IdxEnd),
3950                   gep_type_end(Src->getType(), IdxBegin, IdxEnd));
3951
3952   // Keep emitting instructions until we consume the entire GEP instruction.
3953   while (!GEPOps.empty()) {
3954     unsigned OldSize = GEPOps.size();
3955     X86AddressMode AM;
3956     getGEPIndex(MBB, IP, GEPOps, GEPTypes, AM);
3957
3958     if (GEPOps.size() != OldSize) {
3959       // getGEPIndex consumed some of the input.  Build an LEA instruction here.
3960       unsigned NextTarget = 0;
3961       if (!GEPOps.empty()) {
3962         assert(AM.Base.Reg == 0 &&
3963            "getGEPIndex should have left the base register open for chaining!");
3964         NextTarget = AM.Base.Reg = makeAnotherReg(Type::UIntTy);
3965       }
3966
3967       if (AM.BaseType == X86AddressMode::RegBase &&
3968           AM.IndexReg == 0 && AM.Disp == 0 && !AM.GV)
3969         BuildMI(*MBB, IP, X86::MOV32rr, 1, TargetReg).addReg(AM.Base.Reg);
3970       else if (AM.BaseType == X86AddressMode::RegBase && AM.Base.Reg == 0 &&
3971                AM.IndexReg == 0 && AM.Disp == 0)
3972         BuildMI(*MBB, IP, X86::MOV32ri, 1, TargetReg).addGlobalAddress(AM.GV);
3973       else
3974         addFullAddress(BuildMI(*MBB, IP, X86::LEA32r, 5, TargetReg), AM);
3975       --IP;
3976       TargetReg = NextTarget;
3977     } else if (GEPTypes.empty()) {
3978       // The getGEPIndex operation didn't want to build an LEA.  Check to see if
3979       // all operands are consumed but the base pointer.  If so, just load it
3980       // into the register.
3981       if (GlobalValue *GV = dyn_cast<GlobalValue>(GEPOps[0])) {
3982         BuildMI(*MBB, IP, X86::MOV32ri, 1, TargetReg).addGlobalAddress(GV);
3983       } else {
3984         unsigned BaseReg = getReg(GEPOps[0], MBB, IP);
3985         BuildMI(*MBB, IP, X86::MOV32rr, 1, TargetReg).addReg(BaseReg);
3986       }
3987       break;                // we are now done
3988
3989     } else {
3990       // It's an array or pointer access: [ArraySize x ElementType].
3991       const SequentialType *SqTy = cast<SequentialType>(GEPTypes.back());
3992       Value *idx = GEPOps.back();
3993       GEPOps.pop_back();        // Consume a GEP operand
3994       GEPTypes.pop_back();
3995
3996       // Many GEP instructions use a [cast (int/uint) to LongTy] as their
3997       // operand on X86.  Handle this case directly now...
3998       if (CastInst *CI = dyn_cast<CastInst>(idx))
3999         if (CI->getOperand(0)->getType() == Type::IntTy ||
4000             CI->getOperand(0)->getType() == Type::UIntTy)
4001           idx = CI->getOperand(0);
4002
4003       // We want to add BaseReg to(idxReg * sizeof ElementType). First, we
4004       // must find the size of the pointed-to type (Not coincidentally, the next
4005       // type is the type of the elements in the array).
4006       const Type *ElTy = SqTy->getElementType();
4007       unsigned elementSize = TD.getTypeSize(ElTy);
4008
4009       // If idxReg is a constant, we don't need to perform the multiply!
4010       if (ConstantInt *CSI = dyn_cast<ConstantInt>(idx)) {
4011         if (!CSI->isNullValue()) {
4012           unsigned Offset = elementSize*CSI->getRawValue();
4013           unsigned Reg = makeAnotherReg(Type::UIntTy);
4014           BuildMI(*MBB, IP, X86::ADD32ri, 2, TargetReg)
4015                                 .addReg(Reg).addImm(Offset);
4016           --IP;            // Insert the next instruction before this one.
4017           TargetReg = Reg; // Codegen the rest of the GEP into this
4018         }
4019       } else if (elementSize == 1) {
4020         // If the element size is 1, we don't have to multiply, just add
4021         unsigned idxReg = getReg(idx, MBB, IP);
4022         unsigned Reg = makeAnotherReg(Type::UIntTy);
4023         BuildMI(*MBB, IP, X86::ADD32rr, 2,TargetReg).addReg(Reg).addReg(idxReg);
4024         --IP;            // Insert the next instruction before this one.
4025         TargetReg = Reg; // Codegen the rest of the GEP into this
4026       } else {
4027         unsigned idxReg = getReg(idx, MBB, IP);
4028         unsigned OffsetReg = makeAnotherReg(Type::UIntTy);
4029
4030         // Make sure we can back the iterator up to point to the first
4031         // instruction emitted.
4032         MachineBasicBlock::iterator BeforeIt = IP;
4033         if (IP == MBB->begin())
4034           BeforeIt = MBB->end();
4035         else
4036           --BeforeIt;
4037         doMultiplyConst(MBB, IP, OffsetReg, Type::IntTy, idxReg, elementSize);
4038
4039         // Emit an ADD to add OffsetReg to the basePtr.
4040         unsigned Reg = makeAnotherReg(Type::UIntTy);
4041         BuildMI(*MBB, IP, X86::ADD32rr, 2, TargetReg)
4042                           .addReg(Reg).addReg(OffsetReg);
4043
4044         // Step to the first instruction of the multiply.
4045         if (BeforeIt == MBB->end())
4046           IP = MBB->begin();
4047         else
4048           IP = ++BeforeIt;
4049
4050         TargetReg = Reg; // Codegen the rest of the GEP into this
4051       }
4052     }
4053   }
4054 }
4055
4056 /// visitAllocaInst - If this is a fixed size alloca, allocate space from the
4057 /// frame manager, otherwise do it the hard way.
4058 ///
4059 void X86ISel::visitAllocaInst(AllocaInst &I) {
4060   // If this is a fixed size alloca in the entry block for the function, we
4061   // statically stack allocate the space, so we don't need to do anything here.
4062   //
4063   if (dyn_castFixedAlloca(&I)) return;
4064
4065   // Find the data size of the alloca inst's getAllocatedType.
4066   const Type *Ty = I.getAllocatedType();
4067   unsigned TySize = TM.getTargetData().getTypeSize(Ty);
4068
4069   // Create a register to hold the temporary result of multiplying the type size
4070   // constant by the variable amount.
4071   unsigned TotalSizeReg = makeAnotherReg(Type::UIntTy);
4072   unsigned SrcReg1 = getReg(I.getArraySize());
4073
4074   // TotalSizeReg = mul <numelements>, <TypeSize>
4075   MachineBasicBlock::iterator MBBI = BB->end();
4076   doMultiplyConst(BB, MBBI, TotalSizeReg, Type::UIntTy, SrcReg1, TySize);
4077
4078   // AddedSize = add <TotalSizeReg>, 15
4079   unsigned AddedSizeReg = makeAnotherReg(Type::UIntTy);
4080   BuildMI(BB, X86::ADD32ri, 2, AddedSizeReg).addReg(TotalSizeReg).addImm(15);
4081
4082   // AlignedSize = and <AddedSize>, ~15
4083   unsigned AlignedSize = makeAnotherReg(Type::UIntTy);
4084   BuildMI(BB, X86::AND32ri, 2, AlignedSize).addReg(AddedSizeReg).addImm(~15);
4085
4086   // Subtract size from stack pointer, thereby allocating some space.
4087   BuildMI(BB, X86::SUB32rr, 2, X86::ESP).addReg(X86::ESP).addReg(AlignedSize);
4088
4089   // Put a pointer to the space into the result register, by copying
4090   // the stack pointer.
4091   BuildMI(BB, X86::MOV32rr, 1, getReg(I)).addReg(X86::ESP);
4092
4093   // Inform the Frame Information that we have just allocated a variable-sized
4094   // object.
4095   F->getFrameInfo()->CreateVariableSizedObject();
4096 }
4097
4098 /// visitMallocInst - Malloc instructions are code generated into direct calls
4099 /// to the library malloc.
4100 ///
4101 void X86ISel::visitMallocInst(MallocInst &I) {
4102   unsigned AllocSize = TM.getTargetData().getTypeSize(I.getAllocatedType());
4103   unsigned Arg;
4104
4105   if (ConstantUInt *C = dyn_cast<ConstantUInt>(I.getOperand(0))) {
4106     Arg = getReg(ConstantUInt::get(Type::UIntTy, C->getValue() * AllocSize));
4107   } else {
4108     Arg = makeAnotherReg(Type::UIntTy);
4109     unsigned Op0Reg = getReg(I.getOperand(0));
4110     MachineBasicBlock::iterator MBBI = BB->end();
4111     doMultiplyConst(BB, MBBI, Arg, Type::UIntTy, Op0Reg, AllocSize);
4112   }
4113
4114   std::vector<ValueRecord> Args;
4115   Args.push_back(ValueRecord(Arg, Type::UIntTy));
4116   MachineInstr *TheCall = BuildMI(X86::CALLpcrel32,
4117                                   1).addExternalSymbol("malloc", true);
4118   doCall(ValueRecord(getReg(I), I.getType()), TheCall, Args);
4119 }
4120
4121
4122 /// visitFreeInst - Free instructions are code gen'd to call the free libc
4123 /// function.
4124 ///
4125 void X86ISel::visitFreeInst(FreeInst &I) {
4126   std::vector<ValueRecord> Args;
4127   Args.push_back(ValueRecord(I.getOperand(0)));
4128   MachineInstr *TheCall = BuildMI(X86::CALLpcrel32,
4129                                   1).addExternalSymbol("free", true);
4130   doCall(ValueRecord(0, Type::VoidTy), TheCall, Args);
4131 }
4132
4133 /// createX86SimpleInstructionSelector - This pass converts an LLVM function
4134 /// into a machine code representation is a very simple peep-hole fashion.  The
4135 /// generated code sucks but the implementation is nice and simple.
4136 ///
4137 FunctionPass *llvm::createX86SimpleInstructionSelector(TargetMachine &TM) {
4138   return new X86ISel(TM);
4139 }