lib/Target/X86/X86InstrSSE.td

   1 //====- X86InstrSSE.td - Describe the X86 Instruction Set -------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the Evan Cheng and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes the X86 SSE instruction set, defining the instructions,
  11 // and properties of the instructions which are needed for code generation,
  12 // machine code emission, and analysis.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 //===----------------------------------------------------------------------===//
  17 // SSE specific DAG Nodes.
  18 //===----------------------------------------------------------------------===//
  19
  20 def X86loadp   : SDNode<"X86ISD::LOAD_PACK", SDTLoad,
  21                         [SDNPHasChain]>;
  22 def X86fand    : SDNode<"X86ISD::FAND",      SDTFPBinOp,
  23                         [SDNPCommutative, SDNPAssociative]>;
  24 def X86fxor    : SDNode<"X86ISD::FXOR",      SDTFPBinOp,
  25                         [SDNPCommutative, SDNPAssociative]>;
  26 def X86comi    : SDNode<"X86ISD::COMI",      SDTX86CmpTest,
  27                         [SDNPOutFlag]>;
  28 def X86ucomi   : SDNode<"X86ISD::UCOMI",     SDTX86CmpTest,
  29                         [SDNPOutFlag]>;
  30 def X86s2vec   : SDNode<"X86ISD::S2VEC",
  31                         SDTypeProfile<1, 1, []>, []>;
  32 def X86zexts2vec : SDNode<"X86ISD::ZEXT_S2VEC",
  33                           SDTypeProfile<1, 1, []>, []>;
  34 def X86pextrw  : SDNode<"X86ISD::PEXTRW",
  35                         SDTypeProfile<1, 2, []>, []>;
  36 def X86pinsrw  : SDNode<"X86ISD::PINSRW",
  37                         SDTypeProfile<1, 3, []>, []>;
  38
  39 //===----------------------------------------------------------------------===//
  40 // SSE pattern fragments
  41 //===----------------------------------------------------------------------===//
  42
  43 def X86loadpf32  : PatFrag<(ops node:$ptr), (f32   (X86loadp node:$ptr))>;
  44 def X86loadpf64  : PatFrag<(ops node:$ptr), (f64   (X86loadp node:$ptr))>;
  45
  46 def loadv4f32    : PatFrag<(ops node:$ptr), (v4f32 (load node:$ptr))>;
  47 def loadv2f64    : PatFrag<(ops node:$ptr), (v2f64 (load node:$ptr))>;
  48 def loadv16i8    : PatFrag<(ops node:$ptr), (v16i8 (load node:$ptr))>;
  49 def loadv8i16    : PatFrag<(ops node:$ptr), (v8i16 (load node:$ptr))>;
  50 def loadv4i32    : PatFrag<(ops node:$ptr), (v4i32 (load node:$ptr))>;
  51 def loadv2i64    : PatFrag<(ops node:$ptr), (v2i64 (load node:$ptr))>;
  52
  53 def bc_v4f32 : PatFrag<(ops node:$in), (v4f32 (bitconvert node:$in))>;
  54 def bc_v2f64 : PatFrag<(ops node:$in), (v2f64 (bitconvert node:$in))>;
  55 def bc_v16i8 : PatFrag<(ops node:$in), (v16i8 (bitconvert node:$in))>;
  56 def bc_v8i16 : PatFrag<(ops node:$in), (v8i16 (bitconvert node:$in))>;
  57 def bc_v4i32 : PatFrag<(ops node:$in), (v4i32 (bitconvert node:$in))>;
  58 def bc_v2i64 : PatFrag<(ops node:$in), (v2i64 (bitconvert node:$in))>;
  59
  60 def fp32imm0 : PatLeaf<(f32 fpimm), [{
  61   return N->isExactlyValue(+0.0);
  62 }]>;
  63
  64 def PSxLDQ_imm  : SDNodeXForm<imm, [{
  65   // Transformation function: imm >> 3
  66   return getI32Imm(N->getValue() >> 3);
  67 }]>;
  68
  69 // SHUFFLE_get_shuf_imm xform function: convert vector_shuffle mask to PSHUF*,
  70 // SHUFP* etc. imm.
  71 def SHUFFLE_get_shuf_imm : SDNodeXForm<build_vector, [{
  72   return getI8Imm(X86::getShuffleSHUFImmediate(N));
  73 }]>;
  74
  75 // SHUFFLE_get_pshufhw_imm xform function: convert vector_shuffle mask to
  76 // PSHUFHW imm.
  77 def SHUFFLE_get_pshufhw_imm : SDNodeXForm<build_vector, [{
  78   return getI8Imm(X86::getShufflePSHUFHWImmediate(N));
  79 }]>;
  80
  81 // SHUFFLE_get_pshuflw_imm xform function: convert vector_shuffle mask to
  82 // PSHUFLW imm.
  83 def SHUFFLE_get_pshuflw_imm : SDNodeXForm<build_vector, [{
  84   return getI8Imm(X86::getShufflePSHUFLWImmediate(N));
  85 }]>;
  86
  87 def SSE_splat_mask : PatLeaf<(build_vector), [{
  88   return X86::isSplatMask(N);
  89 }], SHUFFLE_get_shuf_imm>;
  90
  91 def MOVLHPS_shuffle_mask : PatLeaf<(build_vector), [{
  92   return X86::isMOVLHPSMask(N);
  93 }]>;
  94
  95 def MOVHLPS_shuffle_mask : PatLeaf<(build_vector), [{
  96   return X86::isMOVHLPSMask(N);
  97 }]>;
  98
  99 def MOVHP_shuffle_mask : PatLeaf<(build_vector), [{
 100   return X86::isMOVHPMask(N);
 101 }]>;
 102
 103 def MOVLP_shuffle_mask : PatLeaf<(build_vector), [{
 104   return X86::isMOVLPMask(N);
 105 }]>;
 106
 107 def MOVS_shuffle_mask : PatLeaf<(build_vector), [{
 108   return X86::isMOVSMask(N);
 109 }]>;
 110
 111 def UNPCKL_shuffle_mask : PatLeaf<(build_vector), [{
 112   return X86::isUNPCKLMask(N);
 113 }]>;
 114
 115 def UNPCKH_shuffle_mask : PatLeaf<(build_vector), [{
 116   return X86::isUNPCKHMask(N);
 117 }]>;
 118
 119 def UNPCKL_v_undef_shuffle_mask : PatLeaf<(build_vector), [{
 120   return X86::isUNPCKL_v_undef_Mask(N);
 121 }]>;
 122
 123 def PSHUFD_shuffle_mask : PatLeaf<(build_vector), [{
 124   return X86::isPSHUFDMask(N);
 125 }], SHUFFLE_get_shuf_imm>;
 126
 127 def PSHUFHW_shuffle_mask : PatLeaf<(build_vector), [{
 128   return X86::isPSHUFHWMask(N);
 129 }], SHUFFLE_get_pshufhw_imm>;
 130
 131 def PSHUFLW_shuffle_mask : PatLeaf<(build_vector), [{
 132   return X86::isPSHUFLWMask(N);
 133 }], SHUFFLE_get_pshuflw_imm>;
 134
 135 def SHUFP_unary_shuffle_mask : PatLeaf<(build_vector), [{
 136   return X86::isPSHUFDMask(N);
 137 }], SHUFFLE_get_shuf_imm>;
 138
 139 def SHUFP_shuffle_mask : PatLeaf<(build_vector), [{
 140   return X86::isSHUFPMask(N);
 141 }], SHUFFLE_get_shuf_imm>;
 142
 143 def PSHUFD_binary_shuffle_mask : PatLeaf<(build_vector), [{
 144   return X86::isSHUFPMask(N);
 145 }], SHUFFLE_get_shuf_imm>;
 146
 147 //===----------------------------------------------------------------------===//
 148 // SSE scalar FP Instructions
 149 //===----------------------------------------------------------------------===//
 150
 151 // Instruction templates
 152 // SSI - SSE1 instructions with XS prefix.
 153 // SDI - SSE2 instructions with XD prefix.
 154 // PSI - SSE1 instructions with TB prefix.
 155 // PDI - SSE2 instructions with TB and OpSize prefixes.
 156 // PSIi8 - SSE1 instructions with ImmT == Imm8 and TB prefix.
 157 // PDIi8 - SSE2 instructions with ImmT == Imm8 and TB and OpSize prefixes.
 158 // S3SI - SSE3 instructions with XD prefix.
 159 // S3DI - SSE3 instructions with TB and OpSize prefixes.
 160 class SSI<bits<8> o, Format F, dag ops, string asm, list<dag> pattern>
 161       : I<o, F, ops, asm, pattern>, XS, Requires<[HasSSE1]>;
 162 class SDI<bits<8> o, Format F, dag ops, string asm, list<dag> pattern>
 163       : I<o, F, ops, asm, pattern>, XD, Requires<[HasSSE2]>;
 164 class PSI<bits<8> o, Format F, dag ops, string asm, list<dag> pattern>
 165       : I<o, F, ops, asm, pattern>, TB, Requires<[HasSSE1]>;
 166 class PDI<bits<8> o, Format F, dag ops, string asm, list<dag> pattern>
 167       : I<o, F, ops, asm, pattern>, TB, OpSize, Requires<[HasSSE2]>;
 168 class PSIi8<bits<8> o, Format F, dag ops, string asm, list<dag> pattern>
 169       : X86Inst<o, F, Imm8, ops, asm>, TB, Requires<[HasSSE1]> {
 170   let Pattern = pattern;
 171 }
 172 class PDIi8<bits<8> o, Format F, dag ops, string asm, list<dag> pattern>
 173       : X86Inst<o, F, Imm8, ops, asm>, TB, OpSize, Requires<[HasSSE2]> {
 174   let Pattern = pattern;
 175 }
 176 class S3SI<bits<8> o, Format F, dag ops, string asm, list<dag> pattern>
 177       : I<o, F, ops, asm, pattern>, XD, Requires<[HasSSE3]>;
 178 class S3DI<bits<8> o, Format F, dag ops, string asm, list<dag> pattern>
 179       : I<o, F, ops, asm, pattern>, TB, OpSize, Requires<[HasSSE3]>;
 180
 181 //===----------------------------------------------------------------------===//
 182 // Helpers for defining instructions that directly correspond to intrinsics.
 183 class SS_Intr<bits<8> o, string asm, Intrinsic IntId>
 184   : SSI<o, MRMSrcReg, (ops VR128:$dst, VR128:$src), asm,
 185         [(set VR128:$dst, (v4f32 (IntId VR128:$src)))]>;
 186 class SS_Intm<bits<8> o, string asm, Intrinsic IntId>
 187   : SSI<o, MRMSrcMem, (ops VR128:$dst, f32mem:$src), asm,
 188         [(set VR128:$dst, (v4f32 (IntId (load addr:$src))))]>;
 189 class SD_Intr<bits<8> o, string asm, Intrinsic IntId>
 190   : SDI<o, MRMSrcReg, (ops VR128:$dst, VR128:$src), asm,
 191         [(set VR128:$dst, (v2f64 (IntId VR128:$src)))]>;
 192 class SD_Intm<bits<8> o, string asm, Intrinsic IntId>
 193   : SDI<o, MRMSrcMem, (ops VR128:$dst, f64mem:$src), asm,
 194         [(set VR128:$dst, (v2f64 (IntId (load addr:$src))))]>;
 195
 196 class SS_Intrr<bits<8> o, string asm, Intrinsic IntId>
 197   : SSI<o, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2), asm,
 198         [(set VR128:$dst, (v4f32 (IntId VR128:$src1, VR128:$src2)))]>;
 199 class SS_Intrm<bits<8> o, string asm, Intrinsic IntId>
 200   : SSI<o, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f32mem:$src2), asm,
 201         [(set VR128:$dst, (v4f32 (IntId VR128:$src1, (load addr:$src2))))]>;
 202 class SD_Intrr<bits<8> o, string asm, Intrinsic IntId>
 203   : SDI<o, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2), asm,
 204         [(set VR128:$dst, (v2f64 (IntId VR128:$src1, VR128:$src2)))]>;
 205 class SD_Intrm<bits<8> o, string asm, Intrinsic IntId>
 206   : SDI<o, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f64mem:$src2), asm,
 207         [(set VR128:$dst, (v2f64 (IntId VR128:$src1, (load addr:$src2))))]>;
 208
 209 class PS_Intr<bits<8> o, string asm, Intrinsic IntId>
 210   : PSI<o, MRMSrcReg, (ops VR128:$dst, VR128:$src), asm,
 211         [(set VR128:$dst, (IntId VR128:$src))]>;
 212 class PS_Intm<bits<8> o, string asm, Intrinsic IntId>
 213   : PSI<o, MRMSrcMem, (ops VR128:$dst, f32mem:$src), asm,
 214         [(set VR128:$dst, (IntId (loadv4f32 addr:$src)))]>;
 215 class PD_Intr<bits<8> o, string asm, Intrinsic IntId>
 216   : PDI<o, MRMSrcReg, (ops VR128:$dst, VR128:$src), asm,
 217         [(set VR128:$dst, (IntId VR128:$src))]>;
 218 class PD_Intm<bits<8> o, string asm, Intrinsic IntId>
 219   : PDI<o, MRMSrcMem, (ops VR128:$dst, f64mem:$src), asm,
 220         [(set VR128:$dst, (IntId (loadv2f64 addr:$src)))]>;
 221
 222 class PS_Intrr<bits<8> o, string asm, Intrinsic IntId>
 223   : PSI<o, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2), asm,
 224         [(set VR128:$dst, (IntId VR128:$src1, VR128:$src2))]>;
 225 class PS_Intrm<bits<8> o, string asm, Intrinsic IntId>
 226   : PSI<o, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f32mem:$src2), asm,
 227         [(set VR128:$dst, (IntId VR128:$src1, (loadv4f32 addr:$src2)))]>;
 228 class PD_Intrr<bits<8> o, string asm, Intrinsic IntId>
 229   : PDI<o, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2), asm,
 230         [(set VR128:$dst, (IntId VR128:$src1, VR128:$src2))]>;
 231 class PD_Intrm<bits<8> o, string asm, Intrinsic IntId>
 232   : PDI<o, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f64mem:$src2), asm,
 233         [(set VR128:$dst, (IntId VR128:$src1, (loadv2f64 addr:$src2)))]>;
 234
 235 class S3S_Intrr<bits<8> o, string asm, Intrinsic IntId>
 236   : S3SI<o, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2), asm,
 237          [(set VR128:$dst, (v4f32 (IntId VR128:$src1, VR128:$src2)))]>;
 238 class S3S_Intrm<bits<8> o, string asm, Intrinsic IntId>
 239   : S3SI<o, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2), asm,
 240          [(set VR128:$dst, (v4f32 (IntId VR128:$src1,
 241                                    (loadv4f32 addr:$src2))))]>;
 242 class S3D_Intrr<bits<8> o, string asm, Intrinsic IntId>
 243   : S3DI<o, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2), asm,
 244          [(set VR128:$dst, (v2f64 (IntId VR128:$src1, VR128:$src2)))]>;
 245 class S3D_Intrm<bits<8> o, string asm, Intrinsic IntId>
 246   : S3DI<o, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2), asm,
 247          [(set VR128:$dst, (v2f64 (IntId VR128:$src1,
 248                                    (loadv2f64 addr:$src2))))]>;
 249
 250 // Some 'special' instructions
 251 def IMPLICIT_DEF_FR32 : I<0, Pseudo, (ops FR32:$dst),
 252                          "#IMPLICIT_DEF $dst",
 253                          [(set FR32:$dst, (undef))]>, Requires<[HasSSE2]>;
 254 def IMPLICIT_DEF_FR64 : I<0, Pseudo, (ops FR64:$dst),
 255                          "#IMPLICIT_DEF $dst",
 256                          [(set FR64:$dst, (undef))]>, Requires<[HasSSE2]>;
 257
 258 // CMOV* - Used to implement the SSE SELECT DAG operation.  Expanded by the
 259 // scheduler into a branch sequence.
 260 let usesCustomDAGSchedInserter = 1 in {  // Expanded by the scheduler.
 261   def CMOV_FR32 : I<0, Pseudo,
 262                     (ops FR32:$dst, FR32:$t, FR32:$f, i8imm:$cond),
 263                     "#CMOV_FR32 PSEUDO!",
 264                     [(set FR32:$dst, (X86cmov FR32:$t, FR32:$f, imm:$cond))]>;
 265   def CMOV_FR64 : I<0, Pseudo,
 266                     (ops FR64:$dst, FR64:$t, FR64:$f, i8imm:$cond),
 267                     "#CMOV_FR64 PSEUDO!",
 268                     [(set FR64:$dst, (X86cmov FR64:$t, FR64:$f, imm:$cond))]>;
 269   def CMOV_V4F32 : I<0, Pseudo,
 270                     (ops VR128:$dst, VR128:$t, VR128:$f, i8imm:$cond),
 271                     "#CMOV_V4F32 PSEUDO!",
 272                     [(set VR128:$dst,
 273                       (v4f32 (X86cmov VR128:$t, VR128:$f, imm:$cond)))]>;
 274   def CMOV_V2F64 : I<0, Pseudo,
 275                     (ops VR128:$dst, VR128:$t, VR128:$f, i8imm:$cond),
 276                     "#CMOV_V2F64 PSEUDO!",
 277                     [(set VR128:$dst,
 278                       (v2f64 (X86cmov VR128:$t, VR128:$f, imm:$cond)))]>;
 279   def CMOV_V2I64 : I<0, Pseudo,
 280                     (ops VR128:$dst, VR128:$t, VR128:$f, i8imm:$cond),
 281                     "#CMOV_V2I64 PSEUDO!",
 282                     [(set VR128:$dst,
 283                       (v2i64 (X86cmov VR128:$t, VR128:$f, imm:$cond)))]>;
 284 }
 285
 286 // Move Instructions
 287 def MOVSSrr : SSI<0x10, MRMSrcReg, (ops FR32:$dst, FR32:$src),
 288                 "movss {$src, $dst|$dst, $src}", []>;
 289 def MOVSSrm : SSI<0x10, MRMSrcMem, (ops FR32:$dst, f32mem:$src),
 290                 "movss {$src, $dst|$dst, $src}",
 291                 [(set FR32:$dst, (loadf32 addr:$src))]>;
 292 def MOVSDrr : SDI<0x10, MRMSrcReg, (ops FR64:$dst, FR64:$src),
 293                 "movsd {$src, $dst|$dst, $src}", []>;
 294 def MOVSDrm : SDI<0x10, MRMSrcMem, (ops FR64:$dst, f64mem:$src),
 295                 "movsd {$src, $dst|$dst, $src}",
 296                 [(set FR64:$dst, (loadf64 addr:$src))]>;
 297
 298 def MOVSSmr : SSI<0x11, MRMDestMem, (ops f32mem:$dst, FR32:$src),
 299                 "movss {$src, $dst|$dst, $src}",
 300                 [(store FR32:$src, addr:$dst)]>;
 301 def MOVSDmr : SDI<0x11, MRMDestMem, (ops f64mem:$dst, FR64:$src),
 302                 "movsd {$src, $dst|$dst, $src}",
 303                 [(store FR64:$src, addr:$dst)]>;
 304
 305 // Arithmetic instructions
 306 let isTwoAddress = 1 in {
 307 let isCommutable = 1 in {
 308 def ADDSSrr : SSI<0x58, MRMSrcReg, (ops FR32:$dst, FR32:$src1, FR32:$src2),
 309                 "addss {$src2, $dst|$dst, $src2}",
 310                 [(set FR32:$dst, (fadd FR32:$src1, FR32:$src2))]>;
 311 def ADDSDrr : SDI<0x58, MRMSrcReg, (ops FR64:$dst, FR64:$src1, FR64:$src2),
 312                 "addsd {$src2, $dst|$dst, $src2}",
 313                 [(set FR64:$dst, (fadd FR64:$src1, FR64:$src2))]>;
 314 def MULSSrr : SSI<0x59, MRMSrcReg, (ops FR32:$dst, FR32:$src1, FR32:$src2),
 315                 "mulss {$src2, $dst|$dst, $src2}",
 316                 [(set FR32:$dst, (fmul FR32:$src1, FR32:$src2))]>;
 317 def MULSDrr : SDI<0x59, MRMSrcReg, (ops FR64:$dst, FR64:$src1, FR64:$src2),
 318                 "mulsd {$src2, $dst|$dst, $src2}",
 319                 [(set FR64:$dst, (fmul FR64:$src1, FR64:$src2))]>;
 320 }
 321
 322 def ADDSSrm : SSI<0x58, MRMSrcMem, (ops FR32:$dst, FR32:$src1, f32mem:$src2),
 323                 "addss {$src2, $dst|$dst, $src2}",
 324                 [(set FR32:$dst, (fadd FR32:$src1, (loadf32 addr:$src2)))]>;
 325 def ADDSDrm : SDI<0x58, MRMSrcMem, (ops FR64:$dst, FR64:$src1, f64mem:$src2),
 326                 "addsd {$src2, $dst|$dst, $src2}",
 327                 [(set FR64:$dst, (fadd FR64:$src1, (loadf64 addr:$src2)))]>;
 328 def MULSSrm : SSI<0x59, MRMSrcMem, (ops FR32:$dst, FR32:$src1, f32mem:$src2),
 329                 "mulss {$src2, $dst|$dst, $src2}",
 330                 [(set FR32:$dst, (fmul FR32:$src1, (loadf32 addr:$src2)))]>;
 331 def MULSDrm : SDI<0x59, MRMSrcMem, (ops FR64:$dst, FR64:$src1, f64mem:$src2),
 332                 "mulsd {$src2, $dst|$dst, $src2}",
 333                 [(set FR64:$dst, (fmul FR64:$src1, (loadf64 addr:$src2)))]>;
 334
 335 def DIVSSrr : SSI<0x5E, MRMSrcReg, (ops FR32:$dst, FR32:$src1, FR32:$src2),
 336                 "divss {$src2, $dst|$dst, $src2}",
 337                 [(set FR32:$dst, (fdiv FR32:$src1, FR32:$src2))]>;
 338 def DIVSSrm : SSI<0x5E, MRMSrcMem, (ops FR32:$dst, FR32:$src1, f32mem:$src2),
 339                 "divss {$src2, $dst|$dst, $src2}",
 340                 [(set FR32:$dst, (fdiv FR32:$src1, (loadf32 addr:$src2)))]>;
 341 def DIVSDrr : SDI<0x5E, MRMSrcReg, (ops FR64:$dst, FR64:$src1, FR64:$src2),
 342                 "divsd {$src2, $dst|$dst, $src2}",
 343                 [(set FR64:$dst, (fdiv FR64:$src1, FR64:$src2))]>;
 344 def DIVSDrm : SDI<0x5E, MRMSrcMem, (ops FR64:$dst, FR64:$src1, f64mem:$src2),
 345                 "divsd {$src2, $dst|$dst, $src2}",
 346                 [(set FR64:$dst, (fdiv FR64:$src1, (loadf64 addr:$src2)))]>;
 347
 348 def SUBSSrr : SSI<0x5C, MRMSrcReg, (ops FR32:$dst, FR32:$src1, FR32:$src2),
 349                 "subss {$src2, $dst|$dst, $src2}",
 350                 [(set FR32:$dst, (fsub FR32:$src1, FR32:$src2))]>;
 351 def SUBSSrm : SSI<0x5C, MRMSrcMem, (ops FR32:$dst, FR32:$src1, f32mem:$src2),
 352                 "subss {$src2, $dst|$dst, $src2}",
 353                 [(set FR32:$dst, (fsub FR32:$src1, (loadf32 addr:$src2)))]>;
 354 def SUBSDrr : SDI<0x5C, MRMSrcReg, (ops FR64:$dst, FR64:$src1, FR64:$src2),
 355                 "subsd {$src2, $dst|$dst, $src2}",
 356                 [(set FR64:$dst, (fsub FR64:$src1, FR64:$src2))]>;
 357 def SUBSDrm : SDI<0x5C, MRMSrcMem, (ops FR64:$dst, FR64:$src1, f64mem:$src2),
 358                 "subsd {$src2, $dst|$dst, $src2}",
 359                 [(set FR64:$dst, (fsub FR64:$src1, (loadf64 addr:$src2)))]>;
 360 }
 361
 362 def SQRTSSr : SSI<0x51, MRMSrcReg, (ops FR32:$dst, FR32:$src),
 363                 "sqrtss {$src, $dst|$dst, $src}",
 364                 [(set FR32:$dst, (fsqrt FR32:$src))]>;
 365 def SQRTSSm : SSI<0x51, MRMSrcMem, (ops FR32:$dst, f32mem:$src),
 366                  "sqrtss {$src, $dst|$dst, $src}",
 367                  [(set FR32:$dst, (fsqrt (loadf32 addr:$src)))]>;
 368 def SQRTSDr : SDI<0x51, MRMSrcReg, (ops FR64:$dst, FR64:$src),
 369                  "sqrtsd {$src, $dst|$dst, $src}",
 370                  [(set FR64:$dst, (fsqrt FR64:$src))]>;
 371 def SQRTSDm : SDI<0x51, MRMSrcMem, (ops FR64:$dst, f64mem:$src),
 372                  "sqrtsd {$src, $dst|$dst, $src}",
 373                  [(set FR64:$dst, (fsqrt (loadf64 addr:$src)))]>;
 374
 375 def RSQRTSSr : SSI<0x52, MRMSrcReg, (ops FR32:$dst, FR32:$src),
 376                    "rsqrtss {$src, $dst|$dst, $src}", []>;
 377 def RSQRTSSm : SSI<0x52, MRMSrcMem, (ops FR32:$dst, f32mem:$src),
 378                    "rsqrtss {$src, $dst|$dst, $src}", []>;
 379 def RCPSSr : SSI<0x53, MRMSrcReg, (ops FR32:$dst, FR32:$src),
 380                  "rcpss {$src, $dst|$dst, $src}", []>;
 381 def RCPSSm : SSI<0x53, MRMSrcMem, (ops FR32:$dst, f32mem:$src),
 382                  "rcpss {$src, $dst|$dst, $src}", []>;
 383
 384 let isTwoAddress = 1 in {
 385 def MAXSSrr : SSI<0x5F, MRMSrcReg, (ops FR32:$dst, FR32:$src1, FR32:$src2),
 386                   "maxss {$src2, $dst|$dst, $src2}", []>;
 387 def MAXSSrm : SSI<0x5F, MRMSrcMem, (ops FR32:$dst, FR32:$src1, f32mem:$src2),
 388                   "maxss {$src2, $dst|$dst, $src2}", []>;
 389 def MAXSDrr : SDI<0x5F, MRMSrcReg, (ops FR64:$dst, FR32:$src1, FR64:$src2),
 390                   "maxsd {$src2, $dst|$dst, $src2}", []>;
 391 def MAXSDrm : SDI<0x5F, MRMSrcMem, (ops FR64:$dst, FR32:$src1, f64mem:$src2),
 392                   "maxsd {$src2, $dst|$dst, $src2}", []>;
 393 def MINSSrr : SSI<0x5D, MRMSrcReg, (ops FR32:$dst, FR32:$src1, FR32:$src2),
 394                   "minss {$src2, $dst|$dst, $src2}", []>;
 395 def MINSSrm : SSI<0x5D, MRMSrcMem, (ops FR32:$dst, FR32:$src1, f32mem:$src2),
 396                   "minss {$src2, $dst|$dst, $src2}", []>;
 397 def MINSDrr : SDI<0x5D, MRMSrcReg, (ops FR64:$dst, FR32:$src1, FR64:$src2),
 398                   "minsd {$src2, $dst|$dst, $src2}", []>;
 399 def MINSDrm : SDI<0x5D, MRMSrcMem, (ops FR64:$dst, FR32:$src1, f64mem:$src2),
 400                   "minsd {$src2, $dst|$dst, $src2}", []>;
 401 }
 402
 403 // Aliases to match intrinsics which expect XMM operand(s).
 404 let isTwoAddress = 1 in {
 405 let isCommutable = 1 in {
 406 def Int_ADDSSrr : SS_Intrr<0x58, "addss {$src2, $dst|$dst, $src2}",
 407                            int_x86_sse_add_ss>;
 408 def Int_ADDSDrr : SD_Intrr<0x58, "addsd {$src2, $dst|$dst, $src2}",
 409                            int_x86_sse2_add_sd>;
 410 def Int_MULSSrr : SS_Intrr<0x59, "mulss {$src2, $dst|$dst, $src2}",
 411                            int_x86_sse_mul_ss>;
 412 def Int_MULSDrr : SD_Intrr<0x59, "mulsd {$src2, $dst|$dst, $src2}",
 413                            int_x86_sse2_mul_sd>;
 414 }
 415
 416 def Int_ADDSSrm : SS_Intrm<0x58, "addss {$src2, $dst|$dst, $src2}",
 417                            int_x86_sse_add_ss>;
 418 def Int_ADDSDrm : SD_Intrm<0x58, "addsd {$src2, $dst|$dst, $src2}",
 419                            int_x86_sse2_add_sd>;
 420 def Int_MULSSrm : SS_Intrm<0x59, "mulss {$src2, $dst|$dst, $src2}",
 421                            int_x86_sse_mul_ss>;
 422 def Int_MULSDrm : SD_Intrm<0x59, "mulsd {$src2, $dst|$dst, $src2}",
 423                            int_x86_sse2_mul_sd>;
 424
 425 def Int_DIVSSrr : SS_Intrr<0x5E, "divss {$src2, $dst|$dst, $src2}",
 426                            int_x86_sse_div_ss>;
 427 def Int_DIVSSrm : SS_Intrm<0x5E, "divss {$src2, $dst|$dst, $src2}",
 428                            int_x86_sse_div_ss>;
 429 def Int_DIVSDrr : SD_Intrr<0x5E, "divsd {$src2, $dst|$dst, $src2}",
 430                            int_x86_sse2_div_sd>;
 431 def Int_DIVSDrm : SD_Intrm<0x5E, "divsd {$src2, $dst|$dst, $src2}",
 432                            int_x86_sse2_div_sd>;
 433
 434 def Int_SUBSSrr : SS_Intrr<0x5C, "subss {$src2, $dst|$dst, $src2}",
 435                            int_x86_sse_sub_ss>;
 436 def Int_SUBSSrm : SS_Intrm<0x5C, "subss {$src2, $dst|$dst, $src2}",
 437                            int_x86_sse_sub_ss>;
 438 def Int_SUBSDrr : SD_Intrr<0x5C, "subsd {$src2, $dst|$dst, $src2}",
 439                            int_x86_sse2_sub_sd>;
 440 def Int_SUBSDrm : SD_Intrm<0x5C, "subsd {$src2, $dst|$dst, $src2}",
 441                            int_x86_sse2_sub_sd>;
 442 }
 443
 444 def Int_SQRTSSr : SS_Intr<0x51, "sqrtss {$src, $dst|$dst, $src}",
 445                           int_x86_sse_sqrt_ss>;
 446 def Int_SQRTSSm : SS_Intm<0x51, "sqrtss {$src, $dst|$dst, $src}",
 447                           int_x86_sse_sqrt_ss>;
 448 def Int_SQRTSDr : SD_Intr<0x51, "sqrtsd {$src, $dst|$dst, $src}",
 449                           int_x86_sse2_sqrt_sd>;
 450 def Int_SQRTSDm : SD_Intm<0x51, "sqrtsd {$src, $dst|$dst, $src}",
 451                           int_x86_sse2_sqrt_sd>;
 452
 453 def Int_RSQRTSSr : SS_Intr<0x52, "rsqrtss {$src, $dst|$dst, $src}",
 454                            int_x86_sse_rsqrt_ss>;
 455 def Int_RSQRTSSm : SS_Intm<0x52, "rsqrtss {$src, $dst|$dst, $src}",
 456                            int_x86_sse_rsqrt_ss>;
 457 def Int_RCPSSr   : SS_Intr<0x53, "rcpss {$src, $dst|$dst, $src}",
 458                            int_x86_sse_rcp_ss>;
 459 def Int_RCPSSm   : SS_Intm<0x53, "rcpss {$src, $dst|$dst, $src}",
 460                            int_x86_sse_rcp_ss>;
 461
 462 let isTwoAddress = 1 in {
 463 def Int_MAXSSrr : SS_Intrr<0x5F, "maxss {$src2, $dst|$dst, $src2}",
 464                            int_x86_sse_max_ss>;
 465 def Int_MAXSSrm : SS_Intrm<0x5F, "maxss {$src2, $dst|$dst, $src2}",
 466                            int_x86_sse_max_ss>;
 467 def Int_MAXSDrr : SD_Intrr<0x5F, "maxsd {$src2, $dst|$dst, $src2}",
 468                            int_x86_sse2_max_sd>;
 469 def Int_MAXSDrm : SD_Intrm<0x5F, "maxsd {$src2, $dst|$dst, $src2}",
 470                            int_x86_sse2_max_sd>;
 471 def Int_MINSSrr : SS_Intrr<0x5D, "minss {$src2, $dst|$dst, $src2}",
 472                            int_x86_sse_min_ss>;
 473 def Int_MINSSrm : SS_Intrm<0x5D, "minss {$src2, $dst|$dst, $src2}",
 474                            int_x86_sse_min_ss>;
 475 def Int_MINSDrr : SD_Intrr<0x5D, "minsd {$src2, $dst|$dst, $src2}",
 476                            int_x86_sse2_min_sd>;
 477 def Int_MINSDrm : SD_Intrm<0x5D, "minsd {$src2, $dst|$dst, $src2}",
 478                            int_x86_sse2_min_sd>;
 479 }
 480
 481 // Conversion instructions
 482 def CVTTSS2SIrr: SSI<0x2C, MRMSrcReg, (ops R32:$dst, FR32:$src),
 483                     "cvttss2si {$src, $dst|$dst, $src}",
 484                     [(set R32:$dst, (fp_to_sint FR32:$src))]>;
 485 def CVTTSS2SIrm: SSI<0x2C, MRMSrcMem, (ops R32:$dst, f32mem:$src),
 486                     "cvttss2si {$src, $dst|$dst, $src}",
 487                     [(set R32:$dst, (fp_to_sint (loadf32 addr:$src)))]>;
 488 def CVTTSD2SIrr: SDI<0x2C, MRMSrcReg, (ops R32:$dst, FR64:$src),
 489                     "cvttsd2si {$src, $dst|$dst, $src}",
 490                     [(set R32:$dst, (fp_to_sint FR64:$src))]>;
 491 def CVTTSD2SIrm: SDI<0x2C, MRMSrcMem, (ops R32:$dst, f64mem:$src),
 492                     "cvttsd2si {$src, $dst|$dst, $src}",
 493                     [(set R32:$dst, (fp_to_sint (loadf64 addr:$src)))]>;
 494 def CVTSD2SSrr: SDI<0x5A, MRMSrcReg, (ops FR32:$dst, FR64:$src),
 495                    "cvtsd2ss {$src, $dst|$dst, $src}",
 496                    [(set FR32:$dst, (fround FR64:$src))]>;
 497 def CVTSD2SSrm: SDI<0x5A, MRMSrcMem, (ops FR32:$dst, f64mem:$src),
 498                    "cvtsd2ss {$src, $dst|$dst, $src}",
 499                    [(set FR32:$dst, (fround (loadf64 addr:$src)))]>;
 500 def CVTSI2SSrr: SSI<0x2A, MRMSrcReg, (ops FR32:$dst, R32:$src),
 501                   "cvtsi2ss {$src, $dst|$dst, $src}",
 502                   [(set FR32:$dst, (sint_to_fp R32:$src))]>;
 503 def CVTSI2SSrm: SSI<0x2A, MRMSrcMem, (ops FR32:$dst, i32mem:$src),
 504                    "cvtsi2ss {$src, $dst|$dst, $src}",
 505                    [(set FR32:$dst, (sint_to_fp (loadi32 addr:$src)))]>;
 506 def CVTSI2SDrr: SDI<0x2A, MRMSrcReg, (ops FR64:$dst, R32:$src),
 507                    "cvtsi2sd {$src, $dst|$dst, $src}",
 508                    [(set FR64:$dst, (sint_to_fp R32:$src))]>;
 509 def CVTSI2SDrm: SDI<0x2A, MRMSrcMem, (ops FR64:$dst, i32mem:$src),
 510                    "cvtsi2sd {$src, $dst|$dst, $src}",
 511                    [(set FR64:$dst, (sint_to_fp (loadi32 addr:$src)))]>;
 512
 513 // SSE2 instructions with XS prefix
 514 def CVTSS2SDrr: I<0x5A, MRMSrcReg, (ops FR64:$dst, FR32:$src),
 515                  "cvtss2sd {$src, $dst|$dst, $src}",
 516                  [(set FR64:$dst, (fextend FR32:$src))]>, XS,
 517                 Requires<[HasSSE2]>;
 518 def CVTSS2SDrm: I<0x5A, MRMSrcMem, (ops FR64:$dst, f32mem:$src),
 519                  "cvtss2sd {$src, $dst|$dst, $src}",
 520                  [(set FR64:$dst, (fextend (loadf32 addr:$src)))]>, XS,
 521                 Requires<[HasSSE2]>;
 522
 523 // Match intrinsics which expect XMM operand(s).
 524 def CVTSS2SIrr: SSI<0x2D, MRMSrcReg, (ops R32:$dst, VR128:$src),
 525                     "cvtss2si {$src, $dst|$dst, $src}",
 526                     [(set R32:$dst, (int_x86_sse_cvtss2si VR128:$src))]>;
 527 def CVTSS2SIrm: SSI<0x2D, MRMSrcMem, (ops R32:$dst, f32mem:$src),
 528                     "cvtss2si {$src, $dst|$dst, $src}",
 529                     [(set R32:$dst, (int_x86_sse_cvtss2si
 530                                      (loadv4f32 addr:$src)))]>;
 531
 532 // Aliases for intrinsics
 533 def Int_CVTTSS2SIrr: SSI<0x2C, MRMSrcReg, (ops R32:$dst, VR128:$src),
 534                     "cvttss2si {$src, $dst|$dst, $src}",
 535                     [(set R32:$dst, (int_x86_sse_cvttss2si VR128:$src))]>;
 536 def Int_CVTTSS2SIrm: SSI<0x2C, MRMSrcMem, (ops R32:$dst, f32mem:$src),
 537                     "cvttss2si {$src, $dst|$dst, $src}",
 538                     [(set R32:$dst, (int_x86_sse_cvttss2si
 539                                      (loadv4f32 addr:$src)))]>;
 540 def Int_CVTTSD2SIrr: SDI<0x2C, MRMSrcReg, (ops R32:$dst, VR128:$src),
 541                          "cvttsd2si {$src, $dst|$dst, $src}",
 542                          [(set R32:$dst, (int_x86_sse2_cvttsd2si VR128:$src))]>;
 543 def Int_CVTTSD2SIrm: SDI<0x2C, MRMSrcMem, (ops R32:$dst, f128mem:$src),
 544                          "cvttsd2si {$src, $dst|$dst, $src}",
 545                          [(set R32:$dst, (int_x86_sse2_cvttsd2si
 546                                           (loadv2f64 addr:$src)))]>;
 547
 548 let isTwoAddress = 1 in {
 549 def Int_CVTSI2SSrr: SSI<0x2A, MRMSrcReg,
 550                         (ops VR128:$dst, VR128:$src1, R32:$src2),
 551                         "cvtsi2ss {$src2, $dst|$dst, $src2}",
 552                         [(set VR128:$dst, (int_x86_sse_cvtsi2ss VR128:$src1,
 553                                            R32:$src2))]>;
 554 def Int_CVTSI2SSrm: SSI<0x2A, MRMSrcMem,
 555                         (ops VR128:$dst, VR128:$src1, i32mem:$src2),
 556                         "cvtsi2ss {$src2, $dst|$dst, $src2}",
 557                         [(set VR128:$dst, (int_x86_sse_cvtsi2ss VR128:$src1,
 558                                            (loadi32 addr:$src2)))]>;
 559 }
 560
 561 // Comparison instructions
 562 let isTwoAddress = 1 in {
 563 def CMPSSrr : SSI<0xC2, MRMSrcReg,
 564                 (ops FR32:$dst, FR32:$src1, FR32:$src, SSECC:$cc),
 565                 "cmp${cc}ss {$src, $dst|$dst, $src}",
 566                  []>;
 567 def CMPSSrm : SSI<0xC2, MRMSrcMem,
 568                 (ops FR32:$dst, FR32:$src1, f32mem:$src, SSECC:$cc),
 569                 "cmp${cc}ss {$src, $dst|$dst, $src}", []>;
 570 def CMPSDrr : SDI<0xC2, MRMSrcReg,
 571                 (ops FR64:$dst, FR64:$src1, FR64:$src, SSECC:$cc),
 572                 "cmp${cc}sd {$src, $dst|$dst, $src}", []>;
 573 def CMPSDrm : SDI<0xC2, MRMSrcMem,
 574                 (ops FR64:$dst, FR64:$src1, f64mem:$src, SSECC:$cc),
 575                 "cmp${cc}sd {$src, $dst|$dst, $src}", []>;
 576 }
 577
 578 def UCOMISSrr: PSI<0x2E, MRMSrcReg, (ops FR32:$src1, FR32:$src2),
 579                  "ucomiss {$src2, $src1|$src1, $src2}",
 580                  [(X86cmp FR32:$src1, FR32:$src2)]>;
 581 def UCOMISSrm: PSI<0x2E, MRMSrcMem, (ops FR32:$src1, f32mem:$src2),
 582                  "ucomiss {$src2, $src1|$src1, $src2}",
 583                  [(X86cmp FR32:$src1, (loadf32 addr:$src2))]>;
 584 def UCOMISDrr: PDI<0x2E, MRMSrcReg, (ops FR64:$src1, FR64:$src2),
 585                  "ucomisd {$src2, $src1|$src1, $src2}",
 586                  [(X86cmp FR64:$src1, FR64:$src2)]>;
 587 def UCOMISDrm: PDI<0x2E, MRMSrcMem, (ops FR64:$src1, f64mem:$src2),
 588                  "ucomisd {$src2, $src1|$src1, $src2}",
 589                  [(X86cmp FR64:$src1, (loadf64 addr:$src2))]>;
 590
 591 // Aliases to match intrinsics which expect XMM operand(s).
 592 let isTwoAddress = 1 in {
 593 def Int_CMPSSrr : SSI<0xC2, MRMSrcReg,
 594                       (ops VR128:$dst, VR128:$src1, VR128:$src, SSECC:$cc),
 595                       "cmp${cc}ss {$src, $dst|$dst, $src}",
 596                       [(set VR128:$dst, (int_x86_sse_cmp_ss VR128:$src1,
 597                                          VR128:$src, imm:$cc))]>;
 598 def Int_CMPSSrm : SSI<0xC2, MRMSrcMem,
 599                       (ops VR128:$dst, VR128:$src1, f32mem:$src, SSECC:$cc),
 600                       "cmp${cc}ss {$src, $dst|$dst, $src}",
 601                       [(set VR128:$dst, (int_x86_sse_cmp_ss VR128:$src1,
 602                                          (load addr:$src), imm:$cc))]>;
 603 def Int_CMPSDrr : SDI<0xC2, MRMSrcReg,
 604                       (ops VR128:$dst, VR128:$src1, VR128:$src, SSECC:$cc),
 605                       "cmp${cc}sd {$src, $dst|$dst, $src}", []>;
 606 def Int_CMPSDrm : SDI<0xC2, MRMSrcMem,
 607                       (ops VR128:$dst, VR128:$src1, f64mem:$src, SSECC:$cc),
 608                       "cmp${cc}sd {$src, $dst|$dst, $src}", []>;
 609 }
 610
 611 def Int_UCOMISSrr: PSI<0x2E, MRMSrcReg, (ops VR128:$src1, VR128:$src2),
 612                        "ucomiss {$src2, $src1|$src1, $src2}",
 613                        [(X86ucomi (v4f32 VR128:$src1), VR128:$src2)]>;
 614 def Int_UCOMISSrm: PSI<0x2E, MRMSrcMem, (ops VR128:$src1, f128mem:$src2),
 615                        "ucomiss {$src2, $src1|$src1, $src2}",
 616                       [(X86ucomi (v4f32 VR128:$src1), (loadv4f32 addr:$src2))]>;
 617 def Int_UCOMISDrr: PDI<0x2E, MRMSrcReg, (ops VR128:$src1, VR128:$src2),
 618                        "ucomisd {$src2, $src1|$src1, $src2}",
 619                        [(X86ucomi (v2f64 VR128:$src1), (v2f64 VR128:$src2))]>;
 620 def Int_UCOMISDrm: PDI<0x2E, MRMSrcMem, (ops VR128:$src1, f128mem:$src2),
 621                        "ucomisd {$src2, $src1|$src1, $src2}",
 622                       [(X86ucomi (v2f64 VR128:$src1), (loadv2f64 addr:$src2))]>;
 623
 624 def Int_COMISSrr: PSI<0x2F, MRMSrcReg, (ops VR128:$src1, VR128:$src2),
 625                       "comiss {$src2, $src1|$src1, $src2}",
 626                       [(X86comi (v4f32 VR128:$src1), VR128:$src2)]>;
 627 def Int_COMISSrm: PSI<0x2F, MRMSrcMem, (ops VR128:$src1, f128mem:$src2),
 628                       "comiss {$src2, $src1|$src1, $src2}",
 629                       [(X86comi (v4f32 VR128:$src1), (loadv4f32 addr:$src2))]>;
 630 def Int_COMISDrr: PDI<0x2F, MRMSrcReg, (ops VR128:$src1, VR128:$src2),
 631                       "comisd {$src2, $src1|$src1, $src2}",
 632                       [(X86comi (v2f64 VR128:$src1), (v2f64 VR128:$src2))]>;
 633 def Int_COMISDrm: PDI<0x2F, MRMSrcMem, (ops VR128:$src1, f128mem:$src2),
 634                       "comisd {$src2, $src1|$src1, $src2}",
 635                       [(X86comi (v2f64 VR128:$src1), (loadv2f64 addr:$src2))]>;
 636
 637 // Aliases of packed instructions for scalar use. These all have names that
 638 // start with 'Fs'.
 639
 640 // Alias instructions that map fld0 to pxor for sse.
 641 // FIXME: remove when we can teach regalloc that xor reg, reg is ok.
 642 def FsFLD0SS : I<0xEF, MRMInitReg, (ops FR32:$dst),
 643                  "pxor $dst, $dst", [(set FR32:$dst, fp32imm0)]>,
 644                Requires<[HasSSE1]>, TB, OpSize;
 645 def FsFLD0SD : I<0xEF, MRMInitReg, (ops FR64:$dst),
 646                  "pxor $dst, $dst", [(set FR64:$dst, fp64imm0)]>,
 647                Requires<[HasSSE2]>, TB, OpSize;
 648
 649 // Alias instructions to do FR32 / FR64 reg-to-reg copy using movaps / movapd.
 650 // Upper bits are disregarded.
 651 def FsMOVAPSrr : PSI<0x28, MRMSrcReg, (ops FR32:$dst, FR32:$src),
 652                    "movaps {$src, $dst|$dst, $src}", []>;
 653 def FsMOVAPDrr : PDI<0x28, MRMSrcReg, (ops FR64:$dst, FR64:$src),
 654                    "movapd {$src, $dst|$dst, $src}", []>;
 655
 656 // Alias instructions to load FR32 / FR64 from f128mem using movaps / movapd.
 657 // Upper bits are disregarded.
 658 def FsMOVAPSrm : PSI<0x28, MRMSrcMem, (ops FR32:$dst, f128mem:$src),
 659                    "movaps {$src, $dst|$dst, $src}",
 660                    [(set FR32:$dst, (X86loadpf32 addr:$src))]>;
 661 def FsMOVAPDrm : PDI<0x28, MRMSrcMem, (ops FR64:$dst, f128mem:$src),
 662                   "movapd {$src, $dst|$dst, $src}",
 663                   [(set FR64:$dst, (X86loadpf64 addr:$src))]>;
 664
 665 // Alias bitwise logical operations using SSE logical ops on packed FP values.
 666 let isTwoAddress = 1 in {
 667 let isCommutable = 1 in {
 668 def FsANDPSrr : PSI<0x54, MRMSrcReg, (ops FR32:$dst, FR32:$src1, FR32:$src2),
 669                   "andps {$src2, $dst|$dst, $src2}",
 670                   [(set FR32:$dst, (X86fand FR32:$src1, FR32:$src2))]>;
 671 def FsANDPDrr : PDI<0x54, MRMSrcReg, (ops FR64:$dst, FR64:$src1, FR64:$src2),
 672                   "andpd {$src2, $dst|$dst, $src2}",
 673                   [(set FR64:$dst, (X86fand FR64:$src1, FR64:$src2))]>;
 674 def FsORPSrr  : PSI<0x56, MRMSrcReg, (ops FR32:$dst, FR32:$src1, FR32:$src2),
 675                   "orps {$src2, $dst|$dst, $src2}", []>;
 676 def FsORPDrr  : PDI<0x56, MRMSrcReg, (ops FR64:$dst, FR64:$src1, FR64:$src2),
 677                   "orpd {$src2, $dst|$dst, $src2}", []>;
 678 def FsXORPSrr : PSI<0x57, MRMSrcReg, (ops FR32:$dst, FR32:$src1, FR32:$src2),
 679                   "xorps {$src2, $dst|$dst, $src2}",
 680                   [(set FR32:$dst, (X86fxor FR32:$src1, FR32:$src2))]>;
 681 def FsXORPDrr : PDI<0x57, MRMSrcReg, (ops FR64:$dst, FR64:$src1, FR64:$src2),
 682                   "xorpd {$src2, $dst|$dst, $src2}",
 683                   [(set FR64:$dst, (X86fxor FR64:$src1, FR64:$src2))]>;
 684 }
 685 def FsANDPSrm : PSI<0x54, MRMSrcMem, (ops FR32:$dst, FR32:$src1, f128mem:$src2),
 686                   "andps {$src2, $dst|$dst, $src2}",
 687                   [(set FR32:$dst, (X86fand FR32:$src1,
 688                                     (X86loadpf32 addr:$src2)))]>;
 689 def FsANDPDrm : PDI<0x54, MRMSrcMem, (ops FR64:$dst, FR64:$src1, f128mem:$src2),
 690                   "andpd {$src2, $dst|$dst, $src2}",
 691                   [(set FR64:$dst, (X86fand FR64:$src1,
 692                                     (X86loadpf64 addr:$src2)))]>;
 693 def FsORPSrm  : PSI<0x56, MRMSrcMem, (ops FR32:$dst, FR32:$src1, f128mem:$src2),
 694                   "orps {$src2, $dst|$dst, $src2}", []>;
 695 def FsORPDrm  : PDI<0x56, MRMSrcMem, (ops FR64:$dst, FR64:$src1, f128mem:$src2),
 696                   "orpd {$src2, $dst|$dst, $src2}", []>;
 697 def FsXORPSrm : PSI<0x57, MRMSrcMem, (ops FR32:$dst, FR32:$src1, f128mem:$src2),
 698                   "xorps {$src2, $dst|$dst, $src2}",
 699                   [(set FR32:$dst, (X86fxor FR32:$src1,
 700                                     (X86loadpf32 addr:$src2)))]>;
 701 def FsXORPDrm : PDI<0x57, MRMSrcMem, (ops FR64:$dst, FR64:$src1, f128mem:$src2),
 702                   "xorpd {$src2, $dst|$dst, $src2}",
 703                   [(set FR64:$dst, (X86fxor FR64:$src1,
 704                                     (X86loadpf64 addr:$src2)))]>;
 705
 706 def FsANDNPSrr : PSI<0x55, MRMSrcReg, (ops FR32:$dst, FR32:$src1, FR32:$src2),
 707                    "andnps {$src2, $dst|$dst, $src2}", []>;
 708 def FsANDNPSrm : PSI<0x55, MRMSrcMem, (ops FR32:$dst, FR32:$src1, f128mem:$src2),
 709                    "andnps {$src2, $dst|$dst, $src2}", []>;
 710 def FsANDNPDrr : PDI<0x55, MRMSrcReg, (ops FR64:$dst, FR64:$src1, FR64:$src2),
 711                    "andnpd {$src2, $dst|$dst, $src2}", []>;
 712 def FsANDNPDrm : PDI<0x55, MRMSrcMem, (ops FR64:$dst, FR64:$src1, f128mem:$src2),
 713                    "andnpd {$src2, $dst|$dst, $src2}", []>;
 714 }
 715
 716 //===----------------------------------------------------------------------===//
 717 // SSE packed FP Instructions
 718 //===----------------------------------------------------------------------===//
 719
 720 // Some 'special' instructions
 721 def IMPLICIT_DEF_VR128 : I<0, Pseudo, (ops VR128:$dst),
 722                            "#IMPLICIT_DEF $dst",
 723                            [(set VR128:$dst, (v4f32 (undef)))]>,
 724                          Requires<[HasSSE1]>;
 725
 726 // Move Instructions
 727 def MOVAPSrr : PSI<0x28, MRMSrcReg, (ops VR128:$dst, VR128:$src),
 728                    "movaps {$src, $dst|$dst, $src}", []>;
 729 def MOVAPSrm : PSI<0x28, MRMSrcMem, (ops VR128:$dst, f128mem:$src),
 730                    "movaps {$src, $dst|$dst, $src}",
 731                    [(set VR128:$dst, (loadv4f32 addr:$src))]>;
 732 def MOVAPDrr : PDI<0x28, MRMSrcReg, (ops VR128:$dst, VR128:$src),
 733                    "movapd {$src, $dst|$dst, $src}", []>;
 734 def MOVAPDrm : PDI<0x28, MRMSrcMem, (ops VR128:$dst, f128mem:$src),
 735                    "movapd {$src, $dst|$dst, $src}",
 736                    [(set VR128:$dst, (loadv2f64 addr:$src))]>;
 737
 738 def MOVAPSmr : PSI<0x29, MRMDestMem, (ops f128mem:$dst, VR128:$src),
 739                    "movaps {$src, $dst|$dst, $src}",
 740                    [(store (v4f32 VR128:$src), addr:$dst)]>;
 741 def MOVAPDmr : PDI<0x29, MRMDestMem, (ops f128mem:$dst, VR128:$src),
 742                    "movapd {$src, $dst|$dst, $src}",
 743                    [(store (v2f64 VR128:$src), addr:$dst)]>;
 744
 745 def MOVUPSrr : PSI<0x10, MRMSrcReg, (ops VR128:$dst, VR128:$src),
 746                    "movups {$src, $dst|$dst, $src}", []>;
 747 def MOVUPSrm : PDI<0x10, MRMSrcMem, (ops VR128:$dst, f128mem:$src),
 748                    "movups {$src, $dst|$dst, $src}",
 749                    [(set VR128:$dst, (int_x86_sse_loadu_ps addr:$src))]>;
 750 def MOVUPSmr : PDI<0x11, MRMDestMem, (ops f128mem:$dst, VR128:$src),
 751                    "movups {$src, $dst|$dst, $src}",
 752                    [(int_x86_sse_storeu_ps addr:$dst, VR128:$src)]>;
 753 def MOVUPDrr : PDI<0x10, MRMSrcReg, (ops VR128:$dst, VR128:$src),
 754                    "movupd {$src, $dst|$dst, $src}", []>;
 755 def MOVUPDrm : PDI<0x10, MRMSrcMem, (ops VR128:$dst, f128mem:$src),
 756                    "movupd {$src, $dst|$dst, $src}",
 757                    [(set VR128:$dst, (int_x86_sse2_loadu_pd addr:$src))]>;
 758 def MOVUPDmr : PDI<0x11, MRMDestMem, (ops f128mem:$dst, VR128:$src),
 759                    "movupd {$src, $dst|$dst, $src}",
 760                    [(int_x86_sse2_storeu_pd addr:$dst, VR128:$src)]>;
 761 def MOVDQUrm :   I<0x6F, MRMSrcMem, (ops VR128:$dst, i128mem:$src),
 762                    "movdqu {$src, $dst|$dst, $src}",
 763                    [(set VR128:$dst, (int_x86_sse2_loadu_dq addr:$src))]>,
 764                  XS, Requires<[HasSSE2]>;
 765 def MOVDQUmr :   I<0x7F, MRMDestMem, (ops i128mem:$dst, VR128:$src),
 766                    "movdqu {$src, $dst|$dst, $src}",
 767                    [(int_x86_sse2_storeu_dq addr:$dst, VR128:$src)]>,
 768                  XS, Requires<[HasSSE2]>;
 769
 770 let isTwoAddress = 1 in {
 771 def MOVLPSrm : PSI<0x12, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f64mem:$src2),
 772                    "movlps {$src2, $dst|$dst, $src2}",
 773                    [(set VR128:$dst,
 774                      (v4f32 (vector_shuffle VR128:$src1,
 775                      (bc_v4f32 (v2f64 (scalar_to_vector (loadf64 addr:$src2)))),
 776                              MOVLP_shuffle_mask)))]>;
 777 def MOVLPDrm : PDI<0x12, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f64mem:$src2),
 778                    "movlpd {$src2, $dst|$dst, $src2}",
 779                    [(set VR128:$dst,
 780                      (v2f64 (vector_shuffle VR128:$src1,
 781                              (scalar_to_vector (loadf64 addr:$src2)),
 782                              MOVLP_shuffle_mask)))]>;
 783 def MOVHPSrm : PSI<0x16, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f64mem:$src2),
 784                    "movhps {$src2, $dst|$dst, $src2}",
 785                    [(set VR128:$dst,
 786                      (v4f32 (vector_shuffle VR128:$src1,
 787                      (bc_v4f32 (v2f64 (scalar_to_vector (loadf64 addr:$src2)))),
 788                              MOVHP_shuffle_mask)))]>;
 789 def MOVHPDrm : PDI<0x16, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f64mem:$src2),
 790                    "movhpd {$src2, $dst|$dst, $src2}",
 791                    [(set VR128:$dst,
 792                      (v2f64 (vector_shuffle VR128:$src1,
 793                              (scalar_to_vector (loadf64 addr:$src2)),
 794                              MOVHP_shuffle_mask)))]>;
 795 }
 796
 797 def MOVLPSmr : PSI<0x13, MRMDestMem, (ops f64mem:$dst, VR128:$src),
 798                    "movlps {$src, $dst|$dst, $src}",
 799                    [(store (f64 (vector_extract (bc_v2f64 (v4f32 VR128:$src)),
 800                                  (i32 0))), addr:$dst)]>;
 801 def MOVLPDmr : PDI<0x13, MRMDestMem, (ops f64mem:$dst, VR128:$src),
 802                    "movlpd {$src, $dst|$dst, $src}",
 803                    [(store (f64 (vector_extract (v2f64 VR128:$src),
 804                                  (i32 0))), addr:$dst)]>;
 805
 806 // v2f64 extract element 1 is always custom lowered to unpack high to low
 807 // and extract element 0 so the non-store version isn't too horrible.
 808 def MOVHPSmr : PSI<0x17, MRMDestMem, (ops f64mem:$dst, VR128:$src),
 809                    "movhps {$src, $dst|$dst, $src}",
 810                    [(store (f64 (vector_extract
 811                                  (v2f64 (vector_shuffle
 812                                          (bc_v2f64 (v4f32 VR128:$src)), (undef),
 813                                          UNPCKH_shuffle_mask)), (i32 0))),
 814                      addr:$dst)]>;
 815 def MOVHPDmr : PDI<0x17, MRMDestMem, (ops f64mem:$dst, VR128:$src),
 816                    "movhpd {$src, $dst|$dst, $src}",
 817                    [(store (f64 (vector_extract
 818                                  (v2f64 (vector_shuffle VR128:$src, (undef),
 819                                          UNPCKH_shuffle_mask)), (i32 0))),
 820                      addr:$dst)]>;
 821
 822 let isTwoAddress = 1 in {
 823 def MOVLHPSrr : PSI<0x16, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
 824                     "movlhps {$src2, $dst|$dst, $src2}",
 825                     [(set VR128:$dst,
 826                       (v4f32 (vector_shuffle VR128:$src1, VR128:$src2,
 827                               MOVLHPS_shuffle_mask)))]>;
 828
 829 def MOVHLPSrr : PSI<0x12, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
 830                     "movhlps {$src2, $dst|$dst, $src2}",
 831                     [(set VR128:$dst,
 832                       (v4f32 (vector_shuffle VR128:$src1, VR128:$src2,
 833                               MOVHLPS_shuffle_mask)))]>;
 834 }
 835
 836 // SSE2 instructions without OpSize prefix
 837 def CVTDQ2PSrr : I<0x5B, MRMSrcReg, (ops VR128:$dst, VR128:$src),
 838                    "cvtdq2ps {$src, $dst|$dst, $src}",
 839                    [(set VR128:$dst, (int_x86_sse2_cvtdq2ps VR128:$src))]>,
 840                  TB, Requires<[HasSSE2]>;
 841 def CVTDQ2PSrm : I<0x5B, MRMSrcMem, (ops VR128:$dst, i128mem:$src),
 842                   "cvtdq2ps {$src, $dst|$dst, $src}",
 843                   [(set VR128:$dst, (int_x86_sse2_cvtdq2ps
 844                                      (bc_v4i32 (loadv2i64 addr:$src))))]>,
 845                  TB, Requires<[HasSSE2]>;
 846
 847 // SSE2 instructions with XS prefix
 848 def CVTDQ2PDrr : I<0xE6, MRMSrcReg, (ops VR128:$dst, VR128:$src),
 849                    "cvtdq2pd {$src, $dst|$dst, $src}",
 850                    [(set VR128:$dst, (int_x86_sse2_cvtdq2pd VR128:$src))]>,
 851                  XS, Requires<[HasSSE2]>;
 852 def CVTDQ2PDrm : I<0xE6, MRMSrcMem, (ops VR128:$dst, i64mem:$src),
 853                    "cvtdq2pd {$src, $dst|$dst, $src}",
 854                    [(set VR128:$dst, (int_x86_sse2_cvtdq2pd
 855                                       (bc_v4i32 (loadv2i64 addr:$src))))]>,
 856                  XS, Requires<[HasSSE2]>;
 857
 858 def CVTPS2DQrr : PDI<0x5B, MRMSrcReg, (ops VR128:$dst, VR128:$src),
 859                      "cvtps2dq {$src, $dst|$dst, $src}",
 860                      [(set VR128:$dst, (int_x86_sse2_cvtps2dq VR128:$src))]>;
 861 def CVTPS2DQrm : PDI<0x5B, MRMSrcMem, (ops VR128:$dst, f128mem:$src),
 862                      "cvtps2dq {$src, $dst|$dst, $src}",
 863                      [(set VR128:$dst, (int_x86_sse2_cvtps2dq
 864                                         (loadv4f32 addr:$src)))]>;
 865 // SSE2 packed instructions with XS prefix
 866 def CVTTPS2DQrr : I<0x5B, MRMSrcReg, (ops VR128:$dst, VR128:$src),
 867                     "cvttps2dq {$src, $dst|$dst, $src}",
 868                     [(set VR128:$dst, (int_x86_sse2_cvttps2dq VR128:$src))]>,
 869                   XS, Requires<[HasSSE2]>;
 870 def CVTTPS2DQrm : I<0x5B, MRMSrcMem, (ops VR128:$dst, f128mem:$src),
 871                     "cvttps2dq {$src, $dst|$dst, $src}",
 872                     [(set VR128:$dst, (int_x86_sse2_cvttps2dq
 873                                        (loadv4f32 addr:$src)))]>,
 874                   XS, Requires<[HasSSE2]>;
 875
 876 // SSE2 packed instructions with XD prefix
 877 def CVTPD2DQrr : I<0xE6, MRMSrcReg, (ops VR128:$dst, VR128:$src),
 878                    "cvtpd2dq {$src, $dst|$dst, $src}",
 879                    [(set VR128:$dst, (int_x86_sse2_cvtpd2dq VR128:$src))]>,
 880                  XD, Requires<[HasSSE2]>;
 881 def CVTPD2DQrm : I<0xE6, MRMSrcMem, (ops VR128:$dst, f128mem:$src),
 882                    "cvtpd2dq {$src, $dst|$dst, $src}",
 883                    [(set VR128:$dst, (int_x86_sse2_cvtpd2dq
 884                                       (loadv2f64 addr:$src)))]>,
 885                  XD, Requires<[HasSSE2]>;
 886 def CVTTPD2DQrr : PDI<0xE6, MRMSrcReg, (ops VR128:$dst, VR128:$src),
 887                       "cvttpd2dq {$src, $dst|$dst, $src}",
 888                       [(set VR128:$dst, (int_x86_sse2_cvttpd2dq VR128:$src))]>;
 889 def CVTTPD2DQrm : PDI<0xE6, MRMSrcMem, (ops VR128:$dst, f128mem:$src),
 890                       "cvttpd2dq {$src, $dst|$dst, $src}",
 891                       [(set VR128:$dst, (int_x86_sse2_cvttpd2dq
 892                                          (loadv2f64 addr:$src)))]>;
 893
 894 // SSE2 instructions without OpSize prefix
 895 def CVTPS2PDrr : I<0x5A, MRMSrcReg, (ops VR128:$dst, VR128:$src),
 896                    "cvtps2pd {$src, $dst|$dst, $src}",
 897                    [(set VR128:$dst, (int_x86_sse2_cvtps2pd VR128:$src))]>,
 898                  TB, Requires<[HasSSE2]>;
 899 def CVTPS2PDrm : I<0x5A, MRMSrcReg, (ops VR128:$dst, f64mem:$src),
 900                    "cvtps2pd {$src, $dst|$dst, $src}",
 901                    [(set VR128:$dst, (int_x86_sse2_cvtps2pd
 902                                       (loadv4f32 addr:$src)))]>,
 903                  TB, Requires<[HasSSE2]>;
 904
 905 def CVTPD2PSrr : PDI<0x5A, MRMSrcReg, (ops VR128:$dst, VR128:$src),
 906                      "cvtpd2ps {$src, $dst|$dst, $src}",
 907                      [(set VR128:$dst, (int_x86_sse2_cvtpd2ps VR128:$src))]>;
 908 def CVTPD2PSrm : PDI<0x5A, MRMSrcReg, (ops VR128:$dst, f128mem:$src),
 909                      "cvtpd2ps {$src, $dst|$dst, $src}",
 910                      [(set VR128:$dst, (int_x86_sse2_cvtpd2ps
 911                                         (loadv2f64 addr:$src)))]>;
 912
 913
 914 def CVTSD2SIrr: SDI<0x2D, MRMSrcReg, (ops R32:$dst, VR128:$src),
 915                     "cvtsd2si {$src, $dst|$dst, $src}",
 916                     [(set R32:$dst, (int_x86_sse2_cvtsd2si VR128:$src))]>;
 917 def CVTSD2SIrm: SDI<0x2D, MRMSrcMem, (ops R32:$dst, f128mem:$src),
 918                     "cvtsd2si {$src, $dst|$dst, $src}",
 919                     [(set R32:$dst, (int_x86_sse2_cvtsd2si
 920                                      (loadv2f64 addr:$src)))]>;
 921
 922 // Match intrinsics which expect XMM operand(s).
 923 // Aliases for intrinsics
 924 let isTwoAddress = 1 in {
 925 def Int_CVTSI2SDrr: SDI<0x2A, MRMSrcReg,
 926                         (ops VR128:$dst, VR128:$src1, R32:$src2),
 927                         "cvtsi2sd {$src2, $dst|$dst, $src2}",
 928                         [(set VR128:$dst, (int_x86_sse2_cvtsi2sd VR128:$src1,
 929                                            R32:$src2))]>;
 930 def Int_CVTSI2SDrm: SDI<0x2A, MRMSrcMem,
 931                         (ops VR128:$dst, VR128:$src1, i32mem:$src2),
 932                         "cvtsi2sd {$src2, $dst|$dst, $src2}",
 933                         [(set VR128:$dst, (int_x86_sse2_cvtsi2sd VR128:$src1,
 934                                            (loadi32 addr:$src2)))]>;
 935 def Int_CVTSD2SSrr: SDI<0x5A, MRMSrcReg,
 936                         (ops VR128:$dst, VR128:$src1, VR128:$src2),
 937                    "cvtsd2ss {$src2, $dst|$dst, $src2}",
 938                    [(set VR128:$dst, (int_x86_sse2_cvtsd2ss VR128:$src1,
 939                                       VR128:$src2))]>;
 940 def Int_CVTSD2SSrm: SDI<0x5A, MRMSrcMem,
 941                         (ops VR128:$dst, VR128:$src1, f64mem:$src2),
 942                    "cvtsd2ss {$src2, $dst|$dst, $src2}",
 943                    [(set VR128:$dst, (int_x86_sse2_cvtsd2ss VR128:$src1,
 944                                       (loadv2f64 addr:$src2)))]>;
 945 def Int_CVTSS2SDrr: I<0x5A, MRMSrcReg,
 946                       (ops VR128:$dst, VR128:$src1, VR128:$src2),
 947                     "cvtss2sd {$src2, $dst|$dst, $src2}",
 948                     [(set VR128:$dst, (int_x86_sse2_cvtss2sd VR128:$src1,
 949                                        VR128:$src2))]>, XS,
 950                     Requires<[HasSSE2]>;
 951 def Int_CVTSS2SDrm: I<0x5A, MRMSrcMem,
 952                       (ops VR128:$dst, VR128:$src1, f32mem:$src2),
 953                     "cvtss2sd {$src2, $dst|$dst, $src2}",
 954                     [(set VR128:$dst, (int_x86_sse2_cvtss2sd VR128:$src1,
 955                                        (loadv4f32 addr:$src2)))]>, XS,
 956                     Requires<[HasSSE2]>;
 957 }
 958
 959 // Arithmetic
 960 let isTwoAddress = 1 in {
 961 let isCommutable = 1 in {
 962 def ADDPSrr : PSI<0x58, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
 963                   "addps {$src2, $dst|$dst, $src2}",
 964                   [(set VR128:$dst, (v4f32 (fadd VR128:$src1, VR128:$src2)))]>;
 965 def ADDPDrr : PDI<0x58, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
 966                   "addpd {$src2, $dst|$dst, $src2}",
 967                   [(set VR128:$dst, (v2f64 (fadd VR128:$src1, VR128:$src2)))]>;
 968 def MULPSrr : PSI<0x59, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
 969                   "mulps {$src2, $dst|$dst, $src2}",
 970                   [(set VR128:$dst, (v4f32 (fmul VR128:$src1, VR128:$src2)))]>;
 971 def MULPDrr : PDI<0x59, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
 972                   "mulpd {$src2, $dst|$dst, $src2}",
 973                   [(set VR128:$dst, (v2f64 (fmul VR128:$src1, VR128:$src2)))]>;
 974 }
 975
 976 def ADDPSrm : PSI<0x58, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
 977                   "addps {$src2, $dst|$dst, $src2}",
 978                   [(set VR128:$dst, (v4f32 (fadd VR128:$src1,
 979                                             (load addr:$src2))))]>;
 980 def ADDPDrm : PDI<0x58, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
 981                   "addpd {$src2, $dst|$dst, $src2}",
 982                   [(set VR128:$dst, (v2f64 (fadd VR128:$src1,
 983                                             (load addr:$src2))))]>;
 984 def MULPSrm : PSI<0x59, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
 985                   "mulps {$src2, $dst|$dst, $src2}",
 986                   [(set VR128:$dst, (v4f32 (fmul VR128:$src1,
 987                                             (load addr:$src2))))]>;
 988 def MULPDrm : PDI<0x59, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
 989                   "mulpd {$src2, $dst|$dst, $src2}",
 990                   [(set VR128:$dst, (v2f64 (fmul VR128:$src1,
 991                                             (load addr:$src2))))]>;
 992
 993 def DIVPSrr : PSI<0x5E, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
 994                   "divps {$src2, $dst|$dst, $src2}",
 995                   [(set VR128:$dst, (v4f32 (fdiv VR128:$src1, VR128:$src2)))]>;
 996 def DIVPSrm : PSI<0x5E, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
 997                   "divps {$src2, $dst|$dst, $src2}",
 998                   [(set VR128:$dst, (v4f32 (fdiv VR128:$src1,
 999                                             (load addr:$src2))))]>;
1000 def DIVPDrr : PDI<0x5E, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1001                 "divpd {$src2, $dst|$dst, $src2}",
1002                   [(set VR128:$dst, (v2f64 (fdiv VR128:$src1, VR128:$src2)))]>;
1003 def DIVPDrm : PDI<0x5E, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
1004                 "divpd {$src2, $dst|$dst, $src2}",
1005                   [(set VR128:$dst, (v2f64 (fdiv VR128:$src1,
1006                                             (load addr:$src2))))]>;
1007
1008 def SUBPSrr : PSI<0x5C, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1009                   "subps {$src2, $dst|$dst, $src2}",
1010                   [(set VR128:$dst, (v4f32 (fsub VR128:$src1, VR128:$src2)))]>;
1011 def SUBPSrm : PSI<0x5C, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
1012                   "subps {$src2, $dst|$dst, $src2}",
1013                   [(set VR128:$dst, (v4f32 (fsub VR128:$src1,
1014                                             (load addr:$src2))))]>;
1015 def SUBPDrr : PDI<0x5C, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1016                   "subpd {$src2, $dst|$dst, $src2}",
1017                   [(set VR128:$dst, (v2f64 (fsub VR128:$src1, VR128:$src2)))]>;
1018 def SUBPDrm : PDI<0x5C, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
1019                   "subpd {$src2, $dst|$dst, $src2}",
1020                   [(set VR128:$dst, (v2f64 (fsub VR128:$src1,
1021                                             (load addr:$src2))))]>;
1022 }
1023
1024 def SQRTPSr : PS_Intr<0x51, "sqrtps {$src, $dst|$dst, $src}",
1025                       int_x86_sse_sqrt_ps>;
1026 def SQRTPSm : PS_Intm<0x51, "sqrtps {$src, $dst|$dst, $src}",
1027                       int_x86_sse_sqrt_ps>;
1028 def SQRTPDr : PD_Intr<0x51, "sqrtpd {$src, $dst|$dst, $src}",
1029                       int_x86_sse2_sqrt_pd>;
1030 def SQRTPDm : PD_Intm<0x51, "sqrtpd {$src, $dst|$dst, $src}",
1031                       int_x86_sse2_sqrt_pd>;
1032
1033 def RSQRTPSr : PS_Intr<0x52, "rsqrtps {$src, $dst|$dst, $src}",
1034                        int_x86_sse_rsqrt_ps>;
1035 def RSQRTPSm : PS_Intm<0x52, "rsqrtps {$src, $dst|$dst, $src}",
1036                        int_x86_sse_rsqrt_ps>;
1037 def RCPPSr : PS_Intr<0x53, "rcpps {$src, $dst|$dst, $src}",
1038                      int_x86_sse_rcp_ps>;
1039 def RCPPSm : PS_Intm<0x53, "rcpps {$src, $dst|$dst, $src}",
1040                      int_x86_sse_rcp_ps>;
1041
1042 let isTwoAddress = 1 in {
1043 def MAXPSrr : PS_Intrr<0x5F, "maxps {$src2, $dst|$dst, $src2}",
1044                        int_x86_sse_max_ps>;
1045 def MAXPSrm : PS_Intrm<0x5F, "maxps {$src2, $dst|$dst, $src2}",
1046                        int_x86_sse_max_ps>;
1047 def MAXPDrr : PD_Intrr<0x5F, "maxpd {$src2, $dst|$dst, $src2}",
1048                        int_x86_sse2_max_pd>;
1049 def MAXPDrm : PD_Intrm<0x5F, "maxpd {$src2, $dst|$dst, $src2}",
1050                        int_x86_sse2_max_pd>;
1051 def MINPSrr : PS_Intrr<0x5D, "minps {$src2, $dst|$dst, $src2}",
1052                        int_x86_sse_min_ps>;
1053 def MINPSrm : PS_Intrm<0x5D, "minps {$src2, $dst|$dst, $src2}",
1054                        int_x86_sse_min_ps>;
1055 def MINPDrr : PD_Intrr<0x5D, "minpd {$src2, $dst|$dst, $src2}",
1056                        int_x86_sse2_min_pd>;
1057 def MINPDrm : PD_Intrm<0x5D, "minpd {$src2, $dst|$dst, $src2}",
1058                        int_x86_sse2_min_pd>;
1059 }
1060
1061 // Logical
1062 let isTwoAddress = 1 in {
1063 let isCommutable = 1 in {
1064 def ANDPSrr : PSI<0x54, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1065                   "andps {$src2, $dst|$dst, $src2}",
1066                   [(set VR128:$dst, (v2i64 (and VR128:$src1, VR128:$src2)))]>;
1067 def ANDPDrr : PDI<0x54, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1068                 "andpd {$src2, $dst|$dst, $src2}",
1069                   [(set VR128:$dst,
1070                     (and (bc_v2i64 (v2f64 VR128:$src1)),
1071                      (bc_v2i64 (v2f64 VR128:$src2))))]>;
1072 def ORPSrr  : PSI<0x56, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1073                   "orps {$src2, $dst|$dst, $src2}",
1074                   [(set VR128:$dst, (v2i64 (or VR128:$src1, VR128:$src2)))]>;
1075 def ORPDrr  : PDI<0x56, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1076                   "orpd {$src2, $dst|$dst, $src2}",
1077                   [(set VR128:$dst,
1078                     (or (bc_v2i64 (v2f64 VR128:$src1)),
1079                      (bc_v2i64 (v2f64 VR128:$src2))))]>;
1080 def XORPSrr : PSI<0x57, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1081                   "xorps {$src2, $dst|$dst, $src2}",
1082                   [(set VR128:$dst, (v2i64 (xor VR128:$src1, VR128:$src2)))]>;
1083 def XORPDrr : PDI<0x57, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1084                   "xorpd {$src2, $dst|$dst, $src2}",
1085                   [(set VR128:$dst,
1086                     (xor (bc_v2i64 (v2f64 VR128:$src1)),
1087                      (bc_v2i64 (v2f64 VR128:$src2))))]>;
1088 }
1089 def ANDPSrm : PSI<0x54, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
1090                   "andps {$src2, $dst|$dst, $src2}",
1091                   [(set VR128:$dst, (and VR128:$src1,
1092                                           (bc_v2i64 (loadv4f32 addr:$src2))))]>;
1093 def ANDPDrm : PDI<0x54, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
1094                   "andpd {$src2, $dst|$dst, $src2}",
1095                 [(set VR128:$dst,
1096                   (and (bc_v2i64 (v2f64 VR128:$src1)),
1097                    (bc_v2i64 (loadv2f64 addr:$src2))))]>;
1098 def ORPSrm  : PSI<0x56, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
1099                   "orps {$src2, $dst|$dst, $src2}",
1100                   [(set VR128:$dst, (or VR128:$src1,
1101                                           (bc_v2i64 (loadv4f32 addr:$src2))))]>;
1102 def ORPDrm  : PDI<0x56, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
1103                 "orpd {$src2, $dst|$dst, $src2}",
1104                  [(set VR128:$dst,
1105                    (or (bc_v2i64 (v2f64 VR128:$src1)),
1106                     (bc_v2i64 (loadv2f64 addr:$src2))))]>;
1107 def XORPSrm : PSI<0x57, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
1108                   "xorps {$src2, $dst|$dst, $src2}",
1109                   [(set VR128:$dst, (xor VR128:$src1,
1110                                           (bc_v2i64 (loadv4f32 addr:$src2))))]>;
1111 def XORPDrm : PDI<0x57, MRMSrcMem, (ops VR128:$dst, VR128:$src1, f128mem:$src2),
1112                   "xorpd {$src2, $dst|$dst, $src2}",
1113                 [(set VR128:$dst,
1114                   (xor (bc_v2i64 (v2f64 VR128:$src1)),
1115                    (bc_v2i64 (loadv2f64 addr:$src2))))]>;
1116 def ANDNPSrr : PSI<0x55, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1117                   "andnps {$src2, $dst|$dst, $src2}",
1118                   [(set VR128:$dst, (v2i64 (and (xor VR128:$src1,
1119                                                 (bc_v2i64 (v4i32 immAllOnesV))),
1120                                             VR128:$src2)))]>;
1121 def ANDNPSrm : PSI<0x55, MRMSrcMem, (ops VR128:$dst, VR128:$src1,f128mem:$src2),
1122                   "andnps {$src2, $dst|$dst, $src2}",
1123                   [(set VR128:$dst, (v2i64 (and (xor VR128:$src1,
1124                                                 (bc_v2i64 (v4i32 immAllOnesV))),
1125                                          (bc_v2i64 (loadv4f32 addr:$src2)))))]>;
1126 def ANDNPDrr : PDI<0x55, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1127                   "andnpd {$src2, $dst|$dst, $src2}",
1128                 [(set VR128:$dst,
1129                   (and (vnot (bc_v2i64 (v2f64 VR128:$src1))),
1130                    (bc_v2i64 (v2f64 VR128:$src2))))]>;
1131 def ANDNPDrm : PDI<0x55, MRMSrcMem, (ops VR128:$dst, VR128:$src1,f128mem:$src2),
1132                   "andnpd {$src2, $dst|$dst, $src2}",
1133                   [(set VR128:$dst,
1134                     (and (vnot (bc_v2i64 (v2f64 VR128:$src1))),
1135                      (bc_v2i64 (loadv2f64 addr:$src2))))]>;
1136 }
1137
1138 let isTwoAddress = 1 in {
1139 def CMPPSrr : PSIi8<0xC2, MRMSrcReg,
1140                     (ops VR128:$dst, VR128:$src1, VR128:$src, SSECC:$cc),
1141                     "cmp${cc}ps {$src, $dst|$dst, $src}",
1142                     [(set VR128:$dst, (int_x86_sse_cmp_ps VR128:$src1,
1143                                        VR128:$src, imm:$cc))]>;
1144 def CMPPSrm : PSIi8<0xC2, MRMSrcMem,
1145                     (ops VR128:$dst, VR128:$src1, f128mem:$src, SSECC:$cc),
1146                     "cmp${cc}ps {$src, $dst|$dst, $src}",
1147                     [(set VR128:$dst, (int_x86_sse_cmp_ps VR128:$src1,
1148                                        (load addr:$src), imm:$cc))]>;
1149 def CMPPDrr : PDIi8<0xC2, MRMSrcReg,
1150                     (ops VR128:$dst, VR128:$src1, VR128:$src, SSECC:$cc),
1151                     "cmp${cc}pd {$src, $dst|$dst, $src}",
1152                     [(set VR128:$dst, (int_x86_sse2_cmp_pd VR128:$src1,
1153                                        VR128:$src, imm:$cc))]>;
1154 def CMPPDrm : PDIi8<0xC2, MRMSrcMem,
1155                     (ops VR128:$dst, VR128:$src1, f128mem:$src, SSECC:$cc),
1156                     "cmp${cc}pd {$src, $dst|$dst, $src}",
1157                     [(set VR128:$dst, (int_x86_sse2_cmp_pd VR128:$src1,
1158                                        (load addr:$src), imm:$cc))]>;
1159
1160 def PCMPEQBrr : PDI<0x74, MRMSrcReg,
1161                     (ops VR128:$dst, VR128:$src1, VR128:$src2),
1162                     "pcmpeqb {$src2, $dst|$dst, $src2}",
1163                     [(set VR128:$dst, (int_x86_sse2_pcmpeq_b VR128:$src1,
1164                                        VR128:$src2))]>;
1165 def PCMPEQBrm : PDI<0x74, MRMSrcReg,
1166                     (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1167                     "pcmpeqb {$src2, $dst|$dst, $src2}",
1168                     [(set VR128:$dst, (int_x86_sse2_pcmpeq_b VR128:$src1,
1169                                        (bc_v16i8 (loadv2i64 addr:$src2))))]>;
1170 def PCMPEQWrr : PDI<0x75, MRMSrcReg,
1171                     (ops VR128:$dst, VR128:$src1, VR128:$src2),
1172                     "pcmpeqw {$src2, $dst|$dst, $src2}",
1173                     [(set VR128:$dst, (int_x86_sse2_pcmpeq_w VR128:$src1,
1174                                        VR128:$src2))]>;
1175 def PCMPEQWrm : PDI<0x75, MRMSrcReg,
1176                     (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1177                     "pcmpeqw {$src2, $dst|$dst, $src2}",
1178                     [(set VR128:$dst, (int_x86_sse2_pcmpeq_w VR128:$src1,
1179                                        (bc_v8i16 (loadv2i64 addr:$src2))))]>;
1180 def PCMPEQDrr : PDI<0x76, MRMSrcReg,
1181                     (ops VR128:$dst, VR128:$src1, VR128:$src2),
1182                     "pcmpeqd {$src2, $dst|$dst, $src2}",
1183                     [(set VR128:$dst, (int_x86_sse2_pcmpeq_d VR128:$src1,
1184                                        VR128:$src2))]>;
1185 def PCMPEQDrm : PDI<0x76, MRMSrcReg,
1186                     (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1187                     "pcmpeqd {$src2, $dst|$dst, $src2}",
1188                     [(set VR128:$dst, (int_x86_sse2_pcmpeq_d VR128:$src1,
1189                                        (bc_v4i32 (loadv2i64 addr:$src2))))]>;
1190
1191 def PCMPGTBrr : PDI<0x64, MRMSrcReg,
1192                     (ops VR128:$dst, VR128:$src1, VR128:$src2),
1193                     "pcmpgtb {$src2, $dst|$dst, $src2}",
1194                     [(set VR128:$dst, (int_x86_sse2_pcmpgt_b VR128:$src1,
1195                                        VR128:$src2))]>;
1196 def PCMPGTBrm : PDI<0x64, MRMSrcReg,
1197                     (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1198                     "pcmpgtb {$src2, $dst|$dst, $src2}",
1199                     [(set VR128:$dst, (int_x86_sse2_pcmpgt_b VR128:$src1,
1200                                        (bc_v16i8 (loadv2i64 addr:$src2))))]>;
1201 def PCMPGTWrr : PDI<0x65, MRMSrcReg,
1202                     (ops VR128:$dst, VR128:$src1, VR128:$src2),
1203                     "pcmpgtw {$src2, $dst|$dst, $src2}",
1204                     [(set VR128:$dst, (int_x86_sse2_pcmpgt_w VR128:$src1,
1205                                        VR128:$src2))]>;
1206 def PCMPGTWrm : PDI<0x65, MRMSrcReg,
1207                     (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1208                     "pcmpgtw {$src2, $dst|$dst, $src2}",
1209                     [(set VR128:$dst, (int_x86_sse2_pcmpgt_w VR128:$src1,
1210                                        (bc_v8i16 (loadv2i64 addr:$src2))))]>;
1211 def PCMPGTDrr : PDI<0x66, MRMSrcReg,
1212                     (ops VR128:$dst, VR128:$src1, VR128:$src2),
1213                     "pcmpgtd {$src2, $dst|$dst, $src2}",
1214                     [(set VR128:$dst, (int_x86_sse2_pcmpgt_d VR128:$src1,
1215                                        VR128:$src2))]>;
1216 def PCMPGTDrm : PDI<0x66, MRMSrcReg,
1217                     (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1218                     "pcmpgtd {$src2, $dst|$dst, $src2}",
1219                     [(set VR128:$dst, (int_x86_sse2_pcmpgt_d VR128:$src1,
1220                                        (bc_v4i32 (loadv2i64 addr:$src2))))]>;
1221 }
1222
1223 // Shuffle and unpack instructions
1224 let isTwoAddress = 1 in {
1225 def SHUFPSrr : PSIi8<0xC6, MRMSrcReg,
1226                      (ops VR128:$dst, VR128:$src1, VR128:$src2, i32i8imm:$src3),
1227                      "shufps {$src3, $src2, $dst|$dst, $src2, $src3}",
1228                      [(set VR128:$dst, (v4f32 (vector_shuffle
1229                                                VR128:$src1, VR128:$src2,
1230                                                SHUFP_shuffle_mask:$src3)))]>;
1231 def SHUFPSrm : PSIi8<0xC6, MRMSrcMem,
1232                    (ops VR128:$dst, VR128:$src1, f128mem:$src2, i32i8imm:$src3),
1233                      "shufps {$src3, $src2, $dst|$dst, $src2, $src3}",
1234                      [(set VR128:$dst, (v4f32 (vector_shuffle
1235                                                VR128:$src1, (load addr:$src2),
1236                                                SHUFP_shuffle_mask:$src3)))]>;
1237 def SHUFPDrr : PDIi8<0xC6, MRMSrcReg,
1238                      (ops VR128:$dst, VR128:$src1, VR128:$src2, i8imm:$src3),
1239                      "shufpd {$src3, $src2, $dst|$dst, $src2, $src3}",
1240                      [(set VR128:$dst, (v2f64 (vector_shuffle
1241                                                VR128:$src1, VR128:$src2,
1242                                                SHUFP_shuffle_mask:$src3)))]>;
1243 def SHUFPDrm : PDIi8<0xC6, MRMSrcMem,
1244                      (ops VR128:$dst, VR128:$src1, f128mem:$src2, i8imm:$src3),
1245                      "shufpd {$src3, $src2, $dst|$dst, $src2, $src3}",
1246                      [(set VR128:$dst, (v2f64 (vector_shuffle
1247                                                VR128:$src1, (load addr:$src2),
1248                                                SHUFP_shuffle_mask:$src3)))]>;
1249
1250 def UNPCKHPSrr : PSI<0x15, MRMSrcReg,
1251                     (ops VR128:$dst, VR128:$src1, VR128:$src2),
1252                     "unpckhps {$src2, $dst|$dst, $src2}",
1253                     [(set VR128:$dst, (v4f32 (vector_shuffle
1254                                               VR128:$src1, VR128:$src2,
1255                                               UNPCKH_shuffle_mask)))]>;
1256 def UNPCKHPSrm : PSI<0x15, MRMSrcMem,
1257                     (ops VR128:$dst, VR128:$src1, f128mem:$src2),
1258                     "unpckhps {$src2, $dst|$dst, $src2}",
1259                     [(set VR128:$dst, (v4f32 (vector_shuffle
1260                                               VR128:$src1, (load addr:$src2),
1261                                               UNPCKH_shuffle_mask)))]>;
1262 def UNPCKHPDrr : PDI<0x15, MRMSrcReg,
1263                     (ops VR128:$dst, VR128:$src1, VR128:$src2),
1264                     "unpckhpd {$src2, $dst|$dst, $src2}",
1265                     [(set VR128:$dst, (v2f64 (vector_shuffle
1266                                               VR128:$src1, VR128:$src2,
1267                                               UNPCKH_shuffle_mask)))]>;
1268 def UNPCKHPDrm : PDI<0x15, MRMSrcMem,
1269                     (ops VR128:$dst, VR128:$src1, f128mem:$src2),
1270                     "unpckhpd {$src2, $dst|$dst, $src2}",
1271                     [(set VR128:$dst, (v2f64 (vector_shuffle
1272                                               VR128:$src1, (load addr:$src2),
1273                                               UNPCKH_shuffle_mask)))]>;
1274
1275 def UNPCKLPSrr : PSI<0x14, MRMSrcReg,
1276                     (ops VR128:$dst, VR128:$src1, VR128:$src2),
1277                     "unpcklps {$src2, $dst|$dst, $src2}",
1278                     [(set VR128:$dst, (v4f32 (vector_shuffle
1279                                               VR128:$src1, VR128:$src2,
1280                                               UNPCKL_shuffle_mask)))]>;
1281 def UNPCKLPSrm : PSI<0x14, MRMSrcMem,
1282                     (ops VR128:$dst, VR128:$src1, f128mem:$src2),
1283                     "unpcklps {$src2, $dst|$dst, $src2}",
1284                     [(set VR128:$dst, (v4f32 (vector_shuffle
1285                                               VR128:$src1, (load addr:$src2),
1286                                               UNPCKL_shuffle_mask)))]>;
1287 def UNPCKLPDrr : PDI<0x14, MRMSrcReg,
1288                     (ops VR128:$dst, VR128:$src1, VR128:$src2),
1289                     "unpcklpd {$src2, $dst|$dst, $src2}",
1290                     [(set VR128:$dst, (v2f64 (vector_shuffle
1291                                               VR128:$src1, VR128:$src2,
1292                                               UNPCKL_shuffle_mask)))]>;
1293 def UNPCKLPDrm : PDI<0x14, MRMSrcMem,
1294                     (ops VR128:$dst, VR128:$src1, f128mem:$src2),
1295                     "unpcklpd {$src2, $dst|$dst, $src2}",
1296                     [(set VR128:$dst, (v2f64 (vector_shuffle
1297                                               VR128:$src1, (load addr:$src2),
1298                                               UNPCKL_shuffle_mask)))]>;
1299 }
1300
1301 // Horizontal ops
1302 let isTwoAddress = 1 in {
1303 def HADDPSrr : S3S_Intrr<0x7C, "haddps {$src2, $dst|$dst, $src2}",
1304                           int_x86_sse3_hadd_ps>;
1305 def HADDPSrm : S3S_Intrm<0x7C, "haddps {$src2, $dst|$dst, $src2}",
1306                           int_x86_sse3_hadd_ps>;
1307 def HADDPDrr : S3D_Intrr<0x7C, "haddpd {$src2, $dst|$dst, $src2}",
1308                           int_x86_sse3_hadd_pd>;
1309 def HADDPDrm : S3D_Intrm<0x7C, "haddpd {$src2, $dst|$dst, $src2}",
1310                           int_x86_sse3_hadd_pd>;
1311 def HSUBPSrr : S3S_Intrr<0x7C, "hsubps {$src2, $dst|$dst, $src2}",
1312                           int_x86_sse3_hsub_ps>;
1313 def HSUBPSrm : S3S_Intrm<0x7C, "hsubps {$src2, $dst|$dst, $src2}",
1314                           int_x86_sse3_hsub_ps>;
1315 def HSUBPDrr : S3D_Intrr<0x7C, "hsubpd {$src2, $dst|$dst, $src2}",
1316                           int_x86_sse3_hsub_pd>;
1317 def HSUBPDrm : S3D_Intrm<0x7C, "hsubpd {$src2, $dst|$dst, $src2}",
1318                           int_x86_sse3_hsub_pd>;
1319 }
1320
1321 //===----------------------------------------------------------------------===//
1322 // SSE integer instructions
1323 //===----------------------------------------------------------------------===//
1324
1325 // Move Instructions
1326 def MOVDQArr : PDI<0x6F, MRMSrcReg, (ops VR128:$dst, VR128:$src),
1327                    "movdqa {$src, $dst|$dst, $src}", []>;
1328 def MOVDQArm : PDI<0x6F, MRMSrcMem, (ops VR128:$dst, i128mem:$src),
1329                    "movdqa {$src, $dst|$dst, $src}",
1330                    [(set VR128:$dst, (loadv2i64 addr:$src))]>;
1331 def MOVDQAmr : PDI<0x7F, MRMDestMem, (ops i128mem:$dst, VR128:$src),
1332                    "movdqa {$src, $dst|$dst, $src}",
1333                    [(store (v2i64 VR128:$src), addr:$dst)]>;
1334
1335 // 128-bit Integer Arithmetic
1336 let isTwoAddress = 1 in {
1337 let isCommutable = 1 in {
1338 def PADDBrr : PDI<0xFC, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1339                   "paddb {$src2, $dst|$dst, $src2}",
1340               [(set VR128:$dst, (v16i8 (add VR128:$src1, VR128:$src2)))]>;
1341 def PADDWrr : PDI<0xFD, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1342                   "paddw {$src2, $dst|$dst, $src2}",
1343               [(set VR128:$dst, (v8i16 (add VR128:$src1, VR128:$src2)))]>;
1344 def PADDDrr : PDI<0xFE, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1345                   "paddd {$src2, $dst|$dst, $src2}",
1346               [(set VR128:$dst, (v4i32 (add VR128:$src1, VR128:$src2)))]>;
1347
1348 def PADDQrr : PDI<0xD4, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1349                   "paddq {$src2, $dst|$dst, $src2}",
1350               [(set VR128:$dst, (v2i64 (add VR128:$src1, VR128:$src2)))]>;
1351 }
1352 def PADDBrm : PDI<0xFC, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1353                   "paddb {$src2, $dst|$dst, $src2}",
1354               [(set VR128:$dst, (v16i8 (add VR128:$src1,
1355                                         (load addr:$src2))))]>;
1356 def PADDWrm : PDI<0xFD, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1357                   "paddw {$src2, $dst|$dst, $src2}",
1358               [(set VR128:$dst, (v8i16 (add VR128:$src1,
1359                                         (load addr:$src2))))]>;
1360 def PADDDrm : PDI<0xFE, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1361                   "paddd {$src2, $dst|$dst, $src2}",
1362               [(set VR128:$dst, (v4i32 (add VR128:$src1,
1363                                         (load addr:$src2))))]>;
1364 def PADDQrm : PDI<0xD4, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1365                   "paddd {$src2, $dst|$dst, $src2}",
1366               [(set VR128:$dst, (v2i64 (add VR128:$src1,
1367                                         (load addr:$src2))))]>;
1368
1369 let isCommutable = 1 in {
1370 def PADDSBrr : PDI<0xEC, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1371                    "paddsb {$src2, $dst|$dst, $src2}",
1372                    [(set VR128:$dst, (int_x86_sse2_padds_b VR128:$src1,
1373                                       VR128:$src2))]>;
1374 def PADDSWrr : PDI<0xED, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1375                    "paddsw {$src2, $dst|$dst, $src2}",
1376                    [(set VR128:$dst, (int_x86_sse2_padds_w VR128:$src1,
1377                                       VR128:$src2))]>;
1378 def PADDUSBrr : PDI<0xDC, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1379                     "paddusb {$src2, $dst|$dst, $src2}",
1380                     [(set VR128:$dst, (int_x86_sse2_paddus_b VR128:$src1,
1381                                        VR128:$src2))]>;
1382 def PADDUSWrr : PDI<0xDD, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1383                    "paddusw {$src2, $dst|$dst, $src2}",
1384                     [(set VR128:$dst, (int_x86_sse2_paddus_w VR128:$src1,
1385                                        VR128:$src2))]>;
1386 }
1387 def PADDSBrm : PDI<0xEC, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1388                    "paddsb {$src2, $dst|$dst, $src2}",
1389                    [(set VR128:$dst, (int_x86_sse2_padds_b VR128:$src1,
1390                                       (bc_v16i8 (loadv2i64 addr:$src2))))]>;
1391 def PADDSWrm : PDI<0xED, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1392                    "paddsw {$src2, $dst|$dst, $src2}",
1393                    [(set VR128:$dst, (int_x86_sse2_padds_w VR128:$src1,
1394                                       (bc_v8i16 (loadv2i64 addr:$src2))))]>;
1395 def PADDUSBrm : PDI<0xDC, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1396                     "paddusb {$src2, $dst|$dst, $src2}",
1397                     [(set VR128:$dst, (int_x86_sse2_paddus_b VR128:$src1,
1398                                        (bc_v16i8 (loadv2i64 addr:$src2))))]>;
1399 def PADDUSWrm : PDI<0xDD, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1400                    "paddusw {$src2, $dst|$dst, $src2}",
1401                     [(set VR128:$dst, (int_x86_sse2_paddus_w VR128:$src1,
1402                                        (bc_v8i16 (loadv2i64 addr:$src2))))]>;
1403
1404
1405 def PSUBBrr : PDI<0xF8, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1406                   "psubb {$src2, $dst|$dst, $src2}",
1407               [(set VR128:$dst, (v16i8 (sub VR128:$src1, VR128:$src2)))]>;
1408 def PSUBWrr : PDI<0xF9, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1409                   "psubw {$src2, $dst|$dst, $src2}",
1410               [(set VR128:$dst, (v8i16 (sub VR128:$src1, VR128:$src2)))]>;
1411 def PSUBDrr : PDI<0xFA, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1412                   "psubd {$src2, $dst|$dst, $src2}",
1413               [(set VR128:$dst, (v4i32 (sub VR128:$src1, VR128:$src2)))]>;
1414 def PSUBQrr : PDI<0xFB, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1415                   "psubq {$src2, $dst|$dst, $src2}",
1416               [(set VR128:$dst, (v2i64 (sub VR128:$src1, VR128:$src2)))]>;
1417
1418 def PSUBBrm : PDI<0xF8, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1419                   "psubb {$src2, $dst|$dst, $src2}",
1420               [(set VR128:$dst, (v16i8 (sub VR128:$src1,
1421                                         (load addr:$src2))))]>;
1422 def PSUBWrm : PDI<0xF9, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1423                   "psubw {$src2, $dst|$dst, $src2}",
1424               [(set VR128:$dst, (v8i16 (sub VR128:$src1,
1425                                         (load addr:$src2))))]>;
1426 def PSUBDrm : PDI<0xFA, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1427                   "psubd {$src2, $dst|$dst, $src2}",
1428               [(set VR128:$dst, (v4i32 (sub VR128:$src1,
1429                                         (load addr:$src2))))]>;
1430 def PSUBQrm : PDI<0xFB, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1431                   "psubd {$src2, $dst|$dst, $src2}",
1432               [(set VR128:$dst, (v2i64 (sub VR128:$src1,
1433                                         (load addr:$src2))))]>;
1434
1435 def PSUBSBrr : PDI<0xE8, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1436                    "psubsb {$src2, $dst|$dst, $src2}",
1437                    [(set VR128:$dst, (int_x86_sse2_psubs_b VR128:$src1,
1438                                       VR128:$src2))]>;
1439 def PSUBSWrr : PDI<0xE9, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1440                    "psubsw {$src2, $dst|$dst, $src2}",
1441                    [(set VR128:$dst, (int_x86_sse2_psubs_w VR128:$src1,
1442                                       VR128:$src2))]>;
1443 def PSUBUSBrr : PDI<0xD8, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1444                     "psubusb {$src2, $dst|$dst, $src2}",
1445                     [(set VR128:$dst, (int_x86_sse2_psubus_b VR128:$src1,
1446                                        VR128:$src2))]>;
1447 def PSUBUSWrr : PDI<0xD9, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1448                    "psubusw {$src2, $dst|$dst, $src2}",
1449                     [(set VR128:$dst, (int_x86_sse2_psubus_w VR128:$src1,
1450                                        VR128:$src2))]>;
1451
1452 def PSUBSBrm : PDI<0xE8, MRMSrcMem,
1453                    (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1454                    "psubsb {$src2, $dst|$dst, $src2}",
1455                    [(set VR128:$dst, (int_x86_sse2_psubs_b VR128:$src1,
1456                                       (bc_v16i8 (loadv2i64 addr:$src2))))]>;
1457 def PSUBSWrm : PDI<0xE9, MRMSrcMem,
1458                    (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1459                    "psubsw {$src2, $dst|$dst, $src2}",
1460                    [(set VR128:$dst, (int_x86_sse2_psubs_w VR128:$src1,
1461                                       (bc_v8i16 (loadv2i64 addr:$src2))))]>;
1462 def PSUBUSBrm : PDI<0xD8, MRMSrcMem,
1463                     (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1464                     "psubusb {$src2, $dst|$dst, $src2}",
1465                     [(set VR128:$dst, (int_x86_sse2_psubus_b VR128:$src1,
1466                                        (bc_v16i8 (loadv2i64 addr:$src2))))]>;
1467 def PSUBUSWrm : PDI<0xD9, MRMSrcMem,
1468                     (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1469                    "psubusw {$src2, $dst|$dst, $src2}",
1470                     [(set VR128:$dst, (int_x86_sse2_psubus_w VR128:$src1,
1471                                        (bc_v8i16 (loadv2i64 addr:$src2))))]>;
1472
1473 let isCommutable = 1 in {
1474 def PMULHUWrr : PDI<0xE4, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1475                     "pmulhuw {$src2, $dst|$dst, $src2}",
1476                     [(set VR128:$dst, (int_x86_sse2_pmulhu_w VR128:$src1,
1477                                        VR128:$src2))]>;
1478 def PMULHWrr : PDI<0xE5, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1479                     "pmulhw {$src2, $dst|$dst, $src2}",
1480                     [(set VR128:$dst, (int_x86_sse2_pmulh_w VR128:$src1,
1481                                        VR128:$src2))]>;
1482 def PMULLWrr : PDI<0xD5, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1483                   "pmullw {$src2, $dst|$dst, $src2}",
1484                   [(set VR128:$dst, (v8i16 (mul VR128:$src1, VR128:$src2)))]>;
1485 def PMULUDQrr : PDI<0xF4, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1486                     "pmuludq {$src2, $dst|$dst, $src2}",
1487                     [(set VR128:$dst, (int_x86_sse2_pmulu_dq VR128:$src1,
1488                                        VR128:$src2))]>;
1489 }
1490 def PMULHUWrm : PDI<0xE4, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1491                     "pmulhuw {$src2, $dst|$dst, $src2}",
1492                     [(set VR128:$dst, (int_x86_sse2_pmulhu_w VR128:$src1,
1493                                        (bc_v8i16 (loadv2i64 addr:$src2))))]>;
1494 def PMULHWrm : PDI<0xE5, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1495                     "pmulhw {$src2, $dst|$dst, $src2}",
1496                     [(set VR128:$dst, (int_x86_sse2_pmulh_w VR128:$src1,
1497                                        (bc_v8i16 (loadv2i64 addr:$src2))))]>;
1498 def PMULLWrm : PDI<0xD5, MRMSrcMem,
1499                    (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1500                    "pmullw {$src2, $dst|$dst, $src2}",
1501                    [(set VR128:$dst, (v8i16 (mul VR128:$src1,
1502                                          (bc_v8i16 (loadv2i64 addr:$src2)))))]>;
1503 def PMULUDQrm : PDI<0xF4, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1504                     "pmuludq {$src2, $dst|$dst, $src2}",
1505                     [(set VR128:$dst, (int_x86_sse2_pmulu_dq VR128:$src1,
1506                                           (bc_v4i32 (loadv2i64 addr:$src2))))]>;
1507
1508 let isCommutable = 1 in {
1509 def PMADDWDrr : PDI<0xF5, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1510                     "pmaddwd {$src2, $dst|$dst, $src2}",
1511                     [(set VR128:$dst, (int_x86_sse2_pmadd_wd VR128:$src1,
1512                                        VR128:$src2))]>;
1513 }
1514 def PMADDWDrm : PDI<0xF5, MRMSrcMem,
1515                     (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1516                     "pmaddwd {$src2, $dst|$dst, $src2}",
1517                     [(set VR128:$dst, (int_x86_sse2_pmadd_wd VR128:$src1,
1518                                        (bc_v8i16 (loadv2i64 addr:$src2))))]>;
1519
1520 let isCommutable = 1 in {
1521 def PAVGBrr : PDI<0xE0, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1522                    "pavgb {$src2, $dst|$dst, $src2}",
1523                    [(set VR128:$dst, (int_x86_sse2_pavg_b VR128:$src1,
1524                                       VR128:$src2))]>;
1525 def PAVGWrr : PDI<0xE3, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1526                    "pavgw {$src2, $dst|$dst, $src2}",
1527                    [(set VR128:$dst, (int_x86_sse2_pavg_w VR128:$src1,
1528                                       VR128:$src2))]>;
1529 }
1530 def PAVGBrm : PDI<0xE0, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1531                    "pavgb {$src2, $dst|$dst, $src2}",
1532                    [(set VR128:$dst, (int_x86_sse2_pavg_b VR128:$src1,
1533                                       (bc_v16i8 (loadv2i64 addr:$src2))))]>;
1534 def PAVGWrm : PDI<0xE3, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1535                    "pavgw {$src2, $dst|$dst, $src2}",
1536                    [(set VR128:$dst, (int_x86_sse2_pavg_w VR128:$src1,
1537                                       (bc_v8i16 (loadv2i64 addr:$src2))))]>;
1538
1539 let isCommutable = 1 in {
1540 def PMAXUBrr : PDI<0xDE, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1541                    "pmaxub {$src2, $dst|$dst, $src2}",
1542                    [(set VR128:$dst, (int_x86_sse2_pmaxu_b VR128:$src1,
1543                                       VR128:$src2))]>;
1544 def PMAXSWrr : PDI<0xEE, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1545                    "pmaxsw {$src2, $dst|$dst, $src2}",
1546                    [(set VR128:$dst, (int_x86_sse2_pmaxs_w VR128:$src1,
1547                                       VR128:$src2))]>;
1548 }
1549 def PMAXUBrm : PDI<0xDE, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1550                    "pmaxub {$src2, $dst|$dst, $src2}",
1551                    [(set VR128:$dst, (int_x86_sse2_pmaxu_b VR128:$src1,
1552                                       (bc_v16i8 (loadv2i64 addr:$src2))))]>;
1553 def PMAXSWrm : PDI<0xEE, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1554                    "pmaxsw {$src2, $dst|$dst, $src2}",
1555                    [(set VR128:$dst, (int_x86_sse2_pmaxs_w VR128:$src1,
1556                                       (bc_v8i16 (loadv2i64 addr:$src2))))]>;
1557
1558 let isCommutable = 1 in {
1559 def PMINUBrr : PDI<0xDA, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1560                    "pminub {$src2, $dst|$dst, $src2}",
1561                    [(set VR128:$dst, (int_x86_sse2_pminu_b VR128:$src1,
1562                                       VR128:$src2))]>;
1563 def PMINSWrr : PDI<0xEA, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1564                    "pminsw {$src2, $dst|$dst, $src2}",
1565                    [(set VR128:$dst, (int_x86_sse2_pmins_w VR128:$src1,
1566                                       VR128:$src2))]>;
1567 }
1568 def PMINUBrm : PDI<0xDA, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1569                    "pminub {$src2, $dst|$dst, $src2}",
1570                    [(set VR128:$dst, (int_x86_sse2_pminu_b VR128:$src1,
1571                                       (bc_v16i8 (loadv2i64 addr:$src2))))]>;
1572 def PMINSWrm : PDI<0xEA, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1573                    "pminsw {$src2, $dst|$dst, $src2}",
1574                    [(set VR128:$dst, (int_x86_sse2_pmins_w VR128:$src1,
1575                                       (bc_v8i16 (loadv2i64 addr:$src2))))]>;
1576
1577
1578 let isCommutable = 1 in {
1579 def PSADBWrr : PDI<0xE0, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1580                    "psadbw {$src2, $dst|$dst, $src2}",
1581                    [(set VR128:$dst, (int_x86_sse2_psad_bw VR128:$src1,
1582                                       VR128:$src2))]>;
1583 }
1584 def PSADBWrm : PDI<0xE0, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1585                    "psadbw {$src2, $dst|$dst, $src2}",
1586                    [(set VR128:$dst, (int_x86_sse2_psad_bw VR128:$src1,
1587                                       (bc_v16i8 (loadv2i64 addr:$src2))))]>;
1588 }
1589
1590 let isTwoAddress = 1 in {
1591 def PSLLWrr : PDIi8<0xF1, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1592                     "psllw {$src2, $dst|$dst, $src2}",
1593                     [(set VR128:$dst, (int_x86_sse2_psll_w VR128:$src1,
1594                                        VR128:$src2))]>;
1595 def PSLLWrm : PDIi8<0xF1, MRMSrcReg, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1596                     "psllw {$src2, $dst|$dst, $src2}",
1597                     [(set VR128:$dst, (int_x86_sse2_psll_w VR128:$src1,
1598                                        (bc_v4i32 (loadv2i64 addr:$src2))))]>;
1599 def PSLLWri : PDIi8<0x71, MRM6r, (ops VR128:$dst, VR128:$src1, i32i8imm:$src2),
1600                     "psllw {$src2, $dst|$dst, $src2}",
1601                     [(set VR128:$dst, (int_x86_sse2_psll_w VR128:$src1,
1602                                        (scalar_to_vector (i32 imm:$src2))))]>;
1603 def PSLLDrr : PDIi8<0xF2, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1604                     "pslld {$src2, $dst|$dst, $src2}",
1605                     [(set VR128:$dst, (int_x86_sse2_psll_d VR128:$src1,
1606                                        VR128:$src2))]>;
1607 def PSLLDrm : PDIi8<0xF2, MRMSrcReg, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1608                     "pslld {$src2, $dst|$dst, $src2}",
1609                     [(set VR128:$dst, (int_x86_sse2_psll_d VR128:$src1,
1610                                        (bc_v4i32 (loadv2i64 addr:$src2))))]>;
1611 def PSLLDri : PDIi8<0x72, MRM6r, (ops VR128:$dst, VR128:$src1, i32i8imm:$src2),
1612                     "pslld {$src2, $dst|$dst, $src2}",
1613                     [(set VR128:$dst, (int_x86_sse2_psll_d VR128:$src1,
1614                                        (scalar_to_vector (i32 imm:$src2))))]>;
1615 def PSLLQrr : PDIi8<0xF3, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1616                     "psllq {$src2, $dst|$dst, $src2}",
1617                     [(set VR128:$dst, (int_x86_sse2_psll_q VR128:$src1,
1618                                        VR128:$src2))]>;
1619 def PSLLQrm : PDIi8<0xF3, MRMSrcReg, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1620                     "psllq {$src2, $dst|$dst, $src2}",
1621                     [(set VR128:$dst, (int_x86_sse2_psll_q VR128:$src1,
1622                                        (bc_v4i32 (loadv2i64 addr:$src2))))]>;
1623 def PSLLQri : PDIi8<0x73, MRM6r, (ops VR128:$dst, VR128:$src1, i32i8imm:$src2),
1624                     "psllq {$src2, $dst|$dst, $src2}",
1625                     [(set VR128:$dst, (int_x86_sse2_psll_q VR128:$src1,
1626                                        (scalar_to_vector (i32 imm:$src2))))]>;
1627 def PSLLDQri : PDIi8<0x73, MRM7r, (ops VR128:$dst, VR128:$src1, i32i8imm:$src2),
1628                      "pslldq {$src2, $dst|$dst, $src2}", []>;
1629
1630 def PSRLWrr : PDIi8<0xD1, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1631                     "psrlw {$src2, $dst|$dst, $src2}",
1632                     [(set VR128:$dst, (int_x86_sse2_psrl_w VR128:$src1,
1633                                        VR128:$src2))]>;
1634 def PSRLWrm : PDIi8<0xD1, MRMSrcReg, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1635                     "psrlw {$src2, $dst|$dst, $src2}",
1636                     [(set VR128:$dst, (int_x86_sse2_psrl_w VR128:$src1,
1637                                        (bc_v4i32 (loadv2i64 addr:$src2))))]>;
1638 def PSRLWri : PDIi8<0x71, MRM2r, (ops VR128:$dst, VR128:$src1, i32i8imm:$src2),
1639                     "psrlw {$src2, $dst|$dst, $src2}",
1640                     [(set VR128:$dst, (int_x86_sse2_psrl_w VR128:$src1,
1641                                        (scalar_to_vector (i32 imm:$src2))))]>;
1642 def PSRLDrr : PDIi8<0xD2, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1643                     "psrld {$src2, $dst|$dst, $src2}",
1644                     [(set VR128:$dst, (int_x86_sse2_psrl_d VR128:$src1,
1645                                        VR128:$src2))]>;
1646 def PSRLDrm : PDIi8<0xD2, MRMSrcReg, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1647                     "psrld {$src2, $dst|$dst, $src2}",
1648                     [(set VR128:$dst, (int_x86_sse2_psrl_d VR128:$src1,
1649                                        (bc_v4i32 (loadv2i64 addr:$src2))))]>;
1650 def PSRLDri : PDIi8<0x72, MRM2r, (ops VR128:$dst, VR128:$src1, i32i8imm:$src2),
1651                     "psrld {$src2, $dst|$dst, $src2}",
1652                     [(set VR128:$dst, (int_x86_sse2_psrl_d VR128:$src1,
1653                                        (scalar_to_vector (i32 imm:$src2))))]>;
1654 def PSRLQrr : PDIi8<0xD3, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1655                     "psrlq {$src2, $dst|$dst, $src2}",
1656                     [(set VR128:$dst, (int_x86_sse2_psrl_q VR128:$src1,
1657                                        VR128:$src2))]>;
1658 def PSRLQrm : PDIi8<0xD3, MRMSrcReg, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1659                     "psrlq {$src2, $dst|$dst, $src2}",
1660                     [(set VR128:$dst, (int_x86_sse2_psrl_q VR128:$src1,
1661                                        (bc_v4i32 (loadv2i64 addr:$src2))))]>;
1662 def PSRLQri : PDIi8<0x73, MRM2r, (ops VR128:$dst, VR128:$src1, i32i8imm:$src2),
1663                     "psrlq {$src2, $dst|$dst, $src2}",
1664                     [(set VR128:$dst, (int_x86_sse2_psrl_q VR128:$src1,
1665                                        (scalar_to_vector (i32 imm:$src2))))]>;
1666 def PSRLDQri : PDIi8<0x73, MRM3r, (ops VR128:$dst, VR128:$src1, i32i8imm:$src2),
1667                      "psrldq {$src2, $dst|$dst, $src2}", []>;
1668
1669 def PSRAWrr : PDIi8<0xE1, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1670                     "psraw {$src2, $dst|$dst, $src2}",
1671                     [(set VR128:$dst, (int_x86_sse2_psra_w VR128:$src1,
1672                                        VR128:$src2))]>;
1673 def PSRAWrm : PDIi8<0xE1, MRMSrcReg, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1674                     "psraw {$src2, $dst|$dst, $src2}",
1675                     [(set VR128:$dst, (int_x86_sse2_psra_w VR128:$src1,
1676                                        (bc_v4i32 (loadv2i64 addr:$src2))))]>;
1677 def PSRAWri : PDIi8<0x71, MRM4r, (ops VR128:$dst, VR128:$src1, i32i8imm:$src2),
1678                     "psraw {$src2, $dst|$dst, $src2}",
1679                     [(set VR128:$dst, (int_x86_sse2_psra_w VR128:$src1,
1680                                        (scalar_to_vector (i32 imm:$src2))))]>;
1681 def PSRADrr : PDIi8<0xE2, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1682                     "psrad {$src2, $dst|$dst, $src2}",
1683                     [(set VR128:$dst, (int_x86_sse2_psra_d VR128:$src1,
1684                                        VR128:$src2))]>;
1685 def PSRADrm : PDIi8<0xE2, MRMSrcReg, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1686                     "psrad {$src2, $dst|$dst, $src2}",
1687                     [(set VR128:$dst, (int_x86_sse2_psra_d VR128:$src1,
1688                                        (bc_v4i32 (loadv2i64 addr:$src2))))]>;
1689 def PSRADri : PDIi8<0x72, MRM4r, (ops VR128:$dst, VR128:$src1, i32i8imm:$src2),
1690                     "psrad {$src2, $dst|$dst, $src2}",
1691                     [(set VR128:$dst, (int_x86_sse2_psra_d VR128:$src1,
1692                                        (scalar_to_vector (i32 imm:$src2))))]>;
1693 }
1694
1695 // Logical
1696 let isTwoAddress = 1 in {
1697 let isCommutable = 1 in {
1698 def PANDrr : PDI<0xDB, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1699                  "pand {$src2, $dst|$dst, $src2}",
1700                  [(set VR128:$dst, (v2i64 (and VR128:$src1, VR128:$src2)))]>;
1701 def PORrr  : PDI<0xEB, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1702                  "por {$src2, $dst|$dst, $src2}",
1703                  [(set VR128:$dst, (v2i64 (or VR128:$src1, VR128:$src2)))]>;
1704 def PXORrr : PDI<0xEF, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1705                  "pxor {$src2, $dst|$dst, $src2}",
1706                  [(set VR128:$dst, (v2i64 (xor VR128:$src1, VR128:$src2)))]>;
1707 }
1708
1709 def PANDrm : PDI<0xDB, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1710                  "pand {$src2, $dst|$dst, $src2}",
1711                  [(set VR128:$dst, (v2i64 (and VR128:$src1,
1712                                            (load addr:$src2))))]>;
1713 def PORrm  : PDI<0xEB, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1714                  "por {$src2, $dst|$dst, $src2}",
1715                  [(set VR128:$dst, (v2i64 (or VR128:$src1,
1716                                            (load addr:$src2))))]>;
1717 def PXORrm : PDI<0xEF, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1718                  "pxor {$src2, $dst|$dst, $src2}",
1719                  [(set VR128:$dst, (v2i64 (xor VR128:$src1,
1720                                            (load addr:$src2))))]>;
1721
1722 def PANDNrr : PDI<0xDF, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
1723                   "pandn {$src2, $dst|$dst, $src2}",
1724                   [(set VR128:$dst, (v2i64 (and (vnot VR128:$src1),
1725                                             VR128:$src2)))]>;
1726
1727 def PANDNrm : PDI<0xDF, MRMSrcMem, (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1728                  "pandn {$src2, $dst|$dst, $src2}",
1729                  [(set VR128:$dst, (v2i64 (and (vnot VR128:$src1),
1730                                            (load addr:$src2))))]>;
1731 }
1732
1733 // Pack instructions
1734 let isTwoAddress = 1 in {
1735 def PACKSSWBrr : PDI<0x63, MRMSrcReg, (ops VR128:$dst, VR128:$src1,
1736                                        VR128:$src2),
1737                  "packsswb {$src2, $dst|$dst, $src2}",
1738                  [(set VR128:$dst, (v8i16 (int_x86_sse2_packsswb_128
1739                                            VR128:$src1,
1740                                            VR128:$src2)))]>;
1741 def PACKSSWBrm : PDI<0x63, MRMSrcMem, (ops VR128:$dst, VR128:$src1,
1742                                        i128mem:$src2),
1743                  "packsswb {$src2, $dst|$dst, $src2}",
1744                  [(set VR128:$dst, (v8i16 (int_x86_sse2_packsswb_128
1745                                            VR128:$src1,
1746                                          (bc_v8i16 (loadv2f64 addr:$src2)))))]>;
1747 def PACKSSDWrr : PDI<0x6B, MRMSrcReg, (ops VR128:$dst, VR128:$src1,
1748                                        VR128:$src2),
1749                  "packssdw {$src2, $dst|$dst, $src2}",
1750                  [(set VR128:$dst, (v4i32 (int_x86_sse2_packssdw_128
1751                                            VR128:$src1,
1752                                            VR128:$src2)))]>;
1753 def PACKSSDWrm : PDI<0x6B, MRMSrcReg, (ops VR128:$dst, VR128:$src1,
1754                                        i128mem:$src2),
1755                  "packssdw {$src2, $dst|$dst, $src2}",
1756                  [(set VR128:$dst, (v4i32 (int_x86_sse2_packssdw_128
1757                                            VR128:$src1,
1758                                          (bc_v4i32 (loadv2i64 addr:$src2)))))]>;
1759 def PACKUSWBrr : PDI<0x67, MRMSrcReg, (ops VR128:$dst, VR128:$src1,
1760                                        VR128:$src2),
1761                      "packuswb {$src2, $dst|$dst, $src2}",
1762                  [(set VR128:$dst, (v8i16 (int_x86_sse2_packuswb_128
1763                                            VR128:$src1,
1764                                            VR128:$src2)))]>;
1765 def PACKUSWBrm : PDI<0x67, MRMSrcReg, (ops VR128:$dst, VR128:$src1,
1766                                        i128mem:$src2),
1767                      "packuswb {$src2, $dst|$dst, $src2}",
1768                  [(set VR128:$dst, (v8i16 (int_x86_sse2_packuswb_128
1769                                            VR128:$src1,
1770                                          (bc_v8i16 (loadv2i64 addr:$src2)))))]>;
1771 }
1772
1773 // Shuffle and unpack instructions
1774 def PSHUFDri : PDIi8<0x70, MRMSrcReg,
1775                      (ops VR128:$dst, VR128:$src1, i8imm:$src2),
1776                      "pshufd {$src2, $src1, $dst|$dst, $src1, $src2}",
1777                      [(set VR128:$dst, (v4i32 (vector_shuffle
1778                                                VR128:$src1, (undef),
1779                                                PSHUFD_shuffle_mask:$src2)))]>;
1780 def PSHUFDmi : PDIi8<0x70, MRMSrcMem,
1781                      (ops VR128:$dst, i128mem:$src1, i8imm:$src2),
1782                      "pshufd {$src2, $src1, $dst|$dst, $src1, $src2}",
1783                      [(set VR128:$dst, (v4i32 (vector_shuffle
1784                                                (bc_v4i32 (loadv2i64 addr:$src1)),
1785                                                (undef),
1786                                                PSHUFD_shuffle_mask:$src2)))]>;
1787
1788 // SSE2 with ImmT == Imm8 and XS prefix.
1789 def PSHUFHWri : Ii8<0x70, MRMSrcReg,
1790                     (ops VR128:$dst, VR128:$src1, i8imm:$src2),
1791                     "pshufhw {$src2, $src1, $dst|$dst, $src1, $src2}",
1792                     [(set VR128:$dst, (v8i16 (vector_shuffle
1793                                               VR128:$src1, (undef),
1794                                               PSHUFHW_shuffle_mask:$src2)))]>,
1795                 XS, Requires<[HasSSE2]>;
1796 def PSHUFHWmi : Ii8<0x70, MRMSrcMem,
1797                     (ops VR128:$dst, i128mem:$src1, i8imm:$src2),
1798                     "pshufhw {$src2, $src1, $dst|$dst, $src1, $src2}",
1799                     [(set VR128:$dst, (v8i16 (vector_shuffle
1800                                               (bc_v8i16 (loadv2i64 addr:$src1)),
1801                                               (undef),
1802                                               PSHUFHW_shuffle_mask:$src2)))]>,
1803                 XS, Requires<[HasSSE2]>;
1804
1805 // SSE2 with ImmT == Imm8 and XD prefix.
1806 def PSHUFLWri : Ii8<0x70, MRMSrcReg,
1807                     (ops VR128:$dst, VR128:$src1, i32i8imm:$src2),
1808                     "pshuflw {$src2, $src1, $dst|$dst, $src1, $src2}",
1809                     [(set VR128:$dst, (v8i16 (vector_shuffle
1810                                               VR128:$src1, (undef),
1811                                               PSHUFLW_shuffle_mask:$src2)))]>,
1812                 XD, Requires<[HasSSE2]>;
1813 def PSHUFLWmi : Ii8<0x70, MRMSrcMem,
1814                     (ops VR128:$dst, i128mem:$src1, i32i8imm:$src2),
1815                     "pshuflw {$src2, $src1, $dst|$dst, $src1, $src2}",
1816                     [(set VR128:$dst, (v8i16 (vector_shuffle
1817                                               (bc_v8i16 (loadv2i64 addr:$src1)),
1818                                               (undef),
1819                                               PSHUFLW_shuffle_mask:$src2)))]>,
1820                 XD, Requires<[HasSSE2]>;
1821
1822 let isTwoAddress = 1 in {
1823 def PUNPCKLBWrr : PDI<0x60, MRMSrcReg,
1824                       (ops VR128:$dst, VR128:$src1, VR128:$src2),
1825                       "punpcklbw {$src2, $dst|$dst, $src2}",
1826                       [(set VR128:$dst,
1827                         (v16i8 (vector_shuffle VR128:$src1, VR128:$src2,
1828                                 UNPCKL_shuffle_mask)))]>;
1829 def PUNPCKLBWrm : PDI<0x60, MRMSrcMem,
1830                       (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1831                       "punpcklbw {$src2, $dst|$dst, $src2}",
1832                       [(set VR128:$dst,
1833                         (v16i8 (vector_shuffle VR128:$src1,
1834                                 (bc_v16i8 (loadv2i64 addr:$src2)),
1835                                 UNPCKL_shuffle_mask)))]>;
1836 def PUNPCKLWDrr : PDI<0x61, MRMSrcReg,
1837                       (ops VR128:$dst, VR128:$src1, VR128:$src2),
1838                       "punpcklwd {$src2, $dst|$dst, $src2}",
1839                       [(set VR128:$dst,
1840                         (v8i16 (vector_shuffle VR128:$src1, VR128:$src2,
1841                                 UNPCKL_shuffle_mask)))]>;
1842 def PUNPCKLWDrm : PDI<0x61, MRMSrcMem,
1843                       (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1844                       "punpcklwd {$src2, $dst|$dst, $src2}",
1845                       [(set VR128:$dst,
1846                         (v8i16 (vector_shuffle VR128:$src1,
1847                                 (bc_v8i16 (loadv2i64 addr:$src2)),
1848                                 UNPCKL_shuffle_mask)))]>;
1849 def PUNPCKLDQrr : PDI<0x62, MRMSrcReg,
1850                       (ops VR128:$dst, VR128:$src1, VR128:$src2),
1851                       "punpckldq {$src2, $dst|$dst, $src2}",
1852                       [(set VR128:$dst,
1853                         (v4i32 (vector_shuffle VR128:$src1, VR128:$src2,
1854                                 UNPCKL_shuffle_mask)))]>;
1855 def PUNPCKLDQrm : PDI<0x62, MRMSrcMem,
1856                       (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1857                       "punpckldq {$src2, $dst|$dst, $src2}",
1858                       [(set VR128:$dst,
1859                         (v4i32 (vector_shuffle VR128:$src1,
1860                                 (bc_v4i32 (loadv2i64 addr:$src2)),
1861                                 UNPCKL_shuffle_mask)))]>;
1862 def PUNPCKLQDQrr : PDI<0x6C, MRMSrcReg,
1863                        (ops VR128:$dst, VR128:$src1, VR128:$src2),
1864                        "punpcklqdq {$src2, $dst|$dst, $src2}",
1865                       [(set VR128:$dst,
1866                         (v2i64 (vector_shuffle VR128:$src1, VR128:$src2,
1867                                 UNPCKL_shuffle_mask)))]>;
1868 def PUNPCKLQDQrm : PDI<0x6C, MRMSrcMem,
1869                        (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1870                        "punpcklqdq {$src2, $dst|$dst, $src2}",
1871                       [(set VR128:$dst,
1872                         (v2i64 (vector_shuffle VR128:$src1,
1873                                 (loadv2i64 addr:$src2),
1874                                 UNPCKL_shuffle_mask)))]>;
1875
1876 def PUNPCKHBWrr : PDI<0x68, MRMSrcReg,
1877                       (ops VR128:$dst, VR128:$src1, VR128:$src2),
1878                       "punpckhbw {$src2, $dst|$dst, $src2}",
1879                       [(set VR128:$dst,
1880                         (v16i8 (vector_shuffle VR128:$src1, VR128:$src2,
1881                                 UNPCKH_shuffle_mask)))]>;
1882 def PUNPCKHBWrm : PDI<0x68, MRMSrcMem,
1883                       (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1884                       "punpckhbw {$src2, $dst|$dst, $src2}",
1885                       [(set VR128:$dst,
1886                         (v16i8 (vector_shuffle VR128:$src1,
1887                                 (bc_v16i8 (loadv2i64 addr:$src2)),
1888                                 UNPCKH_shuffle_mask)))]>;
1889 def PUNPCKHWDrr : PDI<0x69, MRMSrcReg,
1890                       (ops VR128:$dst, VR128:$src1, VR128:$src2),
1891                       "punpckhwd {$src2, $dst|$dst, $src2}",
1892                       [(set VR128:$dst,
1893                         (v8i16 (vector_shuffle VR128:$src1, VR128:$src2,
1894                                 UNPCKH_shuffle_mask)))]>;
1895 def PUNPCKHWDrm : PDI<0x69, MRMSrcMem,
1896                       (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1897                       "punpckhwd {$src2, $dst|$dst, $src2}",
1898                       [(set VR128:$dst,
1899                         (v8i16 (vector_shuffle VR128:$src1,
1900                                 (bc_v8i16 (loadv2i64 addr:$src2)),
1901                                 UNPCKH_shuffle_mask)))]>;
1902 def PUNPCKHDQrr : PDI<0x6A, MRMSrcReg,
1903                       (ops VR128:$dst, VR128:$src1, VR128:$src2),
1904                       "punpckhdq {$src2, $dst|$dst, $src2}",
1905                       [(set VR128:$dst,
1906                         (v4i32 (vector_shuffle VR128:$src1, VR128:$src2,
1907                                 UNPCKH_shuffle_mask)))]>;
1908 def PUNPCKHDQrm : PDI<0x6A, MRMSrcMem,
1909                       (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1910                       "punpckhdq {$src2, $dst|$dst, $src2}",
1911                       [(set VR128:$dst,
1912                         (v4i32 (vector_shuffle VR128:$src1,
1913                                 (bc_v4i32 (loadv2i64 addr:$src2)),
1914                                 UNPCKH_shuffle_mask)))]>;
1915 def PUNPCKHQDQrr : PDI<0x6D, MRMSrcReg,
1916                        (ops VR128:$dst, VR128:$src1, VR128:$src2),
1917                        "punpckhdq {$src2, $dst|$dst, $src2}",
1918                       [(set VR128:$dst,
1919                         (v2i64 (vector_shuffle VR128:$src1, VR128:$src2,
1920                                 UNPCKH_shuffle_mask)))]>;
1921 def PUNPCKHQDQrm : PDI<0x6D, MRMSrcMem,
1922                       (ops VR128:$dst, VR128:$src1, i128mem:$src2),
1923                       "punpckhqdq {$src2, $dst|$dst, $src2}",
1924                       [(set VR128:$dst,
1925                         (v2i64 (vector_shuffle VR128:$src1,
1926                                 (loadv2i64 addr:$src2),
1927                                 UNPCKH_shuffle_mask)))]>;
1928 }
1929
1930 // Extract / Insert
1931 def PEXTRWr : PDIi8<0xC5, MRMSrcReg,
1932                     (ops R32:$dst, VR128:$src1, i32i8imm:$src2),
1933                     "pextrw {$src2, $src1, $dst|$dst, $src1, $src2}",
1934                     [(set R32:$dst, (X86pextrw (v8i16 VR128:$src1),
1935                                      (i32 imm:$src2)))]>;
1936 def PEXTRWm : PDIi8<0xC5, MRMSrcMem,
1937                     (ops R32:$dst, i128mem:$src1, i32i8imm:$src2),
1938                     "pextrw {$src2, $src1, $dst|$dst, $src1, $src2}",
1939                     [(set R32:$dst, (X86pextrw
1940                                      (bc_v8i16 (loadv2i64 addr:$src1)),
1941                                      (i32 imm:$src2)))]>;
1942
1943 let isTwoAddress = 1 in {
1944 def PINSRWr : PDIi8<0xC4, MRMSrcReg,
1945                      (ops VR128:$dst, VR128:$src1, R32:$src2, i32i8imm:$src3),
1946                      "pinsrw {$src3, $src2, $dst|$dst, $src2, $src3}",
1947                      [(set VR128:$dst, (v8i16 (X86pinsrw (v8i16 VR128:$src1),
1948                                                R32:$src2, (i32 imm:$src3))))]>;
1949 def PINSRWm : PDIi8<0xC4, MRMSrcMem,
1950                      (ops VR128:$dst, VR128:$src1, i16mem:$src2, i32i8imm:$src3),
1951                      "pinsrw {$src3, $src2, $dst|$dst, $src2, $src3}",
1952                      [(set VR128:$dst,
1953                        (v8i16 (X86pinsrw (v8i16 VR128:$src1),
1954                                (i32 (anyext (loadi16 addr:$src2))),
1955                                (i32 imm:$src3))))]>;
1956 }
1957
1958 //===----------------------------------------------------------------------===//
1959 // Miscellaneous Instructions
1960 //===----------------------------------------------------------------------===//
1961
1962 // Mask creation
1963 def MOVMSKPSrr : PSI<0x50, MRMSrcReg, (ops R32:$dst, VR128:$src),
1964                      "movmskps {$src, $dst|$dst, $src}",
1965                      [(set R32:$dst, (int_x86_sse_movmsk_ps VR128:$src))]>;
1966 def MOVMSKPDrr : PSI<0x50, MRMSrcReg, (ops R32:$dst, VR128:$src),
1967                      "movmskpd {$src, $dst|$dst, $src}",
1968                      [(set R32:$dst, (int_x86_sse2_movmsk_pd VR128:$src))]>;
1969
1970 def PMOVMSKBrr : PDI<0xD7, MRMSrcReg, (ops R32:$dst, VR128:$src),
1971                      "pmovmskb {$src, $dst|$dst, $src}",
1972                      [(set R32:$dst, (int_x86_sse2_pmovmskb_128 VR128:$src))]>;
1973
1974 // Conditional store
1975 def MASKMOVDQU : PDI<0xF7, RawFrm, (ops VR128:$src, VR128:$mask),
1976                      "maskmovdqu {$mask, $src|$src, $mask}",
1977                      [(int_x86_sse2_maskmov_dqu VR128:$src, VR128:$mask, EDI)]>,
1978                  Imp<[EDI],[]>;
1979
1980 // Prefetching loads
1981 def PREFETCHT0   : PSI<0x18, MRM1m, (ops i8mem:$src),
1982                        "prefetcht0 $src", []>;
1983 def PREFETCHT1   : PSI<0x18, MRM2m, (ops i8mem:$src),
1984                        "prefetcht1 $src", []>;
1985 def PREFETCHT2   : PSI<0x18, MRM3m, (ops i8mem:$src),
1986                        "prefetcht2 $src", []>;
1987 def PREFETCHTNTA : PSI<0x18, MRM0m, (ops i8mem:$src),
1988                        "prefetchtnta $src", []>;
1989
1990 // Non-temporal stores
1991 def MOVNTPSmr : PSI<0x2B, MRMDestMem, (ops i128mem:$dst, VR128:$src),
1992                     "movntps {$src, $dst|$dst, $src}",
1993                     [(int_x86_sse_movnt_ps addr:$dst, VR128:$src)]>;
1994 def MOVNTPDmr : PDI<0x2B, MRMDestMem, (ops i128mem:$dst, VR128:$src),
1995                     "movntpd {$src, $dst|$dst, $src}",
1996                     [(int_x86_sse2_movnt_pd addr:$dst, VR128:$src)]>;
1997 def MOVNTDQmr : PDI<0xE7, MRMDestMem, (ops f128mem:$dst, VR128:$src),
1998                     "movntdq {$src, $dst|$dst, $src}",
1999                     [(int_x86_sse2_movnt_dq addr:$dst, VR128:$src)]>;
2000 def MOVNTImr  :   I<0xC3, MRMDestMem, (ops i32mem:$dst, R32:$src),
2001                     "movnti {$src, $dst|$dst, $src}",
2002                     [(int_x86_sse2_movnt_i addr:$dst, R32:$src)]>,
2003                   TB, Requires<[HasSSE2]>;
2004
2005 // Flush cache
2006 def CLFLUSH : I<0xAE, MRM7m, (ops i8mem:$src),
2007                "clflush $src", [(int_x86_sse2_clflush addr:$src)]>,
2008               TB, Requires<[HasSSE2]>;
2009
2010 // Load, store, and memory fence
2011 def SFENCE : I<0xAE, MRM7m, (ops),
2012                "sfence", [(int_x86_sse_sfence)]>, TB, Requires<[HasSSE1]>;
2013 def LFENCE : I<0xAE, MRM5m, (ops),
2014                "lfence", [(int_x86_sse2_lfence)]>, TB, Requires<[HasSSE2]>;
2015 def MFENCE : I<0xAE, MRM6m, (ops),
2016                "mfence", [(int_x86_sse2_mfence)]>, TB, Requires<[HasSSE2]>;
2017
2018 // MXCSR register
2019 def LDMXCSR : I<0xAE, MRM5m, (ops i32mem:$src),
2020                 "ldmxcsr $src",
2021                 [(int_x86_sse_ldmxcsr addr:$src)]>, TB, Requires<[HasSSE1]>;
2022 def STMXCSR : I<0xAE, MRM3m, (ops i32mem:$dst),
2023                 "stmxcsr $dst",
2024                 [(int_x86_sse_stmxcsr addr:$dst)]>, TB, Requires<[HasSSE1]>;
2025
2026 //===----------------------------------------------------------------------===//
2027 // Alias Instructions
2028 //===----------------------------------------------------------------------===//
2029
2030 // Alias instructions that map zero vector to pxor / xorp* for sse.
2031 // FIXME: remove when we can teach regalloc that xor reg, reg is ok.
2032 def V_SET0_PI : PDI<0xEF, MRMInitReg, (ops VR128:$dst),
2033                     "pxor $dst, $dst",
2034                     [(set VR128:$dst, (v2i64 immAllZerosV))]>;
2035 def V_SET0_PS : PSI<0x57, MRMInitReg, (ops VR128:$dst),
2036                     "xorps $dst, $dst",
2037                     [(set VR128:$dst, (v4f32 immAllZerosV))]>;
2038 def V_SET0_PD : PDI<0x57, MRMInitReg, (ops VR128:$dst),
2039                     "xorpd $dst, $dst",
2040                     [(set VR128:$dst, (v2f64 immAllZerosV))]>;
2041
2042 def V_SETALLONES : PDI<0x76, MRMInitReg, (ops VR128:$dst),
2043                        "pcmpeqd $dst, $dst",
2044                        [(set VR128:$dst, (v2f64 immAllOnesV))]>;
2045
2046 // FR32 / FR64 to 128-bit vector conversion.
2047 def MOVSS2PSrr : SSI<0x10, MRMSrcReg, (ops VR128:$dst, FR32:$src),
2048                       "movss {$src, $dst|$dst, $src}",
2049                       [(set VR128:$dst,
2050                         (v4f32 (scalar_to_vector FR32:$src)))]>;
2051 def MOVSS2PSrm : SSI<0x10, MRMSrcMem, (ops VR128:$dst, f32mem:$src),
2052                      "movss {$src, $dst|$dst, $src}",
2053                      [(set VR128:$dst,
2054                        (v4f32 (scalar_to_vector (loadf32 addr:$src))))]>;
2055 def MOVSD2PDrr : SDI<0x10, MRMSrcReg, (ops VR128:$dst, FR64:$src),
2056                       "movsd {$src, $dst|$dst, $src}",
2057                       [(set VR128:$dst,
2058                         (v2f64 (scalar_to_vector FR64:$src)))]>;
2059 def MOVSD2PDrm : SDI<0x10, MRMSrcMem, (ops VR128:$dst, f64mem:$src),
2060                      "movsd {$src, $dst|$dst, $src}",
2061                      [(set VR128:$dst,
2062                        (v2f64 (scalar_to_vector (loadf64 addr:$src))))]>;
2063
2064 def MOVDI2PDIrr : PDI<0x6E, MRMSrcReg, (ops VR128:$dst, R32:$src),
2065                       "movd {$src, $dst|$dst, $src}",
2066                       [(set VR128:$dst,
2067                         (v4i32 (scalar_to_vector R32:$src)))]>;
2068 def MOVDI2PDIrm : PDI<0x6E, MRMSrcMem, (ops VR128:$dst, i32mem:$src),
2069                       "movd {$src, $dst|$dst, $src}",
2070                       [(set VR128:$dst,
2071                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))]>;
2072 // SSE2 instructions with XS prefix
2073 def MOVQI2PQIrr : I<0x7E, MRMSrcReg, (ops VR128:$dst, VR64:$src),
2074                     "movq {$src, $dst|$dst, $src}",
2075                     [(set VR128:$dst,
2076                       (v2i64 (scalar_to_vector VR64:$src)))]>, XS,
2077                   Requires<[HasSSE2]>;
2078 def MOVQI2PQIrm : I<0x7E, MRMSrcMem, (ops VR128:$dst, i64mem:$src),
2079                     "movq {$src, $dst|$dst, $src}",
2080                     [(set VR128:$dst,
2081                       (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>, XS,
2082                   Requires<[HasSSE2]>;
2083 // FIXME: may not be able to eliminate this movss with coalescing the src and
2084 // dest register classes are different. We really want to write this pattern
2085 // like this:
2086 // def : Pat<(f32 (vector_extract (v4f32 VR128:$src), (i32 0))),
2087 //           (f32 FR32:$src)>;
2088 def MOVPS2SSrr : SSI<0x10, MRMSrcReg, (ops FR32:$dst, VR128:$src),
2089                      "movss {$src, $dst|$dst, $src}",
2090                      [(set FR32:$dst, (vector_extract (v4f32 VR128:$src),
2091                                        (i32 0)))]>;
2092 def MOVPS2SSmr : SSI<0x11, MRMDestMem, (ops f32mem:$dst, VR128:$src),
2093                      "movss {$src, $dst|$dst, $src}",
2094                      [(store (f32 (vector_extract (v4f32 VR128:$src),
2095                                    (i32 0))), addr:$dst)]>;
2096 def MOVPD2SDrr : SDI<0x10, MRMSrcReg, (ops FR64:$dst, VR128:$src),
2097                      "movsd {$src, $dst|$dst, $src}",
2098                      [(set FR64:$dst, (vector_extract (v2f64 VR128:$src),
2099                                        (i32 0)))]>;
2100 def MOVPDI2DIrr  : PDI<0x6E, MRMSrcReg, (ops R32:$dst, VR128:$src),
2101                        "movd {$src, $dst|$dst, $src}",
2102                        [(set R32:$dst, (vector_extract (v4i32 VR128:$src),
2103                                         (i32 0)))]>;
2104 def MOVPDI2DImr  : PDI<0x7E, MRMDestMem, (ops i32mem:$dst, VR128:$src),
2105                        "movd {$src, $dst|$dst, $src}",
2106                        [(store (i32 (vector_extract (v4i32 VR128:$src),
2107                                      (i32 0))), addr:$dst)]>;
2108
2109 // Move to lower bits of a VR128, leaving upper bits alone.
2110 // Three operand (but two address) aliases.
2111 let isTwoAddress = 1 in {
2112 def MOVLSS2PSrr : SSI<0x10, MRMSrcReg, (ops VR128:$dst, VR128:$src1, FR32:$src2),
2113                       "movss {$src2, $dst|$dst, $src2}", []>;
2114 def MOVLSD2PDrr : SDI<0x10, MRMSrcReg, (ops VR128:$dst, VR128:$src1, FR64:$src2),
2115                       "movsd {$src2, $dst|$dst, $src2}", []>;
2116 def MOVLDI2PDIrr : PDI<0x6E, MRMSrcReg, (ops VR128:$dst, VR128:$src1, R32:$src2),
2117                       "movd {$src2, $dst|$dst, $src2}", []>;
2118
2119 def MOVLPSrr : SSI<0x10, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
2120                       "movss {$src2, $dst|$dst, $src2}",
2121                    [(set VR128:$dst,
2122                      (v4f32 (vector_shuffle VR128:$src1, VR128:$src2,
2123                              MOVS_shuffle_mask)))]>;
2124 def MOVLPDrr : SDI<0x10, MRMSrcReg, (ops VR128:$dst, VR128:$src1, VR128:$src2),
2125                       "movsd {$src2, $dst|$dst, $src2}",
2126                    [(set VR128:$dst,
2127                      (v2f64 (vector_shuffle VR128:$src1, VR128:$src2,
2128                              MOVS_shuffle_mask)))]>;
2129 }
2130
2131 // Store / copy lower 64-bits of a XMM register.
2132 def MOVLQ128mr : PDI<0xD6, MRMDestMem, (ops i64mem:$dst, VR128:$src),
2133                      "movq {$src, $dst|$dst, $src}",
2134                      [(int_x86_sse2_storel_dq addr:$dst, VR128:$src)]>;
2135
2136 // FIXME: Temporary workaround since 2-wide shuffle is broken.
2137 def MOVLQ128rr : PDI<0xD6, MRMSrcReg, (ops VR128:$dst, VR128:$src),
2138                      "movq {$src, $dst|$dst, $src}",
2139                      [(set VR128:$dst, (int_x86_sse2_movl_dq VR128:$src))]>;
2140
2141 // Move to lower bits of a VR128 and zeroing upper bits.
2142 // Loading from memory automatically zeroing upper bits.
2143 def MOVZSS2PSrm : SSI<0x10, MRMSrcMem, (ops VR128:$dst, f32mem:$src),
2144                       "movss {$src, $dst|$dst, $src}",
2145                       [(set VR128:$dst,
2146                         (v4f32 (X86zexts2vec (loadf32 addr:$src))))]>;
2147 def MOVZSD2PDrm : SDI<0x10, MRMSrcMem, (ops VR128:$dst, f64mem:$src),
2148                       "movsd {$src, $dst|$dst, $src}",
2149                       [(set VR128:$dst,
2150                         (v2f64 (X86zexts2vec (loadf64 addr:$src))))]>;
2151 def MOVZDI2PDIrm : PDI<0x6E, MRMSrcMem, (ops VR128:$dst, i32mem:$src),
2152                        "movd {$src, $dst|$dst, $src}",
2153                        [(set VR128:$dst,
2154                          (v4i32 (X86zexts2vec (loadi32 addr:$src))))]>;
2155 def MOVZQI2PQIrm : PDI<0x7E, MRMSrcMem, (ops VR128:$dst, i64mem:$src),
2156                        "movq {$src, $dst|$dst, $src}",
2157                        [(set VR128:$dst,
2158                          (bc_v2i64 (v2f64 (X86zexts2vec
2159                                            (loadf64 addr:$src)))))]>;
2160
2161 //===----------------------------------------------------------------------===//
2162 // Non-Instruction Patterns
2163 //===----------------------------------------------------------------------===//
2164
2165 // 128-bit vector undef's.
2166 def : Pat<(v2f64 (undef)), (IMPLICIT_DEF_VR128)>, Requires<[HasSSE2]>;
2167 def : Pat<(v16i8 (undef)), (IMPLICIT_DEF_VR128)>, Requires<[HasSSE2]>;
2168 def : Pat<(v8i16 (undef)), (IMPLICIT_DEF_VR128)>, Requires<[HasSSE2]>;
2169 def : Pat<(v4i32 (undef)), (IMPLICIT_DEF_VR128)>, Requires<[HasSSE2]>;
2170 def : Pat<(v2i64 (undef)), (IMPLICIT_DEF_VR128)>, Requires<[HasSSE2]>;
2171
2172 // 128-bit vector all zero's.
2173 def : Pat<(v16i8 immAllZerosV), (v16i8 (V_SET0_PI))>, Requires<[HasSSE2]>;
2174 def : Pat<(v8i16 immAllZerosV), (v8i16 (V_SET0_PI))>, Requires<[HasSSE2]>;
2175 def : Pat<(v4i32 immAllZerosV), (v4i32 (V_SET0_PI))>, Requires<[HasSSE2]>;
2176
2177 // 128-bit vector all one's.
2178 def : Pat<(v16i8 immAllOnesV), (v16i8 (V_SETALLONES))>, Requires<[HasSSE2]>;
2179 def : Pat<(v8i16 immAllOnesV), (v8i16 (V_SETALLONES))>, Requires<[HasSSE2]>;
2180 def : Pat<(v4i32 immAllOnesV), (v4i32 (V_SETALLONES))>, Requires<[HasSSE2]>;
2181 def : Pat<(v2i64 immAllOnesV), (v2i64 (V_SETALLONES))>, Requires<[HasSSE2]>;
2182 def : Pat<(v4f32 immAllOnesV), (v4f32 (V_SETALLONES))>, Requires<[HasSSE1]>;
2183
2184 // Store 128-bit integer vector values.
2185 def : Pat<(store (v16i8 VR128:$src), addr:$dst),
2186           (MOVDQAmr addr:$dst, VR128:$src)>, Requires<[HasSSE2]>;
2187 def : Pat<(store (v8i16 VR128:$src), addr:$dst),
2188           (MOVDQAmr addr:$dst, VR128:$src)>, Requires<[HasSSE2]>;
2189 def : Pat<(store (v4i32 VR128:$src), addr:$dst),
2190           (MOVDQAmr addr:$dst, VR128:$src)>, Requires<[HasSSE2]>;
2191
2192 // Scalar to v8i16 / v16i8. The source may be a R32, but only the lower 8 or
2193 // 16-bits matter.
2194 def : Pat<(v8i16 (X86s2vec R32:$src)), (MOVDI2PDIrr R32:$src)>,
2195       Requires<[HasSSE2]>;
2196 def : Pat<(v16i8 (X86s2vec R32:$src)), (MOVDI2PDIrr R32:$src)>,
2197       Requires<[HasSSE2]>;
2198
2199 // bit_convert
2200 def : Pat<(v2i64 (bitconvert (v4i32 VR128:$src))), (v2i64 VR128:$src)>,
2201       Requires<[HasSSE2]>;
2202 def : Pat<(v2i64 (bitconvert (v8i16 VR128:$src))), (v2i64 VR128:$src)>,
2203       Requires<[HasSSE2]>;
2204 def : Pat<(v2i64 (bitconvert (v16i8 VR128:$src))), (v2i64 VR128:$src)>,
2205       Requires<[HasSSE2]>;
2206 def : Pat<(v2i64 (bitconvert (v2f64 VR128:$src))), (v2i64 VR128:$src)>,
2207       Requires<[HasSSE2]>;
2208 def : Pat<(v2i64 (bitconvert (v4f32 VR128:$src))), (v2i64 VR128:$src)>,
2209       Requires<[HasSSE2]>;
2210 def : Pat<(v4i32 (bitconvert (v2i64 VR128:$src))), (v4i32 VR128:$src)>,
2211       Requires<[HasSSE2]>;
2212 def : Pat<(v4i32 (bitconvert (v8i16 VR128:$src))), (v4i32 VR128:$src)>,
2213       Requires<[HasSSE2]>;
2214 def : Pat<(v4i32 (bitconvert (v16i8 VR128:$src))), (v4i32 VR128:$src)>,
2215       Requires<[HasSSE2]>;
2216 def : Pat<(v4i32 (bitconvert (v2f64 VR128:$src))), (v4i32 VR128:$src)>,
2217       Requires<[HasSSE2]>;
2218 def : Pat<(v4i32 (bitconvert (v4f32 VR128:$src))), (v4i32 VR128:$src)>,
2219       Requires<[HasSSE2]>;
2220 def : Pat<(v8i16 (bitconvert (v2i64 VR128:$src))), (v4i32 VR128:$src)>,
2221       Requires<[HasSSE2]>;
2222 def : Pat<(v8i16 (bitconvert (v4i32 VR128:$src))), (v4i32 VR128:$src)>,
2223       Requires<[HasSSE2]>;
2224 def : Pat<(v8i16 (bitconvert (v16i8 VR128:$src))), (v4i32 VR128:$src)>,
2225       Requires<[HasSSE2]>;
2226 def : Pat<(v8i16 (bitconvert (v2f64 VR128:$src))), (v8i16 VR128:$src)>,
2227       Requires<[HasSSE2]>;
2228 def : Pat<(v8i16 (bitconvert (v4f32 VR128:$src))), (v8i16 VR128:$src)>,
2229       Requires<[HasSSE2]>;
2230 def : Pat<(v16i8 (bitconvert (v2i64 VR128:$src))), (v4i32 VR128:$src)>,
2231       Requires<[HasSSE2]>;
2232 def : Pat<(v16i8 (bitconvert (v4i32 VR128:$src))), (v4i32 VR128:$src)>,
2233       Requires<[HasSSE2]>;
2234 def : Pat<(v16i8 (bitconvert (v8i16 VR128:$src))), (v4i32 VR128:$src)>,
2235       Requires<[HasSSE2]>;
2236 def : Pat<(v16i8 (bitconvert (v2f64 VR128:$src))), (v16i8 VR128:$src)>,
2237       Requires<[HasSSE2]>;
2238 def : Pat<(v16i8 (bitconvert (v4f32 VR128:$src))), (v16i8 VR128:$src)>,
2239       Requires<[HasSSE2]>;
2240 def : Pat<(v4f32 (bitconvert (v2i64 VR128:$src))), (v4f32 VR128:$src)>,
2241       Requires<[HasSSE2]>;
2242 def : Pat<(v4f32 (bitconvert (v4i32 VR128:$src))), (v4f32 VR128:$src)>,
2243       Requires<[HasSSE2]>;
2244 def : Pat<(v4f32 (bitconvert (v8i16 VR128:$src))), (v4f32 VR128:$src)>,
2245       Requires<[HasSSE2]>;
2246 def : Pat<(v4f32 (bitconvert (v16i8 VR128:$src))), (v4f32 VR128:$src)>,
2247       Requires<[HasSSE2]>;
2248 def : Pat<(v4f32 (bitconvert (v2f64 VR128:$src))), (v4f32 VR128:$src)>,
2249       Requires<[HasSSE2]>;
2250 def : Pat<(v2f64 (bitconvert (v2i64 VR128:$src))), (v2f64 VR128:$src)>,
2251       Requires<[HasSSE2]>;
2252 def : Pat<(v2f64 (bitconvert (v4i32 VR128:$src))), (v2f64 VR128:$src)>,
2253       Requires<[HasSSE2]>;
2254 def : Pat<(v2f64 (bitconvert (v8i16 VR128:$src))), (v2f64 VR128:$src)>,
2255       Requires<[HasSSE2]>;
2256 def : Pat<(v2f64 (bitconvert (v16i8 VR128:$src))), (v2f64 VR128:$src)>,
2257       Requires<[HasSSE2]>;
2258 def : Pat<(v2f64 (bitconvert (v4f32 VR128:$src))), (v2f64 VR128:$src)>,
2259       Requires<[HasSSE2]>;
2260
2261 // Zeroing a VR128 then do a MOVS* to the lower bits.
2262 def : Pat<(v2f64 (X86zexts2vec FR64:$src)),
2263           (MOVLSD2PDrr (V_SET0_PD), FR64:$src)>, Requires<[HasSSE2]>;
2264 def : Pat<(v4f32 (X86zexts2vec FR32:$src)),
2265           (MOVLSS2PSrr (V_SET0_PS), FR32:$src)>, Requires<[HasSSE2]>;
2266 def : Pat<(v4i32 (X86zexts2vec R32:$src)),
2267           (MOVLDI2PDIrr (V_SET0_PI), R32:$src)>, Requires<[HasSSE2]>;
2268 def : Pat<(v8i16 (X86zexts2vec R16:$src)),
2269        (MOVLDI2PDIrr (V_SET0_PI), (MOVZX32rr16 R16:$src))>, Requires<[HasSSE2]>;
2270 def : Pat<(v16i8 (X86zexts2vec R8:$src)),
2271          (MOVLDI2PDIrr (V_SET0_PI), (MOVZX32rr8 R8:$src))>, Requires<[HasSSE2]>;
2272
2273 // Splat v2f64 / v2i64
2274 def : Pat<(vector_shuffle (v2f64 VR128:$src), (undef), SSE_splat_mask:$sm),
2275           (v2f64 (UNPCKLPDrr VR128:$src, VR128:$src))>,   Requires<[HasSSE2]>;
2276 def : Pat<(vector_shuffle (v2i64 VR128:$src), (undef), SSE_splat_mask:$sm),
2277           (v2i64 (PUNPCKLQDQrr VR128:$src, VR128:$src))>, Requires<[HasSSE2]>;
2278
2279 // Splat v4f32
2280 def : Pat<(vector_shuffle (v4f32 VR128:$src), (undef), SSE_splat_mask:$sm),
2281           (v4f32 (SHUFPSrr VR128:$src, VR128:$src, SSE_splat_mask:$sm))>,
2282       Requires<[HasSSE1]>;
2283
2284 // Special unary SHUFPSrr case.
2285 // FIXME: when we want non two-address code, then we should use PSHUFD?
2286 def : Pat<(vector_shuffle (v4f32 VR128:$src1), (undef),
2287            SHUFP_unary_shuffle_mask:$sm),
2288        (v4f32 (SHUFPSrr VR128:$src1, VR128:$src1, SHUFP_unary_shuffle_mask:$sm))>,
2289       Requires<[HasSSE1]>;
2290 // Unary v4f32 shuffle with PSHUF* in order to fold a load.
2291 def : Pat<(vector_shuffle (loadv4f32 addr:$src1), (undef),
2292            SHUFP_unary_shuffle_mask:$sm),
2293           (v4f32 (PSHUFDmi addr:$src1, SHUFP_unary_shuffle_mask:$sm))>,
2294       Requires<[HasSSE2]>;
2295 // Special binary v4i32 shuffle cases with SHUFPS.
2296 def : Pat<(vector_shuffle (v4i32 VR128:$src1), (v4i32 VR128:$src2),
2297            PSHUFD_binary_shuffle_mask:$sm),
2298           (v4i32 (SHUFPSrr VR128:$src1, VR128:$src2,
2299                   PSHUFD_binary_shuffle_mask:$sm))>, Requires<[HasSSE2]>;
2300 def : Pat<(vector_shuffle (v4i32 VR128:$src1),
2301            (bc_v4i32 (loadv2i64 addr:$src2)), PSHUFD_binary_shuffle_mask:$sm),
2302           (v4i32 (SHUFPSrm VR128:$src1, addr:$src2,
2303                   PSHUFD_binary_shuffle_mask:$sm))>, Requires<[HasSSE2]>;
2304
2305 // vector_shuffle v1, <undef>, <0, 0, 1, 1, ...>
2306 def : Pat<(v4f32 (vector_shuffle VR128:$src, (undef),
2307                   UNPCKL_v_undef_shuffle_mask)),
2308           (UNPCKLPSrr VR128:$src, VR128:$src)>, Requires<[HasSSE2]>;
2309 def : Pat<(v16i8 (vector_shuffle VR128:$src, (undef),
2310                   UNPCKL_v_undef_shuffle_mask)),
2311           (PUNPCKLBWrr VR128:$src, VR128:$src)>, Requires<[HasSSE2]>;
2312 def : Pat<(v8i16 (vector_shuffle VR128:$src, (undef),
2313                   UNPCKL_v_undef_shuffle_mask)),
2314           (PUNPCKLWDrr VR128:$src, VR128:$src)>, Requires<[HasSSE2]>;
2315 def : Pat<(v4i32 (vector_shuffle VR128:$src, (undef),
2316                   UNPCKL_v_undef_shuffle_mask)),
2317           (PUNPCKLDQrr VR128:$src, VR128:$src)>, Requires<[HasSSE1]>;
2318
2319 // 128-bit logical shifts
2320 def : Pat<(int_x86_sse2_psll_dq VR128:$src1, imm:$src2),
2321           (v2i64 (PSLLDQri VR128:$src1, (PSxLDQ_imm imm:$src2)))>,
2322       Requires<[HasSSE2]>;
2323 def : Pat<(int_x86_sse2_psrl_dq VR128:$src1, imm:$src2),
2324           (v2i64 (PSRLDQri VR128:$src1, (PSxLDQ_imm imm:$src2)))>,
2325       Requires<[HasSSE2]>;
2326
2327 // Some special case pandn patterns.
2328 def : Pat<(v2i64 (and (xor VR128:$src1, (bc_v2i64 (v4i32 immAllOnesV))),
2329                   VR128:$src2)),
2330           (PANDNrr VR128:$src1, VR128:$src2)>, Requires<[HasSSE2]>;
2331 def : Pat<(v2i64 (and (xor VR128:$src1, (bc_v2i64 (v8i16 immAllOnesV))),
2332                   VR128:$src2)),
2333           (PANDNrr VR128:$src1, VR128:$src2)>, Requires<[HasSSE2]>;
2334 def : Pat<(v2i64 (and (xor VR128:$src1, (bc_v2i64 (v16i8 immAllOnesV))),
2335                   VR128:$src2)),
2336           (PANDNrr VR128:$src1, VR128:$src2)>, Requires<[HasSSE2]>;
2337
2338 def : Pat<(v2i64 (and (xor VR128:$src1, (bc_v2i64 (v4i32 immAllOnesV))),
2339                   (load addr:$src2))),
2340           (PANDNrm VR128:$src1, addr:$src2)>, Requires<[HasSSE2]>;
2341 def : Pat<(v2i64 (and (xor VR128:$src1, (bc_v2i64 (v8i16 immAllOnesV))),
2342                   (load addr:$src2))),
2343           (PANDNrm VR128:$src1, addr:$src2)>, Requires<[HasSSE2]>;
2344 def : Pat<(v2i64 (and (xor VR128:$src1, (bc_v2i64 (v16i8 immAllOnesV))),
2345                   (load addr:$src2))),
2346           (PANDNrm VR128:$src1, addr:$src2)>, Requires<[HasSSE2]>;