2 let Namespace = "X86" in {
4 // def PHI : TargInstr<"PHI", 2, [MBI_Reg, MBI_Reg]>;
5 // def NOOP : TargInstr<"NOOP", 2, [MBI_Reg, MBI_Reg]>;
6 // def ADJCALLSTACKDOWN : TargInstr<"ADJCALLSTACKDOWN", 2, [MBI_Reg, MBI_Reg]>;
7 // def ADJCALLSTACKUP : TargInstr<"ADJCALLSTACKUP", 2, [MBI_Reg, MBI_Reg]>;
8 def IMPLICIT_USE : TargInstr<"IMPLICIT_USE", 2, [MBI_Reg, MBI_Reg]>;
9 def IMPLICIT_DEF : TargInstr<"IMPLICIT_DEF", 0, []>;
11 def RET : TargInstr<"RET", 0, []>;
12 def JMP : TargInstr<"JMP", 1, [MBI_PCDisp]>;
13 // def JB : TargInstr<"JB", 2, [MBI_Reg, MBI_Reg]>;
14 // def JAE : TargInstr<"JAE", 2, [MBI_Reg, MBI_Reg]>;
15 // def JE : TargInstr<"JE", 2, [MBI_Reg, MBI_Reg]>;
16 // def JNE : TargInstr<"JNE", 2, [MBI_Reg, MBI_Reg]>;
17 // def JBE : TargInstr<"JBE", 2, [MBI_Reg, MBI_Reg]>;
18 // def JA : TargInstr<"JA", 2, [MBI_Reg, MBI_Reg]>;
19 // def JS : TargInstr<"JS", 2, [MBI_Reg, MBI_Reg]>;
20 // def JNS : TargInstr<"JNS", 2, [MBI_Reg, MBI_Reg]>;
21 // def JL : TargInstr<"JL", 2, [MBI_Reg, MBI_Reg]>;
22 // def JGE : TargInstr<"JGE", 2, [MBI_Reg, MBI_Reg]>;
23 // def JLE : TargInstr<"JLE", 2, [MBI_Reg, MBI_Reg]>;
24 // def JG : TargInstr<"JG", 2, [MBI_Reg, MBI_Reg]>;
25 // def LEAVE : TargInstr<"LEAVE", 2, [MBI_Reg, MBI_Reg]>;
26 // def BSWAPr32 : TargInstr<"BSWAPr32", 2, [MBI_Reg, MBI_Reg]>;
27 // def XCHGrr8 : TargInstr<"XCHGrr8", 2, [MBI_Reg, MBI_Reg]>;
28 // def XCHGrr16 : TargInstr<"XCHGrr16", 2, [MBI_Reg, MBI_Reg]>;
29 // def XCHGrr32 : TargInstr<"XCHGrr32", 2, [MBI_Reg, MBI_Reg]>;
30 // def LEAr16 : TargInstr<"LEAr16", 2, [MBI_Reg, MBI_Reg]>;
31 // def LEAr32 : TargInstr<"LEAr32", 2, [MBI_Reg, MBI_Reg]>;
32 def MOVrr8 : TargInstr<"MOV8rr", 1, [MBI_Reg]>;
33 def MOVrr16 : TargInstr<"MOV16rr", 1, [MBI_Reg]>;
34 def MOVrr32 : TargInstr<"MOV32rr", 1, [MBI_Reg]>;
35 def MOVir8 : TargInstr<"MOV8ir", 1, [MBI_ZImm]>;
36 def MOVir16 : TargInstr<"MOV16ir", 1, [MBI_ZImm]>;
37 def MOVir32 : TargInstr<"MOV32ir", 1, [MBI_ZImm]>;
38 // def MOVim8 : TargInstr<"MOVim8", 2, [MBI_Reg, MBI_ZImm]>;
39 // def MOVim16 : TargInstr<"MOVim16", 2, [MBI_Reg, MBI_ZImm]>;
40 // def MOVim32 : TargInstr<"MOVim32", 2, [MBI_Reg, MBI_ZImm]>;
41 def MOVmr8 : TargInstr<"MOV8mr", 4, [MBI_FrameRef]>;
42 def MOVmr16 : TargInstr<"MOV16mr", 4, [MBI_FrameRef]>;
43 def MOVmr32 : TargInstr<"MOV32mr", 4, [MBI_FrameRef]>;
44 def MOVrm8 : TargInstr<"MOV8rm", 5, [MBI_FrameRef, MBI_Reg]>; // 5 Operands?, stores to NULL
45 def MOVrm16 : TargInstr<"MOV16rm", 5, [MBI_FrameRef, MBI_Reg]>; // 5 Operands?, stores to NULL
46 def MOVrm32 : TargInstr<"MOV32rm", 5, [MBI_FrameRef, MBI_Reg]>; // 5 Operands?, stores to NULL
47 def MULr8 : TargInstr<"MUL8r", 1, [MBI_Reg]>;
48 // def MULr16 : TargInstr<"MULr16", 2, [MBI_Reg, MBI_Reg]>;
49 // def MULr32 : TargInstr<"MULr32", 2, [MBI_Reg, MBI_Reg]>;
50 def DIVr8 : TargInstr<"DIV8r", 1, [MBI_Reg]>; // "DestReg" as arg, "1" as the dest
51 def DIVr16 : TargInstr<"DIV16r", 1, [MBI_Reg]>;
52 def DIVr32 : TargInstr<"DIV32r", 1, [MBI_Reg]>;
53 def IDIVr8 : TargInstr<"IDIV8r", 1, [MBI_Reg]>;
54 def IDIVr16 : TargInstr<"IDIV16r", 1, [MBI_Reg]>;
55 def IDIVr32 : TargInstr<"IDIV32r", 1, [MBI_Reg]>;
56 // def CBW : TargInstr<"CBW", 2, [MBI_Reg, MBI_Reg]>;
57 // def CWD : TargInstr<"CWD", 2, [MBI_Reg, MBI_Reg]>;
58 // def CDQ : TargInstr<"CDQ", 2, [MBI_Reg, MBI_Reg]>;
60 def NEGr8 : TargInstr<"NEG8r", 1, [MBI_Reg]>;
61 def NEGr16 : TargInstr<"NEG16r", 1, [MBI_Reg]>;
62 def NEGr32 : TargInstr<"NEG32r", 1, [MBI_Reg]>;
63 def NOTr8 : TargInstr<"NOT8r", 1, [MBI_Reg]>;
64 def NOTr16 : TargInstr<"NOT16r", 1, [MBI_Reg]>;
65 def NOTr32 : TargInstr<"NOT32r", 1, [MBI_Reg]>;
66 def INCr8 : TargInstr<"INC8r", 1, [MBI_Reg]>;
67 def INCr16 : TargInstr<"INC16r", 1, [MBI_Reg]>;
68 def INCr32 : TargInstr<"INC32r", 1, [MBI_Reg]>;
69 def DECr8 : TargInstr<"DEC8r", 1, [MBI_Reg]>;
70 def DECr16 : TargInstr<"DEC16r", 1, [MBI_Reg]>;
71 def DECr32 : TargInstr<"DEC32r", 1, [MBI_Reg]>;
73 def ADDrr8 : TargInstr<"ADD8rr", 2, [MBI_Reg, MBI_Reg]>;
74 def ADDrr16 : TargInstr<"ADD16rr", 2, [MBI_Reg, MBI_Reg]>;
75 def ADDrr32 : TargInstr<"ADD32rr", 2, [MBI_Reg, MBI_Reg]>;
76 def ADDri8 : TargInstr<"ADD8ri", 2, [MBI_Reg, MBI_ZImm]>;
77 def ADDri16 : TargInstr<"ADD16ri", 2, [MBI_Reg, MBI_ZImm]>;
78 def ADDri32 : TargInstr<"ADD32ri", 2, [MBI_Reg, MBI_ZImm]>;
79 def ADDri16b : TargInstr<"ADD16bri", 2, [MBI_Reg, MBI_ZImm]>;
80 def ADDri32b : TargInstr<"ADD32bri", 2, [MBI_Reg, MBI_ZImm]>;
81 def ADCrr32 : TargInstr<"ADC32rr", 2, [MBI_Reg, MBI_Reg]>;
82 def SUBrr8 : TargInstr<"SUB8rr", 2, [MBI_Reg, MBI_Reg]>;
83 def SUBrr16 : TargInstr<"SUB16rr", 2, [MBI_Reg, MBI_Reg]>;
84 def SUBrr32 : TargInstr<"SUB32rr", 2, [MBI_Reg, MBI_Reg]>;
85 def SUBri8 : TargInstr<"SUB8ri", 2, [MBI_Reg, MBI_ZImm]>;
86 def SUBri16 : TargInstr<"SUB16ri", 2, [MBI_Reg, MBI_ZImm]>;
87 def SUBri32 : TargInstr<"SUB32ri", 2, [MBI_Reg, MBI_ZImm]>;
88 def SUBri16b : TargInstr<"SUB16bri", 2, [MBI_Reg, MBI_ZImm]>;
89 def SUBri32b : TargInstr<"SUB32bri", 2, [MBI_Reg, MBI_ZImm]>;
90 def SBBrr32 : TargInstr<"SBB32rr", 2, [MBI_Reg, MBI_Reg]>;
91 def IMULrr16 : TargInstr<"IMUL16rr", 2, [MBI_Reg, MBI_Reg]>;
92 def IMULrr32 : TargInstr<"IMUL32rr", 2, [MBI_Reg, MBI_Reg]>;
93 def IMULri16 : TargInstr<"IMUL16ri", 2, [MBI_Reg, MBI_ZImm]>;
94 def IMULri32 : TargInstr<"IMUL32ri", 2, [MBI_Reg, MBI_ZImm]>;
95 def IMULri16b : TargInstr<"IMUL16bri", 2, [MBI_Reg, MBI_ZImm]>;
96 def IMULri32b : TargInstr<"IMUL32bri", 2, [MBI_Reg, MBI_ZImm]>;
98 def ANDrr8 : TargInstr<"AND8rr", 2, [MBI_Reg, MBI_Reg]>;
99 def ANDrr16 : TargInstr<"AND16rr", 2, [MBI_Reg, MBI_Reg]>;
100 def ANDrr32 : TargInstr<"AND32rr", 2, [MBI_Reg, MBI_Reg]>;
101 def ANDri8 : TargInstr<"AND8ri", 2, [MBI_Reg, MBI_ZImm]>;
102 def ANDri16 : TargInstr<"AND16ri", 2, [MBI_Reg, MBI_ZImm]>;
103 def ANDri32 : TargInstr<"AND32ri", 2, [MBI_Reg, MBI_ZImm]>;
104 def ANDri16b : TargInstr<"AND16bri", 2, [MBI_Reg, MBI_ZImm]>;
105 def ANDri32b : TargInstr<"AND32bri", 2, [MBI_Reg, MBI_ZImm]>;
106 def ORrr8 : TargInstr<"OR8rr", 2, [MBI_Reg, MBI_Reg]>;
107 def ORrr16 : TargInstr<"OR16rr", 2, [MBI_Reg, MBI_Reg]>;
108 def ORrr32 : TargInstr<"OR32rr", 2, [MBI_Reg, MBI_Reg]>;
109 def ORri8 : TargInstr<"OR8ri", 2, [MBI_Reg, MBI_ZImm]>;
110 def ORri16 : TargInstr<"OR16ri", 2, [MBI_Reg, MBI_ZImm]>;
111 def ORri32 : TargInstr<"OR32ri", 2, [MBI_Reg, MBI_ZImm]>;
112 def ORri16b : TargInstr<"OR16bri", 2, [MBI_Reg, MBI_ZImm]>;
113 def ORri32b : TargInstr<"OR32bri", 2, [MBI_Reg, MBI_ZImm]>;
114 def XORrr8 : TargInstr<"XOR8rr", 2, [MBI_Reg, MBI_Reg]>;
115 def XORrr16 : TargInstr<"XOR16rr", 2, [MBI_Reg, MBI_Reg]>;
116 def XORrr32 : TargInstr<"XOR32rr", 2, [MBI_Reg, MBI_Reg]>;
117 def XORri8 : TargInstr<"XOR8ri", 2, [MBI_Reg, MBI_ZImm]>;
118 def XORri16 : TargInstr<"XOR16ri", 2, [MBI_Reg, MBI_ZImm]>;
119 def XORri32 : TargInstr<"XOR32ri", 2, [MBI_Reg, MBI_ZImm]>;
120 def XORri16b : TargInstr<"XOR16bri", 2, [MBI_Reg, MBI_ZImm]>;
121 def XORri32b : TargInstr<"XOR32bri", 2, [MBI_Reg, MBI_ZImm]>;
123 def TESTrr8 : TargInstr<"TEST8rr", 2, [MBI_Reg, MBI_Reg]>;
124 def TESTrr16 : TargInstr<"TEST16rr", 2, [MBI_Reg, MBI_Reg]>;
125 def TESTrr32 : TargInstr<"TEST32rr", 2, [MBI_Reg, MBI_Reg]>;
126 def TESTri8 : TargInstr<"TEST8ri", 2, [MBI_Reg, MBI_ZImm]>;
127 def TESTri16 : TargInstr<"TEST16ri", 2, [MBI_Reg, MBI_ZImm]>;
128 def TESTri32 : TargInstr<"TEST32ri", 2, [MBI_Reg, MBI_ZImm]>;
130 def SHLrr8 : TargInstr<"SHL8rr", 1, [MBI_Reg]>;
131 def SHLrr16 : TargInstr<"SHL16rr", 1, [MBI_Reg]>;
132 def SHLrr32 : TargInstr<"SHL32rr", 1, [MBI_Reg]>;
133 def SHLir8 : TargInstr<"SHL8ir", 2, [MBI_Reg, MBI_ZImm]>;
134 def SHLir16 : TargInstr<"SHL16ir", 2, [MBI_Reg, MBI_ZImm]>;
135 def SHLir32 : TargInstr<"SHL32ir", 2, [MBI_Reg, MBI_ZImm]>;
136 def SHRrr8 : TargInstr<"SHR8rr", 1, [MBI_Reg]>;
137 def SHRrr16 : TargInstr<"SHR16rr", 1, [MBI_Reg]>;
138 def SHRrr32 : TargInstr<"SHR32rr", 1, [MBI_Reg]>;
139 def SHRir8 : TargInstr<"SHR8ir", 2, [MBI_Reg, MBI_ZImm]>;
140 def SHRir16 : TargInstr<"SHR16ir", 2, [MBI_Reg, MBI_ZImm]>;
141 def SHRir32 : TargInstr<"SHR32ir", 2, [MBI_Reg, MBI_ZImm]>;
142 def SARrr8 : TargInstr<"SAR8rr", 1, [MBI_Reg]>;
143 def SARrr16 : TargInstr<"SAR16rr", 1, [MBI_Reg]>;
144 def SARrr32 : TargInstr<"SAR32rr", 1, [MBI_Reg]>;
145 def SARir8 : TargInstr<"SAR8ir", 2, [MBI_Reg, MBI_ZImm]>;
146 def SARir16 : TargInstr<"SAR16ir", 2, [MBI_Reg, MBI_ZImm]>;
147 def SARir32 : TargInstr<"SAR32ir", 2, [MBI_Reg, MBI_ZImm]>;
149 def SHLDrr32 : TargInstr<"SHLD32rr", 2, [MBI_Reg, MBI_Reg]>;
150 def SHLDir32 : TargInstr<"SHLD32ir", 3, [MBI_Reg, MBI_Reg, MBI_ZImm]>;
151 def SHRDrr32 : TargInstr<"SHRD32rr", 2, [MBI_Reg, MBI_Reg]>;
152 def SHRDir32 : TargInstr<"SHRD32ir", 3, [MBI_Reg, MBI_Reg, MBI_ZImm]>;
154 def SAHF : TargInstr<"SAHF", 0, []>; // store in "1" ?
155 // def SETBr : TargInstr<"SETBr", 2, [MBI_Reg, MBI_Reg]>;
156 // def SETAEr : TargInstr<"SETAEr", 2, [MBI_Reg, MBI_Reg]>;
157 // def SETEr : TargInstr<"SETEr", 2, [MBI_Reg, MBI_Reg]>;
158 def SETNEr : TargInstr<"SETNEr", 0, []>;
159 // def SETBEr : TargInstr<"SETBEr", 2, [MBI_Reg, MBI_Reg]>;
160 // def SETAr : TargInstr<"SETAr", 2, [MBI_Reg, MBI_Reg]>;
161 // def SETSr : TargInstr<"SETSr", 2, [MBI_Reg, MBI_Reg]>;
162 // def SETNSr : TargInstr<"SETNSr", 2, [MBI_Reg, MBI_Reg]>;
163 // def SETLr : TargInstr<"SETLr", 2, [MBI_Reg, MBI_Reg]>;
164 // def SETGEr : TargInstr<"SETGEr", 2, [MBI_Reg, MBI_Reg]>;
165 // def SETLEr : TargInstr<"SETLEr", 2, [MBI_Reg, MBI_Reg]>;
166 // def SETGr : TargInstr<"SETGr", 2, [MBI_Reg, MBI_Reg]>;
167 def CMOVErr16 : TargInstr<"CMOVE16rr", 2, [MBI_Reg, MBI_Reg]>;
168 def CMOVNErr32: TargInstr<"CMOVNE32rr", 2, [MBI_Reg, MBI_Reg]>;
170 def CMPrr8 : TargInstr<"CMP8rr", 2, [MBI_Reg, MBI_Reg]>;
171 def CMPrr16 : TargInstr<"CMP16rr", 2, [MBI_Reg, MBI_Reg]>;
172 def CMPrr32 : TargInstr<"CMP32rr", 2, [MBI_Reg, MBI_Reg]>;
173 def CMPri8 : TargInstr<"CMP8ri", 2, [MBI_Reg, MBI_ZImm]>;
174 def CMPri16 : TargInstr<"CMP16ri", 2, [MBI_Reg, MBI_ZImm]>;
175 def CMPri32 : TargInstr<"CMP32ri", 2, [MBI_Reg, MBI_ZImm]>;
177 def MOVSXr16r8 : TargInstr<"MOVSX16rr8", 1, [MBI_Reg]>;
178 def MOVSXr32r8 : TargInstr<"MOVSX32rr8", 1, [MBI_Reg]>;
179 def MOVSXr32r16: TargInstr<"MOVSX32rr16", 1, [MBI_Reg]>;
180 def MOVZXr16r8 : TargInstr<"MOVZX16rr8", 1, [MBI_Reg]>;
181 def MOVZXr32r8 : TargInstr<"MOVZX32rr8", 1, [MBI_Reg]>;
182 def MOVZXr32r16: TargInstr<"MOVZX32rr16", 1, [MBI_Reg]>;
184 def FP_REG_KILL : TargInstr<"FP_REG_KILL",0, []>;
186 def FpMOV : TargInstr<"FpMOV", 1, [MBI_Reg]>;
187 def FpADD : TargInstr<"FpADD", 2, [MBI_Reg, MBI_Reg]>;
188 def FpSUB : TargInstr<"FpSUB", 2, [MBI_Reg, MBI_Reg]>;
189 def FpMUL : TargInstr<"FpMUL", 2, [MBI_Reg, MBI_Reg]>;
190 def FpDIV : TargInstr<"FpDIV", 2, [MBI_Reg, MBI_Reg]>;
191 def FpUCOM : TargInstr<"FpUCOM", 2, [MBI_Reg, MBI_Reg]>;
192 // def FpGETRESULT : TargInstr<"FpGETRESULT", 2, [MBI_Reg, MBI_Reg]>;
193 def FpSETRESULT : TargInstr<"FpSETRESULT", 1, [MBI_Reg]>;
194 // def FLDrr : TargInstr<"FLDrr", 2, [MBI_Reg, MBI_Reg]>;
195 def FLDr32 : TargInstr<"FLD32r", 1, [MBI_ConstPoolRef]>; // MBI_FrameRef also? instructions can be passed different operands
196 def FLDr64 : TargInstr<"FLD64r", 1, [MBI_ConstPoolRef]>;
197 // def FLDr80 : TargInstr<"FLDr80", 2, [MBI_Reg, MBI_Reg]>;
198 def FILDr16 : TargInstr<"FILD16r", 5, [MBI_FrameRef]>;
199 def FILDr32 : TargInstr<"FILD32r", 5, [MBI_FrameRef]>;
200 def FILDr64 : TargInstr<"FILD64r", 5, [MBI_FrameRef]>;
201 def FSTr32 : TargInstr<"FST32r", 5, [MBI_FrameRef, MBI_Reg]>; // ?
202 // def FSTr64 : TargInstr<"FST64r", 2, [MBI_Reg, MBI_Reg]>;
203 // def FSTPr32 : TargInstr<"FSTP32r", 2, [MBI_Reg, MBI_Reg]>;
204 // def FSTPr64 : TargInstr<"FSTP64r", 2, [MBI_Reg, MBI_Reg]>;
205 // def FSTPr80 : TargInstr<"FSTP80r", 2, [MBI_Reg, MBI_Reg]>;
206 // def FSTrr : TargInstr<"FSTrr", 2, [MBI_Reg, MBI_Reg]>;
207 // def FSTPrr : TargInstr<"FSTPrr", 2, [MBI_Reg, MBI_Reg]>;
208 def FISTr16 : TargInstr<"FIST16r", 5, [MBI_FrameRef, MBI_Reg]>;
209 def FISTr32 : TargInstr<"FIST32r", 5, [MBI_FrameRef, MBI_Reg]>;
210 // def FISTPr16 : TargInstr<"FISTP16r", 2, [MBI_Reg, MBI_Reg]>;
211 // def FISTPr32 : TargInstr<"FISTP32r", 2, [MBI_Reg, MBI_Reg]>;
212 def FISTPr64 : TargInstr<"FISTP64r", 5, [MBI_FrameRef, MBI_Reg]>;
213 // def FXCH : TargInstr<"FXCH", 2, [MBI_Reg, MBI_Reg]>;
214 def FLD0 : TargInstr<"FLD0", 0, []>;
215 def FLD1 : TargInstr<"FLD1", 0, []>;
216 // def FADDST0r : TargInstr<"FADDST0r", 2, [MBI_Reg, MBI_Reg]>;
217 // def FADDrST0 : TargInstr<"FADDrST0", 2, [MBI_Reg, MBI_Reg]>;
218 // def FADDPrST0 : TargInstr<"FADDPrST0", 2, [MBI_Reg, MBI_Reg]>;
219 // def FSUBRST0r : TargInstr<"FSUBRST0r", 2, [MBI_Reg, MBI_Reg]>;
220 // def FSUBrST0 : TargInstr<"FSUBrST0", 2, [MBI_Reg, MBI_Reg]>;
221 // def FSUBPrST0 : TargInstr<"FSUBPrST0", 2, [MBI_Reg, MBI_Reg]>;
222 // def FSUBST0r : TargInstr<"FSUBST0r", 2, [MBI_Reg, MBI_Reg]>;
223 // def FSUBRrST0 : TargInstr<"FSUBRrST0", 2, [MBI_Reg, MBI_Reg]>;
224 // def FSUBRPrST0 : TargInstr<"FSUBRPrST0", 2, [MBI_Reg, MBI_Reg]>;
225 // def FMULST0r : TargInstr<"FMULST0r", 2, [MBI_Reg, MBI_Reg]>;
226 // def FMULrST0 : TargInstr<"FMULrST0", 2, [MBI_Reg, MBI_Reg]>;
227 // def FMULPrST0 : TargInstr<"FMULPrST0", 2, [MBI_Reg, MBI_Reg]>;
228 // def FDIVRST0r : TargInstr<"FDIVRST0r", 2, [MBI_Reg, MBI_Reg]>;
229 // def FDIVrST0 : TargInstr<"FDIVrST0", 2, [MBI_Reg, MBI_Reg]>;
230 // def FDIVPrST0 : TargInstr<"FDIVPrST0", 2, [MBI_Reg, MBI_Reg]>;
231 // def FDIVST0r : TargInstr<"FDIVST0r", 2, [MBI_Reg, MBI_Reg]>;
232 // def FDIVRrST0 : TargInstr<"FDIVRrST0", 2, [MBI_Reg, MBI_Reg]>;
233 // def FDIVRPrST0 : TargInstr<"FDIVRPrST0", 2, [MBI_Reg, MBI_Reg]>;
234 // def FUCOMr : TargInstr<"FUCOMr", 2, [MBI_Reg, MBI_Reg]>;
235 // def FUCOMPr : TargInstr<"FUCOMPr", 2, [MBI_Reg, MBI_Reg]>;
236 // def FUCOMPPr : TargInstr<"FUCOMPPr", 2, [MBI_Reg, MBI_Reg]>;
237 def FNSTSWr8 : TargInstr<"FNSTSWr8", 0, []>; // store in "0" ?
238 // def FNSTCWm16 : TargInstr<"FNSTCWm16", 2, [MBI_Reg, MBI_Reg]>;
239 def FLDCWm16 : TargInstr<"FLDCWm16", 4, [MBI_FrameRef]>;