lib/Target/X86/X86MCCodeEmitter.cpp

   1 //===-- X86/X86MCCodeEmitter.cpp - Convert X86 code to machine code -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the X86MCCodeEmitter class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "x86-emitter"
  15 #include "X86.h"
  16 #include "X86InstrInfo.h"
  17 #include "llvm/MC/MCCodeEmitter.h"
  18 #include "llvm/MC/MCInst.h"
  19 #include "llvm/Support/raw_ostream.h"
  20 using namespace llvm;
  21
  22 // FIXME: This should move to a header.
  23 namespace llvm {
  24 namespace X86 {
  25 enum Fixups {
  26   reloc_pcrel_word = FirstTargetFixupKind,
  27   reloc_picrel_word,
  28   reloc_absolute_word,
  29   reloc_absolute_word_sext,
  30   reloc_absolute_dword
  31 };
  32 }
  33 }
  34
  35 namespace {
  36 class X86MCCodeEmitter : public MCCodeEmitter {
  37   X86MCCodeEmitter(const X86MCCodeEmitter &); // DO NOT IMPLEMENT
  38   void operator=(const X86MCCodeEmitter &); // DO NOT IMPLEMENT
  39   const TargetMachine &TM;
  40   const TargetInstrInfo &TII;
  41   bool Is64BitMode;
  42 public:
  43   X86MCCodeEmitter(TargetMachine &tm, bool is64Bit)
  44     : TM(tm), TII(*TM.getInstrInfo()) {
  45     Is64BitMode = is64Bit;
  46   }
  47
  48   ~X86MCCodeEmitter() {}
  49
  50   unsigned getNumFixupKinds() const {
  51     return 5;
  52   }
  53
  54   MCFixupKindInfo &getFixupKindInfo(MCFixupKind Kind) const {
  55     static MCFixupKindInfo Infos[] = {
  56       { "reloc_pcrel_word", 0, 4 * 8 },
  57       { "reloc_picrel_word", 0, 4 * 8 },
  58       { "reloc_absolute_word", 0, 4 * 8 },
  59       { "reloc_absolute_word_sext", 0, 4 * 8 },
  60       { "reloc_absolute_dword", 0, 8 * 8 }
  61     };
  62
  63     assert(Kind >= FirstTargetFixupKind && Kind < MaxTargetFixupKind &&
  64            "Invalid kind!");
  65     return Infos[Kind - FirstTargetFixupKind];
  66   }
  67
  68   static unsigned GetX86RegNum(const MCOperand &MO) {
  69     return X86RegisterInfo::getX86RegNum(MO.getReg());
  70   }
  71
  72   void EmitByte(unsigned char C, unsigned &CurByte, raw_ostream &OS) const {
  73     OS << (char)C;
  74     ++CurByte;
  75   }
  76
  77   void EmitConstant(uint64_t Val, unsigned Size, unsigned &CurByte,
  78                     raw_ostream &OS) const {
  79     // Output the constant in little endian byte order.
  80     for (unsigned i = 0; i != Size; ++i) {
  81       EmitByte(Val & 255, CurByte, OS);
  82       Val >>= 8;
  83     }
  84   }
  85
  86   void EmitDisplacementField(const MCOperand &Disp, bool IsPCRel,
  87                              unsigned &CurByte, raw_ostream &OS,
  88                              SmallVectorImpl<MCFixup> &Fixups) const;
  89
  90   inline static unsigned char ModRMByte(unsigned Mod, unsigned RegOpcode,
  91                                         unsigned RM) {
  92     assert(Mod < 4 && RegOpcode < 8 && RM < 8 && "ModRM Fields out of range!");
  93     return RM | (RegOpcode << 3) | (Mod << 6);
  94   }
  95
  96   void EmitRegModRMByte(const MCOperand &ModRMReg, unsigned RegOpcodeFld,
  97                         unsigned &CurByte, raw_ostream &OS) const {
  98     EmitByte(ModRMByte(3, RegOpcodeFld, GetX86RegNum(ModRMReg)), CurByte, OS);
  99   }
 100
 101   void EmitSIBByte(unsigned SS, unsigned Index, unsigned Base,
 102                    unsigned &CurByte, raw_ostream &OS) const {
 103     // SIB byte is in the same format as the ModRMByte.
 104     EmitByte(ModRMByte(SS, Index, Base), CurByte, OS);
 105   }
 106
 107
 108   void EmitMemModRMByte(const MCInst &MI, unsigned Op,
 109                         unsigned RegOpcodeField,
 110                         unsigned &CurByte, raw_ostream &OS,
 111                         SmallVectorImpl<MCFixup> &Fixups) const;
 112
 113   void EncodeInstruction(const MCInst &MI, raw_ostream &OS,
 114                          SmallVectorImpl<MCFixup> &Fixups) const;
 115
 116 };
 117
 118 } // end anonymous namespace
 119
 120
 121 MCCodeEmitter *llvm::createX86_32MCCodeEmitter(const Target &,
 122                                                TargetMachine &TM) {
 123   return new X86MCCodeEmitter(TM, false);
 124 }
 125
 126 MCCodeEmitter *llvm::createX86_64MCCodeEmitter(const Target &,
 127                                                TargetMachine &TM) {
 128   return new X86MCCodeEmitter(TM, true);
 129 }
 130
 131
 132 /// isDisp8 - Return true if this signed displacement fits in a 8-bit
 133 /// sign-extended field.
 134 static bool isDisp8(int Value) {
 135   return Value == (signed char)Value;
 136 }
 137
 138 void X86MCCodeEmitter::
 139 EmitDisplacementField(const MCOperand &DispOp, bool IsPCRel,
 140                       unsigned &CurByte, raw_ostream &OS,
 141                       SmallVectorImpl<MCFixup> &Fixups) const {
 142   // If this is a simple integer displacement that doesn't require a relocation,
 143   // emit it now.
 144   if (DispOp.isImm()) {
 145     EmitConstant(DispOp.getImm(), 4, CurByte, OS);
 146     return;
 147   }
 148
 149 #if 0
 150   // Otherwise, this is something that requires a relocation.  Emit it as such
 151   // now.
 152   unsigned RelocType = Is64BitMode ?
 153   (IsPCRel ? X86::reloc_pcrel_word : X86::reloc_absolute_word_sext)
 154   : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 155 #endif
 156
 157   // Emit a symbolic constant as a fixup and 4 zeros.
 158   Fixups.push_back(MCFixup::Create(CurByte, DispOp.getExpr(),
 159                                    MCFixupKind(X86::reloc_absolute_word)));
 160   EmitConstant(0, 4, CurByte, OS);
 161 }
 162
 163
 164 void X86MCCodeEmitter::EmitMemModRMByte(const MCInst &MI, unsigned Op,
 165                                         unsigned RegOpcodeField,
 166                                         unsigned &CurByte,
 167                                         raw_ostream &OS,
 168                                         SmallVectorImpl<MCFixup> &Fixups) const{
 169   const MCOperand &Disp     = MI.getOperand(Op+3);
 170   const MCOperand &Base     = MI.getOperand(Op);
 171   const MCOperand &Scale    = MI.getOperand(Op+1);
 172   const MCOperand &IndexReg = MI.getOperand(Op+2);
 173   unsigned BaseReg = Base.getReg();
 174
 175   // FIXME: Eliminate!
 176   bool IsPCRel = false;
 177
 178   // Determine whether a SIB byte is needed.
 179   // If no BaseReg, issue a RIP relative instruction only if the MCE can
 180   // resolve addresses on-the-fly, otherwise use SIB (Intel Manual 2A, table
 181   // 2-7) and absolute references.
 182   if (// The SIB byte must be used if there is an index register.
 183       IndexReg.getReg() == 0 &&
 184       // The SIB byte must be used if the base is ESP/RSP.
 185       BaseReg != X86::ESP && BaseReg != X86::RSP &&
 186       // If there is no base register and we're in 64-bit mode, we need a SIB
 187       // byte to emit an addr that is just 'disp32' (the non-RIP relative form).
 188       (!Is64BitMode || BaseReg != 0)) {
 189
 190     if (BaseReg == 0 ||          // [disp32]     in X86-32 mode
 191         BaseReg == X86::RIP) {   // [disp32+RIP] in X86-64 mode
 192       EmitByte(ModRMByte(0, RegOpcodeField, 5), CurByte, OS);
 193       EmitDisplacementField(Disp, true, CurByte, OS, Fixups);
 194       return;
 195     }
 196
 197     unsigned BaseRegNo = GetX86RegNum(Base);
 198
 199     // If the base is not EBP/ESP and there is no displacement, use simple
 200     // indirect register encoding, this handles addresses like [EAX].  The
 201     // encoding for [EBP] with no displacement means [disp32] so we handle it
 202     // by emitting a displacement of 0 below.
 203     if (Disp.isImm() && Disp.getImm() == 0 && BaseRegNo != N86::EBP) {
 204       EmitByte(ModRMByte(0, RegOpcodeField, BaseRegNo), CurByte, OS);
 205       return;
 206     }
 207
 208     // Otherwise, if the displacement fits in a byte, encode as [REG+disp8].
 209     if (Disp.isImm() && isDisp8(Disp.getImm())) {
 210       EmitByte(ModRMByte(1, RegOpcodeField, BaseRegNo), CurByte, OS);
 211       EmitConstant(Disp.getImm(), 1, CurByte, OS);
 212       return;
 213     }
 214
 215     // Otherwise, emit the most general non-SIB encoding: [REG+disp32]
 216     EmitByte(ModRMByte(2, RegOpcodeField, BaseRegNo), CurByte, OS);
 217     EmitDisplacementField(Disp, IsPCRel, CurByte, OS, Fixups);
 218     return;
 219   }
 220
 221   // We need a SIB byte, so start by outputting the ModR/M byte first
 222   assert(IndexReg.getReg() != X86::ESP &&
 223          IndexReg.getReg() != X86::RSP && "Cannot use ESP as index reg!");
 224
 225   bool ForceDisp32 = false;
 226   bool ForceDisp8  = false;
 227   if (BaseReg == 0) {
 228     // If there is no base register, we emit the special case SIB byte with
 229     // MOD=0, BASE=5, to JUST get the index, scale, and displacement.
 230     EmitByte(ModRMByte(0, RegOpcodeField, 4), CurByte, OS);
 231     ForceDisp32 = true;
 232   } else if (!Disp.isImm()) {
 233     // Emit the normal disp32 encoding.
 234     EmitByte(ModRMByte(2, RegOpcodeField, 4), CurByte, OS);
 235     ForceDisp32 = true;
 236   } else if (Disp.getImm() == 0 && BaseReg != X86::EBP) {
 237     // Emit no displacement ModR/M byte
 238     EmitByte(ModRMByte(0, RegOpcodeField, 4), CurByte, OS);
 239   } else if (isDisp8(Disp.getImm())) {
 240     // Emit the disp8 encoding.
 241     EmitByte(ModRMByte(1, RegOpcodeField, 4), CurByte, OS);
 242     ForceDisp8 = true;           // Make sure to force 8 bit disp if Base=EBP
 243   } else {
 244     // Emit the normal disp32 encoding.
 245     EmitByte(ModRMByte(2, RegOpcodeField, 4), CurByte, OS);
 246   }
 247
 248   // Calculate what the SS field value should be...
 249   static const unsigned SSTable[] = { ~0, 0, 1, ~0, 2, ~0, ~0, ~0, 3 };
 250   unsigned SS = SSTable[Scale.getImm()];
 251
 252   if (BaseReg == 0) {
 253     // Handle the SIB byte for the case where there is no base, see Intel
 254     // Manual 2A, table 2-7. The displacement has already been output.
 255     unsigned IndexRegNo;
 256     if (IndexReg.getReg())
 257       IndexRegNo = GetX86RegNum(IndexReg);
 258     else // Examples: [ESP+1*<noreg>+4] or [scaled idx]+disp32 (MOD=0,BASE=5)
 259       IndexRegNo = 4;
 260     EmitSIBByte(SS, IndexRegNo, 5, CurByte, OS);
 261   } else {
 262     unsigned IndexRegNo;
 263     if (IndexReg.getReg())
 264       IndexRegNo = GetX86RegNum(IndexReg);
 265     else
 266       IndexRegNo = 4;   // For example [ESP+1*<noreg>+4]
 267     EmitSIBByte(SS, IndexRegNo, GetX86RegNum(Base), CurByte, OS);
 268   }
 269
 270   // Do we need to output a displacement?
 271   if (ForceDisp8)
 272     EmitConstant(Disp.getImm(), 1, CurByte, OS);
 273   else if (ForceDisp32 || Disp.getImm() != 0)
 274     EmitDisplacementField(Disp, IsPCRel, CurByte, OS, Fixups);
 275 }
 276
 277 /// DetermineREXPrefix - Determine if the MCInst has to be encoded with a X86-64
 278 /// REX prefix which specifies 1) 64-bit instructions, 2) non-default operand
 279 /// size, and 3) use of X86-64 extended registers.
 280 static unsigned DetermineREXPrefix(const MCInst &MI, unsigned TSFlags,
 281                                    const TargetInstrDesc &Desc) {
 282   unsigned REX = 0;
 283
 284   // Pseudo instructions do not need REX prefix byte.
 285   if ((TSFlags & X86II::FormMask) == X86II::Pseudo)
 286     return 0;
 287   if (TSFlags & X86II::REX_W)
 288     REX |= 1 << 3;
 289
 290   if (MI.getNumOperands() == 0) return REX;
 291
 292   unsigned NumOps = MI.getNumOperands();
 293   // FIXME: MCInst should explicitize the two-addrness.
 294   bool isTwoAddr = NumOps > 1 &&
 295                       Desc.getOperandConstraint(1, TOI::TIED_TO) != -1;
 296
 297   // If it accesses SPL, BPL, SIL, or DIL, then it requires a 0x40 REX prefix.
 298   unsigned i = isTwoAddr ? 1 : 0;
 299   for (; i != NumOps; ++i) {
 300     const MCOperand &MO = MI.getOperand(i);
 301     if (!MO.isReg()) continue;
 302     unsigned Reg = MO.getReg();
 303     if (!X86InstrInfo::isX86_64NonExtLowByteReg(Reg)) continue;
 304     // FIXME: The caller of DetermineREXPrefix slaps this prefix onto anything
 305     // that returns non-zero.
 306     REX |= 0x40;
 307     break;
 308   }
 309
 310   switch (TSFlags & X86II::FormMask) {
 311   case X86II::MRMInitReg: assert(0 && "FIXME: Remove this!");
 312   case X86II::MRMSrcReg:
 313     if (MI.getOperand(0).isReg() &&
 314         X86InstrInfo::isX86_64ExtendedReg(MI.getOperand(0).getReg()))
 315       REX |= 1 << 2;
 316     i = isTwoAddr ? 2 : 1;
 317     for (; i != NumOps; ++i) {
 318       const MCOperand &MO = MI.getOperand(i);
 319       if (MO.isReg() && X86InstrInfo::isX86_64ExtendedReg(MO.getReg()))
 320         REX |= 1 << 0;
 321     }
 322     break;
 323   case X86II::MRMSrcMem: {
 324     if (MI.getOperand(0).isReg() &&
 325         X86InstrInfo::isX86_64ExtendedReg(MI.getOperand(0).getReg()))
 326       REX |= 1 << 2;
 327     unsigned Bit = 0;
 328     i = isTwoAddr ? 2 : 1;
 329     for (; i != NumOps; ++i) {
 330       const MCOperand &MO = MI.getOperand(i);
 331       if (MO.isReg()) {
 332         if (X86InstrInfo::isX86_64ExtendedReg(MO.getReg()))
 333           REX |= 1 << Bit;
 334         Bit++;
 335       }
 336     }
 337     break;
 338   }
 339   case X86II::MRM0m: case X86II::MRM1m:
 340   case X86II::MRM2m: case X86II::MRM3m:
 341   case X86II::MRM4m: case X86II::MRM5m:
 342   case X86II::MRM6m: case X86II::MRM7m:
 343   case X86II::MRMDestMem: {
 344     unsigned e = (isTwoAddr ? X86AddrNumOperands+1 : X86AddrNumOperands);
 345     i = isTwoAddr ? 1 : 0;
 346     if (NumOps > e && MI.getOperand(e).isReg() &&
 347         X86InstrInfo::isX86_64ExtendedReg(MI.getOperand(e).getReg()))
 348       REX |= 1 << 2;
 349     unsigned Bit = 0;
 350     for (; i != e; ++i) {
 351       const MCOperand &MO = MI.getOperand(i);
 352       if (MO.isReg()) {
 353         if (X86InstrInfo::isX86_64ExtendedReg(MO.getReg()))
 354           REX |= 1 << Bit;
 355         Bit++;
 356       }
 357     }
 358     break;
 359   }
 360   default:
 361     if (MI.getOperand(0).isReg() &&
 362         X86InstrInfo::isX86_64ExtendedReg(MI.getOperand(0).getReg()))
 363       REX |= 1 << 0;
 364     i = isTwoAddr ? 2 : 1;
 365     for (unsigned e = NumOps; i != e; ++i) {
 366       const MCOperand &MO = MI.getOperand(i);
 367       if (MO.isReg() && X86InstrInfo::isX86_64ExtendedReg(MO.getReg()))
 368         REX |= 1 << 2;
 369     }
 370     break;
 371   }
 372   return REX;
 373 }
 374
 375 void X86MCCodeEmitter::
 376 EncodeInstruction(const MCInst &MI, raw_ostream &OS,
 377                   SmallVectorImpl<MCFixup> &Fixups) const {
 378   unsigned Opcode = MI.getOpcode();
 379   const TargetInstrDesc &Desc = TII.get(Opcode);
 380   unsigned TSFlags = Desc.TSFlags;
 381
 382   // Keep track of the current byte being emitted.
 383   unsigned CurByte = 0;
 384
 385   // FIXME: We should emit the prefixes in exactly the same order as GAS does,
 386   // in order to provide diffability.
 387
 388   // Emit the lock opcode prefix as needed.
 389   if (TSFlags & X86II::LOCK)
 390     EmitByte(0xF0, CurByte, OS);
 391
 392   // Emit segment override opcode prefix as needed.
 393   switch (TSFlags & X86II::SegOvrMask) {
 394   default: assert(0 && "Invalid segment!");
 395   case 0: break;  // No segment override!
 396   case X86II::FS:
 397     EmitByte(0x64, CurByte, OS);
 398     break;
 399   case X86II::GS:
 400     EmitByte(0x65, CurByte, OS);
 401     break;
 402   }
 403
 404   // Emit the repeat opcode prefix as needed.
 405   if ((TSFlags & X86II::Op0Mask) == X86II::REP)
 406     EmitByte(0xF3, CurByte, OS);
 407
 408   // Emit the operand size opcode prefix as needed.
 409   if (TSFlags & X86II::OpSize)
 410     EmitByte(0x66, CurByte, OS);
 411
 412   // Emit the address size opcode prefix as needed.
 413   if (TSFlags & X86II::AdSize)
 414     EmitByte(0x67, CurByte, OS);
 415
 416   bool Need0FPrefix = false;
 417   switch (TSFlags & X86II::Op0Mask) {
 418   default: assert(0 && "Invalid prefix!");
 419   case 0: break;  // No prefix!
 420   case X86II::REP: break; // already handled.
 421   case X86II::TB:  // Two-byte opcode prefix
 422   case X86II::T8:  // 0F 38
 423   case X86II::TA:  // 0F 3A
 424     Need0FPrefix = true;
 425     break;
 426   case X86II::TF: // F2 0F 38
 427     EmitByte(0xF2, CurByte, OS);
 428     Need0FPrefix = true;
 429     break;
 430   case X86II::XS:   // F3 0F
 431     EmitByte(0xF3, CurByte, OS);
 432     Need0FPrefix = true;
 433     break;
 434   case X86II::XD:   // F2 0F
 435     EmitByte(0xF2, CurByte, OS);
 436     Need0FPrefix = true;
 437     break;
 438   case X86II::D8: EmitByte(0xD8, CurByte, OS); break;
 439   case X86II::D9: EmitByte(0xD9, CurByte, OS); break;
 440   case X86II::DA: EmitByte(0xDA, CurByte, OS); break;
 441   case X86II::DB: EmitByte(0xDB, CurByte, OS); break;
 442   case X86II::DC: EmitByte(0xDC, CurByte, OS); break;
 443   case X86II::DD: EmitByte(0xDD, CurByte, OS); break;
 444   case X86II::DE: EmitByte(0xDE, CurByte, OS); break;
 445   case X86II::DF: EmitByte(0xDF, CurByte, OS); break;
 446   }
 447
 448   // Handle REX prefix.
 449   // FIXME: Can this come before F2 etc to simplify emission?
 450   if (Is64BitMode) {
 451     if (unsigned REX = DetermineREXPrefix(MI, TSFlags, Desc))
 452       EmitByte(0x40 | REX, CurByte, OS);
 453   }
 454
 455   // 0x0F escape code must be emitted just before the opcode.
 456   if (Need0FPrefix)
 457     EmitByte(0x0F, CurByte, OS);
 458
 459   // FIXME: Pull this up into previous switch if REX can be moved earlier.
 460   switch (TSFlags & X86II::Op0Mask) {
 461   case X86II::TF:    // F2 0F 38
 462   case X86II::T8:    // 0F 38
 463     EmitByte(0x38, CurByte, OS);
 464     break;
 465   case X86II::TA:    // 0F 3A
 466     EmitByte(0x3A, CurByte, OS);
 467     break;
 468   }
 469
 470   // If this is a two-address instruction, skip one of the register operands.
 471   unsigned NumOps = Desc.getNumOperands();
 472   unsigned CurOp = 0;
 473   if (NumOps > 1 && Desc.getOperandConstraint(1, TOI::TIED_TO) != -1)
 474     ++CurOp;
 475   else if (NumOps > 2 && Desc.getOperandConstraint(NumOps-1, TOI::TIED_TO)== 0)
 476     // Skip the last source operand that is tied_to the dest reg. e.g. LXADD32
 477     --NumOps;
 478
 479   unsigned char BaseOpcode = X86II::getBaseOpcodeFor(TSFlags);
 480   switch (TSFlags & X86II::FormMask) {
 481   case X86II::MRMInitReg:
 482     assert(0 && "FIXME: Remove this form when the JIT moves to MCCodeEmitter!");
 483   default: errs() << "FORM: " << (TSFlags & X86II::FormMask) << "\n";
 484       assert(0 && "Unknown FormMask value in X86MCCodeEmitter!");
 485   case X86II::RawFrm: {
 486     EmitByte(BaseOpcode, CurByte, OS);
 487
 488     if (CurOp == NumOps)
 489       break;
 490
 491     assert(0 && "Unimpl RawFrm expr");
 492     break;
 493   }
 494
 495   case X86II::AddRegFrm: {
 496     EmitByte(BaseOpcode + GetX86RegNum(MI.getOperand(CurOp++)), CurByte, OS);
 497     if (CurOp == NumOps)
 498       break;
 499
 500     const MCOperand &MO1 = MI.getOperand(CurOp++);
 501     if (MO1.isImm()) {
 502       unsigned Size = X86II::getSizeOfImm(TSFlags);
 503       EmitConstant(MO1.getImm(), Size, CurByte, OS);
 504       break;
 505     }
 506
 507     assert(0 && "Unimpl AddRegFrm expr");
 508     break;
 509   }
 510
 511   case X86II::MRMDestReg:
 512     EmitByte(BaseOpcode, CurByte, OS);
 513     EmitRegModRMByte(MI.getOperand(CurOp),
 514                      GetX86RegNum(MI.getOperand(CurOp+1)), CurByte, OS);
 515     CurOp += 2;
 516     if (CurOp != NumOps)
 517       EmitConstant(MI.getOperand(CurOp++).getImm(),
 518                    X86II::getSizeOfImm(TSFlags), CurByte, OS);
 519     break;
 520
 521   case X86II::MRMDestMem:
 522     EmitByte(BaseOpcode, CurByte, OS);
 523     EmitMemModRMByte(MI, CurOp,
 524                      GetX86RegNum(MI.getOperand(CurOp + X86AddrNumOperands)),
 525                      CurByte, OS, Fixups);
 526     CurOp += X86AddrNumOperands + 1;
 527     if (CurOp != NumOps)
 528       EmitConstant(MI.getOperand(CurOp++).getImm(),
 529                    X86II::getSizeOfImm(TSFlags), CurByte, OS);
 530     break;
 531
 532   case X86II::MRMSrcReg:
 533     EmitByte(BaseOpcode, CurByte, OS);
 534     EmitRegModRMByte(MI.getOperand(CurOp+1), GetX86RegNum(MI.getOperand(CurOp)),
 535                      CurByte, OS);
 536     CurOp += 2;
 537     if (CurOp != NumOps)
 538       EmitConstant(MI.getOperand(CurOp++).getImm(),
 539                    X86II::getSizeOfImm(TSFlags), CurByte, OS);
 540     break;
 541
 542   case X86II::MRMSrcMem: {
 543     EmitByte(BaseOpcode, CurByte, OS);
 544
 545     // FIXME: Maybe lea should have its own form?  This is a horrible hack.
 546     int AddrOperands;
 547     if (Opcode == X86::LEA64r || Opcode == X86::LEA64_32r ||
 548         Opcode == X86::LEA16r || Opcode == X86::LEA32r)
 549       AddrOperands = X86AddrNumOperands - 1; // No segment register
 550     else
 551       AddrOperands = X86AddrNumOperands;
 552
 553     EmitMemModRMByte(MI, CurOp+1, GetX86RegNum(MI.getOperand(CurOp)),
 554                      CurByte, OS, Fixups);
 555     CurOp += AddrOperands + 1;
 556     if (CurOp != NumOps)
 557       EmitConstant(MI.getOperand(CurOp++).getImm(),
 558                    X86II::getSizeOfImm(TSFlags), CurByte, OS);
 559     break;
 560   }
 561
 562   case X86II::MRM0r: case X86II::MRM1r:
 563   case X86II::MRM2r: case X86II::MRM3r:
 564   case X86II::MRM4r: case X86II::MRM5r:
 565   case X86II::MRM6r: case X86II::MRM7r: {
 566     EmitByte(BaseOpcode, CurByte, OS);
 567
 568     // Special handling of lfence, mfence, monitor, and mwait.
 569     // FIXME: This is terrible, they should get proper encoding bits in TSFlags.
 570     if (Opcode == X86::LFENCE || Opcode == X86::MFENCE ||
 571         Opcode == X86::MONITOR || Opcode == X86::MWAIT) {
 572       EmitByte(ModRMByte(3, (TSFlags & X86II::FormMask)-X86II::MRM0r, 0),
 573                CurByte, OS);
 574
 575       switch (Opcode) {
 576       default: break;
 577       case X86::MONITOR: EmitByte(0xC8, CurByte, OS); break;
 578       case X86::MWAIT:   EmitByte(0xC9, CurByte, OS); break;
 579       }
 580     } else {
 581       EmitRegModRMByte(MI.getOperand(CurOp++),
 582                        (TSFlags & X86II::FormMask)-X86II::MRM0r,
 583                        CurByte, OS);
 584     }
 585
 586     if (CurOp == NumOps)
 587       break;
 588
 589     const MCOperand &MO1 = MI.getOperand(CurOp++);
 590     if (MO1.isImm()) {
 591       EmitConstant(MO1.getImm(), X86II::getSizeOfImm(TSFlags), CurByte, OS);
 592       break;
 593     }
 594
 595     assert(0 && "relo unimpl");
 596 #if 0
 597     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 598       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 599     if (Opcode == X86::MOV64ri32)
 600       rt = X86::reloc_absolute_word_sext;  // FIXME: add X86II flag?
 601     if (MO1.isGlobal()) {
 602       bool Indirect = gvNeedsNonLazyPtr(MO1, TM);
 603       emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 604                         Indirect);
 605     } else if (MO1.isSymbol())
 606       emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 607     else if (MO1.isCPI())
 608       emitConstPoolAddress(MO1.getIndex(), rt);
 609     else if (MO1.isJTI())
 610       emitJumpTableAddress(MO1.getIndex(), rt);
 611     break;
 612 #endif
 613   }
 614   case X86II::MRM0m: case X86II::MRM1m:
 615   case X86II::MRM2m: case X86II::MRM3m:
 616   case X86II::MRM4m: case X86II::MRM5m:
 617   case X86II::MRM6m: case X86II::MRM7m: {
 618     EmitByte(BaseOpcode, CurByte, OS);
 619     EmitMemModRMByte(MI, CurOp, (TSFlags & X86II::FormMask)-X86II::MRM0m,
 620                      CurByte, OS, Fixups);
 621     CurOp += X86AddrNumOperands;
 622
 623     if (CurOp == NumOps)
 624       break;
 625
 626     const MCOperand &MO = MI.getOperand(CurOp++);
 627     if (MO.isImm()) {
 628       EmitConstant(MO.getImm(), X86II::getSizeOfImm(TSFlags), CurByte, OS);
 629       break;
 630     }
 631
 632     assert(0 && "relo not handled");
 633 #if 0
 634     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 635     : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 636     if (Opcode == X86::MOV64mi32)
 637       rt = X86::reloc_absolute_word_sext;  // FIXME: add X86II flag?
 638     if (MO.isGlobal()) {
 639       bool Indirect = gvNeedsNonLazyPtr(MO, TM);
 640       emitGlobalAddress(MO.getGlobal(), rt, MO.getOffset(), 0,
 641                         Indirect);
 642     } else if (MO.isSymbol())
 643       emitExternalSymbolAddress(MO.getSymbolName(), rt);
 644     else if (MO.isCPI())
 645       emitConstPoolAddress(MO.getIndex(), rt);
 646     else if (MO.isJTI())
 647       emitJumpTableAddress(MO.getIndex(), rt);
 648 #endif
 649     break;
 650   }
 651   }
 652
 653 #ifndef NDEBUG
 654   // FIXME: Verify.
 655   if (/*!Desc.isVariadic() &&*/ CurOp != NumOps) {
 656     errs() << "Cannot encode all operands of: ";
 657     MI.dump();
 658     errs() << '\n';
 659     abort();
 660   }
 661 #endif
 662 }