lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFunctionPass.h"
  29 #include "llvm/CodeGen/MachineFrameInfo.h"
  30 #include "llvm/CodeGen/MachineLocation.h"
  31 #include "llvm/CodeGen/MachineModuleInfo.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/Target/TargetAsmInfo.h"
  34 #include "llvm/Target/TargetFrameInfo.h"
  35 #include "llvm/Target/TargetInstrInfo.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/BitVector.h"
  39 #include "llvm/ADT/STLExtras.h"
  40 #include "llvm/Support/Compiler.h"
  41 #include "llvm/Support/ErrorHandling.h"
  42 using namespace llvm;
  43
  44 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  45                                  const TargetInstrInfo &tii)
  46   : X86GenRegisterInfo(tm.getSubtarget<X86Subtarget>().is64Bit() ?
  47                          X86::ADJCALLSTACKDOWN64 :
  48                          X86::ADJCALLSTACKDOWN32,
  49                        tm.getSubtarget<X86Subtarget>().is64Bit() ?
  50                          X86::ADJCALLSTACKUP64 :
  51                          X86::ADJCALLSTACKUP32),
  52     TM(tm), TII(tii) {
  53   // Cache some information.
  54   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  55   Is64Bit = Subtarget->is64Bit();
  56   IsWin64 = Subtarget->isTargetWin64();
  57   StackAlign = TM.getFrameInfo()->getStackAlignment();
  58   if (Is64Bit) {
  59     SlotSize = 8;
  60     StackPtr = X86::RSP;
  61     FramePtr = X86::RBP;
  62   } else {
  63     SlotSize = 4;
  64     StackPtr = X86::ESP;
  65     FramePtr = X86::EBP;
  66   }
  67 }
  68
  69 // getDwarfRegNum - This function maps LLVM register identifiers to the
  70 // Dwarf specific numbering, used in debug info and exception tables.
  71
  72 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  73   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  74   unsigned Flavour = DWARFFlavour::X86_64;
  75   if (!Subtarget->is64Bit()) {
  76     if (Subtarget->isTargetDarwin()) {
  77       if (isEH)
  78         Flavour = DWARFFlavour::X86_32_DarwinEH;
  79       else
  80         Flavour = DWARFFlavour::X86_32_Generic;
  81     } else if (Subtarget->isTargetCygMing()) {
  82       // Unsupported by now, just quick fallback
  83       Flavour = DWARFFlavour::X86_32_Generic;
  84     } else {
  85       Flavour = DWARFFlavour::X86_32_Generic;
  86     }
  87   }
  88
  89   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  90 }
  91
  92 // getX86RegNum - This function maps LLVM register identifiers to their X86
  93 // specific numbering, which is used in various places encoding instructions.
  94 //
  95 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) {
  96   switch(RegNo) {
  97   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
  98   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
  99   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
 100   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
 101   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
 102     return N86::ESP;
 103   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
 104     return N86::EBP;
 105   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
 106     return N86::ESI;
 107   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 108     return N86::EDI;
 109
 110   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 111     return N86::EAX;
 112   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 113     return N86::ECX;
 114   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 115     return N86::EDX;
 116   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 117     return N86::EBX;
 118   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 119     return N86::ESP;
 120   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 121     return N86::EBP;
 122   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 123     return N86::ESI;
 124   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 125     return N86::EDI;
 126
 127   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 128   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 129     return RegNo-X86::ST0;
 130
 131   case X86::XMM0: case X86::XMM8: case X86::MM0:
 132     return 0;
 133   case X86::XMM1: case X86::XMM9: case X86::MM1:
 134     return 1;
 135   case X86::XMM2: case X86::XMM10: case X86::MM2:
 136     return 2;
 137   case X86::XMM3: case X86::XMM11: case X86::MM3:
 138     return 3;
 139   case X86::XMM4: case X86::XMM12: case X86::MM4:
 140     return 4;
 141   case X86::XMM5: case X86::XMM13: case X86::MM5:
 142     return 5;
 143   case X86::XMM6: case X86::XMM14: case X86::MM6:
 144     return 6;
 145   case X86::XMM7: case X86::XMM15: case X86::MM7:
 146     return 7;
 147
 148   default:
 149     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 150     llvm_unreachable("Register allocator hasn't allocated reg correctly yet!");
 151     return 0;
 152   }
 153 }
 154
 155 const TargetRegisterClass *
 156 X86RegisterInfo::getMatchingSuperRegClass(const TargetRegisterClass *A,
 157                                           const TargetRegisterClass *B,
 158                                           unsigned SubIdx) const {
 159   switch (SubIdx) {
 160   default: return 0;
 161   case 1:
 162     // 8-bit
 163     if (B == &X86::GR8RegClass) {
 164       if (A == &X86::GR64RegClass)
 165         return &X86::GR64RegClass;
 166       else if (A == &X86::GR32RegClass)
 167         return &X86::GR32RegClass;
 168       else if (A == &X86::GR16RegClass)
 169         return &X86::GR16RegClass;
 170     } else if (B == &X86::GR8_ABCD_LRegClass || B == &X86::GR8_ABCD_HRegClass) {
 171       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass)
 172         return &X86::GR64_ABCDRegClass;
 173       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass)
 174         return &X86::GR32_ABCDRegClass;
 175       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass)
 176         return &X86::GR16_ABCDRegClass;
 177     } else if (B == &X86::GR8_NOREXRegClass) {
 178       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass)
 179         return &X86::GR64_NOREXRegClass;
 180       else if (A == &X86::GR32RegClass || A == &X86::GR32_NOREXRegClass)
 181         return &X86::GR32_NOREXRegClass;
 182       else if (A == &X86::GR16RegClass || A == &X86::GR16_NOREXRegClass)
 183         return &X86::GR16_NOREXRegClass;
 184     }
 185     break;
 186   case 2:
 187     // 8-bit hi
 188     if (B == &X86::GR8_ABCD_HRegClass) {
 189       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass)
 190         return &X86::GR64_ABCDRegClass;
 191       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass)
 192         return &X86::GR32_ABCDRegClass;
 193       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass)
 194         return &X86::GR16_ABCDRegClass;
 195     }
 196     break;
 197   case 3:
 198     // 16-bit
 199     if (B == &X86::GR16RegClass) {
 200       if (A == &X86::GR64RegClass)
 201         return &X86::GR64RegClass;
 202       else if (A == &X86::GR32RegClass)
 203         return &X86::GR32RegClass;
 204     } else if (B == &X86::GR16_ABCDRegClass) {
 205       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass)
 206         return &X86::GR64_ABCDRegClass;
 207       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass)
 208         return &X86::GR32_ABCDRegClass;
 209     } else if (B == &X86::GR16_NOREXRegClass) {
 210       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass)
 211         return &X86::GR64_NOREXRegClass;
 212       else if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass)
 213         return &X86::GR64_ABCDRegClass;
 214     }
 215     break;
 216   case 4:
 217     // 32-bit
 218     if (B == &X86::GR32RegClass) {
 219       if (A == &X86::GR64RegClass)
 220         return &X86::GR64RegClass;
 221     } else if (B == &X86::GR32_ABCDRegClass) {
 222       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass)
 223         return &X86::GR64_ABCDRegClass;
 224     } else if (B == &X86::GR32_NOREXRegClass) {
 225       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass)
 226         return &X86::GR64_NOREXRegClass;
 227     }
 228     break;
 229   }
 230   return 0;
 231 }
 232
 233 const TargetRegisterClass *X86RegisterInfo::getPointerRegClass() const {
 234   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
 235   if (Subtarget->is64Bit())
 236     return &X86::GR64RegClass;
 237   else
 238     return &X86::GR32RegClass;
 239 }
 240
 241 const TargetRegisterClass *
 242 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 243   if (RC == &X86::CCRRegClass) {
 244     if (Is64Bit)
 245       return &X86::GR64RegClass;
 246     else
 247       return &X86::GR32RegClass;
 248   }
 249   return NULL;
 250 }
 251
 252 const unsigned *
 253 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 254   bool callsEHReturn = false;
 255
 256   if (MF) {
 257     const MachineFrameInfo *MFI = MF->getFrameInfo();
 258     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 259     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 260   }
 261
 262   static const unsigned CalleeSavedRegs32Bit[] = {
 263     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 264   };
 265
 266   static const unsigned CalleeSavedRegs32EHRet[] = {
 267     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 268   };
 269
 270   static const unsigned CalleeSavedRegs64Bit[] = {
 271     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 272   };
 273
 274   static const unsigned CalleeSavedRegs64EHRet[] = {
 275     X86::RAX, X86::RDX, X86::RBX, X86::R12,
 276     X86::R13, X86::R14, X86::R15, X86::RBP, 0
 277   };
 278
 279   static const unsigned CalleeSavedRegsWin64[] = {
 280     X86::RBX,   X86::RBP,   X86::RDI,   X86::RSI,
 281     X86::R12,   X86::R13,   X86::R14,   X86::R15,
 282     X86::XMM6,  X86::XMM7,  X86::XMM8,  X86::XMM9,
 283     X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13,
 284     X86::XMM14, X86::XMM15, 0
 285   };
 286
 287   if (Is64Bit) {
 288     if (IsWin64)
 289       return CalleeSavedRegsWin64;
 290     else
 291       return (callsEHReturn ? CalleeSavedRegs64EHRet : CalleeSavedRegs64Bit);
 292   } else {
 293     return (callsEHReturn ? CalleeSavedRegs32EHRet : CalleeSavedRegs32Bit);
 294   }
 295 }
 296
 297 const TargetRegisterClass* const*
 298 X86RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 299   bool callsEHReturn = false;
 300
 301   if (MF) {
 302     const MachineFrameInfo *MFI = MF->getFrameInfo();
 303     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 304     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 305   }
 306
 307   static const TargetRegisterClass * const CalleeSavedRegClasses32Bit[] = {
 308     &X86::GR32RegClass, &X86::GR32RegClass,
 309     &X86::GR32RegClass, &X86::GR32RegClass,  0
 310   };
 311   static const TargetRegisterClass * const CalleeSavedRegClasses32EHRet[] = {
 312     &X86::GR32RegClass, &X86::GR32RegClass,
 313     &X86::GR32RegClass, &X86::GR32RegClass,
 314     &X86::GR32RegClass, &X86::GR32RegClass,  0
 315   };
 316   static const TargetRegisterClass * const CalleeSavedRegClasses64Bit[] = {
 317     &X86::GR64RegClass, &X86::GR64RegClass,
 318     &X86::GR64RegClass, &X86::GR64RegClass,
 319     &X86::GR64RegClass, &X86::GR64RegClass, 0
 320   };
 321   static const TargetRegisterClass * const CalleeSavedRegClasses64EHRet[] = {
 322     &X86::GR64RegClass, &X86::GR64RegClass,
 323     &X86::GR64RegClass, &X86::GR64RegClass,
 324     &X86::GR64RegClass, &X86::GR64RegClass,
 325     &X86::GR64RegClass, &X86::GR64RegClass, 0
 326   };
 327   static const TargetRegisterClass * const CalleeSavedRegClassesWin64[] = {
 328     &X86::GR64RegClass,  &X86::GR64RegClass,
 329     &X86::GR64RegClass,  &X86::GR64RegClass,
 330     &X86::GR64RegClass,  &X86::GR64RegClass,
 331     &X86::GR64RegClass,  &X86::GR64RegClass,
 332     &X86::VR128RegClass, &X86::VR128RegClass,
 333     &X86::VR128RegClass, &X86::VR128RegClass,
 334     &X86::VR128RegClass, &X86::VR128RegClass,
 335     &X86::VR128RegClass, &X86::VR128RegClass,
 336     &X86::VR128RegClass, &X86::VR128RegClass, 0
 337   };
 338
 339   if (Is64Bit) {
 340     if (IsWin64)
 341       return CalleeSavedRegClassesWin64;
 342     else
 343       return (callsEHReturn ?
 344               CalleeSavedRegClasses64EHRet : CalleeSavedRegClasses64Bit);
 345   } else {
 346     return (callsEHReturn ?
 347             CalleeSavedRegClasses32EHRet : CalleeSavedRegClasses32Bit);
 348   }
 349 }
 350
 351 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 352   BitVector Reserved(getNumRegs());
 353   // Set the stack-pointer register and its aliases as reserved.
 354   Reserved.set(X86::RSP);
 355   Reserved.set(X86::ESP);
 356   Reserved.set(X86::SP);
 357   Reserved.set(X86::SPL);
 358   // Set the frame-pointer register and its aliases as reserved if needed.
 359   if (hasFP(MF)) {
 360     Reserved.set(X86::RBP);
 361     Reserved.set(X86::EBP);
 362     Reserved.set(X86::BP);
 363     Reserved.set(X86::BPL);
 364   }
 365   // Mark the x87 stack registers as reserved, since they don't
 366   // behave normally with respect to liveness. We don't fully
 367   // model the effects of x87 stack pushes and pops after
 368   // stackification.
 369   Reserved.set(X86::ST0);
 370   Reserved.set(X86::ST1);
 371   Reserved.set(X86::ST2);
 372   Reserved.set(X86::ST3);
 373   Reserved.set(X86::ST4);
 374   Reserved.set(X86::ST5);
 375   Reserved.set(X86::ST6);
 376   Reserved.set(X86::ST7);
 377   return Reserved;
 378 }
 379
 380 //===----------------------------------------------------------------------===//
 381 // Stack Frame Processing methods
 382 //===----------------------------------------------------------------------===//
 383
 384 static unsigned calculateMaxStackAlignment(const MachineFrameInfo *FFI) {
 385   unsigned MaxAlign = 0;
 386   for (int i = FFI->getObjectIndexBegin(),
 387          e = FFI->getObjectIndexEnd(); i != e; ++i) {
 388     if (FFI->isDeadObjectIndex(i))
 389       continue;
 390     unsigned Align = FFI->getObjectAlignment(i);
 391     MaxAlign = std::max(MaxAlign, Align);
 392   }
 393
 394   return MaxAlign;
 395 }
 396
 397 // hasFP - Return true if the specified function should have a dedicated frame
 398 // pointer register.  This is true if the function has variable sized allocas or
 399 // if frame pointer elimination is disabled.
 400 //
 401 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 402   const MachineFrameInfo *MFI = MF.getFrameInfo();
 403   const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 404
 405   return (NoFramePointerElim ||
 406           needsStackRealignment(MF) ||
 407           MFI->hasVarSizedObjects() ||
 408           MFI->isFrameAddressTaken() ||
 409           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 410           (MMI && MMI->callsUnwindInit()));
 411 }
 412
 413 bool X86RegisterInfo::needsStackRealignment(const MachineFunction &MF) const {
 414   const MachineFrameInfo *MFI = MF.getFrameInfo();
 415
 416   // FIXME: Currently we don't support stack realignment for functions with
 417   // variable-sized allocas
 418   return (RealignStack &&
 419           (MFI->getMaxAlignment() > StackAlign &&
 420            !MFI->hasVarSizedObjects()));
 421 }
 422
 423 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 424   return !MF.getFrameInfo()->hasVarSizedObjects();
 425 }
 426
 427 bool X86RegisterInfo::hasReservedSpillSlot(MachineFunction &MF, unsigned Reg,
 428                                            int &FrameIdx) const {
 429   if (Reg == FramePtr && hasFP(MF)) {
 430     FrameIdx = MF.getFrameInfo()->getObjectIndexBegin();
 431     return true;
 432   }
 433   return false;
 434 }
 435
 436
 437 int
 438 X86RegisterInfo::getFrameIndexOffset(MachineFunction &MF, int FI) const {
 439   int Offset = MF.getFrameInfo()->getObjectOffset(FI) + SlotSize;
 440   uint64_t StackSize = MF.getFrameInfo()->getStackSize();
 441
 442   if (needsStackRealignment(MF)) {
 443     if (FI < 0)
 444       // Skip the saved EBP
 445       Offset += SlotSize;
 446     else {
 447       unsigned Align = MF.getFrameInfo()->getObjectAlignment(FI);
 448       assert( (-(Offset + StackSize)) % Align == 0);
 449       Align = 0;
 450       return Offset + StackSize;
 451     }
 452
 453     // FIXME: Support tail calls
 454   } else {
 455     if (!hasFP(MF))
 456       return Offset + StackSize;
 457
 458     // Skip the saved EBP
 459     Offset += SlotSize;
 460
 461     // Skip the RETADDR move area
 462     X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 463     int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 464     if (TailCallReturnAddrDelta < 0) Offset -= TailCallReturnAddrDelta;
 465   }
 466
 467   return Offset;
 468 }
 469
 470 void X86RegisterInfo::
 471 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 472                               MachineBasicBlock::iterator I) const {
 473   if (!hasReservedCallFrame(MF)) {
 474     // If the stack pointer can be changed after prologue, turn the
 475     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 476     // adjcallstackdown instruction into 'add ESP, <amt>'
 477     // TODO: consider using push / pop instead of sub + store / add
 478     MachineInstr *Old = I;
 479     uint64_t Amount = Old->getOperand(0).getImm();
 480     if (Amount != 0) {
 481       // We need to keep the stack aligned properly.  To do this, we round the
 482       // amount of space needed for the outgoing arguments up to the next
 483       // alignment boundary.
 484       Amount = (Amount+StackAlign-1)/StackAlign*StackAlign;
 485
 486       MachineInstr *New = 0;
 487       if (Old->getOpcode() == getCallFrameSetupOpcode()) {
 488         New = BuildMI(MF, Old->getDebugLoc(),
 489                       TII.get(Is64Bit ? X86::SUB64ri32 : X86::SUB32ri),
 490                       StackPtr).addReg(StackPtr).addImm(Amount);
 491       } else {
 492         assert(Old->getOpcode() == getCallFrameDestroyOpcode());
 493         // factor out the amount the callee already popped.
 494         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 495         Amount -= CalleeAmt;
 496         if (Amount) {
 497           unsigned Opc = (Amount < 128) ?
 498             (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 499             (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri);
 500           New = BuildMI(MF, Old->getDebugLoc(), TII.get(Opc), StackPtr)
 501             .addReg(StackPtr).addImm(Amount);
 502         }
 503       }
 504
 505       if (New) {
 506         // The EFLAGS implicit def is dead.
 507         New->getOperand(3).setIsDead();
 508
 509         // Replace the pseudo instruction with a new instruction...
 510         MBB.insert(I, New);
 511       }
 512     }
 513   } else if (I->getOpcode() == getCallFrameDestroyOpcode()) {
 514     // If we are performing frame pointer elimination and if the callee pops
 515     // something off the stack pointer, add it back.  We do this until we have
 516     // more advanced stack pointer tracking ability.
 517     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 518       unsigned Opc = (CalleeAmt < 128) ?
 519         (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 520         (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri);
 521       MachineInstr *Old = I;
 522       MachineInstr *New =
 523         BuildMI(MF, Old->getDebugLoc(), TII.get(Opc),
 524                 StackPtr).addReg(StackPtr).addImm(CalleeAmt);
 525       // The EFLAGS implicit def is dead.
 526       New->getOperand(3).setIsDead();
 527
 528       MBB.insert(I, New);
 529     }
 530   }
 531
 532   MBB.erase(I);
 533 }
 534
 535 void X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 536                                           int SPAdj, RegScavenger *RS) const{
 537   assert(SPAdj == 0 && "Unexpected");
 538
 539   unsigned i = 0;
 540   MachineInstr &MI = *II;
 541   MachineFunction &MF = *MI.getParent()->getParent();
 542   while (!MI.getOperand(i).isFI()) {
 543     ++i;
 544     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 545   }
 546
 547   int FrameIndex = MI.getOperand(i).getIndex();
 548
 549   unsigned BasePtr;
 550   if (needsStackRealignment(MF))
 551     BasePtr = (FrameIndex < 0 ? FramePtr : StackPtr);
 552   else
 553     BasePtr = (hasFP(MF) ? FramePtr : StackPtr);
 554
 555   // This must be part of a four operand memory reference.  Replace the
 556   // FrameIndex with base register with EBP.  Add an offset to the offset.
 557   MI.getOperand(i).ChangeToRegister(BasePtr, false);
 558
 559   // Now add the frame object offset to the offset from EBP.
 560   if (MI.getOperand(i+3).isImm()) {
 561     // Offset is a 32-bit integer.
 562     int Offset = getFrameIndexOffset(MF, FrameIndex) +
 563       (int)(MI.getOperand(i+3).getImm());
 564
 565      MI.getOperand(i+3).ChangeToImmediate(Offset);
 566   } else {
 567     // Offset is symbolic. This is extremely rare.
 568     uint64_t Offset = getFrameIndexOffset(MF, FrameIndex) +
 569                       (uint64_t)MI.getOperand(i+3).getOffset();
 570     MI.getOperand(i+3).setOffset(Offset);
 571   }
 572 }
 573
 574 void
 575 X86RegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 576                                                       RegScavenger *RS) const {
 577   MachineFrameInfo *FFI = MF.getFrameInfo();
 578
 579   // Calculate and set max stack object alignment early, so we can decide
 580   // whether we will need stack realignment (and thus FP).
 581   unsigned MaxAlign = std::max(FFI->getMaxAlignment(),
 582                                calculateMaxStackAlignment(FFI));
 583
 584   FFI->setMaxAlignment(MaxAlign);
 585
 586   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 587   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 588   if (TailCallReturnAddrDelta < 0) {
 589     // create RETURNADDR area
 590     //   arg
 591     //   arg
 592     //   RETADDR
 593     //   { ...
 594     //     RETADDR area
 595     //     ...
 596     //   }
 597     //   [EBP]
 598     MF.getFrameInfo()->
 599       CreateFixedObject(-TailCallReturnAddrDelta,
 600                         (-1*SlotSize)+TailCallReturnAddrDelta);
 601   }
 602   if (hasFP(MF)) {
 603     assert((TailCallReturnAddrDelta <= 0) &&
 604            "The Delta should always be zero or negative");
 605     // Create a frame entry for the EBP register that must be saved.
 606     int FrameIdx = MF.getFrameInfo()->CreateFixedObject(SlotSize,
 607                                                         (int)SlotSize * -2+
 608                                                        TailCallReturnAddrDelta);
 609     assert(FrameIdx == MF.getFrameInfo()->getObjectIndexBegin() &&
 610            "Slot for EBP register must be last in order to be found!");
 611     FrameIdx = 0;
 612   }
 613 }
 614
 615 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 616 /// stack pointer by a constant value.
 617 static
 618 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 619                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 620                   const TargetInstrInfo &TII) {
 621   bool isSub = NumBytes < 0;
 622   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 623   unsigned Opc = isSub
 624     ? ((Offset < 128) ?
 625        (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 626        (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri))
 627     : ((Offset < 128) ?
 628        (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 629        (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri));
 630   uint64_t Chunk = (1LL << 31) - 1;
 631   DebugLoc DL = (MBBI != MBB.end() ? MBBI->getDebugLoc() :
 632                  DebugLoc::getUnknownLoc());
 633
 634   while (Offset) {
 635     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 636     MachineInstr *MI =
 637       BuildMI(MBB, MBBI, DL, TII.get(Opc), StackPtr)
 638          .addReg(StackPtr).addImm(ThisVal);
 639     // The EFLAGS implicit def is dead.
 640     MI->getOperand(3).setIsDead();
 641     Offset -= ThisVal;
 642   }
 643 }
 644
 645 // mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 646 static
 647 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 648                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 649   if (MBBI == MBB.begin()) return;
 650
 651   MachineBasicBlock::iterator PI = prior(MBBI);
 652   unsigned Opc = PI->getOpcode();
 653   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 654        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 655       PI->getOperand(0).getReg() == StackPtr) {
 656     if (NumBytes)
 657       *NumBytes += PI->getOperand(2).getImm();
 658     MBB.erase(PI);
 659   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 660               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 661              PI->getOperand(0).getReg() == StackPtr) {
 662     if (NumBytes)
 663       *NumBytes -= PI->getOperand(2).getImm();
 664     MBB.erase(PI);
 665   }
 666 }
 667
 668 // mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 669 static
 670 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 671                         MachineBasicBlock::iterator &MBBI,
 672                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 673   return;
 674
 675   if (MBBI == MBB.end()) return;
 676
 677   MachineBasicBlock::iterator NI = next(MBBI);
 678   if (NI == MBB.end()) return;
 679
 680   unsigned Opc = NI->getOpcode();
 681   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 682        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 683       NI->getOperand(0).getReg() == StackPtr) {
 684     if (NumBytes)
 685       *NumBytes -= NI->getOperand(2).getImm();
 686     MBB.erase(NI);
 687     MBBI = NI;
 688   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 689               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 690              NI->getOperand(0).getReg() == StackPtr) {
 691     if (NumBytes)
 692       *NumBytes += NI->getOperand(2).getImm();
 693     MBB.erase(NI);
 694     MBBI = NI;
 695   }
 696 }
 697
 698 /// mergeSPUpdates - Checks the instruction before/after the passed
 699 /// instruction. If it is an ADD/SUB instruction it is deleted
 700 /// argument and the stack adjustment is returned as a positive value for ADD
 701 /// and a negative for SUB.
 702 static int mergeSPUpdates(MachineBasicBlock &MBB,
 703                            MachineBasicBlock::iterator &MBBI,
 704                            unsigned StackPtr,
 705                            bool doMergeWithPrevious) {
 706
 707   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 708       (!doMergeWithPrevious && MBBI == MBB.end()))
 709     return 0;
 710
 711   int Offset = 0;
 712
 713   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 714   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : next(MBBI);
 715   unsigned Opc = PI->getOpcode();
 716   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 717        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 718       PI->getOperand(0).getReg() == StackPtr){
 719     Offset += PI->getOperand(2).getImm();
 720     MBB.erase(PI);
 721     if (!doMergeWithPrevious) MBBI = NI;
 722   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 723               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 724              PI->getOperand(0).getReg() == StackPtr) {
 725     Offset -= PI->getOperand(2).getImm();
 726     MBB.erase(PI);
 727     if (!doMergeWithPrevious) MBBI = NI;
 728   }
 729
 730   return Offset;
 731 }
 732
 733 void X86RegisterInfo::emitCalleeSavedFrameMoves(MachineFunction &MF,
 734                                                 unsigned LabelId,
 735                                                 unsigned FramePtr) const {
 736   MachineFrameInfo *MFI = MF.getFrameInfo();
 737   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 738   if (!MMI) return;
 739
 740   // Add callee saved registers to move list.
 741   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 742   if (CSI.empty()) return;
 743
 744   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 745   const TargetData *TD = MF.getTarget().getTargetData();
 746   bool HasFP = hasFP(MF);
 747
 748   // Calculate amount of bytes used for return address storing
 749   int stackGrowth =
 750     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 751      TargetFrameInfo::StackGrowsUp ?
 752      TD->getPointerSize() : -TD->getPointerSize());
 753
 754   // FIXME: This is dirty hack. The code itself is pretty mess right now.
 755   // It should be rewritten from scratch and generalized sometimes.
 756
 757   // Determine maximum offset (minumum due to stack growth)
 758   int64_t MaxOffset = 0;
 759   for (std::vector<CalleeSavedInfo>::const_iterator
 760          I = CSI.begin(), E = CSI.end(); I != E; ++I)
 761     MaxOffset = std::min(MaxOffset,
 762                          MFI->getObjectOffset(I->getFrameIdx()));
 763
 764   // Calculate offsets.
 765   int64_t saveAreaOffset = (HasFP ? 3 : 2) * stackGrowth;
 766   for (std::vector<CalleeSavedInfo>::const_iterator
 767          I = CSI.begin(), E = CSI.end(); I != E; ++I) {
 768     int64_t Offset = MFI->getObjectOffset(I->getFrameIdx());
 769     unsigned Reg = I->getReg();
 770     Offset = MaxOffset - Offset + saveAreaOffset;
 771
 772     MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 773     MachineLocation CSSrc(Reg);
 774     Moves.push_back(MachineMove(LabelId, CSDst, CSSrc));
 775   }
 776 }
 777
 778 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 779   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 780   MachineFrameInfo *MFI = MF.getFrameInfo();
 781   const Function* Fn = MF.getFunction();
 782   const X86Subtarget* Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 783   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 784   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 785   MachineBasicBlock::iterator MBBI = MBB.begin();
 786   bool needsFrameMoves = (MMI && MMI->hasDebugInfo()) ||
 787                           !Fn->doesNotThrow() ||
 788                           UnwindTablesMandatory;
 789   bool HasFP = hasFP(MF);
 790   DebugLoc DL;
 791
 792   // Get the number of bytes to allocate from the FrameInfo.
 793   uint64_t StackSize = MFI->getStackSize();
 794
 795   // Get desired stack alignment
 796   uint64_t MaxAlign  = MFI->getMaxAlignment();
 797
 798   // Add RETADDR move area to callee saved frame size.
 799   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 800   if (TailCallReturnAddrDelta < 0)
 801     X86FI->setCalleeSavedFrameSize(
 802           X86FI->getCalleeSavedFrameSize() +(-TailCallReturnAddrDelta));
 803
 804   // If this is x86-64 and the Red Zone is not disabled, if we are a leaf
 805   // function, and use up to 128 bytes of stack space, don't have a frame
 806   // pointer, calls, or dynamic alloca then we do not need to adjust the
 807   // stack pointer (we fit in the Red Zone).
 808   bool DisableRedZone = Fn->hasFnAttr(Attribute::NoRedZone);
 809   if (Is64Bit && !DisableRedZone &&
 810       !needsStackRealignment(MF) &&
 811       !MFI->hasVarSizedObjects() &&                // No dynamic alloca.
 812       !MFI->hasCalls() &&                          // No calls.
 813       !Subtarget->isTargetWin64()) {               // Win64 has no Red Zone
 814     uint64_t MinSize = X86FI->getCalleeSavedFrameSize();
 815     if (HasFP) MinSize += SlotSize;
 816     StackSize = std::max(MinSize,
 817                          StackSize > 128 ? StackSize - 128 : 0);
 818     MFI->setStackSize(StackSize);
 819   }
 820
 821   // Insert stack pointer adjustment for later moving of return addr.  Only
 822   // applies to tail call optimized functions where the callee argument stack
 823   // size is bigger than the callers.
 824   if (TailCallReturnAddrDelta < 0) {
 825     MachineInstr *MI =
 826       BuildMI(MBB, MBBI, DL, TII.get(Is64Bit? X86::SUB64ri32 : X86::SUB32ri),
 827               StackPtr).addReg(StackPtr).addImm(-TailCallReturnAddrDelta);
 828     // The EFLAGS implicit def is dead.
 829     MI->getOperand(3).setIsDead();
 830   }
 831
 832   //  uint64_t StackSize = MFI->getStackSize();
 833   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 834   const TargetData *TD = MF.getTarget().getTargetData();
 835   int stackGrowth =
 836     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 837      TargetFrameInfo::StackGrowsUp ?
 838      TD->getPointerSize() : -TD->getPointerSize());
 839
 840   uint64_t NumBytes = 0;
 841   if (HasFP) {
 842     // Calculate required stack adjustment
 843     uint64_t FrameSize = StackSize - SlotSize;
 844     if (needsStackRealignment(MF))
 845       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
 846
 847     NumBytes = FrameSize - X86FI->getCalleeSavedFrameSize();
 848
 849     // Get the offset of the stack slot for the EBP register, which is
 850     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 851     // Update the frame offset adjustment.
 852     MFI->setOffsetAdjustment(-NumBytes);
 853
 854     // Save EBP/RBP into the appropriate stack slot...
 855     BuildMI(MBB, MBBI, DL, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 856       .addReg(FramePtr, RegState::Kill);
 857
 858     if (needsFrameMoves) {
 859       // Mark effective beginning of when frame pointer becomes valid.
 860       unsigned FrameLabelId = MMI->NextLabelID();
 861       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 862
 863       // Define the current CFA rule to use the provided offset.
 864       if (StackSize) {
 865         MachineLocation SPDst(MachineLocation::VirtualFP);
 866         MachineLocation SPSrc(MachineLocation::VirtualFP,
 867                               HasFP ? 2 * stackGrowth :
 868                                       -StackSize + stackGrowth);
 869         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 870       } else {
 871         // FIXME: Verify & implement for FP
 872         MachineLocation SPDst(StackPtr);
 873         MachineLocation SPSrc(StackPtr, stackGrowth);
 874         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 875       }
 876
 877       // Change the rule for the FramePtr to be an "offset" rule.
 878       MachineLocation FPDst(MachineLocation::VirtualFP, 2 * stackGrowth);
 879       MachineLocation FPSrc(FramePtr);
 880       Moves.push_back(MachineMove(FrameLabelId, FPDst, FPSrc));
 881     }
 882
 883     // Update EBP with the new base value...
 884     BuildMI(MBB, MBBI, DL,
 885             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 886         .addReg(StackPtr);
 887
 888     if (needsFrameMoves) {
 889       unsigned FrameLabelId = MMI->NextLabelID();
 890       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 891
 892       // Define the current CFA to use the EBP/RBP register.
 893       MachineLocation FPDst(FramePtr);
 894       MachineLocation FPSrc(MachineLocation::VirtualFP);
 895       Moves.push_back(MachineMove(FrameLabelId, FPDst, FPSrc));
 896     }
 897
 898     // Mark the FramePtr as live-in in every block except the entry.
 899     for (MachineFunction::iterator I = next(MF.begin()), E = MF.end();
 900          I != E; ++I)
 901       I->addLiveIn(FramePtr);
 902
 903     // Realign stack
 904     if (needsStackRealignment(MF)) {
 905       MachineInstr *MI =
 906         BuildMI(MBB, MBBI, DL,
 907                 TII.get(Is64Bit ? X86::AND64ri32 : X86::AND32ri),
 908                 StackPtr).addReg(StackPtr).addImm(-MaxAlign);
 909
 910       // The EFLAGS implicit def is dead.
 911       MI->getOperand(3).setIsDead();
 912     }
 913   } else {
 914     NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
 915   }
 916
 917   // Skip the callee-saved push instructions.
 918   bool RegsSaved = false;
 919   while (MBBI != MBB.end() &&
 920          (MBBI->getOpcode() == X86::PUSH32r ||
 921           MBBI->getOpcode() == X86::PUSH64r)) {
 922     RegsSaved = true;
 923     ++MBBI;
 924   }
 925
 926   if (RegsSaved && needsFrameMoves) {
 927     // Mark end of callee-saved push instructions.
 928     unsigned LabelId = MMI->NextLabelID();
 929     BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(LabelId);
 930
 931     // Emit DWARF info specifying the offsets of the callee-saved registers.
 932     emitCalleeSavedFrameMoves(MF, LabelId, HasFP ? FramePtr : StackPtr);
 933   }
 934
 935   if (MBBI != MBB.end())
 936     DL = MBBI->getDebugLoc();
 937
 938   // Adjust stack pointer: ESP -= numbytes.
 939   if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
 940     // Check, whether EAX is livein for this function.
 941     bool isEAXAlive = false;
 942     for (MachineRegisterInfo::livein_iterator
 943            II = MF.getRegInfo().livein_begin(),
 944            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
 945       unsigned Reg = II->first;
 946       isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
 947                     Reg == X86::AH || Reg == X86::AL);
 948     }
 949
 950     // Function prologue calls _alloca to probe the stack when allocating more
 951     // than 4k bytes in one go. Touching the stack at 4K increments is necessary
 952     // to ensure that the guard pages used by the OS virtual memory manager are
 953     // allocated in correct sequence.
 954     if (!isEAXAlive) {
 955       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
 956         .addImm(NumBytes);
 957       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
 958         .addExternalSymbol("_alloca");
 959     } else {
 960       // Save EAX
 961       BuildMI(MBB, MBBI, DL, TII.get(X86::PUSH32r))
 962         .addReg(X86::EAX, RegState::Kill);
 963
 964       // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
 965       // allocated bytes for EAX.
 966       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
 967         .addImm(NumBytes - 4);
 968       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
 969         .addExternalSymbol("_alloca");
 970
 971       // Restore EAX
 972       MachineInstr *MI = addRegOffset(BuildMI(MF, DL, TII.get(X86::MOV32rm),
 973                                               X86::EAX),
 974                                       StackPtr, false, NumBytes - 4);
 975       MBB.insert(MBBI, MI);
 976     }
 977   } else if (NumBytes) {
 978     // If there is an SUB32ri of ESP immediately before this instruction, merge
 979     // the two. This can be the case when tail call elimination is enabled and
 980     // the callee has more arguments then the caller.
 981     NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
 982
 983     // If there is an ADD32ri or SUB32ri of ESP immediately after this
 984     // instruction, merge the two instructions.
 985     mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
 986
 987     if (NumBytes)
 988       emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
 989   }
 990
 991   if (!HasFP && needsFrameMoves && NumBytes) {
 992     // Mark end of stack pointer adjustment.
 993     unsigned LabelId = MMI->NextLabelID();
 994     BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(LabelId);
 995
 996     // Define the current CFA rule to use the provided offset.
 997     if (StackSize) {
 998       MachineLocation SPDst(MachineLocation::VirtualFP);
 999       MachineLocation SPSrc(MachineLocation::VirtualFP,
1000                             -StackSize + stackGrowth);
1001       Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1002     } else {
1003       // FIXME: Verify & implement for FP
1004       MachineLocation SPDst(StackPtr);
1005       MachineLocation SPSrc(StackPtr, stackGrowth);
1006       Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1007     }
1008   }
1009 }
1010
1011 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
1012                                    MachineBasicBlock &MBB) const {
1013   const MachineFrameInfo *MFI = MF.getFrameInfo();
1014   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
1015   MachineBasicBlock::iterator MBBI = prior(MBB.end());
1016   unsigned RetOpcode = MBBI->getOpcode();
1017   DebugLoc DL = MBBI->getDebugLoc();
1018
1019   switch (RetOpcode) {
1020   case X86::RET:
1021   case X86::RETI:
1022   case X86::TCRETURNdi:
1023   case X86::TCRETURNri:
1024   case X86::TCRETURNri64:
1025   case X86::TCRETURNdi64:
1026   case X86::EH_RETURN:
1027   case X86::EH_RETURN64:
1028   case X86::TAILJMPd:
1029   case X86::TAILJMPr:
1030   case X86::TAILJMPm: break;  // These are ok
1031   default:
1032     llvm_unreachable("Can only insert epilog into returning blocks");
1033   }
1034
1035   // Get the number of bytes to allocate from the FrameInfo
1036   uint64_t StackSize = MFI->getStackSize();
1037   uint64_t MaxAlign  = MFI->getMaxAlignment();
1038   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
1039   uint64_t NumBytes = 0;
1040
1041   if (hasFP(MF)) {
1042     // Calculate required stack adjustment
1043     uint64_t FrameSize = StackSize - SlotSize;
1044     if (needsStackRealignment(MF))
1045       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
1046
1047     NumBytes = FrameSize - CSSize;
1048
1049     // pop EBP.
1050     BuildMI(MBB, MBBI, DL,
1051             TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
1052   } else {
1053     NumBytes = StackSize - CSSize;
1054   }
1055
1056   // Skip the callee-saved pop instructions.
1057   MachineBasicBlock::iterator LastCSPop = MBBI;
1058   while (MBBI != MBB.begin()) {
1059     MachineBasicBlock::iterator PI = prior(MBBI);
1060     unsigned Opc = PI->getOpcode();
1061     if (Opc != X86::POP32r && Opc != X86::POP64r &&
1062         !PI->getDesc().isTerminator())
1063       break;
1064     --MBBI;
1065   }
1066
1067   DL = MBBI->getDebugLoc();
1068
1069   // If there is an ADD32ri or SUB32ri of ESP immediately before this
1070   // instruction, merge the two instructions.
1071   if (NumBytes || MFI->hasVarSizedObjects())
1072     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
1073
1074   // If dynamic alloca is used, then reset esp to point to the last callee-saved
1075   // slot before popping them off! Same applies for the case, when stack was
1076   // realigned
1077   if (needsStackRealignment(MF)) {
1078     // We cannot use LEA here, because stack pointer was realigned. We need to
1079     // deallocate local frame back
1080     if (CSSize) {
1081       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1082       MBBI = prior(LastCSPop);
1083     }
1084
1085     BuildMI(MBB, MBBI, DL,
1086             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1087             StackPtr).addReg(FramePtr);
1088   } else if (MFI->hasVarSizedObjects()) {
1089     if (CSSize) {
1090       unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
1091       MachineInstr *MI = addLeaRegOffset(BuildMI(MF, DL, TII.get(Opc), StackPtr),
1092                                          FramePtr, false, -CSSize);
1093       MBB.insert(MBBI, MI);
1094     } else
1095       BuildMI(MBB, MBBI, DL, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1096               StackPtr).addReg(FramePtr);
1097
1098   } else {
1099     // adjust stack pointer back: ESP += numbytes
1100     if (NumBytes)
1101       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1102   }
1103
1104   // We're returning from function via eh_return.
1105   if (RetOpcode == X86::EH_RETURN || RetOpcode == X86::EH_RETURN64) {
1106     MBBI = prior(MBB.end());
1107     MachineOperand &DestAddr  = MBBI->getOperand(0);
1108     assert(DestAddr.isReg() && "Offset should be in register!");
1109     BuildMI(MBB, MBBI, DL,
1110             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1111             StackPtr).addReg(DestAddr.getReg());
1112   // Tail call return: adjust the stack pointer and jump to callee
1113   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
1114              RetOpcode== X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64) {
1115     MBBI = prior(MBB.end());
1116     MachineOperand &JumpTarget = MBBI->getOperand(0);
1117     MachineOperand &StackAdjust = MBBI->getOperand(1);
1118     assert(StackAdjust.isImm() && "Expecting immediate value.");
1119
1120     // Adjust stack pointer.
1121     int StackAdj = StackAdjust.getImm();
1122     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
1123     int Offset = 0;
1124     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
1125     // Incoporate the retaddr area.
1126     Offset = StackAdj-MaxTCDelta;
1127     assert(Offset >= 0 && "Offset should never be negative");
1128
1129     if (Offset) {
1130       // Check for possible merge with preceeding ADD instruction.
1131       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1132       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
1133     }
1134
1135     // Jump to label or value in register.
1136     if (RetOpcode == X86::TCRETURNdi|| RetOpcode == X86::TCRETURNdi64)
1137       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPd)).
1138         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset());
1139     else if (RetOpcode== X86::TCRETURNri64)
1140       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
1141     else
1142        BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr), JumpTarget.getReg());
1143
1144     // Delete the pseudo instruction TCRETURN.
1145     MBB.erase(MBBI);
1146   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
1147              (X86FI->getTCReturnAddrDelta() < 0)) {
1148     // Add the return addr area delta back since we are not tail calling.
1149     int delta = -1*X86FI->getTCReturnAddrDelta();
1150     MBBI = prior(MBB.end());
1151     // Check for possible merge with preceeding ADD instruction.
1152     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1153     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
1154   }
1155 }
1156
1157 unsigned X86RegisterInfo::getRARegister() const {
1158   if (Is64Bit)
1159     return X86::RIP;  // Should have dwarf #16
1160   else
1161     return X86::EIP;  // Should have dwarf #8
1162 }
1163
1164 unsigned X86RegisterInfo::getFrameRegister(MachineFunction &MF) const {
1165   return hasFP(MF) ? FramePtr : StackPtr;
1166 }
1167
1168 void X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves)
1169                                                                          const {
1170   // Calculate amount of bytes used for return address storing
1171   int stackGrowth = (Is64Bit ? -8 : -4);
1172
1173   // Initial state of the frame pointer is esp+4.
1174   MachineLocation Dst(MachineLocation::VirtualFP);
1175   MachineLocation Src(StackPtr, stackGrowth);
1176   Moves.push_back(MachineMove(0, Dst, Src));
1177
1178   // Add return address to move list
1179   MachineLocation CSDst(StackPtr, stackGrowth);
1180   MachineLocation CSSrc(getRARegister());
1181   Moves.push_back(MachineMove(0, CSDst, CSSrc));
1182 }
1183
1184 unsigned X86RegisterInfo::getEHExceptionRegister() const {
1185   llvm_unreachable("What is the exception register");
1186   return 0;
1187 }
1188
1189 unsigned X86RegisterInfo::getEHHandlerRegister() const {
1190   llvm_unreachable("What is the exception handler register");
1191   return 0;
1192 }
1193
1194 namespace llvm {
1195 unsigned getX86SubSuperRegister(unsigned Reg, MVT VT, bool High) {
1196   switch (VT.getSimpleVT()) {
1197   default: return Reg;
1198   case MVT::i8:
1199     if (High) {
1200       switch (Reg) {
1201       default: return 0;
1202       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1203         return X86::AH;
1204       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1205         return X86::DH;
1206       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1207         return X86::CH;
1208       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1209         return X86::BH;
1210       }
1211     } else {
1212       switch (Reg) {
1213       default: return 0;
1214       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1215         return X86::AL;
1216       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1217         return X86::DL;
1218       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1219         return X86::CL;
1220       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1221         return X86::BL;
1222       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1223         return X86::SIL;
1224       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1225         return X86::DIL;
1226       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1227         return X86::BPL;
1228       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1229         return X86::SPL;
1230       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1231         return X86::R8B;
1232       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1233         return X86::R9B;
1234       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1235         return X86::R10B;
1236       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1237         return X86::R11B;
1238       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1239         return X86::R12B;
1240       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1241         return X86::R13B;
1242       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1243         return X86::R14B;
1244       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1245         return X86::R15B;
1246       }
1247     }
1248   case MVT::i16:
1249     switch (Reg) {
1250     default: return Reg;
1251     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1252       return X86::AX;
1253     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1254       return X86::DX;
1255     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1256       return X86::CX;
1257     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1258       return X86::BX;
1259     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1260       return X86::SI;
1261     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1262       return X86::DI;
1263     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1264       return X86::BP;
1265     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1266       return X86::SP;
1267     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1268       return X86::R8W;
1269     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1270       return X86::R9W;
1271     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1272       return X86::R10W;
1273     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1274       return X86::R11W;
1275     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1276       return X86::R12W;
1277     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1278       return X86::R13W;
1279     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1280       return X86::R14W;
1281     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1282       return X86::R15W;
1283     }
1284   case MVT::i32:
1285     switch (Reg) {
1286     default: return Reg;
1287     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1288       return X86::EAX;
1289     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1290       return X86::EDX;
1291     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1292       return X86::ECX;
1293     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1294       return X86::EBX;
1295     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1296       return X86::ESI;
1297     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1298       return X86::EDI;
1299     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1300       return X86::EBP;
1301     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1302       return X86::ESP;
1303     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1304       return X86::R8D;
1305     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1306       return X86::R9D;
1307     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1308       return X86::R10D;
1309     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1310       return X86::R11D;
1311     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1312       return X86::R12D;
1313     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1314       return X86::R13D;
1315     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1316       return X86::R14D;
1317     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1318       return X86::R15D;
1319     }
1320   case MVT::i64:
1321     switch (Reg) {
1322     default: return Reg;
1323     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1324       return X86::RAX;
1325     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1326       return X86::RDX;
1327     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1328       return X86::RCX;
1329     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1330       return X86::RBX;
1331     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1332       return X86::RSI;
1333     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1334       return X86::RDI;
1335     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1336       return X86::RBP;
1337     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1338       return X86::RSP;
1339     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1340       return X86::R8;
1341     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1342       return X86::R9;
1343     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1344       return X86::R10;
1345     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1346       return X86::R11;
1347     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1348       return X86::R12;
1349     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1350       return X86::R13;
1351     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1352       return X86::R14;
1353     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1354       return X86::R15;
1355     }
1356   }
1357
1358   return Reg;
1359 }
1360 }
1361
1362 #include "X86GenRegisterInfo.inc"
1363
1364 namespace {
1365   struct VISIBILITY_HIDDEN MSAC : public MachineFunctionPass {
1366     static char ID;
1367     MSAC() : MachineFunctionPass(&ID) {}
1368
1369     virtual bool runOnMachineFunction(MachineFunction &MF) {
1370       MachineFrameInfo *FFI = MF.getFrameInfo();
1371       MachineRegisterInfo &RI = MF.getRegInfo();
1372
1373       // Calculate max stack alignment of all already allocated stack objects.
1374       unsigned MaxAlign = calculateMaxStackAlignment(FFI);
1375
1376       // Be over-conservative: scan over all vreg defs and find, whether vector
1377       // registers are used. If yes - there is probability, that vector register
1378       // will be spilled and thus stack needs to be aligned properly.
1379       for (unsigned RegNum = TargetRegisterInfo::FirstVirtualRegister;
1380            RegNum < RI.getLastVirtReg(); ++RegNum)
1381         MaxAlign = std::max(MaxAlign, RI.getRegClass(RegNum)->getAlignment());
1382
1383       FFI->setMaxAlignment(MaxAlign);
1384
1385       return false;
1386     }
1387
1388     virtual const char *getPassName() const {
1389       return "X86 Maximal Stack Alignment Calculator";
1390     }
1391   };
1392
1393   char MSAC::ID = 0;
1394 }
1395
1396 FunctionPass*
1397 llvm::createX86MaxStackAlignmentCalculatorPass() { return new MSAC(); }