lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the MRegisterInfo class.  This
  11 // file is responsible for the frame pointer elimination optimization on X86.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "X86.h"
  16 #include "X86RegisterInfo.h"
  17 #include "X86InstrBuilder.h"
  18 #include "llvm/Constants.h"
  19 #include "llvm/Type.h"
  20 #include "llvm/CodeGen/ValueTypes.h"
  21 #include "llvm/CodeGen/MachineInstrBuilder.h"
  22 #include "llvm/CodeGen/MachineFunction.h"
  23 #include "llvm/CodeGen/MachineFrameInfo.h"
  24 #include "llvm/Target/TargetFrameInfo.h"
  25 #include "llvm/Target/TargetMachine.h"
  26 #include "llvm/Target/TargetOptions.h"
  27 #include "llvm/Support/CommandLine.h"
  28 #include "llvm/ADT/STLExtras.h"
  29 #include <iostream>
  30
  31 using namespace llvm;
  32
  33 namespace {
  34   cl::opt<bool>
  35   NoFusing("disable-spill-fusing",
  36            cl::desc("Disable fusing of spill code into instructions"));
  37   cl::opt<bool>
  38   PrintFailedFusing("print-failed-fuse-candidates",
  39                     cl::desc("Print instructions that the allocator wants to"
  40                              " fuse, but the X86 backend currently can't"),
  41                     cl::Hidden);
  42 }
  43
  44 X86RegisterInfo::X86RegisterInfo()
  45   : X86GenRegisterInfo(X86::ADJCALLSTACKDOWN, X86::ADJCALLSTACKUP) {}
  46
  47 static unsigned getIdx(unsigned SpillSize) {
  48   switch (SpillSize) {
  49   default: assert(0 && "Invalid data size!");
  50   case 8:  return 0;
  51   case 16: return 1;
  52   case 32: return 2;
  53   case 64: return 3;   // FP in 64-bit spill mode.
  54   case 80: return 4;   // FP in 80-bit spill mode.
  55   case 128: return 5;  // XMM reg in 128 bit mode.
  56   }
  57 }
  58
  59 void X86RegisterInfo::storeRegToStackSlot(MachineBasicBlock &MBB,
  60                                           MachineBasicBlock::iterator MI,
  61                                           unsigned SrcReg, int FrameIdx) const {
  62   static const unsigned Opcode[] =
  63     { X86::MOV8mr, X86::MOV16mr, X86::MOV32mr, X86::FST64m, X86::FSTP80m,
  64       X86::MOVAPDmr };
  65   unsigned Idx = getIdx(getSpillSize(SrcReg));
  66   unsigned Opc = Opcode[Idx];
  67   if (X86ScalarSSE && Opc == X86::FST64m) Opc = X86::MOVSDmr;
  68   addFrameReference(BuildMI(MBB, MI, Opc, 5), FrameIdx).addReg(SrcReg);
  69 }
  70
  71 void X86RegisterInfo::loadRegFromStackSlot(MachineBasicBlock &MBB,
  72                                            MachineBasicBlock::iterator MI,
  73                                            unsigned DestReg, int FrameIdx)const{
  74   static const unsigned Opcode[] =
  75     { X86::MOV8rm, X86::MOV16rm, X86::MOV32rm, X86::FLD64m, X86::FLD80m,
  76       X86::MOVAPDrm };
  77   unsigned Idx = getIdx(getSpillSize(DestReg));
  78   unsigned Opc = Opcode[Idx];
  79   if (X86ScalarSSE && Opc == X86::FLD64m) Opc = X86::MOVSDrm;
  80   addFrameReference(BuildMI(MBB, MI, Opc, 4, DestReg), FrameIdx);
  81 }
  82
  83 void X86RegisterInfo::copyRegToReg(MachineBasicBlock &MBB,
  84                                    MachineBasicBlock::iterator MI,
  85                                    unsigned DestReg, unsigned SrcReg,
  86                                    const TargetRegisterClass *RC) const {
  87   static const unsigned Opcode[] =
  88     { X86::MOV8rr, X86::MOV16rr, X86::MOV32rr, X86::FpMOV, X86::FpMOV,
  89       X86::MOVAPDrr };
  90   unsigned Opc = Opcode[getIdx(RC->getSize()*8)];
  91   if (X86ScalarSSE && Opc == X86::FpMOV) Opc = X86::MOVAPDrr;
  92   BuildMI(MBB, MI, Opc, 1, DestReg).addReg(SrcReg);
  93 }
  94
  95 static MachineInstr *MakeMInst(unsigned Opcode, unsigned FrameIndex,
  96                                MachineInstr *MI) {
  97   return addFrameReference(BuildMI(Opcode, 4), FrameIndex);
  98 }
  99
 100 static MachineInstr *MakeMRInst(unsigned Opcode, unsigned FrameIndex,
 101                                 MachineInstr *MI) {
 102   return addFrameReference(BuildMI(Opcode, 5), FrameIndex)
 103                  .addReg(MI->getOperand(1).getReg());
 104 }
 105
 106 static MachineInstr *MakeMRIInst(unsigned Opcode, unsigned FrameIndex,
 107                                  MachineInstr *MI) {
 108   return addFrameReference(BuildMI(Opcode, 6), FrameIndex)
 109       .addReg(MI->getOperand(1).getReg())
 110       .addZImm(MI->getOperand(2).getImmedValue());
 111 }
 112
 113 static MachineInstr *MakeMIInst(unsigned Opcode, unsigned FrameIndex,
 114                                 MachineInstr *MI) {
 115   if (MI->getOperand(1).isImmediate())
 116     return addFrameReference(BuildMI(Opcode, 5), FrameIndex)
 117       .addZImm(MI->getOperand(1).getImmedValue());
 118   else if (MI->getOperand(1).isGlobalAddress())
 119     return addFrameReference(BuildMI(Opcode, 5), FrameIndex)
 120       .addGlobalAddress(MI->getOperand(1).getGlobal());
 121   assert(0 && "Unknown operand for MakeMI!");
 122   return 0;
 123 }
 124
 125 static MachineInstr *MakeRMInst(unsigned Opcode, unsigned FrameIndex,
 126                                 MachineInstr *MI) {
 127   const MachineOperand& op = MI->getOperand(0);
 128   return addFrameReference(BuildMI(Opcode, 5, op.getReg(), op.getUseType()),
 129                            FrameIndex);
 130 }
 131
 132 static MachineInstr *MakeRMIInst(unsigned Opcode, unsigned FrameIndex,
 133                                  MachineInstr *MI) {
 134   const MachineOperand& op = MI->getOperand(0);
 135   return addFrameReference(BuildMI(Opcode, 6, op.getReg(), op.getUseType()),
 136                         FrameIndex).addZImm(MI->getOperand(2).getImmedValue());
 137 }
 138
 139
 140 MachineInstr* X86RegisterInfo::foldMemoryOperand(MachineInstr* MI,
 141                                                  unsigned i,
 142                                                  int FrameIndex) const {
 143   if (NoFusing) return NULL;
 144
 145   /// FIXME: This should obviously be autogenerated by tablegen when patterns
 146   /// are available!
 147   MachineBasicBlock& MBB = *MI->getParent();
 148   if (i == 0) {
 149     switch(MI->getOpcode()) {
 150     case X86::XCHG8rr:   return MakeMRInst(X86::XCHG8mr ,FrameIndex, MI);
 151     case X86::XCHG16rr:  return MakeMRInst(X86::XCHG16mr,FrameIndex, MI);
 152     case X86::XCHG32rr:  return MakeMRInst(X86::XCHG32mr,FrameIndex, MI);
 153     case X86::MOV8rr:    return MakeMRInst(X86::MOV8mr , FrameIndex, MI);
 154     case X86::MOV16rr:   return MakeMRInst(X86::MOV16mr, FrameIndex, MI);
 155     case X86::MOV32rr:   return MakeMRInst(X86::MOV32mr, FrameIndex, MI);
 156     case X86::MOV8ri:    return MakeMIInst(X86::MOV8mi , FrameIndex, MI);
 157     case X86::MOV16ri:   return MakeMIInst(X86::MOV16mi, FrameIndex, MI);
 158     case X86::MOV32ri:   return MakeMIInst(X86::MOV32mi, FrameIndex, MI);
 159     case X86::MUL8r:     return MakeMInst( X86::MUL8m ,  FrameIndex, MI);
 160     case X86::MUL16r:    return MakeMInst( X86::MUL16m,  FrameIndex, MI);
 161     case X86::MUL32r:    return MakeMInst( X86::MUL32m,  FrameIndex, MI);
 162     case X86::IMUL8r:    return MakeMInst( X86::IMUL8m , FrameIndex, MI);
 163     case X86::IMUL16r:   return MakeMInst( X86::IMUL16m, FrameIndex, MI);
 164     case X86::IMUL32r:   return MakeMInst( X86::IMUL32m, FrameIndex, MI);
 165     case X86::DIV8r:     return MakeMInst( X86::DIV8m ,  FrameIndex, MI);
 166     case X86::DIV16r:    return MakeMInst( X86::DIV16m,  FrameIndex, MI);
 167     case X86::DIV32r:    return MakeMInst( X86::DIV32m,  FrameIndex, MI);
 168     case X86::IDIV8r:    return MakeMInst( X86::IDIV8m , FrameIndex, MI);
 169     case X86::IDIV16r:   return MakeMInst( X86::IDIV16m, FrameIndex, MI);
 170     case X86::IDIV32r:   return MakeMInst( X86::IDIV32m, FrameIndex, MI);
 171     case X86::NEG8r:     return MakeMInst( X86::NEG8m ,  FrameIndex, MI);
 172     case X86::NEG16r:    return MakeMInst( X86::NEG16m,  FrameIndex, MI);
 173     case X86::NEG32r:    return MakeMInst( X86::NEG32m,  FrameIndex, MI);
 174     case X86::NOT8r:     return MakeMInst( X86::NOT8m ,  FrameIndex, MI);
 175     case X86::NOT16r:    return MakeMInst( X86::NOT16m,  FrameIndex, MI);
 176     case X86::NOT32r:    return MakeMInst( X86::NOT32m,  FrameIndex, MI);
 177     case X86::INC8r:     return MakeMInst( X86::INC8m ,  FrameIndex, MI);
 178     case X86::INC16r:    return MakeMInst( X86::INC16m,  FrameIndex, MI);
 179     case X86::INC32r:    return MakeMInst( X86::INC32m,  FrameIndex, MI);
 180     case X86::DEC8r:     return MakeMInst( X86::DEC8m ,  FrameIndex, MI);
 181     case X86::DEC16r:    return MakeMInst( X86::DEC16m,  FrameIndex, MI);
 182     case X86::DEC32r:    return MakeMInst( X86::DEC32m,  FrameIndex, MI);
 183     case X86::ADD8rr:    return MakeMRInst(X86::ADD8mr , FrameIndex, MI);
 184     case X86::ADD16rr:   return MakeMRInst(X86::ADD16mr, FrameIndex, MI);
 185     case X86::ADD32rr:   return MakeMRInst(X86::ADD32mr, FrameIndex, MI);
 186     case X86::ADC32rr:   return MakeMRInst(X86::ADC32mr, FrameIndex, MI);
 187     case X86::ADC32ri:   return MakeMIInst(X86::ADC32mi, FrameIndex, MI);
 188     case X86::ADD8ri:    return MakeMIInst(X86::ADD8mi , FrameIndex, MI);
 189     case X86::ADD16ri:   return MakeMIInst(X86::ADD16mi, FrameIndex, MI);
 190     case X86::ADD32ri:   return MakeMIInst(X86::ADD32mi, FrameIndex, MI);
 191     case X86::SUB8rr:    return MakeMRInst(X86::SUB8mr , FrameIndex, MI);
 192     case X86::SUB16rr:   return MakeMRInst(X86::SUB16mr, FrameIndex, MI);
 193     case X86::SUB32rr:   return MakeMRInst(X86::SUB32mr, FrameIndex, MI);
 194     case X86::SBB32rr:   return MakeMRInst(X86::SBB32mr, FrameIndex, MI);
 195     case X86::SBB8ri:    return MakeMIInst(X86::SBB8mi,  FrameIndex, MI);
 196     case X86::SBB16ri:   return MakeMIInst(X86::SBB16mi, FrameIndex, MI);
 197     case X86::SBB32ri:   return MakeMIInst(X86::SBB32mi, FrameIndex, MI);
 198     case X86::SUB8ri:    return MakeMIInst(X86::SUB8mi , FrameIndex, MI);
 199     case X86::SUB16ri:   return MakeMIInst(X86::SUB16mi, FrameIndex, MI);
 200     case X86::SUB32ri:   return MakeMIInst(X86::SUB32mi, FrameIndex, MI);
 201     case X86::AND8rr:    return MakeMRInst(X86::AND8mr , FrameIndex, MI);
 202     case X86::AND16rr:   return MakeMRInst(X86::AND16mr, FrameIndex, MI);
 203     case X86::AND32rr:   return MakeMRInst(X86::AND32mr, FrameIndex, MI);
 204     case X86::AND8ri:    return MakeMIInst(X86::AND8mi , FrameIndex, MI);
 205     case X86::AND16ri:   return MakeMIInst(X86::AND16mi, FrameIndex, MI);
 206     case X86::AND32ri:   return MakeMIInst(X86::AND32mi, FrameIndex, MI);
 207     case X86::OR8rr:     return MakeMRInst(X86::OR8mr ,  FrameIndex, MI);
 208     case X86::OR16rr:    return MakeMRInst(X86::OR16mr,  FrameIndex, MI);
 209     case X86::OR32rr:    return MakeMRInst(X86::OR32mr,  FrameIndex, MI);
 210     case X86::OR8ri:     return MakeMIInst(X86::OR8mi ,  FrameIndex, MI);
 211     case X86::OR16ri:    return MakeMIInst(X86::OR16mi,  FrameIndex, MI);
 212     case X86::OR32ri:    return MakeMIInst(X86::OR32mi,  FrameIndex, MI);
 213     case X86::XOR8rr:    return MakeMRInst(X86::XOR8mr , FrameIndex, MI);
 214     case X86::XOR16rr:   return MakeMRInst(X86::XOR16mr, FrameIndex, MI);
 215     case X86::XOR32rr:   return MakeMRInst(X86::XOR32mr, FrameIndex, MI);
 216     case X86::XOR8ri:    return MakeMIInst(X86::XOR8mi , FrameIndex, MI);
 217     case X86::XOR16ri:   return MakeMIInst(X86::XOR16mi, FrameIndex, MI);
 218     case X86::XOR32ri:   return MakeMIInst(X86::XOR32mi, FrameIndex, MI);
 219     case X86::SHL8rCL:   return MakeMInst( X86::SHL8mCL ,FrameIndex, MI);
 220     case X86::SHL16rCL:  return MakeMInst( X86::SHL16mCL,FrameIndex, MI);
 221     case X86::SHL32rCL:  return MakeMInst( X86::SHL32mCL,FrameIndex, MI);
 222     case X86::SHL8ri:    return MakeMIInst(X86::SHL8mi , FrameIndex, MI);
 223     case X86::SHL16ri:   return MakeMIInst(X86::SHL16mi, FrameIndex, MI);
 224     case X86::SHL32ri:   return MakeMIInst(X86::SHL32mi, FrameIndex, MI);
 225     case X86::SHR8rCL:   return MakeMInst( X86::SHR8mCL ,FrameIndex, MI);
 226     case X86::SHR16rCL:  return MakeMInst( X86::SHR16mCL,FrameIndex, MI);
 227     case X86::SHR32rCL:  return MakeMInst( X86::SHR32mCL,FrameIndex, MI);
 228     case X86::SHR8ri:    return MakeMIInst(X86::SHR8mi , FrameIndex, MI);
 229     case X86::SHR16ri:   return MakeMIInst(X86::SHR16mi, FrameIndex, MI);
 230     case X86::SHR32ri:   return MakeMIInst(X86::SHR32mi, FrameIndex, MI);
 231     case X86::SAR8rCL:   return MakeMInst( X86::SAR8mCL ,FrameIndex, MI);
 232     case X86::SAR16rCL:  return MakeMInst( X86::SAR16mCL,FrameIndex, MI);
 233     case X86::SAR32rCL:  return MakeMInst( X86::SAR32mCL,FrameIndex, MI);
 234     case X86::SAR8ri:    return MakeMIInst(X86::SAR8mi , FrameIndex, MI);
 235     case X86::SAR16ri:   return MakeMIInst(X86::SAR16mi, FrameIndex, MI);
 236     case X86::SAR32ri:   return MakeMIInst(X86::SAR32mi, FrameIndex, MI);
 237     case X86::ROL8rCL:   return MakeMInst( X86::ROL8mCL ,FrameIndex, MI);
 238     case X86::ROL16rCL:  return MakeMInst( X86::ROL16mCL,FrameIndex, MI);
 239     case X86::ROL32rCL:  return MakeMInst( X86::ROL32mCL,FrameIndex, MI);
 240     case X86::ROL8ri:    return MakeMIInst(X86::ROL8mi , FrameIndex, MI);
 241     case X86::ROL16ri:   return MakeMIInst(X86::ROL16mi, FrameIndex, MI);
 242     case X86::ROL32ri:   return MakeMIInst(X86::ROL32mi, FrameIndex, MI);
 243     case X86::ROR8rCL:   return MakeMInst( X86::ROR8mCL ,FrameIndex, MI);
 244     case X86::ROR16rCL:  return MakeMInst( X86::ROR16mCL,FrameIndex, MI);
 245     case X86::ROR32rCL:  return MakeMInst( X86::ROR32mCL,FrameIndex, MI);
 246     case X86::ROR8ri:    return MakeMIInst(X86::ROR8mi , FrameIndex, MI);
 247     case X86::ROR16ri:   return MakeMIInst(X86::ROR16mi, FrameIndex, MI);
 248     case X86::ROR32ri:   return MakeMIInst(X86::ROR32mi, FrameIndex, MI);
 249     case X86::SHLD32rrCL:return MakeMRInst( X86::SHLD32mrCL,FrameIndex, MI);
 250     case X86::SHLD32rri8:return MakeMRIInst(X86::SHLD32mri8,FrameIndex, MI);
 251     case X86::SHRD32rrCL:return MakeMRInst( X86::SHRD32mrCL,FrameIndex, MI);
 252     case X86::SHRD32rri8:return MakeMRIInst(X86::SHRD32mri8,FrameIndex, MI);
 253     case X86::SHLD16rrCL:return MakeMRInst( X86::SHLD16mrCL,FrameIndex, MI);
 254     case X86::SHLD16rri8:return MakeMRIInst(X86::SHLD16mri8,FrameIndex, MI);
 255     case X86::SHRD16rrCL:return MakeMRInst( X86::SHRD16mrCL,FrameIndex, MI);
 256     case X86::SHRD16rri8:return MakeMRIInst(X86::SHRD16mri8,FrameIndex, MI);
 257     case X86::SETBr:     return MakeMInst( X86::SETBm,   FrameIndex, MI);
 258     case X86::SETAEr:    return MakeMInst( X86::SETAEm,  FrameIndex, MI);
 259     case X86::SETEr:     return MakeMInst( X86::SETEm,   FrameIndex, MI);
 260     case X86::SETNEr:    return MakeMInst( X86::SETNEm,  FrameIndex, MI);
 261     case X86::SETBEr:    return MakeMInst( X86::SETBEm,  FrameIndex, MI);
 262     case X86::SETAr:     return MakeMInst( X86::SETAm,   FrameIndex, MI);
 263     case X86::SETSr:     return MakeMInst( X86::SETSm,   FrameIndex, MI);
 264     case X86::SETNSr:    return MakeMInst( X86::SETNSm,  FrameIndex, MI);
 265     case X86::SETPr:     return MakeMInst( X86::SETPm,   FrameIndex, MI);
 266     case X86::SETNPr:    return MakeMInst( X86::SETNPm,  FrameIndex, MI);
 267     case X86::SETLr:     return MakeMInst( X86::SETLm,   FrameIndex, MI);
 268     case X86::SETGEr:    return MakeMInst( X86::SETGEm,  FrameIndex, MI);
 269     case X86::SETLEr:    return MakeMInst( X86::SETLEm,  FrameIndex, MI);
 270     case X86::SETGr:     return MakeMInst( X86::SETGm,   FrameIndex, MI);
 271     case X86::TEST8rr:   return MakeMRInst(X86::TEST8mr ,FrameIndex, MI);
 272     case X86::TEST16rr:  return MakeMRInst(X86::TEST16mr,FrameIndex, MI);
 273     case X86::TEST32rr:  return MakeMRInst(X86::TEST32mr,FrameIndex, MI);
 274     case X86::TEST8ri:   return MakeMIInst(X86::TEST8mi ,FrameIndex, MI);
 275     case X86::TEST16ri:  return MakeMIInst(X86::TEST16mi,FrameIndex, MI);
 276     case X86::TEST32ri:  return MakeMIInst(X86::TEST32mi,FrameIndex, MI);
 277     case X86::CMP8rr:    return MakeMRInst(X86::CMP8mr , FrameIndex, MI);
 278     case X86::CMP16rr:   return MakeMRInst(X86::CMP16mr, FrameIndex, MI);
 279     case X86::CMP32rr:   return MakeMRInst(X86::CMP32mr, FrameIndex, MI);
 280     case X86::CMP8ri:    return MakeMIInst(X86::CMP8mi , FrameIndex, MI);
 281     case X86::CMP16ri:   return MakeMIInst(X86::CMP16mi, FrameIndex, MI);
 282     case X86::CMP32ri:   return MakeMIInst(X86::CMP32mi, FrameIndex, MI);
 283     }
 284   } else if (i == 1) {
 285     switch(MI->getOpcode()) {
 286     case X86::XCHG8rr:   return MakeRMInst(X86::XCHG8rm ,FrameIndex, MI);
 287     case X86::XCHG16rr:  return MakeRMInst(X86::XCHG16rm,FrameIndex, MI);
 288     case X86::XCHG32rr:  return MakeRMInst(X86::XCHG32rm,FrameIndex, MI);
 289     case X86::MOV8rr:    return MakeRMInst(X86::MOV8rm , FrameIndex, MI);
 290     case X86::MOV16rr:   return MakeRMInst(X86::MOV16rm, FrameIndex, MI);
 291     case X86::MOV32rr:   return MakeRMInst(X86::MOV32rm, FrameIndex, MI);
 292     case X86::CMOVB16rr: return MakeRMInst(X86::CMOVB16rm , FrameIndex, MI);
 293     case X86::CMOVB32rr: return MakeRMInst(X86::CMOVB32rm , FrameIndex, MI);
 294     case X86::CMOVAE16rr: return MakeRMInst(X86::CMOVAE16rm , FrameIndex, MI);
 295     case X86::CMOVAE32rr: return MakeRMInst(X86::CMOVAE32rm , FrameIndex, MI);
 296     case X86::CMOVE16rr: return MakeRMInst(X86::CMOVE16rm , FrameIndex, MI);
 297     case X86::CMOVE32rr: return MakeRMInst(X86::CMOVE32rm , FrameIndex, MI);
 298     case X86::CMOVNE16rr:return MakeRMInst(X86::CMOVNE16rm, FrameIndex, MI);
 299     case X86::CMOVNE32rr:return MakeRMInst(X86::CMOVNE32rm, FrameIndex, MI);
 300     case X86::CMOVBE16rr:return MakeRMInst(X86::CMOVBE16rm, FrameIndex, MI);
 301     case X86::CMOVBE32rr:return MakeRMInst(X86::CMOVBE32rm, FrameIndex, MI);
 302     case X86::CMOVA16rr:return MakeRMInst(X86::CMOVA16rm, FrameIndex, MI);
 303     case X86::CMOVA32rr:return MakeRMInst(X86::CMOVA32rm, FrameIndex, MI);
 304     case X86::CMOVS16rr: return MakeRMInst(X86::CMOVS16rm , FrameIndex, MI);
 305     case X86::CMOVS32rr: return MakeRMInst(X86::CMOVS32rm , FrameIndex, MI);
 306     case X86::CMOVNS16rr: return MakeRMInst(X86::CMOVNS16rm , FrameIndex, MI);
 307     case X86::CMOVNS32rr: return MakeRMInst(X86::CMOVNS32rm , FrameIndex, MI);
 308     case X86::CMOVP16rr: return MakeRMInst(X86::CMOVP16rm , FrameIndex, MI);
 309     case X86::CMOVP32rr: return MakeRMInst(X86::CMOVP32rm , FrameIndex, MI);
 310     case X86::CMOVNP16rr: return MakeRMInst(X86::CMOVNP16rm , FrameIndex, MI);
 311     case X86::CMOVNP32rr: return MakeRMInst(X86::CMOVNP32rm , FrameIndex, MI);
 312     case X86::CMOVL16rr: return MakeRMInst(X86::CMOVL16rm , FrameIndex, MI);
 313     case X86::CMOVL32rr: return MakeRMInst(X86::CMOVL32rm , FrameIndex, MI);
 314     case X86::CMOVGE16rr: return MakeRMInst(X86::CMOVGE16rm , FrameIndex, MI);
 315     case X86::CMOVGE32rr: return MakeRMInst(X86::CMOVGE32rm , FrameIndex, MI);
 316     case X86::CMOVLE16rr: return MakeRMInst(X86::CMOVLE16rm , FrameIndex, MI);
 317     case X86::CMOVLE32rr: return MakeRMInst(X86::CMOVLE32rm , FrameIndex, MI);
 318     case X86::CMOVG16rr: return MakeRMInst(X86::CMOVG16rm , FrameIndex, MI);
 319     case X86::CMOVG32rr: return MakeRMInst(X86::CMOVG32rm , FrameIndex, MI);
 320     case X86::ADD8rr:    return MakeRMInst(X86::ADD8rm , FrameIndex, MI);
 321     case X86::ADD16rr:   return MakeRMInst(X86::ADD16rm, FrameIndex, MI);
 322     case X86::ADD32rr:   return MakeRMInst(X86::ADD32rm, FrameIndex, MI);
 323     case X86::ADC32rr:   return MakeRMInst(X86::ADC32rm, FrameIndex, MI);
 324     case X86::SUB8rr:    return MakeRMInst(X86::SUB8rm , FrameIndex, MI);
 325     case X86::SUB16rr:   return MakeRMInst(X86::SUB16rm, FrameIndex, MI);
 326     case X86::SUB32rr:   return MakeRMInst(X86::SUB32rm, FrameIndex, MI);
 327     case X86::SBB32rr:   return MakeRMInst(X86::SBB32rm, FrameIndex, MI);
 328     case X86::AND8rr:    return MakeRMInst(X86::AND8rm , FrameIndex, MI);
 329     case X86::AND16rr:   return MakeRMInst(X86::AND16rm, FrameIndex, MI);
 330     case X86::AND32rr:   return MakeRMInst(X86::AND32rm, FrameIndex, MI);
 331     case X86::OR8rr:     return MakeRMInst(X86::OR8rm ,  FrameIndex, MI);
 332     case X86::OR16rr:    return MakeRMInst(X86::OR16rm,  FrameIndex, MI);
 333     case X86::OR32rr:    return MakeRMInst(X86::OR32rm,  FrameIndex, MI);
 334     case X86::XOR8rr:    return MakeRMInst(X86::XOR8rm , FrameIndex, MI);
 335     case X86::XOR16rr:   return MakeRMInst(X86::XOR16rm, FrameIndex, MI);
 336     case X86::XOR32rr:   return MakeRMInst(X86::XOR32rm, FrameIndex, MI);
 337     case X86::TEST8rr:   return MakeRMInst(X86::TEST8rm ,FrameIndex, MI);
 338     case X86::TEST16rr:  return MakeRMInst(X86::TEST16rm,FrameIndex, MI);
 339     case X86::TEST32rr:  return MakeRMInst(X86::TEST32rm,FrameIndex, MI);
 340     case X86::IMUL16rr:  return MakeRMInst(X86::IMUL16rm,FrameIndex, MI);
 341     case X86::IMUL32rr:  return MakeRMInst(X86::IMUL32rm,FrameIndex, MI);
 342     case X86::IMUL16rri: return MakeRMIInst(X86::IMUL16rmi, FrameIndex, MI);
 343     case X86::IMUL32rri: return MakeRMIInst(X86::IMUL32rmi, FrameIndex, MI);
 344     case X86::CMP8rr:    return MakeRMInst(X86::CMP8rm , FrameIndex, MI);
 345     case X86::CMP16rr:   return MakeRMInst(X86::CMP16rm, FrameIndex, MI);
 346     case X86::CMP32rr:   return MakeRMInst(X86::CMP32rm, FrameIndex, MI);
 347     case X86::MOVSX16rr8:return MakeRMInst(X86::MOVSX16rm8 , FrameIndex, MI);
 348     case X86::MOVSX32rr8:return MakeRMInst(X86::MOVSX32rm8, FrameIndex, MI);
 349     case X86::MOVSX32rr16:return MakeRMInst(X86::MOVSX32rm16, FrameIndex, MI);
 350     case X86::MOVZX16rr8:return MakeRMInst(X86::MOVZX16rm8 , FrameIndex, MI);
 351     case X86::MOVZX32rr8:  return MakeRMInst(X86::MOVZX32rm8, FrameIndex, MI);
 352     case X86::MOVZX32rr16:return MakeRMInst(X86::MOVZX32rm16, FrameIndex, MI);
 353     }
 354   }
 355   if (PrintFailedFusing)
 356     std::cerr << "We failed to fuse: " << *MI;
 357   return NULL;
 358 }
 359
 360 //===----------------------------------------------------------------------===//
 361 // Stack Frame Processing methods
 362 //===----------------------------------------------------------------------===//
 363
 364 // hasFP - Return true if the specified function should have a dedicated frame
 365 // pointer register.  This is true if the function has variable sized allocas or
 366 // if frame pointer elimination is disabled.
 367 //
 368 static bool hasFP(MachineFunction &MF) {
 369   return NoFramePointerElim || MF.getFrameInfo()->hasVarSizedObjects();
 370 }
 371
 372 void X86RegisterInfo::
 373 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 374                               MachineBasicBlock::iterator I) const {
 375   if (hasFP(MF)) {
 376     // If we have a frame pointer, turn the adjcallstackup instruction into a
 377     // 'sub ESP, <amt>' and the adjcallstackdown instruction into 'add ESP,
 378     // <amt>'
 379     MachineInstr *Old = I;
 380     unsigned Amount = Old->getOperand(0).getImmedValue();
 381     if (Amount != 0) {
 382       // We need to keep the stack aligned properly.  To do this, we round the
 383       // amount of space needed for the outgoing arguments up to the next
 384       // alignment boundary.
 385       unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
 386       Amount = (Amount+Align-1)/Align*Align;
 387
 388       MachineInstr *New = 0;
 389       if (Old->getOpcode() == X86::ADJCALLSTACKDOWN) {
 390         New=BuildMI(X86::SUB32ri, 1, X86::ESP, MachineOperand::UseAndDef)
 391               .addZImm(Amount);
 392       } else {
 393         assert(Old->getOpcode() == X86::ADJCALLSTACKUP);
 394         // factor out the amount the callee already popped.
 395         unsigned CalleeAmt = Old->getOperand(1).getImmedValue();
 396         Amount -= CalleeAmt;
 397         if (Amount)
 398           New = BuildMI(X86::ADD32ri, 1, X86::ESP,
 399                         MachineOperand::UseAndDef).addZImm(Amount);
 400       }
 401
 402       // Replace the pseudo instruction with a new instruction...
 403       if (New) MBB.insert(I, New);
 404     }
 405   } else if (I->getOpcode() == X86::ADJCALLSTACKUP) {
 406     // If we are performing frame pointer elimination and if the callee pops
 407     // something off the stack pointer, add it back.  We do this until we have
 408     // more advanced stack pointer tracking ability.
 409     if (unsigned CalleeAmt = I->getOperand(1).getImmedValue()) {
 410       MachineInstr *New =
 411         BuildMI(X86::SUB32ri, 1, X86::ESP,
 412                 MachineOperand::UseAndDef).addZImm(CalleeAmt);
 413       MBB.insert(I, New);
 414     }
 415   }
 416
 417   MBB.erase(I);
 418 }
 419
 420 void X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II) const{
 421   unsigned i = 0;
 422   MachineInstr &MI = *II;
 423   MachineFunction &MF = *MI.getParent()->getParent();
 424   while (!MI.getOperand(i).isFrameIndex()) {
 425     ++i;
 426     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 427   }
 428
 429   int FrameIndex = MI.getOperand(i).getFrameIndex();
 430
 431   // This must be part of a four operand memory reference.  Replace the
 432   // FrameIndex with base register with EBP.  Add add an offset to the offset.
 433   MI.SetMachineOperandReg(i, hasFP(MF) ? X86::EBP : X86::ESP);
 434
 435   // Now add the frame object offset to the offset from EBP.
 436   int Offset = MF.getFrameInfo()->getObjectOffset(FrameIndex) +
 437                MI.getOperand(i+3).getImmedValue()+4;
 438
 439   if (!hasFP(MF))
 440     Offset += MF.getFrameInfo()->getStackSize();
 441   else
 442     Offset += 4;  // Skip the saved EBP
 443
 444   MI.SetMachineOperandConst(i+3, MachineOperand::MO_SignExtendedImmed, Offset);
 445 }
 446
 447 void
 448 X86RegisterInfo::processFunctionBeforeFrameFinalized(MachineFunction &MF) const{
 449   if (hasFP(MF)) {
 450     // Create a frame entry for the EBP register that must be saved.
 451     int FrameIdx = MF.getFrameInfo()->CreateFixedObject(4, -8);
 452     assert(FrameIdx == MF.getFrameInfo()->getObjectIndexBegin() &&
 453            "Slot for EBP register must be last in order to be found!");
 454   }
 455 }
 456
 457 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 458   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 459   MachineBasicBlock::iterator MBBI = MBB.begin();
 460   MachineFrameInfo *MFI = MF.getFrameInfo();
 461   MachineInstr *MI;
 462
 463   // Get the number of bytes to allocate from the FrameInfo
 464   unsigned NumBytes = MFI->getStackSize();
 465   if (hasFP(MF)) {
 466     // Get the offset of the stack slot for the EBP register... which is
 467     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 468     int EBPOffset = MFI->getObjectOffset(MFI->getObjectIndexBegin())+4;
 469
 470     if (NumBytes) {   // adjust stack pointer: ESP -= numbytes
 471       MI= BuildMI(X86::SUB32ri, 1, X86::ESP, MachineOperand::UseAndDef)
 472             .addZImm(NumBytes);
 473       MBB.insert(MBBI, MI);
 474     }
 475
 476     // Save EBP into the appropriate stack slot...
 477     MI = addRegOffset(BuildMI(X86::MOV32mr, 5),    // mov [ESP-<offset>], EBP
 478                       X86::ESP, EBPOffset+NumBytes).addReg(X86::EBP);
 479     MBB.insert(MBBI, MI);
 480
 481     // Update EBP with the new base value...
 482     if (NumBytes == 4)    // mov EBP, ESP
 483       MI = BuildMI(X86::MOV32rr, 2, X86::EBP).addReg(X86::ESP);
 484     else                  // lea EBP, [ESP+StackSize]
 485       MI = addRegOffset(BuildMI(X86::LEA32r, 5, X86::EBP), X86::ESP,NumBytes-4);
 486
 487     MBB.insert(MBBI, MI);
 488
 489   } else {
 490     if (MFI->hasCalls()) {
 491       // When we have no frame pointer, we reserve argument space for call sites
 492       // in the function immediately on entry to the current function.  This
 493       // eliminates the need for add/sub ESP brackets around call sites.
 494       //
 495       NumBytes += MFI->getMaxCallFrameSize();
 496
 497       // Round the size to a multiple of the alignment (don't forget the 4 byte
 498       // offset though).
 499       unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
 500       NumBytes = ((NumBytes+4)+Align-1)/Align*Align - 4;
 501     }
 502
 503     // Update frame info to pretend that this is part of the stack...
 504     MFI->setStackSize(NumBytes);
 505
 506     if (NumBytes) {
 507       // adjust stack pointer: ESP -= numbytes
 508       MI= BuildMI(X86::SUB32ri, 1, X86::ESP, MachineOperand::UseAndDef)
 509             .addZImm(NumBytes);
 510       MBB.insert(MBBI, MI);
 511     }
 512   }
 513 }
 514
 515 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
 516                                    MachineBasicBlock &MBB) const {
 517   const MachineFrameInfo *MFI = MF.getFrameInfo();
 518   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 519
 520   switch (MBBI->getOpcode()) {
 521   case X86::RET:
 522   case X86::RETI:
 523   case X86::TAILJMPd:
 524   case X86::TAILJMPr:
 525   case X86::TAILJMPm: break;  // These are ok
 526   default:
 527     assert(0 && "Can only insert epilog into returning blocks");
 528   }
 529
 530   if (hasFP(MF)) {
 531     // Get the offset of the stack slot for the EBP register... which is
 532     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 533     int EBPOffset = MFI->getObjectOffset(MFI->getObjectIndexEnd()-1)+4;
 534
 535     // mov ESP, EBP
 536     BuildMI(MBB, MBBI, X86::MOV32rr, 1,X86::ESP).addReg(X86::EBP);
 537
 538     // pop EBP
 539     BuildMI(MBB, MBBI, X86::POP32r, 0, X86::EBP);
 540   } else {
 541     // Get the number of bytes allocated from the FrameInfo...
 542     unsigned NumBytes = MFI->getStackSize();
 543
 544     if (NumBytes) {    // adjust stack pointer back: ESP += numbytes
 545       // If there is an ADD32ri or SUB32ri of ESP immediately before this
 546       // instruction, merge the two instructions.
 547       if (MBBI != MBB.begin()) {
 548         MachineBasicBlock::iterator PI = prior(MBBI);
 549         if (PI->getOpcode() == X86::ADD32ri &&
 550             PI->getOperand(0).getReg() == X86::ESP) {
 551           NumBytes += PI->getOperand(1).getImmedValue();
 552           MBB.erase(PI);
 553         } else if (PI->getOpcode() == X86::SUB32ri &&
 554                    PI->getOperand(0).getReg() == X86::ESP) {
 555           NumBytes -= PI->getOperand(1).getImmedValue();
 556           MBB.erase(PI);
 557         } else if (PI->getOpcode() == X86::ADJSTACKPTRri) {
 558           NumBytes += PI->getOperand(1).getImmedValue();
 559           MBB.erase(PI);
 560         }
 561       }
 562
 563       if (NumBytes > 0)
 564         BuildMI(MBB, MBBI, X86::ADD32ri, 2)
 565           .addReg(X86::ESP, MachineOperand::UseAndDef).addZImm(NumBytes);
 566       else if ((int)NumBytes < 0)
 567         BuildMI(MBB, MBBI, X86::SUB32ri, 2)
 568           .addReg(X86::ESP, MachineOperand::UseAndDef).addZImm(-NumBytes);
 569     }
 570   }
 571 }
 572
 573 #include "X86GenRegisterInfo.inc"
 574
 575 const TargetRegisterClass*
 576 X86RegisterInfo::getRegClassForType(const Type* Ty) const {
 577   switch (Ty->getTypeID()) {
 578   case Type::LongTyID:
 579   case Type::ULongTyID: assert(0 && "Long values can't fit in registers!");
 580   default:              assert(0 && "Invalid type to getClass!");
 581   case Type::BoolTyID:
 582   case Type::SByteTyID:
 583   case Type::UByteTyID:   return &R8Instance;
 584   case Type::ShortTyID:
 585   case Type::UShortTyID:  return &R16Instance;
 586   case Type::IntTyID:
 587   case Type::UIntTyID:
 588   case Type::PointerTyID: return &R32Instance;
 589
 590   case Type::FloatTyID:
 591   case Type::DoubleTyID: return &RFPInstance;
 592   }
 593 }