lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFunctionPass.h"
  29 #include "llvm/CodeGen/MachineFrameInfo.h"
  30 #include "llvm/CodeGen/MachineLocation.h"
  31 #include "llvm/CodeGen/MachineModuleInfo.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/MC/MCAsmInfo.h"
  34 #include "llvm/Target/TargetFrameInfo.h"
  35 #include "llvm/Target/TargetInstrInfo.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/BitVector.h"
  39 #include "llvm/ADT/STLExtras.h"
  40 #include "llvm/Support/CommandLine.h"
  41 #include "llvm/Support/ErrorHandling.h"
  42 using namespace llvm;
  43
  44 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  45                                  const TargetInstrInfo &tii)
  46   : X86GenRegisterInfo(tm.getSubtarget<X86Subtarget>().is64Bit() ?
  47                          X86::ADJCALLSTACKDOWN64 :
  48                          X86::ADJCALLSTACKDOWN32,
  49                        tm.getSubtarget<X86Subtarget>().is64Bit() ?
  50                          X86::ADJCALLSTACKUP64 :
  51                          X86::ADJCALLSTACKUP32),
  52     TM(tm), TII(tii) {
  53   // Cache some information.
  54   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  55   Is64Bit = Subtarget->is64Bit();
  56   IsWin64 = Subtarget->isTargetWin64();
  57   StackAlign = TM.getFrameInfo()->getStackAlignment();
  58
  59   if (Is64Bit) {
  60     SlotSize = 8;
  61     StackPtr = X86::RSP;
  62     FramePtr = X86::RBP;
  63   } else {
  64     SlotSize = 4;
  65     StackPtr = X86::ESP;
  66     FramePtr = X86::EBP;
  67   }
  68 }
  69
  70 /// getDwarfRegNum - This function maps LLVM register identifiers to the DWARF
  71 /// specific numbering, used in debug info and exception tables.
  72 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  73   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  74   unsigned Flavour = DWARFFlavour::X86_64;
  75
  76   if (!Subtarget->is64Bit()) {
  77     if (Subtarget->isTargetDarwin()) {
  78       if (isEH)
  79         Flavour = DWARFFlavour::X86_32_DarwinEH;
  80       else
  81         Flavour = DWARFFlavour::X86_32_Generic;
  82     } else if (Subtarget->isTargetCygMing()) {
  83       // Unsupported by now, just quick fallback
  84       Flavour = DWARFFlavour::X86_32_Generic;
  85     } else {
  86       Flavour = DWARFFlavour::X86_32_Generic;
  87     }
  88   }
  89
  90   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  91 }
  92
  93 /// getX86RegNum - This function maps LLVM register identifiers to their X86
  94 /// specific numbering, which is used in various places encoding instructions.
  95 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) {
  96   switch(RegNo) {
  97   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
  98   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
  99   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
 100   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
 101   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
 102     return N86::ESP;
 103   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
 104     return N86::EBP;
 105   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
 106     return N86::ESI;
 107   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 108     return N86::EDI;
 109
 110   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 111     return N86::EAX;
 112   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 113     return N86::ECX;
 114   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 115     return N86::EDX;
 116   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 117     return N86::EBX;
 118   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 119     return N86::ESP;
 120   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 121     return N86::EBP;
 122   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 123     return N86::ESI;
 124   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 125     return N86::EDI;
 126
 127   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 128   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 129     return RegNo-X86::ST0;
 130
 131   case X86::XMM0: case X86::XMM8: case X86::MM0:
 132     return 0;
 133   case X86::XMM1: case X86::XMM9: case X86::MM1:
 134     return 1;
 135   case X86::XMM2: case X86::XMM10: case X86::MM2:
 136     return 2;
 137   case X86::XMM3: case X86::XMM11: case X86::MM3:
 138     return 3;
 139   case X86::XMM4: case X86::XMM12: case X86::MM4:
 140     return 4;
 141   case X86::XMM5: case X86::XMM13: case X86::MM5:
 142     return 5;
 143   case X86::XMM6: case X86::XMM14: case X86::MM6:
 144     return 6;
 145   case X86::XMM7: case X86::XMM15: case X86::MM7:
 146     return 7;
 147
 148   default:
 149     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 150     llvm_unreachable("Register allocator hasn't allocated reg correctly yet!");
 151     return 0;
 152   }
 153 }
 154
 155 const TargetRegisterClass *
 156 X86RegisterInfo::getMatchingSuperRegClass(const TargetRegisterClass *A,
 157                                           const TargetRegisterClass *B,
 158                                           unsigned SubIdx) const {
 159   switch (SubIdx) {
 160   default: return 0;
 161   case 1:
 162     // 8-bit
 163     if (B == &X86::GR8RegClass) {
 164       if (A->getSize() == 2 || A->getSize() == 4 || A->getSize() == 8)
 165         return A;
 166     } else if (B == &X86::GR8_ABCD_LRegClass || B == &X86::GR8_ABCD_HRegClass) {
 167       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 168           A == &X86::GR64_NOREXRegClass ||
 169           A == &X86::GR64_NOSPRegClass ||
 170           A == &X86::GR64_NOREX_NOSPRegClass)
 171         return &X86::GR64_ABCDRegClass;
 172       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 173                A == &X86::GR32_NOREXRegClass ||
 174                A == &X86::GR32_NOSPRegClass)
 175         return &X86::GR32_ABCDRegClass;
 176       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass ||
 177                A == &X86::GR16_NOREXRegClass)
 178         return &X86::GR16_ABCDRegClass;
 179     } else if (B == &X86::GR8_NOREXRegClass) {
 180       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 181           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 182         return &X86::GR64_NOREXRegClass;
 183       else if (A == &X86::GR64_ABCDRegClass)
 184         return &X86::GR64_ABCDRegClass;
 185       else if (A == &X86::GR32RegClass || A == &X86::GR32_NOREXRegClass ||
 186                A == &X86::GR32_NOSPRegClass)
 187         return &X86::GR32_NOREXRegClass;
 188       else if (A == &X86::GR32_ABCDRegClass)
 189         return &X86::GR32_ABCDRegClass;
 190       else if (A == &X86::GR16RegClass || A == &X86::GR16_NOREXRegClass)
 191         return &X86::GR16_NOREXRegClass;
 192       else if (A == &X86::GR16_ABCDRegClass)
 193         return &X86::GR16_ABCDRegClass;
 194     }
 195     break;
 196   case 2:
 197     // 8-bit hi
 198     if (B == &X86::GR8_ABCD_HRegClass) {
 199       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 200           A == &X86::GR64_NOREXRegClass ||
 201           A == &X86::GR64_NOSPRegClass ||
 202           A == &X86::GR64_NOREX_NOSPRegClass)
 203         return &X86::GR64_ABCDRegClass;
 204       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 205                A == &X86::GR32_NOREXRegClass || A == &X86::GR32_NOSPRegClass)
 206         return &X86::GR32_ABCDRegClass;
 207       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass ||
 208                A == &X86::GR16_NOREXRegClass)
 209         return &X86::GR16_ABCDRegClass;
 210     }
 211     break;
 212   case 3:
 213     // 16-bit
 214     if (B == &X86::GR16RegClass) {
 215       if (A->getSize() == 4 || A->getSize() == 8)
 216         return A;
 217     } else if (B == &X86::GR16_ABCDRegClass) {
 218       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 219           A == &X86::GR64_NOREXRegClass ||
 220           A == &X86::GR64_NOSPRegClass ||
 221           A == &X86::GR64_NOREX_NOSPRegClass)
 222         return &X86::GR64_ABCDRegClass;
 223       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 224                A == &X86::GR32_NOREXRegClass || A == &X86::GR32_NOSPRegClass)
 225         return &X86::GR32_ABCDRegClass;
 226     } else if (B == &X86::GR16_NOREXRegClass) {
 227       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 228           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 229         return &X86::GR64_NOREXRegClass;
 230       else if (A == &X86::GR64_ABCDRegClass)
 231         return &X86::GR64_ABCDRegClass;
 232       else if (A == &X86::GR32RegClass || A == &X86::GR32_NOREXRegClass ||
 233                A == &X86::GR32_NOSPRegClass)
 234         return &X86::GR32_NOREXRegClass;
 235       else if (A == &X86::GR32_ABCDRegClass)
 236         return &X86::GR64_ABCDRegClass;
 237     }
 238     break;
 239   case 4:
 240     // 32-bit
 241     if (B == &X86::GR32RegClass || B == &X86::GR32_NOSPRegClass) {
 242       if (A->getSize() == 8)
 243         return A;
 244     } else if (B == &X86::GR32_ABCDRegClass) {
 245       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 246           A == &X86::GR64_NOREXRegClass ||
 247           A == &X86::GR64_NOSPRegClass ||
 248           A == &X86::GR64_NOREX_NOSPRegClass)
 249         return &X86::GR64_ABCDRegClass;
 250     } else if (B == &X86::GR32_NOREXRegClass) {
 251       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 252           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 253         return &X86::GR64_NOREXRegClass;
 254       else if (A == &X86::GR64_ABCDRegClass)
 255         return &X86::GR64_ABCDRegClass;
 256     }
 257     break;
 258   }
 259   return 0;
 260 }
 261
 262 const TargetRegisterClass *
 263 X86RegisterInfo::getPointerRegClass(unsigned Kind) const {
 264   switch (Kind) {
 265   default: llvm_unreachable("Unexpected Kind in getPointerRegClass!");
 266   case 0: // Normal GPRs.
 267     if (TM.getSubtarget<X86Subtarget>().is64Bit())
 268       return &X86::GR64RegClass;
 269     return &X86::GR32RegClass;
 270   case 1: // Normal GRPs except the stack pointer (for encoding reasons).
 271     if (TM.getSubtarget<X86Subtarget>().is64Bit())
 272       return &X86::GR64_NOSPRegClass;
 273     return &X86::GR32_NOSPRegClass;
 274   }
 275 }
 276
 277 const TargetRegisterClass *
 278 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 279   if (RC == &X86::CCRRegClass) {
 280     if (Is64Bit)
 281       return &X86::GR64RegClass;
 282     else
 283       return &X86::GR32RegClass;
 284   }
 285   return NULL;
 286 }
 287
 288 const unsigned *
 289 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 290   bool callsEHReturn = false;
 291
 292   if (MF) {
 293     const MachineFrameInfo *MFI = MF->getFrameInfo();
 294     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 295     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 296   }
 297
 298   static const unsigned CalleeSavedRegs32Bit[] = {
 299     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 300   };
 301
 302   static const unsigned CalleeSavedRegs32EHRet[] = {
 303     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 304   };
 305
 306   static const unsigned CalleeSavedRegs64Bit[] = {
 307     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 308   };
 309
 310   static const unsigned CalleeSavedRegs64EHRet[] = {
 311     X86::RAX, X86::RDX, X86::RBX, X86::R12,
 312     X86::R13, X86::R14, X86::R15, X86::RBP, 0
 313   };
 314
 315   static const unsigned CalleeSavedRegsWin64[] = {
 316     X86::RBX,   X86::RBP,   X86::RDI,   X86::RSI,
 317     X86::R12,   X86::R13,   X86::R14,   X86::R15,
 318     X86::XMM6,  X86::XMM7,  X86::XMM8,  X86::XMM9,
 319     X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13,
 320     X86::XMM14, X86::XMM15, 0
 321   };
 322
 323   if (Is64Bit) {
 324     if (IsWin64)
 325       return CalleeSavedRegsWin64;
 326     else
 327       return (callsEHReturn ? CalleeSavedRegs64EHRet : CalleeSavedRegs64Bit);
 328   } else {
 329     return (callsEHReturn ? CalleeSavedRegs32EHRet : CalleeSavedRegs32Bit);
 330   }
 331 }
 332
 333 const TargetRegisterClass* const*
 334 X86RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 335   bool callsEHReturn = false;
 336
 337   if (MF) {
 338     const MachineFrameInfo *MFI = MF->getFrameInfo();
 339     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 340     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 341   }
 342
 343   static const TargetRegisterClass * const CalleeSavedRegClasses32Bit[] = {
 344     &X86::GR32RegClass, &X86::GR32RegClass,
 345     &X86::GR32RegClass, &X86::GR32RegClass,  0
 346   };
 347   static const TargetRegisterClass * const CalleeSavedRegClasses32EHRet[] = {
 348     &X86::GR32RegClass, &X86::GR32RegClass,
 349     &X86::GR32RegClass, &X86::GR32RegClass,
 350     &X86::GR32RegClass, &X86::GR32RegClass,  0
 351   };
 352   static const TargetRegisterClass * const CalleeSavedRegClasses64Bit[] = {
 353     &X86::GR64RegClass, &X86::GR64RegClass,
 354     &X86::GR64RegClass, &X86::GR64RegClass,
 355     &X86::GR64RegClass, &X86::GR64RegClass, 0
 356   };
 357   static const TargetRegisterClass * const CalleeSavedRegClasses64EHRet[] = {
 358     &X86::GR64RegClass, &X86::GR64RegClass,
 359     &X86::GR64RegClass, &X86::GR64RegClass,
 360     &X86::GR64RegClass, &X86::GR64RegClass,
 361     &X86::GR64RegClass, &X86::GR64RegClass, 0
 362   };
 363   static const TargetRegisterClass * const CalleeSavedRegClassesWin64[] = {
 364     &X86::GR64RegClass,  &X86::GR64RegClass,
 365     &X86::GR64RegClass,  &X86::GR64RegClass,
 366     &X86::GR64RegClass,  &X86::GR64RegClass,
 367     &X86::GR64RegClass,  &X86::GR64RegClass,
 368     &X86::VR128RegClass, &X86::VR128RegClass,
 369     &X86::VR128RegClass, &X86::VR128RegClass,
 370     &X86::VR128RegClass, &X86::VR128RegClass,
 371     &X86::VR128RegClass, &X86::VR128RegClass,
 372     &X86::VR128RegClass, &X86::VR128RegClass, 0
 373   };
 374
 375   if (Is64Bit) {
 376     if (IsWin64)
 377       return CalleeSavedRegClassesWin64;
 378     else
 379       return (callsEHReturn ?
 380               CalleeSavedRegClasses64EHRet : CalleeSavedRegClasses64Bit);
 381   } else {
 382     return (callsEHReturn ?
 383             CalleeSavedRegClasses32EHRet : CalleeSavedRegClasses32Bit);
 384   }
 385 }
 386
 387 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 388   BitVector Reserved(getNumRegs());
 389   // Set the stack-pointer register and its aliases as reserved.
 390   Reserved.set(X86::RSP);
 391   Reserved.set(X86::ESP);
 392   Reserved.set(X86::SP);
 393   Reserved.set(X86::SPL);
 394
 395   // Set the instruction pointer register and its aliases as reserved.
 396   Reserved.set(X86::RIP);
 397   Reserved.set(X86::EIP);
 398   Reserved.set(X86::IP);
 399
 400   // Set the frame-pointer register and its aliases as reserved if needed.
 401   if (hasFP(MF)) {
 402     Reserved.set(X86::RBP);
 403     Reserved.set(X86::EBP);
 404     Reserved.set(X86::BP);
 405     Reserved.set(X86::BPL);
 406   }
 407
 408   // Mark the x87 stack registers as reserved, since they don't behave normally
 409   // with respect to liveness. We don't fully model the effects of x87 stack
 410   // pushes and pops after stackification.
 411   Reserved.set(X86::ST0);
 412   Reserved.set(X86::ST1);
 413   Reserved.set(X86::ST2);
 414   Reserved.set(X86::ST3);
 415   Reserved.set(X86::ST4);
 416   Reserved.set(X86::ST5);
 417   Reserved.set(X86::ST6);
 418   Reserved.set(X86::ST7);
 419   return Reserved;
 420 }
 421
 422 //===----------------------------------------------------------------------===//
 423 // Stack Frame Processing methods
 424 //===----------------------------------------------------------------------===//
 425
 426 /// hasFP - Return true if the specified function should have a dedicated frame
 427 /// pointer register.  This is true if the function has variable sized allocas
 428 /// or if frame pointer elimination is disabled.
 429 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 430   const MachineFrameInfo *MFI = MF.getFrameInfo();
 431   const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 432
 433   return (NoFramePointerElim ||
 434           needsStackRealignment(MF) ||
 435           MFI->hasVarSizedObjects() ||
 436           MFI->isFrameAddressTaken() ||
 437           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 438           (MMI && MMI->callsUnwindInit()));
 439 }
 440
 441 bool X86RegisterInfo::canRealignStack(const MachineFunction &MF) const {
 442   const MachineFrameInfo *MFI = MF.getFrameInfo();
 443   return (RealignStack &&
 444           !MFI->hasVarSizedObjects());
 445 }
 446
 447 bool X86RegisterInfo::needsStackRealignment(const MachineFunction &MF) const {
 448   const MachineFrameInfo *MFI = MF.getFrameInfo();
 449   const Function *F = MF.getFunction();
 450   bool requiresRealignment =
 451     RealignStack && ((MFI->getMaxAlignment() > StackAlign) ||
 452                      F->hasFnAttr(Attribute::StackAlignment));
 453
 454   // FIXME: Currently we don't support stack realignment for functions with
 455   //        variable-sized allocas.
 456   // FIXME: Temporary disable the error - it seems to be too conservative.
 457   if (0 && requiresRealignment && MFI->hasVarSizedObjects())
 458     llvm_report_error(
 459       "Stack realignment in presense of dynamic allocas is not supported");
 460
 461   return (requiresRealignment && !MFI->hasVarSizedObjects());
 462 }
 463
 464 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 465   return !MF.getFrameInfo()->hasVarSizedObjects();
 466 }
 467
 468 bool X86RegisterInfo::hasReservedSpillSlot(MachineFunction &MF, unsigned Reg,
 469                                            int &FrameIdx) const {
 470   if (Reg == FramePtr && hasFP(MF)) {
 471     FrameIdx = MF.getFrameInfo()->getObjectIndexBegin();
 472     return true;
 473   }
 474   return false;
 475 }
 476
 477 int
 478 X86RegisterInfo::getFrameIndexOffset(const MachineFunction &MF, int FI) const {
 479   const TargetFrameInfo &TFI = *MF.getTarget().getFrameInfo();
 480   const MachineFrameInfo *MFI = MF.getFrameInfo();
 481   int Offset = MFI->getObjectOffset(FI) - TFI.getOffsetOfLocalArea();
 482   uint64_t StackSize = MFI->getStackSize();
 483
 484   if (needsStackRealignment(MF)) {
 485     if (FI < 0) {
 486       // Skip the saved EBP.
 487       Offset += SlotSize;
 488     } else {
 489       unsigned Align = MFI->getObjectAlignment(FI);
 490       assert((-(Offset + StackSize)) % Align == 0);
 491       Align = 0;
 492       return Offset + StackSize;
 493     }
 494     // FIXME: Support tail calls
 495   } else {
 496     if (!hasFP(MF))
 497       return Offset + StackSize;
 498
 499     // Skip the saved EBP.
 500     Offset += SlotSize;
 501
 502     // Skip the RETADDR move area
 503     const X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 504     int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 505     if (TailCallReturnAddrDelta < 0)
 506       Offset -= TailCallReturnAddrDelta;
 507   }
 508
 509   return Offset;
 510 }
 511
 512 void X86RegisterInfo::
 513 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 514                               MachineBasicBlock::iterator I) const {
 515   if (!hasReservedCallFrame(MF)) {
 516     // If the stack pointer can be changed after prologue, turn the
 517     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 518     // adjcallstackdown instruction into 'add ESP, <amt>'
 519     // TODO: consider using push / pop instead of sub + store / add
 520     MachineInstr *Old = I;
 521     uint64_t Amount = Old->getOperand(0).getImm();
 522     if (Amount != 0) {
 523       // We need to keep the stack aligned properly.  To do this, we round the
 524       // amount of space needed for the outgoing arguments up to the next
 525       // alignment boundary.
 526       Amount = (Amount + StackAlign - 1) / StackAlign * StackAlign;
 527
 528       MachineInstr *New = 0;
 529       if (Old->getOpcode() == getCallFrameSetupOpcode()) {
 530         New = BuildMI(MF, Old->getDebugLoc(),
 531                       TII.get(Is64Bit ? X86::SUB64ri32 : X86::SUB32ri),
 532                       StackPtr)
 533           .addReg(StackPtr)
 534           .addImm(Amount);
 535       } else {
 536         assert(Old->getOpcode() == getCallFrameDestroyOpcode());
 537
 538         // Factor out the amount the callee already popped.
 539         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 540         Amount -= CalleeAmt;
 541
 542       if (Amount) {
 543           unsigned Opc = (Amount < 128) ?
 544             (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 545             (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri);
 546           New = BuildMI(MF, Old->getDebugLoc(), TII.get(Opc), StackPtr)
 547             .addReg(StackPtr)
 548             .addImm(Amount);
 549         }
 550       }
 551
 552       if (New) {
 553         // The EFLAGS implicit def is dead.
 554         New->getOperand(3).setIsDead();
 555
 556         // Replace the pseudo instruction with a new instruction.
 557         MBB.insert(I, New);
 558       }
 559     }
 560   } else if (I->getOpcode() == getCallFrameDestroyOpcode()) {
 561     // If we are performing frame pointer elimination and if the callee pops
 562     // something off the stack pointer, add it back.  We do this until we have
 563     // more advanced stack pointer tracking ability.
 564     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 565       unsigned Opc = (CalleeAmt < 128) ?
 566         (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 567         (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri);
 568       MachineInstr *Old = I;
 569       MachineInstr *New =
 570         BuildMI(MF, Old->getDebugLoc(), TII.get(Opc),
 571                 StackPtr)
 572           .addReg(StackPtr)
 573           .addImm(CalleeAmt);
 574
 575       // The EFLAGS implicit def is dead.
 576       New->getOperand(3).setIsDead();
 577       MBB.insert(I, New);
 578     }
 579   }
 580
 581   MBB.erase(I);
 582 }
 583
 584 unsigned
 585 X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 586                                      int SPAdj, int *Value,
 587                                      RegScavenger *RS) const{
 588   assert(SPAdj == 0 && "Unexpected");
 589
 590   unsigned i = 0;
 591   MachineInstr &MI = *II;
 592   MachineFunction &MF = *MI.getParent()->getParent();
 593
 594   while (!MI.getOperand(i).isFI()) {
 595     ++i;
 596     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 597   }
 598
 599   int FrameIndex = MI.getOperand(i).getIndex();
 600   unsigned BasePtr;
 601
 602   if (needsStackRealignment(MF))
 603     BasePtr = (FrameIndex < 0 ? FramePtr : StackPtr);
 604   else
 605     BasePtr = (hasFP(MF) ? FramePtr : StackPtr);
 606
 607   // This must be part of a four operand memory reference.  Replace the
 608   // FrameIndex with base register with EBP.  Add an offset to the offset.
 609   MI.getOperand(i).ChangeToRegister(BasePtr, false);
 610
 611   // Now add the frame object offset to the offset from EBP.
 612   if (MI.getOperand(i+3).isImm()) {
 613     // Offset is a 32-bit integer.
 614     int Offset = getFrameIndexOffset(MF, FrameIndex) +
 615       (int)(MI.getOperand(i + 3).getImm());
 616
 617     MI.getOperand(i + 3).ChangeToImmediate(Offset);
 618   } else {
 619     // Offset is symbolic. This is extremely rare.
 620     uint64_t Offset = getFrameIndexOffset(MF, FrameIndex) +
 621                       (uint64_t)MI.getOperand(i+3).getOffset();
 622     MI.getOperand(i+3).setOffset(Offset);
 623   }
 624   return 0;
 625 }
 626
 627 void
 628 X86RegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 629                                                       RegScavenger *RS) const {
 630   MachineFrameInfo *MFI = MF.getFrameInfo();
 631
 632   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 633   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 634
 635   if (TailCallReturnAddrDelta < 0) {
 636     // create RETURNADDR area
 637     //   arg
 638     //   arg
 639     //   RETADDR
 640     //   { ...
 641     //     RETADDR area
 642     //     ...
 643     //   }
 644     //   [EBP]
 645     MFI->CreateFixedObject(-TailCallReturnAddrDelta,
 646                            (-1U*SlotSize)+TailCallReturnAddrDelta,
 647                            true, false);
 648   }
 649
 650   if (hasFP(MF)) {
 651     assert((TailCallReturnAddrDelta <= 0) &&
 652            "The Delta should always be zero or negative");
 653     const TargetFrameInfo &TFI = *MF.getTarget().getFrameInfo();
 654
 655     // Create a frame entry for the EBP register that must be saved.
 656     int FrameIdx = MFI->CreateFixedObject(SlotSize,
 657                                           -(int)SlotSize +
 658                                           TFI.getOffsetOfLocalArea() +
 659                                           TailCallReturnAddrDelta,
 660                                           true, false);
 661     assert(FrameIdx == MFI->getObjectIndexBegin() &&
 662            "Slot for EBP register must be last in order to be found!");
 663     FrameIdx = 0;
 664   }
 665 }
 666
 667 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 668 /// stack pointer by a constant value.
 669 static
 670 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 671                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 672                   const TargetInstrInfo &TII) {
 673   bool isSub = NumBytes < 0;
 674   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 675   unsigned Opc = isSub
 676     ? ((Offset < 128) ?
 677        (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 678        (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri))
 679     : ((Offset < 128) ?
 680        (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 681        (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri));
 682   uint64_t Chunk = (1LL << 31) - 1;
 683   DebugLoc DL = MBB.findDebugLoc(MBBI);
 684
 685   while (Offset) {
 686     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 687     MachineInstr *MI =
 688       BuildMI(MBB, MBBI, DL, TII.get(Opc), StackPtr)
 689         .addReg(StackPtr)
 690         .addImm(ThisVal);
 691     MI->getOperand(3).setIsDead(); // The EFLAGS implicit def is dead.
 692     Offset -= ThisVal;
 693   }
 694 }
 695
 696 /// mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 697 static
 698 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 699                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 700   if (MBBI == MBB.begin()) return;
 701
 702   MachineBasicBlock::iterator PI = prior(MBBI);
 703   unsigned Opc = PI->getOpcode();
 704   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 705        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 706       PI->getOperand(0).getReg() == StackPtr) {
 707     if (NumBytes)
 708       *NumBytes += PI->getOperand(2).getImm();
 709     MBB.erase(PI);
 710   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 711               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 712              PI->getOperand(0).getReg() == StackPtr) {
 713     if (NumBytes)
 714       *NumBytes -= PI->getOperand(2).getImm();
 715     MBB.erase(PI);
 716   }
 717 }
 718
 719 /// mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 720 static
 721 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 722                         MachineBasicBlock::iterator &MBBI,
 723                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 724   // FIXME: THIS ISN'T RUN!!!
 725   return;
 726
 727   if (MBBI == MBB.end()) return;
 728
 729   MachineBasicBlock::iterator NI = llvm::next(MBBI);
 730   if (NI == MBB.end()) return;
 731
 732   unsigned Opc = NI->getOpcode();
 733   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 734        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 735       NI->getOperand(0).getReg() == StackPtr) {
 736     if (NumBytes)
 737       *NumBytes -= NI->getOperand(2).getImm();
 738     MBB.erase(NI);
 739     MBBI = NI;
 740   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 741               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 742              NI->getOperand(0).getReg() == StackPtr) {
 743     if (NumBytes)
 744       *NumBytes += NI->getOperand(2).getImm();
 745     MBB.erase(NI);
 746     MBBI = NI;
 747   }
 748 }
 749
 750 /// mergeSPUpdates - Checks the instruction before/after the passed
 751 /// instruction. If it is an ADD/SUB instruction it is deleted argument and the
 752 /// stack adjustment is returned as a positive value for ADD and a negative for
 753 /// SUB.
 754 static int mergeSPUpdates(MachineBasicBlock &MBB,
 755                            MachineBasicBlock::iterator &MBBI,
 756                            unsigned StackPtr,
 757                            bool doMergeWithPrevious) {
 758   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 759       (!doMergeWithPrevious && MBBI == MBB.end()))
 760     return 0;
 761
 762   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 763   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : llvm::next(MBBI);
 764   unsigned Opc = PI->getOpcode();
 765   int Offset = 0;
 766
 767   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 768        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 769       PI->getOperand(0).getReg() == StackPtr){
 770     Offset += PI->getOperand(2).getImm();
 771     MBB.erase(PI);
 772     if (!doMergeWithPrevious) MBBI = NI;
 773   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 774               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 775              PI->getOperand(0).getReg() == StackPtr) {
 776     Offset -= PI->getOperand(2).getImm();
 777     MBB.erase(PI);
 778     if (!doMergeWithPrevious) MBBI = NI;
 779   }
 780
 781   return Offset;
 782 }
 783
 784 void X86RegisterInfo::emitCalleeSavedFrameMoves(MachineFunction &MF,
 785                                                 unsigned LabelId,
 786                                                 unsigned FramePtr) const {
 787   MachineFrameInfo *MFI = MF.getFrameInfo();
 788   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 789   if (!MMI) return;
 790
 791   // Add callee saved registers to move list.
 792   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 793   if (CSI.empty()) return;
 794
 795   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 796   const TargetData *TD = MF.getTarget().getTargetData();
 797   bool HasFP = hasFP(MF);
 798
 799   // Calculate amount of bytes used for return address storing.
 800   int stackGrowth =
 801     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 802      TargetFrameInfo::StackGrowsUp ?
 803      TD->getPointerSize() : -TD->getPointerSize());
 804
 805   // FIXME: This is dirty hack. The code itself is pretty mess right now.
 806   // It should be rewritten from scratch and generalized sometimes.
 807
 808   // Determine maximum offset (minumum due to stack growth).
 809   int64_t MaxOffset = 0;
 810   for (std::vector<CalleeSavedInfo>::const_iterator
 811          I = CSI.begin(), E = CSI.end(); I != E; ++I)
 812     MaxOffset = std::min(MaxOffset,
 813                          MFI->getObjectOffset(I->getFrameIdx()));
 814
 815   // Calculate offsets.
 816   int64_t saveAreaOffset = (HasFP ? 3 : 2) * stackGrowth;
 817   for (std::vector<CalleeSavedInfo>::const_iterator
 818          I = CSI.begin(), E = CSI.end(); I != E; ++I) {
 819     int64_t Offset = MFI->getObjectOffset(I->getFrameIdx());
 820     unsigned Reg = I->getReg();
 821     Offset = MaxOffset - Offset + saveAreaOffset;
 822
 823     // Don't output a new machine move if we're re-saving the frame
 824     // pointer. This happens when the PrologEpilogInserter has inserted an extra
 825     // "PUSH" of the frame pointer -- the "emitPrologue" method automatically
 826     // generates one when frame pointers are used. If we generate a "machine
 827     // move" for this extra "PUSH", the linker will lose track of the fact that
 828     // the frame pointer should have the value of the first "PUSH" when it's
 829     // trying to unwind.
 830     //
 831     // FIXME: This looks inelegant. It's possibly correct, but it's covering up
 832     //        another bug. I.e., one where we generate a prolog like this:
 833     //
 834     //          pushl  %ebp
 835     //          movl   %esp, %ebp
 836     //          pushl  %ebp
 837     //          pushl  %esi
 838     //           ...
 839     //
 840     //        The immediate re-push of EBP is unnecessary. At the least, it's an
 841     //        optimization bug. EBP can be used as a scratch register in certain
 842     //        cases, but probably not when we have a frame pointer.
 843     if (HasFP && FramePtr == Reg)
 844       continue;
 845
 846     MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 847     MachineLocation CSSrc(Reg);
 848     Moves.push_back(MachineMove(LabelId, CSDst, CSSrc));
 849   }
 850 }
 851
 852 /// emitPrologue - Push callee-saved registers onto the stack, which
 853 /// automatically adjust the stack pointer. Adjust the stack pointer to allocate
 854 /// space for local variables. Also emit labels used by the exception handler to
 855 /// generate the exception handling frames.
 856 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 857   MachineBasicBlock &MBB = MF.front(); // Prologue goes in entry BB.
 858   MachineBasicBlock::iterator MBBI = MBB.begin();
 859   MachineFrameInfo *MFI = MF.getFrameInfo();
 860   const Function *Fn = MF.getFunction();
 861   const X86Subtarget *Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 862   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 863   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 864   bool needsFrameMoves = (MMI && MMI->hasDebugInfo()) ||
 865                           !Fn->doesNotThrow() || UnwindTablesMandatory;
 866   uint64_t MaxAlign  = MFI->getMaxAlignment(); // Desired stack alignment.
 867   uint64_t StackSize = MFI->getStackSize();    // Number of bytes to allocate.
 868   bool HasFP = hasFP(MF);
 869   DebugLoc DL;
 870
 871   // Add RETADDR move area to callee saved frame size.
 872   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 873   if (TailCallReturnAddrDelta < 0)
 874     X86FI->setCalleeSavedFrameSize(
 875       X86FI->getCalleeSavedFrameSize() - TailCallReturnAddrDelta);
 876
 877   // If this is x86-64 and the Red Zone is not disabled, if we are a leaf
 878   // function, and use up to 128 bytes of stack space, don't have a frame
 879   // pointer, calls, or dynamic alloca then we do not need to adjust the
 880   // stack pointer (we fit in the Red Zone).
 881   if (Is64Bit && !Fn->hasFnAttr(Attribute::NoRedZone) &&
 882       !needsStackRealignment(MF) &&
 883       !MFI->hasVarSizedObjects() &&                // No dynamic alloca.
 884       !MFI->hasCalls() &&                          // No calls.
 885       !Subtarget->isTargetWin64()) {               // Win64 has no Red Zone
 886     uint64_t MinSize = X86FI->getCalleeSavedFrameSize();
 887     if (HasFP) MinSize += SlotSize;
 888     StackSize = std::max(MinSize, StackSize > 128 ? StackSize - 128 : 0);
 889     MFI->setStackSize(StackSize);
 890   } else if (Subtarget->isTargetWin64()) {
 891     // We need to always allocate 32 bytes as register spill area.
 892     // FIXME: We might reuse these 32 bytes for leaf functions.
 893     StackSize += 32;
 894     MFI->setStackSize(StackSize);
 895   }
 896
 897   // Insert stack pointer adjustment for later moving of return addr.  Only
 898   // applies to tail call optimized functions where the callee argument stack
 899   // size is bigger than the callers.
 900   if (TailCallReturnAddrDelta < 0) {
 901     MachineInstr *MI =
 902       BuildMI(MBB, MBBI, DL, TII.get(Is64Bit? X86::SUB64ri32 : X86::SUB32ri),
 903               StackPtr)
 904         .addReg(StackPtr)
 905         .addImm(-TailCallReturnAddrDelta);
 906     MI->getOperand(3).setIsDead(); // The EFLAGS implicit def is dead.
 907   }
 908
 909   // Mapping for machine moves:
 910   //
 911   //   DST: VirtualFP AND
 912   //        SRC: VirtualFP              => DW_CFA_def_cfa_offset
 913   //        ELSE                        => DW_CFA_def_cfa
 914   //
 915   //   SRC: VirtualFP AND
 916   //        DST: Register               => DW_CFA_def_cfa_register
 917   //
 918   //   ELSE
 919   //        OFFSET < 0                  => DW_CFA_offset_extended_sf
 920   //        REG < 64                    => DW_CFA_offset + Reg
 921   //        ELSE                        => DW_CFA_offset_extended
 922
 923   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 924   const TargetData *TD = MF.getTarget().getTargetData();
 925   uint64_t NumBytes = 0;
 926   int stackGrowth =
 927     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 928      TargetFrameInfo::StackGrowsUp ?
 929        TD->getPointerSize() : -TD->getPointerSize());
 930
 931   if (HasFP) {
 932     // Calculate required stack adjustment.
 933     uint64_t FrameSize = StackSize - SlotSize;
 934     if (needsStackRealignment(MF))
 935       FrameSize = (FrameSize + MaxAlign - 1) / MaxAlign * MaxAlign;
 936
 937     NumBytes = FrameSize - X86FI->getCalleeSavedFrameSize();
 938
 939     // Get the offset of the stack slot for the EBP register, which is
 940     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 941     // Update the frame offset adjustment.
 942     MFI->setOffsetAdjustment(-NumBytes);
 943
 944     // Save EBP/RBP into the appropriate stack slot.
 945     BuildMI(MBB, MBBI, DL, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 946       .addReg(FramePtr, RegState::Kill);
 947
 948     if (needsFrameMoves) {
 949       // Mark the place where EBP/RBP was saved.
 950       unsigned FrameLabelId = MMI->NextLabelID();
 951       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 952
 953       // Define the current CFA rule to use the provided offset.
 954       if (StackSize) {
 955         MachineLocation SPDst(MachineLocation::VirtualFP);
 956         MachineLocation SPSrc(MachineLocation::VirtualFP, 2 * stackGrowth);
 957         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 958       } else {
 959         // FIXME: Verify & implement for FP
 960         MachineLocation SPDst(StackPtr);
 961         MachineLocation SPSrc(StackPtr, stackGrowth);
 962         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 963       }
 964
 965       // Change the rule for the FramePtr to be an "offset" rule.
 966       MachineLocation FPDst(MachineLocation::VirtualFP,
 967                             2 * stackGrowth);
 968       MachineLocation FPSrc(FramePtr);
 969       Moves.push_back(MachineMove(FrameLabelId, FPDst, FPSrc));
 970     }
 971
 972     // Update EBP with the new base value...
 973     BuildMI(MBB, MBBI, DL,
 974             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 975         .addReg(StackPtr);
 976
 977     if (needsFrameMoves) {
 978       // Mark effective beginning of when frame pointer becomes valid.
 979       unsigned FrameLabelId = MMI->NextLabelID();
 980       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 981
 982       // Define the current CFA to use the EBP/RBP register.
 983       MachineLocation FPDst(FramePtr);
 984       MachineLocation FPSrc(MachineLocation::VirtualFP);
 985       Moves.push_back(MachineMove(FrameLabelId, FPDst, FPSrc));
 986     }
 987
 988     // Mark the FramePtr as live-in in every block except the entry.
 989     for (MachineFunction::iterator I = llvm::next(MF.begin()), E = MF.end();
 990          I != E; ++I)
 991       I->addLiveIn(FramePtr);
 992
 993     // Realign stack
 994     if (needsStackRealignment(MF)) {
 995       MachineInstr *MI =
 996         BuildMI(MBB, MBBI, DL,
 997                 TII.get(Is64Bit ? X86::AND64ri32 : X86::AND32ri),
 998                 StackPtr).addReg(StackPtr).addImm(-MaxAlign);
 999
1000       // The EFLAGS implicit def is dead.
1001       MI->getOperand(3).setIsDead();
1002     }
1003   } else {
1004     NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
1005   }
1006
1007   // Skip the callee-saved push instructions.
1008   bool PushedRegs = false;
1009   int StackOffset = 2 * stackGrowth;
1010
1011   while (MBBI != MBB.end() &&
1012          (MBBI->getOpcode() == X86::PUSH32r ||
1013           MBBI->getOpcode() == X86::PUSH64r)) {
1014     PushedRegs = true;
1015     ++MBBI;
1016
1017     if (!HasFP && needsFrameMoves) {
1018       // Mark callee-saved push instruction.
1019       unsigned LabelId = MMI->NextLabelID();
1020       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(LabelId);
1021
1022       // Define the current CFA rule to use the provided offset.
1023       unsigned Ptr = StackSize ?
1024         MachineLocation::VirtualFP : StackPtr;
1025       MachineLocation SPDst(Ptr);
1026       MachineLocation SPSrc(Ptr, StackOffset);
1027       Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1028       StackOffset += stackGrowth;
1029     }
1030   }
1031
1032   DL = MBB.findDebugLoc(MBBI);
1033
1034   // Adjust stack pointer: ESP -= numbytes.
1035   if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
1036     // Check, whether EAX is livein for this function.
1037     bool isEAXAlive = false;
1038     for (MachineRegisterInfo::livein_iterator
1039            II = MF.getRegInfo().livein_begin(),
1040            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
1041       unsigned Reg = II->first;
1042       isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
1043                     Reg == X86::AH || Reg == X86::AL);
1044     }
1045
1046     // Function prologue calls _alloca to probe the stack when allocating more
1047     // than 4k bytes in one go. Touching the stack at 4K increments is necessary
1048     // to ensure that the guard pages used by the OS virtual memory manager are
1049     // allocated in correct sequence.
1050     if (!isEAXAlive) {
1051       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
1052         .addImm(NumBytes);
1053       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
1054         .addExternalSymbol("_alloca");
1055     } else {
1056       // Save EAX
1057       BuildMI(MBB, MBBI, DL, TII.get(X86::PUSH32r))
1058         .addReg(X86::EAX, RegState::Kill);
1059
1060       // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
1061       // allocated bytes for EAX.
1062       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
1063         .addImm(NumBytes - 4);
1064       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
1065         .addExternalSymbol("_alloca");
1066
1067       // Restore EAX
1068       MachineInstr *MI = addRegOffset(BuildMI(MF, DL, TII.get(X86::MOV32rm),
1069                                               X86::EAX),
1070                                       StackPtr, false, NumBytes - 4);
1071       MBB.insert(MBBI, MI);
1072     }
1073   } else if (NumBytes) {
1074     // If there is an SUB32ri of ESP immediately before this instruction, merge
1075     // the two. This can be the case when tail call elimination is enabled and
1076     // the callee has more arguments then the caller.
1077     NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
1078
1079     // If there is an ADD32ri or SUB32ri of ESP immediately after this
1080     // instruction, merge the two instructions.
1081     mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
1082
1083     if (NumBytes)
1084       emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
1085   }
1086
1087   if ((NumBytes || PushedRegs) && needsFrameMoves) {
1088     // Mark end of stack pointer adjustment.
1089     unsigned LabelId = MMI->NextLabelID();
1090     BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(LabelId);
1091
1092     if (!HasFP && NumBytes) {
1093       // Define the current CFA rule to use the provided offset.
1094       if (StackSize) {
1095         MachineLocation SPDst(MachineLocation::VirtualFP);
1096         MachineLocation SPSrc(MachineLocation::VirtualFP,
1097                               -StackSize + stackGrowth);
1098         Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1099       } else {
1100         // FIXME: Verify & implement for FP
1101         MachineLocation SPDst(StackPtr);
1102         MachineLocation SPSrc(StackPtr, stackGrowth);
1103         Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1104       }
1105     }
1106
1107     // Emit DWARF info specifying the offsets of the callee-saved registers.
1108     if (PushedRegs)
1109       emitCalleeSavedFrameMoves(MF, LabelId, HasFP ? FramePtr : StackPtr);
1110   }
1111 }
1112
1113 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
1114                                    MachineBasicBlock &MBB) const {
1115   const MachineFrameInfo *MFI = MF.getFrameInfo();
1116   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
1117   MachineBasicBlock::iterator MBBI = prior(MBB.end());
1118   unsigned RetOpcode = MBBI->getOpcode();
1119   DebugLoc DL = MBBI->getDebugLoc();
1120
1121   switch (RetOpcode) {
1122   default:
1123     llvm_unreachable("Can only insert epilog into returning blocks");
1124   case X86::RET:
1125   case X86::RETI:
1126   case X86::TCRETURNdi:
1127   case X86::TCRETURNri:
1128   case X86::TCRETURNri64:
1129   case X86::TCRETURNdi64:
1130   case X86::EH_RETURN:
1131   case X86::EH_RETURN64:
1132   case X86::TAILJMPd:
1133   case X86::TAILJMPr:
1134   case X86::TAILJMPm:
1135     break;  // These are ok
1136   }
1137
1138   // Get the number of bytes to allocate from the FrameInfo.
1139   uint64_t StackSize = MFI->getStackSize();
1140   uint64_t MaxAlign  = MFI->getMaxAlignment();
1141   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
1142   uint64_t NumBytes = 0;
1143
1144   if (hasFP(MF)) {
1145     // Calculate required stack adjustment.
1146     uint64_t FrameSize = StackSize - SlotSize;
1147     if (needsStackRealignment(MF))
1148       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
1149
1150     NumBytes = FrameSize - CSSize;
1151
1152     // Pop EBP.
1153     BuildMI(MBB, MBBI, DL,
1154             TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
1155   } else {
1156     NumBytes = StackSize - CSSize;
1157   }
1158
1159   // Skip the callee-saved pop instructions.
1160   MachineBasicBlock::iterator LastCSPop = MBBI;
1161   while (MBBI != MBB.begin()) {
1162     MachineBasicBlock::iterator PI = prior(MBBI);
1163     unsigned Opc = PI->getOpcode();
1164
1165     if (Opc != X86::POP32r && Opc != X86::POP64r &&
1166         !PI->getDesc().isTerminator())
1167       break;
1168
1169     --MBBI;
1170   }
1171
1172   DL = MBBI->getDebugLoc();
1173
1174   // If there is an ADD32ri or SUB32ri of ESP immediately before this
1175   // instruction, merge the two instructions.
1176   if (NumBytes || MFI->hasVarSizedObjects())
1177     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
1178
1179   // If dynamic alloca is used, then reset esp to point to the last callee-saved
1180   // slot before popping them off! Same applies for the case, when stack was
1181   // realigned.
1182   if (needsStackRealignment(MF)) {
1183     // We cannot use LEA here, because stack pointer was realigned. We need to
1184     // deallocate local frame back.
1185     if (CSSize) {
1186       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1187       MBBI = prior(LastCSPop);
1188     }
1189
1190     BuildMI(MBB, MBBI, DL,
1191             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1192             StackPtr).addReg(FramePtr);
1193   } else if (MFI->hasVarSizedObjects()) {
1194     if (CSSize) {
1195       unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
1196       MachineInstr *MI =
1197         addLeaRegOffset(BuildMI(MF, DL, TII.get(Opc), StackPtr),
1198                         FramePtr, false, -CSSize);
1199       MBB.insert(MBBI, MI);
1200     } else {
1201       BuildMI(MBB, MBBI, DL,
1202               TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), StackPtr)
1203         .addReg(FramePtr);
1204     }
1205   } else if (NumBytes) {
1206     // Adjust stack pointer back: ESP += numbytes.
1207     emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1208   }
1209
1210   // We're returning from function via eh_return.
1211   if (RetOpcode == X86::EH_RETURN || RetOpcode == X86::EH_RETURN64) {
1212     MBBI = prior(MBB.end());
1213     MachineOperand &DestAddr  = MBBI->getOperand(0);
1214     assert(DestAddr.isReg() && "Offset should be in register!");
1215     BuildMI(MBB, MBBI, DL,
1216             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1217             StackPtr).addReg(DestAddr.getReg());
1218   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
1219              RetOpcode== X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64) {
1220     // Tail call return: adjust the stack pointer and jump to callee.
1221     MBBI = prior(MBB.end());
1222     MachineOperand &JumpTarget = MBBI->getOperand(0);
1223     MachineOperand &StackAdjust = MBBI->getOperand(1);
1224     assert(StackAdjust.isImm() && "Expecting immediate value.");
1225
1226     // Adjust stack pointer.
1227     int StackAdj = StackAdjust.getImm();
1228     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
1229     int Offset = 0;
1230     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
1231
1232     // Incoporate the retaddr area.
1233     Offset = StackAdj-MaxTCDelta;
1234     assert(Offset >= 0 && "Offset should never be negative");
1235
1236     if (Offset) {
1237       // Check for possible merge with preceeding ADD instruction.
1238       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1239       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
1240     }
1241
1242     // Jump to label or value in register.
1243     if (RetOpcode == X86::TCRETURNdi|| RetOpcode == X86::TCRETURNdi64) {
1244       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPd)).
1245         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset(),
1246                          JumpTarget.getTargetFlags());
1247     } else if (RetOpcode == X86::TCRETURNri64) {
1248       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
1249     } else {
1250       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr), JumpTarget.getReg());
1251     }
1252
1253     MachineInstr *NewMI = prior(MBBI);
1254     for (unsigned i = 2, e = MBBI->getNumOperands(); i != e; ++i)
1255       NewMI->addOperand(MBBI->getOperand(i));
1256
1257     // Delete the pseudo instruction TCRETURN.
1258     MBB.erase(MBBI);
1259   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
1260              (X86FI->getTCReturnAddrDelta() < 0)) {
1261     // Add the return addr area delta back since we are not tail calling.
1262     int delta = -1*X86FI->getTCReturnAddrDelta();
1263     MBBI = prior(MBB.end());
1264
1265     // Check for possible merge with preceeding ADD instruction.
1266     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1267     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
1268   }
1269 }
1270
1271 unsigned X86RegisterInfo::getRARegister() const {
1272   return Is64Bit ? X86::RIP     // Should have dwarf #16.
1273                  : X86::EIP;    // Should have dwarf #8.
1274 }
1275
1276 unsigned X86RegisterInfo::getFrameRegister(const MachineFunction &MF) const {
1277   return hasFP(MF) ? FramePtr : StackPtr;
1278 }
1279
1280 void
1281 X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves) const {
1282   // Calculate amount of bytes used for return address storing
1283   int stackGrowth = (Is64Bit ? -8 : -4);
1284
1285   // Initial state of the frame pointer is esp+4.
1286   MachineLocation Dst(MachineLocation::VirtualFP);
1287   MachineLocation Src(StackPtr, stackGrowth);
1288   Moves.push_back(MachineMove(0, Dst, Src));
1289
1290   // Add return address to move list
1291   MachineLocation CSDst(StackPtr, stackGrowth);
1292   MachineLocation CSSrc(getRARegister());
1293   Moves.push_back(MachineMove(0, CSDst, CSSrc));
1294 }
1295
1296 unsigned X86RegisterInfo::getEHExceptionRegister() const {
1297   llvm_unreachable("What is the exception register");
1298   return 0;
1299 }
1300
1301 unsigned X86RegisterInfo::getEHHandlerRegister() const {
1302   llvm_unreachable("What is the exception handler register");
1303   return 0;
1304 }
1305
1306 namespace llvm {
1307 unsigned getX86SubSuperRegister(unsigned Reg, EVT VT, bool High) {
1308   switch (VT.getSimpleVT().SimpleTy) {
1309   default: return Reg;
1310   case MVT::i8:
1311     if (High) {
1312       switch (Reg) {
1313       default: return 0;
1314       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1315         return X86::AH;
1316       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1317         return X86::DH;
1318       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1319         return X86::CH;
1320       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1321         return X86::BH;
1322       }
1323     } else {
1324       switch (Reg) {
1325       default: return 0;
1326       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1327         return X86::AL;
1328       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1329         return X86::DL;
1330       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1331         return X86::CL;
1332       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1333         return X86::BL;
1334       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1335         return X86::SIL;
1336       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1337         return X86::DIL;
1338       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1339         return X86::BPL;
1340       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1341         return X86::SPL;
1342       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1343         return X86::R8B;
1344       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1345         return X86::R9B;
1346       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1347         return X86::R10B;
1348       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1349         return X86::R11B;
1350       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1351         return X86::R12B;
1352       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1353         return X86::R13B;
1354       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1355         return X86::R14B;
1356       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1357         return X86::R15B;
1358       }
1359     }
1360   case MVT::i16:
1361     switch (Reg) {
1362     default: return Reg;
1363     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1364       return X86::AX;
1365     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1366       return X86::DX;
1367     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1368       return X86::CX;
1369     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1370       return X86::BX;
1371     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1372       return X86::SI;
1373     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1374       return X86::DI;
1375     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1376       return X86::BP;
1377     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1378       return X86::SP;
1379     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1380       return X86::R8W;
1381     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1382       return X86::R9W;
1383     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1384       return X86::R10W;
1385     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1386       return X86::R11W;
1387     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1388       return X86::R12W;
1389     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1390       return X86::R13W;
1391     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1392       return X86::R14W;
1393     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1394       return X86::R15W;
1395     }
1396   case MVT::i32:
1397     switch (Reg) {
1398     default: return Reg;
1399     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1400       return X86::EAX;
1401     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1402       return X86::EDX;
1403     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1404       return X86::ECX;
1405     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1406       return X86::EBX;
1407     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1408       return X86::ESI;
1409     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1410       return X86::EDI;
1411     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1412       return X86::EBP;
1413     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1414       return X86::ESP;
1415     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1416       return X86::R8D;
1417     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1418       return X86::R9D;
1419     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1420       return X86::R10D;
1421     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1422       return X86::R11D;
1423     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1424       return X86::R12D;
1425     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1426       return X86::R13D;
1427     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1428       return X86::R14D;
1429     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1430       return X86::R15D;
1431     }
1432   case MVT::i64:
1433     switch (Reg) {
1434     default: return Reg;
1435     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1436       return X86::RAX;
1437     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1438       return X86::RDX;
1439     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1440       return X86::RCX;
1441     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1442       return X86::RBX;
1443     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1444       return X86::RSI;
1445     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1446       return X86::RDI;
1447     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1448       return X86::RBP;
1449     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1450       return X86::RSP;
1451     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1452       return X86::R8;
1453     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1454       return X86::R9;
1455     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1456       return X86::R10;
1457     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1458       return X86::R11;
1459     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1460       return X86::R12;
1461     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1462       return X86::R13;
1463     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1464       return X86::R14;
1465     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1466       return X86::R15;
1467     }
1468   }
1469
1470   return Reg;
1471 }
1472 }
1473
1474 #include "X86GenRegisterInfo.inc"