lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFrameInfo.h"
  29 #include "llvm/CodeGen/MachineLocation.h"
  30 #include "llvm/CodeGen/MachineModuleInfo.h"
  31 #include "llvm/CodeGen/MachineRegisterInfo.h"
  32 #include "llvm/Target/TargetAsmInfo.h"
  33 #include "llvm/Target/TargetFrameInfo.h"
  34 #include "llvm/Target/TargetInstrInfo.h"
  35 #include "llvm/Target/TargetMachine.h"
  36 #include "llvm/Target/TargetOptions.h"
  37 #include "llvm/ADT/BitVector.h"
  38 #include "llvm/ADT/STLExtras.h"
  39 using namespace llvm;
  40
  41 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  42                                  const TargetInstrInfo &tii)
  43   : X86GenRegisterInfo(X86::ADJCALLSTACKDOWN, X86::ADJCALLSTACKUP),
  44     TM(tm), TII(tii) {
  45   // Cache some information.
  46   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  47   Is64Bit = Subtarget->is64Bit();
  48   IsWin64 = Subtarget->isTargetWin64();
  49   StackAlign = TM.getFrameInfo()->getStackAlignment();
  50   if (Is64Bit) {
  51     SlotSize = 8;
  52     StackPtr = X86::RSP;
  53     FramePtr = X86::RBP;
  54   } else {
  55     SlotSize = 4;
  56     StackPtr = X86::ESP;
  57     FramePtr = X86::EBP;
  58   }
  59 }
  60
  61 // getDwarfRegNum - This function maps LLVM register identifiers to the
  62 // Dwarf specific numbering, used in debug info and exception tables.
  63
  64 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  65   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  66   unsigned Flavour = DWARFFlavour::X86_64;
  67   if (!Subtarget->is64Bit()) {
  68     if (Subtarget->isTargetDarwin()) {
  69       if (isEH)
  70         Flavour = DWARFFlavour::X86_32_DarwinEH;
  71       else
  72         Flavour = DWARFFlavour::X86_32_Generic;
  73     } else if (Subtarget->isTargetCygMing()) {
  74       // Unsupported by now, just quick fallback
  75       Flavour = DWARFFlavour::X86_32_Generic;
  76     } else {
  77       Flavour = DWARFFlavour::X86_32_Generic;
  78     }
  79   }
  80
  81   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  82 }
  83
  84 // getX86RegNum - This function maps LLVM register identifiers to their X86
  85 // specific numbering, which is used in various places encoding instructions.
  86 //
  87 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) const {
  88   switch(RegNo) {
  89   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
  90   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
  91   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
  92   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
  93   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
  94     return N86::ESP;
  95   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
  96     return N86::EBP;
  97   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
  98     return N86::ESI;
  99   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 100     return N86::EDI;
 101
 102   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 103     return N86::EAX;
 104   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 105     return N86::ECX;
 106   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 107     return N86::EDX;
 108   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 109     return N86::EBX;
 110   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 111     return N86::ESP;
 112   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 113     return N86::EBP;
 114   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 115     return N86::ESI;
 116   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 117     return N86::EDI;
 118
 119   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 120   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 121     return RegNo-X86::ST0;
 122
 123   case X86::XMM0: case X86::XMM8: case X86::MM0:
 124     return 0;
 125   case X86::XMM1: case X86::XMM9: case X86::MM1:
 126     return 1;
 127   case X86::XMM2: case X86::XMM10: case X86::MM2:
 128     return 2;
 129   case X86::XMM3: case X86::XMM11: case X86::MM3:
 130     return 3;
 131   case X86::XMM4: case X86::XMM12: case X86::MM4:
 132     return 4;
 133   case X86::XMM5: case X86::XMM13: case X86::MM5:
 134     return 5;
 135   case X86::XMM6: case X86::XMM14: case X86::MM6:
 136     return 6;
 137   case X86::XMM7: case X86::XMM15: case X86::MM7:
 138     return 7;
 139
 140   default:
 141     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 142     assert(0 && "Register allocator hasn't allocated reg correctly yet!");
 143     return 0;
 144   }
 145 }
 146
 147 const TargetRegisterClass *
 148 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 149   if (RC == &X86::CCRRegClass) {
 150     if (Is64Bit)
 151       return &X86::GR64RegClass;
 152     else
 153       return &X86::GR32RegClass;
 154   }
 155   return NULL;
 156 }
 157
 158 void X86RegisterInfo::reMaterialize(MachineBasicBlock &MBB,
 159                                     MachineBasicBlock::iterator I,
 160                                     unsigned DestReg,
 161                                     const MachineInstr *Orig) const {
 162   // MOV32r0 etc. are implemented with xor which clobbers condition code.
 163   // Re-materialize them as movri instructions to avoid side effects.
 164   switch (Orig->getOpcode()) {
 165   case X86::MOV8r0:
 166     BuildMI(MBB, I, TII.get(X86::MOV8ri), DestReg).addImm(0);
 167     break;
 168   case X86::MOV16r0:
 169     BuildMI(MBB, I, TII.get(X86::MOV16ri), DestReg).addImm(0);
 170     break;
 171   case X86::MOV32r0:
 172     BuildMI(MBB, I, TII.get(X86::MOV32ri), DestReg).addImm(0);
 173     break;
 174   case X86::MOV64r0:
 175     BuildMI(MBB, I, TII.get(X86::MOV64ri32), DestReg).addImm(0);
 176     break;
 177   default: {
 178     MachineInstr *MI = Orig->clone();
 179     MI->getOperand(0).setReg(DestReg);
 180     MBB.insert(I, MI);
 181     break;
 182   }
 183   }
 184 }
 185
 186 const unsigned *
 187 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 188   static const unsigned CalleeSavedRegs32Bit[] = {
 189     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 190   };
 191
 192   static const unsigned CalleeSavedRegs32EHRet[] = {
 193     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 194   };
 195
 196   static const unsigned CalleeSavedRegs64Bit[] = {
 197     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 198   };
 199
 200   static const unsigned CalleeSavedRegsWin64[] = {
 201     X86::RBX, X86::RBP, X86::RDI, X86::RSI,
 202     X86::R12, X86::R13, X86::R14, X86::R15, 0
 203   };
 204
 205   if (Is64Bit) {
 206     if (IsWin64)
 207       return CalleeSavedRegsWin64;
 208     else
 209       return CalleeSavedRegs64Bit;
 210   } else {
 211     if (MF) {
 212         MachineFrameInfo *MFI = MF->getFrameInfo();
 213         MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 214         if (MMI && MMI->callsEHReturn())
 215           return CalleeSavedRegs32EHRet;
 216     }
 217     return CalleeSavedRegs32Bit;
 218   }
 219 }
 220
 221 const TargetRegisterClass* const*
 222 X86RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 223   static const TargetRegisterClass * const CalleeSavedRegClasses32Bit[] = {
 224     &X86::GR32RegClass, &X86::GR32RegClass,
 225     &X86::GR32RegClass, &X86::GR32RegClass,  0
 226   };
 227   static const TargetRegisterClass * const CalleeSavedRegClasses32EHRet[] = {
 228     &X86::GR32RegClass, &X86::GR32RegClass,
 229     &X86::GR32RegClass, &X86::GR32RegClass,
 230     &X86::GR32RegClass, &X86::GR32RegClass,  0
 231   };
 232   static const TargetRegisterClass * const CalleeSavedRegClasses64Bit[] = {
 233     &X86::GR64RegClass, &X86::GR64RegClass,
 234     &X86::GR64RegClass, &X86::GR64RegClass,
 235     &X86::GR64RegClass, &X86::GR64RegClass, 0
 236   };
 237   static const TargetRegisterClass * const CalleeSavedRegClassesWin64[] = {
 238     &X86::GR64RegClass, &X86::GR64RegClass,
 239     &X86::GR64RegClass, &X86::GR64RegClass,
 240     &X86::GR64RegClass, &X86::GR64RegClass,
 241     &X86::GR64RegClass, &X86::GR64RegClass, 0
 242   };
 243
 244   if (Is64Bit) {
 245     if (IsWin64)
 246       return CalleeSavedRegClassesWin64;
 247     else
 248       return CalleeSavedRegClasses64Bit;
 249   } else {
 250     if (MF) {
 251         MachineFrameInfo *MFI = MF->getFrameInfo();
 252         MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 253         if (MMI && MMI->callsEHReturn())
 254           return CalleeSavedRegClasses32EHRet;
 255     }
 256     return CalleeSavedRegClasses32Bit;
 257   }
 258
 259 }
 260
 261 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 262   BitVector Reserved(getNumRegs());
 263   Reserved.set(X86::RSP);
 264   Reserved.set(X86::ESP);
 265   Reserved.set(X86::SP);
 266   Reserved.set(X86::SPL);
 267   if (hasFP(MF)) {
 268     Reserved.set(X86::RBP);
 269     Reserved.set(X86::EBP);
 270     Reserved.set(X86::BP);
 271     Reserved.set(X86::BPL);
 272   }
 273   return Reserved;
 274 }
 275
 276 //===----------------------------------------------------------------------===//
 277 // Stack Frame Processing methods
 278 //===----------------------------------------------------------------------===//
 279
 280 // hasFP - Return true if the specified function should have a dedicated frame
 281 // pointer register.  This is true if the function has variable sized allocas or
 282 // if frame pointer elimination is disabled.
 283 //
 284 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 285   MachineFrameInfo *MFI = MF.getFrameInfo();
 286   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 287
 288   return (NoFramePointerElim ||
 289           MFI->hasVarSizedObjects() ||
 290           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 291           (MMI && MMI->callsUnwindInit()));
 292 }
 293
 294 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 295   return !MF.getFrameInfo()->hasVarSizedObjects();
 296 }
 297
 298 void X86RegisterInfo::
 299 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 300                               MachineBasicBlock::iterator I) const {
 301   if (!hasReservedCallFrame(MF)) {
 302     // If the stack pointer can be changed after prologue, turn the
 303     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 304     // adjcallstackdown instruction into 'add ESP, <amt>'
 305     // TODO: consider using push / pop instead of sub + store / add
 306     MachineInstr *Old = I;
 307     uint64_t Amount = Old->getOperand(0).getImm();
 308     if (Amount != 0) {
 309       // We need to keep the stack aligned properly.  To do this, we round the
 310       // amount of space needed for the outgoing arguments up to the next
 311       // alignment boundary.
 312       Amount = (Amount+StackAlign-1)/StackAlign*StackAlign;
 313
 314       MachineInstr *New = 0;
 315       if (Old->getOpcode() == X86::ADJCALLSTACKDOWN) {
 316         New=BuildMI(TII.get(Is64Bit ? X86::SUB64ri32 : X86::SUB32ri), StackPtr)
 317           .addReg(StackPtr).addImm(Amount);
 318       } else {
 319         assert(Old->getOpcode() == X86::ADJCALLSTACKUP);
 320         // factor out the amount the callee already popped.
 321         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 322         Amount -= CalleeAmt;
 323         if (Amount) {
 324           unsigned Opc = (Amount < 128) ?
 325             (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 326             (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri);
 327           New = BuildMI(TII.get(Opc), StackPtr).addReg(StackPtr).addImm(Amount);
 328         }
 329       }
 330
 331       // Replace the pseudo instruction with a new instruction...
 332       if (New) MBB.insert(I, New);
 333     }
 334   } else if (I->getOpcode() == X86::ADJCALLSTACKUP) {
 335     // If we are performing frame pointer elimination and if the callee pops
 336     // something off the stack pointer, add it back.  We do this until we have
 337     // more advanced stack pointer tracking ability.
 338     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 339       unsigned Opc = (CalleeAmt < 128) ?
 340         (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 341         (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri);
 342       MachineInstr *New =
 343         BuildMI(TII.get(Opc), StackPtr).addReg(StackPtr).addImm(CalleeAmt);
 344       MBB.insert(I, New);
 345     }
 346   }
 347
 348   MBB.erase(I);
 349 }
 350
 351 void X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 352                                           int SPAdj, RegScavenger *RS) const{
 353   assert(SPAdj == 0 && "Unexpected");
 354
 355   unsigned i = 0;
 356   MachineInstr &MI = *II;
 357   MachineFunction &MF = *MI.getParent()->getParent();
 358   while (!MI.getOperand(i).isFrameIndex()) {
 359     ++i;
 360     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 361   }
 362
 363   int FrameIndex = MI.getOperand(i).getIndex();
 364   // This must be part of a four operand memory reference.  Replace the
 365   // FrameIndex with base register with EBP.  Add an offset to the offset.
 366   MI.getOperand(i).ChangeToRegister(hasFP(MF) ? FramePtr : StackPtr, false);
 367
 368   // Now add the frame object offset to the offset from EBP.
 369   int64_t Offset = MF.getFrameInfo()->getObjectOffset(FrameIndex) +
 370                    MI.getOperand(i+3).getImm()+SlotSize;
 371
 372   if (!hasFP(MF))
 373     Offset += MF.getFrameInfo()->getStackSize();
 374   else {
 375     Offset += SlotSize;  // Skip the saved EBP
 376     // Skip the RETADDR move area
 377     X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 378     int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 379     if (TailCallReturnAddrDelta < 0) Offset -= TailCallReturnAddrDelta;
 380   }
 381
 382   MI.getOperand(i+3).ChangeToImmediate(Offset);
 383 }
 384
 385 void
 386 X86RegisterInfo::processFunctionBeforeFrameFinalized(MachineFunction &MF) const{
 387   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 388   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 389   if (TailCallReturnAddrDelta < 0) {
 390     // create RETURNADDR area
 391     //   arg
 392     //   arg
 393     //   RETADDR
 394     //   { ...
 395     //     RETADDR area
 396     //     ...
 397     //   }
 398     //   [EBP]
 399     MF.getFrameInfo()->
 400       CreateFixedObject(-TailCallReturnAddrDelta,
 401                         (-1*SlotSize)+TailCallReturnAddrDelta);
 402   }
 403   if (hasFP(MF)) {
 404     assert((TailCallReturnAddrDelta <= 0) &&
 405            "The Delta should always be zero or negative");
 406     // Create a frame entry for the EBP register that must be saved.
 407     int FrameIdx = MF.getFrameInfo()->CreateFixedObject(SlotSize,
 408                                                         (int)SlotSize * -2+
 409                                                        TailCallReturnAddrDelta);
 410     assert(FrameIdx == MF.getFrameInfo()->getObjectIndexBegin() &&
 411            "Slot for EBP register must be last in order to be found!");
 412   }
 413 }
 414
 415 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 416 /// stack pointer by a constant value.
 417 static
 418 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 419                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 420                   const TargetInstrInfo &TII) {
 421   bool isSub = NumBytes < 0;
 422   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 423   unsigned Opc = isSub
 424     ? ((Offset < 128) ?
 425        (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 426        (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri))
 427     : ((Offset < 128) ?
 428        (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 429        (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri));
 430   uint64_t Chunk = (1LL << 31) - 1;
 431
 432   while (Offset) {
 433     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 434     BuildMI(MBB, MBBI, TII.get(Opc), StackPtr).addReg(StackPtr).addImm(ThisVal);
 435     Offset -= ThisVal;
 436   }
 437 }
 438
 439 // mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 440 static
 441 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 442                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 443   if (MBBI == MBB.begin()) return;
 444
 445   MachineBasicBlock::iterator PI = prior(MBBI);
 446   unsigned Opc = PI->getOpcode();
 447   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 448        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 449       PI->getOperand(0).getReg() == StackPtr) {
 450     if (NumBytes)
 451       *NumBytes += PI->getOperand(2).getImm();
 452     MBB.erase(PI);
 453   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 454               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 455              PI->getOperand(0).getReg() == StackPtr) {
 456     if (NumBytes)
 457       *NumBytes -= PI->getOperand(2).getImm();
 458     MBB.erase(PI);
 459   }
 460 }
 461
 462 // mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 463 static
 464 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 465                         MachineBasicBlock::iterator &MBBI,
 466                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 467   return;
 468
 469   if (MBBI == MBB.end()) return;
 470
 471   MachineBasicBlock::iterator NI = next(MBBI);
 472   if (NI == MBB.end()) return;
 473
 474   unsigned Opc = NI->getOpcode();
 475   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 476        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 477       NI->getOperand(0).getReg() == StackPtr) {
 478     if (NumBytes)
 479       *NumBytes -= NI->getOperand(2).getImm();
 480     MBB.erase(NI);
 481     MBBI = NI;
 482   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 483               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 484              NI->getOperand(0).getReg() == StackPtr) {
 485     if (NumBytes)
 486       *NumBytes += NI->getOperand(2).getImm();
 487     MBB.erase(NI);
 488     MBBI = NI;
 489   }
 490 }
 491
 492 /// mergeSPUpdates - Checks the instruction before/after the passed
 493 /// instruction. If it is an ADD/SUB instruction it is deleted
 494 /// argument and the stack adjustment is returned as a positive value for ADD
 495 /// and a negative for SUB.
 496 static int mergeSPUpdates(MachineBasicBlock &MBB,
 497                            MachineBasicBlock::iterator &MBBI,
 498                            unsigned StackPtr,
 499                            bool doMergeWithPrevious) {
 500
 501   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 502       (!doMergeWithPrevious && MBBI == MBB.end()))
 503     return 0;
 504
 505   int Offset = 0;
 506
 507   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 508   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : next(MBBI);
 509   unsigned Opc = PI->getOpcode();
 510   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 511        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 512       PI->getOperand(0).getReg() == StackPtr){
 513     Offset += PI->getOperand(2).getImm();
 514     MBB.erase(PI);
 515     if (!doMergeWithPrevious) MBBI = NI;
 516   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 517               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 518              PI->getOperand(0).getReg() == StackPtr) {
 519     Offset -= PI->getOperand(2).getImm();
 520     MBB.erase(PI);
 521     if (!doMergeWithPrevious) MBBI = NI;
 522   }
 523
 524   return Offset;
 525 }
 526
 527 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 528   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 529   MachineFrameInfo *MFI = MF.getFrameInfo();
 530   const Function* Fn = MF.getFunction();
 531   const X86Subtarget* Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 532   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 533   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 534   MachineBasicBlock::iterator MBBI = MBB.begin();
 535
 536   // Prepare for frame info.
 537   unsigned FrameLabelId = 0;
 538
 539   // Get the number of bytes to allocate from the FrameInfo.
 540   uint64_t StackSize = MFI->getStackSize();
 541   // Add RETADDR move area to callee saved frame size.
 542   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 543   if (TailCallReturnAddrDelta < 0)
 544     X86FI->setCalleeSavedFrameSize(
 545           X86FI->getCalleeSavedFrameSize() +(-TailCallReturnAddrDelta));
 546   uint64_t NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
 547
 548   // Insert stack pointer adjustment for later moving of return addr.  Only
 549   // applies to tail call optimized functions where the callee argument stack
 550   // size is bigger than the callers.
 551   if (TailCallReturnAddrDelta < 0) {
 552     BuildMI(MBB, MBBI, TII.get(Is64Bit? X86::SUB64ri32 : X86::SUB32ri),
 553             StackPtr).addReg(StackPtr).addImm(-TailCallReturnAddrDelta);
 554   }
 555
 556   if (hasFP(MF)) {
 557     // Get the offset of the stack slot for the EBP register... which is
 558     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 559     // Update the frame offset adjustment.
 560     MFI->setOffsetAdjustment(SlotSize-NumBytes);
 561
 562     // Save EBP into the appropriate stack slot...
 563     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 564       .addReg(FramePtr);
 565     NumBytes -= SlotSize;
 566
 567     if (MMI && MMI->needsFrameInfo()) {
 568       // Mark effective beginning of when frame pointer becomes valid.
 569       FrameLabelId = MMI->NextLabelID();
 570       BuildMI(MBB, MBBI, TII.get(X86::LABEL)).addImm(FrameLabelId).addImm(0);
 571     }
 572
 573     // Update EBP with the new base value...
 574     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 575       .addReg(StackPtr);
 576   }
 577
 578   unsigned ReadyLabelId = 0;
 579   if (MMI && MMI->needsFrameInfo()) {
 580     // Mark effective beginning of when frame pointer is ready.
 581     ReadyLabelId = MMI->NextLabelID();
 582     BuildMI(MBB, MBBI, TII.get(X86::LABEL)).addImm(ReadyLabelId).addImm(0);
 583   }
 584
 585   // Skip the callee-saved push instructions.
 586   while (MBBI != MBB.end() &&
 587          (MBBI->getOpcode() == X86::PUSH32r ||
 588           MBBI->getOpcode() == X86::PUSH64r))
 589     ++MBBI;
 590
 591   if (NumBytes) {   // adjust stack pointer: ESP -= numbytes
 592     if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
 593       // Check, whether EAX is livein for this function
 594       bool isEAXAlive = false;
 595       for (MachineRegisterInfo::livein_iterator
 596            II = MF.getRegInfo().livein_begin(),
 597            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
 598         unsigned Reg = II->first;
 599         isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
 600                       Reg == X86::AH || Reg == X86::AL);
 601       }
 602
 603       // Function prologue calls _alloca to probe the stack when allocating
 604       // more than 4k bytes in one go. Touching the stack at 4K increments is
 605       // necessary to ensure that the guard pages used by the OS virtual memory
 606       // manager are allocated in correct sequence.
 607       if (!isEAXAlive) {
 608         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes);
 609         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 610           .addExternalSymbol("_alloca");
 611       } else {
 612         // Save EAX
 613         BuildMI(MBB, MBBI, TII.get(X86::PUSH32r), X86::EAX);
 614         // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
 615         // allocated bytes for EAX.
 616         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes-4);
 617         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 618           .addExternalSymbol("_alloca");
 619         // Restore EAX
 620         MachineInstr *MI = addRegOffset(BuildMI(TII.get(X86::MOV32rm),X86::EAX),
 621                                         StackPtr, NumBytes-4);
 622         MBB.insert(MBBI, MI);
 623       }
 624     } else {
 625       // If there is an SUB32ri of ESP immediately before this instruction,
 626       // merge the two. This can be the case when tail call elimination is
 627       // enabled and the callee has more arguments then the caller.
 628       NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
 629       // If there is an ADD32ri or SUB32ri of ESP immediately after this
 630       // instruction, merge the two instructions.
 631       mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
 632
 633       if (NumBytes)
 634         emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
 635     }
 636   }
 637
 638   if (MMI && MMI->needsFrameInfo()) {
 639     std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 640     const TargetData *TD = MF.getTarget().getTargetData();
 641
 642     // Calculate amount of bytes used for return address storing
 643     int stackGrowth =
 644       (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 645        TargetFrameInfo::StackGrowsUp ?
 646        TD->getPointerSize() : -TD->getPointerSize());
 647
 648     if (StackSize) {
 649       // Show update of SP.
 650       if (hasFP(MF)) {
 651         // Adjust SP
 652         MachineLocation SPDst(MachineLocation::VirtualFP);
 653         MachineLocation SPSrc(MachineLocation::VirtualFP, 2*stackGrowth);
 654         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 655       } else {
 656         MachineLocation SPDst(MachineLocation::VirtualFP);
 657         MachineLocation SPSrc(MachineLocation::VirtualFP,
 658                               -StackSize+stackGrowth);
 659         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 660       }
 661     } else {
 662       //FIXME: Verify & implement for FP
 663       MachineLocation SPDst(StackPtr);
 664       MachineLocation SPSrc(StackPtr, stackGrowth);
 665       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 666     }
 667
 668     // Add callee saved registers to move list.
 669     const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 670
 671     // FIXME: This is dirty hack. The code itself is pretty mess right now.
 672     // It should be rewritten from scratch and generalized sometimes.
 673
 674     // Determine maximum offset (minumum due to stack growth)
 675     int64_t MaxOffset = 0;
 676     for (unsigned I = 0, E = CSI.size(); I!=E; ++I)
 677       MaxOffset = std::min(MaxOffset,
 678                            MFI->getObjectOffset(CSI[I].getFrameIdx()));
 679
 680     // Calculate offsets
 681     int64_t saveAreaOffset = (hasFP(MF) ? 3 : 2)*stackGrowth;
 682     for (unsigned I = 0, E = CSI.size(); I!=E; ++I) {
 683       int64_t Offset = MFI->getObjectOffset(CSI[I].getFrameIdx());
 684       unsigned Reg = CSI[I].getReg();
 685       Offset = (MaxOffset-Offset+saveAreaOffset);
 686       MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 687       MachineLocation CSSrc(Reg);
 688       Moves.push_back(MachineMove(FrameLabelId, CSDst, CSSrc));
 689     }
 690
 691     if (hasFP(MF)) {
 692       // Save FP
 693       MachineLocation FPDst(MachineLocation::VirtualFP, 2*stackGrowth);
 694       MachineLocation FPSrc(FramePtr);
 695       Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 696     }
 697
 698     MachineLocation FPDst(hasFP(MF) ? FramePtr : StackPtr);
 699     MachineLocation FPSrc(MachineLocation::VirtualFP);
 700     Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 701   }
 702
 703   // If it's main() on Cygwin\Mingw32 we should align stack as well
 704   if (Fn->hasExternalLinkage() && Fn->getName() == "main" &&
 705       Subtarget->isTargetCygMing()) {
 706     BuildMI(MBB, MBBI, TII.get(X86::AND32ri), X86::ESP)
 707                 .addReg(X86::ESP).addImm(-StackAlign);
 708
 709     // Probe the stack
 710     BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(StackAlign);
 711     BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32)).addExternalSymbol("_alloca");
 712   }
 713 }
 714
 715 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
 716                                    MachineBasicBlock &MBB) const {
 717   const MachineFrameInfo *MFI = MF.getFrameInfo();
 718   const Function* Fn = MF.getFunction();
 719   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 720   const X86Subtarget* Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 721   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 722   unsigned RetOpcode = MBBI->getOpcode();
 723
 724   switch (RetOpcode) {
 725   case X86::RET:
 726   case X86::RETI:
 727   case X86::TCRETURNdi:
 728   case X86::TCRETURNri:
 729   case X86::TCRETURNri64:
 730   case X86::TCRETURNdi64:
 731   case X86::EH_RETURN:
 732   case X86::TAILJMPd:
 733   case X86::TAILJMPr:
 734   case X86::TAILJMPm: break;  // These are ok
 735   default:
 736     assert(0 && "Can only insert epilog into returning blocks");
 737   }
 738
 739   // Get the number of bytes to allocate from the FrameInfo
 740   uint64_t StackSize = MFI->getStackSize();
 741   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
 742   uint64_t NumBytes = StackSize - CSSize;
 743
 744   if (hasFP(MF)) {
 745     // pop EBP.
 746     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
 747     NumBytes -= SlotSize;
 748   }
 749
 750   // Skip the callee-saved pop instructions.
 751   while (MBBI != MBB.begin()) {
 752     MachineBasicBlock::iterator PI = prior(MBBI);
 753     unsigned Opc = PI->getOpcode();
 754     if (Opc != X86::POP32r && Opc != X86::POP64r &&
 755         !PI->getDesc().isTerminator())
 756       break;
 757     --MBBI;
 758   }
 759
 760   // If there is an ADD32ri or SUB32ri of ESP immediately before this
 761   // instruction, merge the two instructions.
 762   if (NumBytes || MFI->hasVarSizedObjects())
 763     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
 764
 765   // If dynamic alloca is used, then reset esp to point to the last callee-saved
 766   // slot before popping them off!  Also, if it's main() on Cygwin/Mingw32 we
 767   // aligned stack in the prologue, - revert stack changes back. Note: we're
 768   // assuming, that frame pointer was forced for main()
 769   if (MFI->hasVarSizedObjects() ||
 770       (Fn->hasExternalLinkage() && Fn->getName() == "main" &&
 771        Subtarget->isTargetCygMing())) {
 772     unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
 773     if (CSSize) {
 774       MachineInstr *MI = addRegOffset(BuildMI(TII.get(Opc), StackPtr),
 775                                       FramePtr, -CSSize);
 776       MBB.insert(MBBI, MI);
 777     } else
 778       BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),StackPtr).
 779         addReg(FramePtr);
 780
 781     NumBytes = 0;
 782   }
 783
 784   // adjust stack pointer back: ESP += numbytes
 785   if (NumBytes)
 786     emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
 787
 788   // We're returning from function via eh_return.
 789   if (RetOpcode == X86::EH_RETURN) {
 790     MBBI = prior(MBB.end());
 791     MachineOperand &DestAddr  = MBBI->getOperand(0);
 792     assert(DestAddr.isRegister() && "Offset should be in register!");
 793     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),StackPtr).
 794       addReg(DestAddr.getReg());
 795   // Tail call return: adjust the stack pointer and jump to callee
 796   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
 797              RetOpcode== X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64) {
 798     MBBI = prior(MBB.end());
 799     MachineOperand &JumpTarget = MBBI->getOperand(0);
 800     MachineOperand &StackAdjust = MBBI->getOperand(1);
 801     assert( StackAdjust.isImmediate() && "Expecting immediate value.");
 802
 803     // Adjust stack pointer.
 804     int StackAdj = StackAdjust.getImm();
 805     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
 806     int Offset = 0;
 807     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
 808     // Incoporate the retaddr area.
 809     Offset = StackAdj-MaxTCDelta;
 810     assert(Offset >= 0 && "Offset should never be negative");
 811     if (Offset) {
 812       // Check for possible merge with preceeding ADD instruction.
 813       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 814       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
 815     }
 816     // Jump to label or value in register.
 817     if (RetOpcode == X86::TCRETURNdi|| RetOpcode == X86::TCRETURNdi64)
 818       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPd)).
 819         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset());
 820     else if (RetOpcode== X86::TCRETURNri64) {
 821       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
 822     } else
 823        BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr), JumpTarget.getReg());
 824     // Delete the pseudo instruction TCRETURN.
 825     MBB.erase(MBBI);
 826   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
 827              (X86FI->getTCReturnAddrDelta() < 0)) {
 828     // Add the return addr area delta back since we are not tail calling.
 829     int delta = -1*X86FI->getTCReturnAddrDelta();
 830     MBBI = prior(MBB.end());
 831     // Check for possible merge with preceeding ADD instruction.
 832     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 833     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
 834   }
 835 }
 836
 837 unsigned X86RegisterInfo::getRARegister() const {
 838   if (Is64Bit)
 839     return X86::RIP;  // Should have dwarf #16
 840   else
 841     return X86::EIP;  // Should have dwarf #8
 842 }
 843
 844 unsigned X86RegisterInfo::getFrameRegister(MachineFunction &MF) const {
 845   return hasFP(MF) ? FramePtr : StackPtr;
 846 }
 847
 848 int
 849 X86RegisterInfo::getFrameIndexOffset(MachineFunction &MF, int FI) const {
 850   int Offset = MF.getFrameInfo()->getObjectOffset(FI) + SlotSize;
 851   if (!hasFP(MF))
 852     return Offset + MF.getFrameInfo()->getStackSize();
 853
 854   Offset += SlotSize;  // Skip the saved EBP
 855   // Skip the RETADDR move area
 856   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 857   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 858   if (TailCallReturnAddrDelta < 0) Offset -= TailCallReturnAddrDelta;
 859   return Offset;
 860 }
 861
 862 void X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves)
 863                                                                          const {
 864   // Calculate amount of bytes used for return address storing
 865   int stackGrowth = (Is64Bit ? -8 : -4);
 866
 867   // Initial state of the frame pointer is esp+4.
 868   MachineLocation Dst(MachineLocation::VirtualFP);
 869   MachineLocation Src(StackPtr, stackGrowth);
 870   Moves.push_back(MachineMove(0, Dst, Src));
 871
 872   // Add return address to move list
 873   MachineLocation CSDst(StackPtr, stackGrowth);
 874   MachineLocation CSSrc(getRARegister());
 875   Moves.push_back(MachineMove(0, CSDst, CSSrc));
 876 }
 877
 878 unsigned X86RegisterInfo::getEHExceptionRegister() const {
 879   assert(0 && "What is the exception register");
 880   return 0;
 881 }
 882
 883 unsigned X86RegisterInfo::getEHHandlerRegister() const {
 884   assert(0 && "What is the exception handler register");
 885   return 0;
 886 }
 887
 888 namespace llvm {
 889 unsigned getX86SubSuperRegister(unsigned Reg, MVT::ValueType VT, bool High) {
 890   switch (VT) {
 891   default: return Reg;
 892   case MVT::i8:
 893     if (High) {
 894       switch (Reg) {
 895       default: return 0;
 896       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 897         return X86::AH;
 898       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 899         return X86::DH;
 900       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 901         return X86::CH;
 902       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 903         return X86::BH;
 904       }
 905     } else {
 906       switch (Reg) {
 907       default: return 0;
 908       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 909         return X86::AL;
 910       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 911         return X86::DL;
 912       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 913         return X86::CL;
 914       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 915         return X86::BL;
 916       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
 917         return X86::SIL;
 918       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
 919         return X86::DIL;
 920       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
 921         return X86::BPL;
 922       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
 923         return X86::SPL;
 924       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
 925         return X86::R8B;
 926       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
 927         return X86::R9B;
 928       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
 929         return X86::R10B;
 930       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
 931         return X86::R11B;
 932       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
 933         return X86::R12B;
 934       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
 935         return X86::R13B;
 936       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
 937         return X86::R14B;
 938       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
 939         return X86::R15B;
 940       }
 941     }
 942   case MVT::i16:
 943     switch (Reg) {
 944     default: return Reg;
 945     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 946       return X86::AX;
 947     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 948       return X86::DX;
 949     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 950       return X86::CX;
 951     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 952       return X86::BX;
 953     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
 954       return X86::SI;
 955     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
 956       return X86::DI;
 957     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
 958       return X86::BP;
 959     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
 960       return X86::SP;
 961     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
 962       return X86::R8W;
 963     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
 964       return X86::R9W;
 965     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
 966       return X86::R10W;
 967     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
 968       return X86::R11W;
 969     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
 970       return X86::R12W;
 971     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
 972       return X86::R13W;
 973     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
 974       return X86::R14W;
 975     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
 976       return X86::R15W;
 977     }
 978   case MVT::i32:
 979     switch (Reg) {
 980     default: return Reg;
 981     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 982       return X86::EAX;
 983     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 984       return X86::EDX;
 985     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 986       return X86::ECX;
 987     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 988       return X86::EBX;
 989     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
 990       return X86::ESI;
 991     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
 992       return X86::EDI;
 993     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
 994       return X86::EBP;
 995     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
 996       return X86::ESP;
 997     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
 998       return X86::R8D;
 999     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1000       return X86::R9D;
1001     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1002       return X86::R10D;
1003     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1004       return X86::R11D;
1005     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1006       return X86::R12D;
1007     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1008       return X86::R13D;
1009     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1010       return X86::R14D;
1011     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1012       return X86::R15D;
1013     }
1014   case MVT::i64:
1015     switch (Reg) {
1016     default: return Reg;
1017     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1018       return X86::RAX;
1019     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1020       return X86::RDX;
1021     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1022       return X86::RCX;
1023     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1024       return X86::RBX;
1025     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1026       return X86::RSI;
1027     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1028       return X86::RDI;
1029     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1030       return X86::RBP;
1031     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1032       return X86::RSP;
1033     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1034       return X86::R8;
1035     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1036       return X86::R9;
1037     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1038       return X86::R10;
1039     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1040       return X86::R11;
1041     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1042       return X86::R12;
1043     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1044       return X86::R13;
1045     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1046       return X86::R14;
1047     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1048       return X86::R15;
1049     }
1050   }
1051
1052   return Reg;
1053 }
1054 }
1055
1056 #include "X86GenRegisterInfo.inc"
1057