lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFrameInfo.h"
  29 #include "llvm/CodeGen/MachineLocation.h"
  30 #include "llvm/CodeGen/MachineModuleInfo.h"
  31 #include "llvm/CodeGen/MachineRegisterInfo.h"
  32 #include "llvm/Target/TargetAsmInfo.h"
  33 #include "llvm/Target/TargetFrameInfo.h"
  34 #include "llvm/Target/TargetInstrInfo.h"
  35 #include "llvm/Target/TargetMachine.h"
  36 #include "llvm/Target/TargetOptions.h"
  37 #include "llvm/ADT/BitVector.h"
  38 #include "llvm/ADT/STLExtras.h"
  39 using namespace llvm;
  40
  41 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  42                                  const TargetInstrInfo &tii)
  43   : X86GenRegisterInfo(X86::ADJCALLSTACKDOWN, X86::ADJCALLSTACKUP),
  44     TM(tm), TII(tii) {
  45   // Cache some information.
  46   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  47   Is64Bit = Subtarget->is64Bit();
  48   IsWin64 = Subtarget->isTargetWin64();
  49   StackAlign = TM.getFrameInfo()->getStackAlignment();
  50   if (Is64Bit) {
  51     SlotSize = 8;
  52     StackPtr = X86::RSP;
  53     FramePtr = X86::RBP;
  54   } else {
  55     SlotSize = 4;
  56     StackPtr = X86::ESP;
  57     FramePtr = X86::EBP;
  58   }
  59 }
  60
  61 // getDwarfRegNum - This function maps LLVM register identifiers to the
  62 // Dwarf specific numbering, used in debug info and exception tables.
  63
  64 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  65   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  66   unsigned Flavour = DWARFFlavour::X86_64;
  67   if (!Subtarget->is64Bit()) {
  68     if (Subtarget->isTargetDarwin()) {
  69       if (isEH)
  70         Flavour = DWARFFlavour::X86_32_DarwinEH;
  71       else
  72         Flavour = DWARFFlavour::X86_32_Generic;
  73     } else if (Subtarget->isTargetCygMing()) {
  74       // Unsupported by now, just quick fallback
  75       Flavour = DWARFFlavour::X86_32_Generic;
  76     } else {
  77       Flavour = DWARFFlavour::X86_32_Generic;
  78     }
  79   }
  80
  81   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  82 }
  83
  84 // getX86RegNum - This function maps LLVM register identifiers to their X86
  85 // specific numbering, which is used in various places encoding instructions.
  86 //
  87 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) {
  88   switch(RegNo) {
  89   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
  90   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
  91   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
  92   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
  93   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
  94     return N86::ESP;
  95   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
  96     return N86::EBP;
  97   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
  98     return N86::ESI;
  99   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 100     return N86::EDI;
 101
 102   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 103     return N86::EAX;
 104   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 105     return N86::ECX;
 106   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 107     return N86::EDX;
 108   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 109     return N86::EBX;
 110   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 111     return N86::ESP;
 112   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 113     return N86::EBP;
 114   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 115     return N86::ESI;
 116   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 117     return N86::EDI;
 118
 119   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 120   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 121     return RegNo-X86::ST0;
 122
 123   case X86::XMM0: case X86::XMM8: case X86::MM0:
 124     return 0;
 125   case X86::XMM1: case X86::XMM9: case X86::MM1:
 126     return 1;
 127   case X86::XMM2: case X86::XMM10: case X86::MM2:
 128     return 2;
 129   case X86::XMM3: case X86::XMM11: case X86::MM3:
 130     return 3;
 131   case X86::XMM4: case X86::XMM12: case X86::MM4:
 132     return 4;
 133   case X86::XMM5: case X86::XMM13: case X86::MM5:
 134     return 5;
 135   case X86::XMM6: case X86::XMM14: case X86::MM6:
 136     return 6;
 137   case X86::XMM7: case X86::XMM15: case X86::MM7:
 138     return 7;
 139
 140   default:
 141     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 142     assert(0 && "Register allocator hasn't allocated reg correctly yet!");
 143     return 0;
 144   }
 145 }
 146
 147 const TargetRegisterClass *
 148 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 149   if (RC == &X86::CCRRegClass) {
 150     if (Is64Bit)
 151       return &X86::GR64RegClass;
 152     else
 153       return &X86::GR32RegClass;
 154   }
 155   return NULL;
 156 }
 157
 158 const unsigned *
 159 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 160   static const unsigned CalleeSavedRegs32Bit[] = {
 161     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 162   };
 163
 164   static const unsigned CalleeSavedRegs32EHRet[] = {
 165     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 166   };
 167
 168   static const unsigned CalleeSavedRegs64Bit[] = {
 169     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 170   };
 171
 172   static const unsigned CalleeSavedRegsWin64[] = {
 173     X86::RBX, X86::RBP, X86::RDI, X86::RSI,
 174     X86::R12, X86::R13, X86::R14, X86::R15, 0
 175   };
 176
 177   if (Is64Bit) {
 178     if (IsWin64)
 179       return CalleeSavedRegsWin64;
 180     else
 181       return CalleeSavedRegs64Bit;
 182   } else {
 183     if (MF) {
 184         MachineFrameInfo *MFI = MF->getFrameInfo();
 185         MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 186         if (MMI && MMI->callsEHReturn())
 187           return CalleeSavedRegs32EHRet;
 188     }
 189     return CalleeSavedRegs32Bit;
 190   }
 191 }
 192
 193 const TargetRegisterClass* const*
 194 X86RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 195   static const TargetRegisterClass * const CalleeSavedRegClasses32Bit[] = {
 196     &X86::GR32RegClass, &X86::GR32RegClass,
 197     &X86::GR32RegClass, &X86::GR32RegClass,  0
 198   };
 199   static const TargetRegisterClass * const CalleeSavedRegClasses32EHRet[] = {
 200     &X86::GR32RegClass, &X86::GR32RegClass,
 201     &X86::GR32RegClass, &X86::GR32RegClass,
 202     &X86::GR32RegClass, &X86::GR32RegClass,  0
 203   };
 204   static const TargetRegisterClass * const CalleeSavedRegClasses64Bit[] = {
 205     &X86::GR64RegClass, &X86::GR64RegClass,
 206     &X86::GR64RegClass, &X86::GR64RegClass,
 207     &X86::GR64RegClass, &X86::GR64RegClass, 0
 208   };
 209   static const TargetRegisterClass * const CalleeSavedRegClassesWin64[] = {
 210     &X86::GR64RegClass, &X86::GR64RegClass,
 211     &X86::GR64RegClass, &X86::GR64RegClass,
 212     &X86::GR64RegClass, &X86::GR64RegClass,
 213     &X86::GR64RegClass, &X86::GR64RegClass, 0
 214   };
 215
 216   if (Is64Bit) {
 217     if (IsWin64)
 218       return CalleeSavedRegClassesWin64;
 219     else
 220       return CalleeSavedRegClasses64Bit;
 221   } else {
 222     if (MF) {
 223         MachineFrameInfo *MFI = MF->getFrameInfo();
 224         MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 225         if (MMI && MMI->callsEHReturn())
 226           return CalleeSavedRegClasses32EHRet;
 227     }
 228     return CalleeSavedRegClasses32Bit;
 229   }
 230
 231 }
 232
 233 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 234   BitVector Reserved(getNumRegs());
 235   Reserved.set(X86::RSP);
 236   Reserved.set(X86::ESP);
 237   Reserved.set(X86::SP);
 238   Reserved.set(X86::SPL);
 239   if (hasFP(MF)) {
 240     Reserved.set(X86::RBP);
 241     Reserved.set(X86::EBP);
 242     Reserved.set(X86::BP);
 243     Reserved.set(X86::BPL);
 244   }
 245   return Reserved;
 246 }
 247
 248 //===----------------------------------------------------------------------===//
 249 // Stack Frame Processing methods
 250 //===----------------------------------------------------------------------===//
 251
 252 // hasFP - Return true if the specified function should have a dedicated frame
 253 // pointer register.  This is true if the function has variable sized allocas or
 254 // if frame pointer elimination is disabled.
 255 //
 256 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 257   MachineFrameInfo *MFI = MF.getFrameInfo();
 258   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 259
 260   return (NoFramePointerElim ||
 261           needsStackRealignment(MF) ||
 262           MFI->hasVarSizedObjects() ||
 263           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 264           (MMI && MMI->callsUnwindInit()));
 265 }
 266
 267 bool X86RegisterInfo::needsStackRealignment(const MachineFunction &MF) const {
 268   MachineFrameInfo *MFI = MF.getFrameInfo();;
 269
 270   // FIXME: Currently we don't support stack realignment for functions with
 271   // variable-sized allocas
 272   return (RealignStack &&
 273           (MFI->getMaxAlignment() > StackAlign &&
 274            !MFI->hasVarSizedObjects()));
 275 }
 276
 277 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 278   return !MF.getFrameInfo()->hasVarSizedObjects();
 279 }
 280
 281 void X86RegisterInfo::
 282 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 283                               MachineBasicBlock::iterator I) const {
 284   if (!hasReservedCallFrame(MF)) {
 285     // If the stack pointer can be changed after prologue, turn the
 286     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 287     // adjcallstackdown instruction into 'add ESP, <amt>'
 288     // TODO: consider using push / pop instead of sub + store / add
 289     MachineInstr *Old = I;
 290     uint64_t Amount = Old->getOperand(0).getImm();
 291     if (Amount != 0) {
 292       // We need to keep the stack aligned properly.  To do this, we round the
 293       // amount of space needed for the outgoing arguments up to the next
 294       // alignment boundary.
 295       Amount = (Amount+StackAlign-1)/StackAlign*StackAlign;
 296
 297       MachineInstr *New = 0;
 298       if (Old->getOpcode() == X86::ADJCALLSTACKDOWN) {
 299         New=BuildMI(TII.get(Is64Bit ? X86::SUB64ri32 : X86::SUB32ri), StackPtr)
 300           .addReg(StackPtr).addImm(Amount);
 301       } else {
 302         assert(Old->getOpcode() == X86::ADJCALLSTACKUP);
 303         // factor out the amount the callee already popped.
 304         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 305         Amount -= CalleeAmt;
 306         if (Amount) {
 307           unsigned Opc = (Amount < 128) ?
 308             (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 309             (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri);
 310           New = BuildMI(TII.get(Opc), StackPtr).addReg(StackPtr).addImm(Amount);
 311         }
 312       }
 313
 314       // Replace the pseudo instruction with a new instruction...
 315       if (New) MBB.insert(I, New);
 316     }
 317   } else if (I->getOpcode() == X86::ADJCALLSTACKUP) {
 318     // If we are performing frame pointer elimination and if the callee pops
 319     // something off the stack pointer, add it back.  We do this until we have
 320     // more advanced stack pointer tracking ability.
 321     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 322       unsigned Opc = (CalleeAmt < 128) ?
 323         (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 324         (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri);
 325       MachineInstr *New =
 326         BuildMI(TII.get(Opc), StackPtr).addReg(StackPtr).addImm(CalleeAmt);
 327       MBB.insert(I, New);
 328     }
 329   }
 330
 331   MBB.erase(I);
 332 }
 333
 334 void X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 335                                           int SPAdj, RegScavenger *RS) const{
 336   assert(SPAdj == 0 && "Unexpected");
 337
 338   unsigned i = 0;
 339   MachineInstr &MI = *II;
 340   MachineFunction &MF = *MI.getParent()->getParent();
 341   while (!MI.getOperand(i).isFrameIndex()) {
 342     ++i;
 343     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 344   }
 345
 346   int FrameIndex = MI.getOperand(i).getIndex();
 347   // This must be part of a four operand memory reference.  Replace the
 348   // FrameIndex with base register with EBP.  Add an offset to the offset.
 349   MI.getOperand(i).ChangeToRegister(hasFP(MF) ? FramePtr : StackPtr, false);
 350
 351   // Now add the frame object offset to the offset from EBP.
 352   int64_t Offset = MF.getFrameInfo()->getObjectOffset(FrameIndex) +
 353                    MI.getOperand(i+3).getImm()+SlotSize;
 354
 355   if (!hasFP(MF))
 356     Offset += MF.getFrameInfo()->getStackSize();
 357   else {
 358     Offset += SlotSize;  // Skip the saved EBP
 359     // Skip the RETADDR move area
 360     X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 361     int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 362     if (TailCallReturnAddrDelta < 0) Offset -= TailCallReturnAddrDelta;
 363   }
 364
 365   MI.getOperand(i+3).ChangeToImmediate(Offset);
 366 }
 367
 368 void
 369 X86RegisterInfo::processFunctionBeforeFrameFinalized(MachineFunction &MF) const{
 370   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 371   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 372   if (TailCallReturnAddrDelta < 0) {
 373     // create RETURNADDR area
 374     //   arg
 375     //   arg
 376     //   RETADDR
 377     //   { ...
 378     //     RETADDR area
 379     //     ...
 380     //   }
 381     //   [EBP]
 382     MF.getFrameInfo()->
 383       CreateFixedObject(-TailCallReturnAddrDelta,
 384                         (-1*SlotSize)+TailCallReturnAddrDelta);
 385   }
 386   if (hasFP(MF)) {
 387     assert((TailCallReturnAddrDelta <= 0) &&
 388            "The Delta should always be zero or negative");
 389     // Create a frame entry for the EBP register that must be saved.
 390     int FrameIdx = MF.getFrameInfo()->CreateFixedObject(SlotSize,
 391                                                         (int)SlotSize * -2+
 392                                                        TailCallReturnAddrDelta);
 393     assert(FrameIdx == MF.getFrameInfo()->getObjectIndexBegin() &&
 394            "Slot for EBP register must be last in order to be found!");
 395   }
 396 }
 397
 398 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 399 /// stack pointer by a constant value.
 400 static
 401 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 402                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 403                   const TargetInstrInfo &TII) {
 404   bool isSub = NumBytes < 0;
 405   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 406   unsigned Opc = isSub
 407     ? ((Offset < 128) ?
 408        (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 409        (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri))
 410     : ((Offset < 128) ?
 411        (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 412        (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri));
 413   uint64_t Chunk = (1LL << 31) - 1;
 414
 415   while (Offset) {
 416     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 417     BuildMI(MBB, MBBI, TII.get(Opc), StackPtr).addReg(StackPtr).addImm(ThisVal);
 418     Offset -= ThisVal;
 419   }
 420 }
 421
 422 // mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 423 static
 424 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 425                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 426   if (MBBI == MBB.begin()) return;
 427
 428   MachineBasicBlock::iterator PI = prior(MBBI);
 429   unsigned Opc = PI->getOpcode();
 430   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 431        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 432       PI->getOperand(0).getReg() == StackPtr) {
 433     if (NumBytes)
 434       *NumBytes += PI->getOperand(2).getImm();
 435     MBB.erase(PI);
 436   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 437               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 438              PI->getOperand(0).getReg() == StackPtr) {
 439     if (NumBytes)
 440       *NumBytes -= PI->getOperand(2).getImm();
 441     MBB.erase(PI);
 442   }
 443 }
 444
 445 // mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 446 static
 447 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 448                         MachineBasicBlock::iterator &MBBI,
 449                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 450   return;
 451
 452   if (MBBI == MBB.end()) return;
 453
 454   MachineBasicBlock::iterator NI = next(MBBI);
 455   if (NI == MBB.end()) return;
 456
 457   unsigned Opc = NI->getOpcode();
 458   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 459        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 460       NI->getOperand(0).getReg() == StackPtr) {
 461     if (NumBytes)
 462       *NumBytes -= NI->getOperand(2).getImm();
 463     MBB.erase(NI);
 464     MBBI = NI;
 465   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 466               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 467              NI->getOperand(0).getReg() == StackPtr) {
 468     if (NumBytes)
 469       *NumBytes += NI->getOperand(2).getImm();
 470     MBB.erase(NI);
 471     MBBI = NI;
 472   }
 473 }
 474
 475 /// mergeSPUpdates - Checks the instruction before/after the passed
 476 /// instruction. If it is an ADD/SUB instruction it is deleted
 477 /// argument and the stack adjustment is returned as a positive value for ADD
 478 /// and a negative for SUB.
 479 static int mergeSPUpdates(MachineBasicBlock &MBB,
 480                            MachineBasicBlock::iterator &MBBI,
 481                            unsigned StackPtr,
 482                            bool doMergeWithPrevious) {
 483
 484   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 485       (!doMergeWithPrevious && MBBI == MBB.end()))
 486     return 0;
 487
 488   int Offset = 0;
 489
 490   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 491   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : next(MBBI);
 492   unsigned Opc = PI->getOpcode();
 493   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 494        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 495       PI->getOperand(0).getReg() == StackPtr){
 496     Offset += PI->getOperand(2).getImm();
 497     MBB.erase(PI);
 498     if (!doMergeWithPrevious) MBBI = NI;
 499   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 500               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 501              PI->getOperand(0).getReg() == StackPtr) {
 502     Offset -= PI->getOperand(2).getImm();
 503     MBB.erase(PI);
 504     if (!doMergeWithPrevious) MBBI = NI;
 505   }
 506
 507   return Offset;
 508 }
 509
 510 void X86RegisterInfo::emitFrameMoves(MachineFunction &MF,
 511                                      unsigned FrameLabelId,
 512                                      unsigned ReadyLabelId) const {
 513   MachineFrameInfo *MFI = MF.getFrameInfo();
 514   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 515   if (!MMI)
 516     return;
 517
 518   uint64_t StackSize = MFI->getStackSize();
 519   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 520   const TargetData *TD = MF.getTarget().getTargetData();
 521
 522   // Calculate amount of bytes used for return address storing
 523   int stackGrowth =
 524     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 525      TargetFrameInfo::StackGrowsUp ?
 526      TD->getPointerSize() : -TD->getPointerSize());
 527
 528   if (StackSize) {
 529     // Show update of SP.
 530     if (hasFP(MF)) {
 531       // Adjust SP
 532       MachineLocation SPDst(MachineLocation::VirtualFP);
 533       MachineLocation SPSrc(MachineLocation::VirtualFP, 2*stackGrowth);
 534       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 535     } else {
 536       MachineLocation SPDst(MachineLocation::VirtualFP);
 537       MachineLocation SPSrc(MachineLocation::VirtualFP,
 538                             -StackSize+stackGrowth);
 539       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 540     }
 541   } else {
 542     //FIXME: Verify & implement for FP
 543     MachineLocation SPDst(StackPtr);
 544     MachineLocation SPSrc(StackPtr, stackGrowth);
 545     Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 546   }
 547
 548   // Add callee saved registers to move list.
 549   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 550
 551   // FIXME: This is dirty hack. The code itself is pretty mess right now.
 552   // It should be rewritten from scratch and generalized sometimes.
 553
 554   // Determine maximum offset (minumum due to stack growth)
 555   int64_t MaxOffset = 0;
 556   for (unsigned I = 0, E = CSI.size(); I!=E; ++I)
 557     MaxOffset = std::min(MaxOffset,
 558                          MFI->getObjectOffset(CSI[I].getFrameIdx()));
 559
 560   // Calculate offsets
 561   int64_t saveAreaOffset = (hasFP(MF) ? 3 : 2)*stackGrowth;
 562   for (unsigned I = 0, E = CSI.size(); I!=E; ++I) {
 563     int64_t Offset = MFI->getObjectOffset(CSI[I].getFrameIdx());
 564     unsigned Reg = CSI[I].getReg();
 565     Offset = (MaxOffset-Offset+saveAreaOffset);
 566     MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 567     MachineLocation CSSrc(Reg);
 568     Moves.push_back(MachineMove(FrameLabelId, CSDst, CSSrc));
 569   }
 570
 571   if (hasFP(MF)) {
 572     // Save FP
 573     MachineLocation FPDst(MachineLocation::VirtualFP, 2*stackGrowth);
 574     MachineLocation FPSrc(FramePtr);
 575     Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 576   }
 577
 578   MachineLocation FPDst(hasFP(MF) ? FramePtr : StackPtr);
 579   MachineLocation FPSrc(MachineLocation::VirtualFP);
 580   Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 581 }
 582
 583
 584 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 585   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 586   MachineFrameInfo *MFI = MF.getFrameInfo();
 587   const Function* Fn = MF.getFunction();
 588   const X86Subtarget* Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 589   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 590   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 591   MachineBasicBlock::iterator MBBI = MBB.begin();
 592   bool needsFrameMoves = (MMI && MMI->hasDebugInfo()) ||
 593                           !Fn->doesNotThrow() ||
 594                           UnwindTablesMandatory;
 595   // Prepare for frame info.
 596   unsigned FrameLabelId = 0;
 597
 598   // Get the number of bytes to allocate from the FrameInfo.
 599   uint64_t StackSize = MFI->getStackSize();
 600   // Add RETADDR move area to callee saved frame size.
 601   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 602   if (TailCallReturnAddrDelta < 0)
 603     X86FI->setCalleeSavedFrameSize(
 604           X86FI->getCalleeSavedFrameSize() +(-TailCallReturnAddrDelta));
 605   uint64_t NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
 606
 607   // Insert stack pointer adjustment for later moving of return addr.  Only
 608   // applies to tail call optimized functions where the callee argument stack
 609   // size is bigger than the callers.
 610   if (TailCallReturnAddrDelta < 0) {
 611     BuildMI(MBB, MBBI, TII.get(Is64Bit? X86::SUB64ri32 : X86::SUB32ri),
 612             StackPtr).addReg(StackPtr).addImm(-TailCallReturnAddrDelta);
 613   }
 614
 615   if (hasFP(MF)) {
 616     // Get the offset of the stack slot for the EBP register... which is
 617     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 618     // Update the frame offset adjustment.
 619     MFI->setOffsetAdjustment(SlotSize-NumBytes);
 620
 621     // Save EBP into the appropriate stack slot...
 622     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 623       .addReg(FramePtr);
 624     NumBytes -= SlotSize;
 625
 626     if (needsFrameMoves) {
 627       // Mark effective beginning of when frame pointer becomes valid.
 628       FrameLabelId = MMI->NextLabelID();
 629       BuildMI(MBB, MBBI, TII.get(X86::LABEL)).addImm(FrameLabelId).addImm(0);
 630     }
 631
 632     // Update EBP with the new base value...
 633     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 634       .addReg(StackPtr);
 635   }
 636
 637   unsigned ReadyLabelId = 0;
 638   if (needsFrameMoves) {
 639     // Mark effective beginning of when frame pointer is ready.
 640     ReadyLabelId = MMI->NextLabelID();
 641     BuildMI(MBB, MBBI, TII.get(X86::LABEL)).addImm(ReadyLabelId).addImm(0);
 642   }
 643
 644   // Skip the callee-saved push instructions.
 645   while (MBBI != MBB.end() &&
 646          (MBBI->getOpcode() == X86::PUSH32r ||
 647           MBBI->getOpcode() == X86::PUSH64r))
 648     ++MBBI;
 649
 650   if (NumBytes) {   // adjust stack pointer: ESP -= numbytes
 651     if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
 652       // Check, whether EAX is livein for this function
 653       bool isEAXAlive = false;
 654       for (MachineRegisterInfo::livein_iterator
 655            II = MF.getRegInfo().livein_begin(),
 656            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
 657         unsigned Reg = II->first;
 658         isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
 659                       Reg == X86::AH || Reg == X86::AL);
 660       }
 661
 662       // Function prologue calls _alloca to probe the stack when allocating
 663       // more than 4k bytes in one go. Touching the stack at 4K increments is
 664       // necessary to ensure that the guard pages used by the OS virtual memory
 665       // manager are allocated in correct sequence.
 666       if (!isEAXAlive) {
 667         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes);
 668         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 669           .addExternalSymbol("_alloca");
 670       } else {
 671         // Save EAX
 672         BuildMI(MBB, MBBI, TII.get(X86::PUSH32r), X86::EAX);
 673         // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
 674         // allocated bytes for EAX.
 675         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes-4);
 676         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 677           .addExternalSymbol("_alloca");
 678         // Restore EAX
 679         MachineInstr *MI = addRegOffset(BuildMI(TII.get(X86::MOV32rm),X86::EAX),
 680                                         StackPtr, NumBytes-4);
 681         MBB.insert(MBBI, MI);
 682       }
 683     } else {
 684       // If there is an SUB32ri of ESP immediately before this instruction,
 685       // merge the two. This can be the case when tail call elimination is
 686       // enabled and the callee has more arguments then the caller.
 687       NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
 688       // If there is an ADD32ri or SUB32ri of ESP immediately after this
 689       // instruction, merge the two instructions.
 690       mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
 691
 692       if (NumBytes)
 693         emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
 694     }
 695   }
 696
 697   if (needsFrameMoves)
 698     emitFrameMoves(MF, FrameLabelId, ReadyLabelId);
 699
 700   // If it's main() on Cygwin\Mingw32 we should align stack as well
 701   if (Fn->hasExternalLinkage() && Fn->getName() == "main" &&
 702       Subtarget->isTargetCygMing()) {
 703     BuildMI(MBB, MBBI, TII.get(X86::AND32ri), X86::ESP)
 704                 .addReg(X86::ESP).addImm(-StackAlign);
 705
 706     // Probe the stack
 707     BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(StackAlign);
 708     BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32)).addExternalSymbol("_alloca");
 709   }
 710 }
 711
 712 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
 713                                    MachineBasicBlock &MBB) const {
 714   const MachineFrameInfo *MFI = MF.getFrameInfo();
 715   const Function* Fn = MF.getFunction();
 716   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 717   const X86Subtarget* Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 718   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 719   unsigned RetOpcode = MBBI->getOpcode();
 720
 721   switch (RetOpcode) {
 722   case X86::RET:
 723   case X86::RETI:
 724   case X86::TCRETURNdi:
 725   case X86::TCRETURNri:
 726   case X86::TCRETURNri64:
 727   case X86::TCRETURNdi64:
 728   case X86::EH_RETURN:
 729   case X86::TAILJMPd:
 730   case X86::TAILJMPr:
 731   case X86::TAILJMPm: break;  // These are ok
 732   default:
 733     assert(0 && "Can only insert epilog into returning blocks");
 734   }
 735
 736   // Get the number of bytes to allocate from the FrameInfo
 737   uint64_t StackSize = MFI->getStackSize();
 738   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
 739   uint64_t NumBytes = StackSize - CSSize;
 740
 741   if (hasFP(MF)) {
 742     // pop EBP.
 743     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
 744     NumBytes -= SlotSize;
 745   }
 746
 747   // Skip the callee-saved pop instructions.
 748   while (MBBI != MBB.begin()) {
 749     MachineBasicBlock::iterator PI = prior(MBBI);
 750     unsigned Opc = PI->getOpcode();
 751     if (Opc != X86::POP32r && Opc != X86::POP64r &&
 752         !PI->getDesc().isTerminator())
 753       break;
 754     --MBBI;
 755   }
 756
 757   // If there is an ADD32ri or SUB32ri of ESP immediately before this
 758   // instruction, merge the two instructions.
 759   if (NumBytes || MFI->hasVarSizedObjects())
 760     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
 761
 762   // If dynamic alloca is used, then reset esp to point to the last callee-saved
 763   // slot before popping them off!  Also, if it's main() on Cygwin/Mingw32 we
 764   // aligned stack in the prologue, - revert stack changes back. Note: we're
 765   // assuming, that frame pointer was forced for main()
 766   if (MFI->hasVarSizedObjects() ||
 767       (Fn->hasExternalLinkage() && Fn->getName() == "main" &&
 768        Subtarget->isTargetCygMing())) {
 769     unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
 770     if (CSSize) {
 771       MachineInstr *MI = addRegOffset(BuildMI(TII.get(Opc), StackPtr),
 772                                       FramePtr, -CSSize);
 773       MBB.insert(MBBI, MI);
 774     } else
 775       BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),StackPtr).
 776         addReg(FramePtr);
 777
 778     NumBytes = 0;
 779   }
 780
 781   // adjust stack pointer back: ESP += numbytes
 782   if (NumBytes)
 783     emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
 784
 785   // We're returning from function via eh_return.
 786   if (RetOpcode == X86::EH_RETURN) {
 787     MBBI = prior(MBB.end());
 788     MachineOperand &DestAddr  = MBBI->getOperand(0);
 789     assert(DestAddr.isRegister() && "Offset should be in register!");
 790     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),StackPtr).
 791       addReg(DestAddr.getReg());
 792   // Tail call return: adjust the stack pointer and jump to callee
 793   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
 794              RetOpcode== X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64) {
 795     MBBI = prior(MBB.end());
 796     MachineOperand &JumpTarget = MBBI->getOperand(0);
 797     MachineOperand &StackAdjust = MBBI->getOperand(1);
 798     assert( StackAdjust.isImmediate() && "Expecting immediate value.");
 799
 800     // Adjust stack pointer.
 801     int StackAdj = StackAdjust.getImm();
 802     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
 803     int Offset = 0;
 804     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
 805     // Incoporate the retaddr area.
 806     Offset = StackAdj-MaxTCDelta;
 807     assert(Offset >= 0 && "Offset should never be negative");
 808     if (Offset) {
 809       // Check for possible merge with preceeding ADD instruction.
 810       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 811       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
 812     }
 813     // Jump to label or value in register.
 814     if (RetOpcode == X86::TCRETURNdi|| RetOpcode == X86::TCRETURNdi64)
 815       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPd)).
 816         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset());
 817     else if (RetOpcode== X86::TCRETURNri64) {
 818       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
 819     } else
 820        BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr), JumpTarget.getReg());
 821     // Delete the pseudo instruction TCRETURN.
 822     MBB.erase(MBBI);
 823   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
 824              (X86FI->getTCReturnAddrDelta() < 0)) {
 825     // Add the return addr area delta back since we are not tail calling.
 826     int delta = -1*X86FI->getTCReturnAddrDelta();
 827     MBBI = prior(MBB.end());
 828     // Check for possible merge with preceeding ADD instruction.
 829     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 830     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
 831   }
 832 }
 833
 834 unsigned X86RegisterInfo::getRARegister() const {
 835   if (Is64Bit)
 836     return X86::RIP;  // Should have dwarf #16
 837   else
 838     return X86::EIP;  // Should have dwarf #8
 839 }
 840
 841 unsigned X86RegisterInfo::getFrameRegister(MachineFunction &MF) const {
 842   return hasFP(MF) ? FramePtr : StackPtr;
 843 }
 844
 845 int
 846 X86RegisterInfo::getFrameIndexOffset(MachineFunction &MF, int FI) const {
 847   int Offset = MF.getFrameInfo()->getObjectOffset(FI) + SlotSize;
 848   if (!hasFP(MF))
 849     return Offset + MF.getFrameInfo()->getStackSize();
 850
 851   Offset += SlotSize;  // Skip the saved EBP
 852   // Skip the RETADDR move area
 853   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 854   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 855   if (TailCallReturnAddrDelta < 0) Offset -= TailCallReturnAddrDelta;
 856   return Offset;
 857 }
 858
 859 void X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves)
 860                                                                          const {
 861   // Calculate amount of bytes used for return address storing
 862   int stackGrowth = (Is64Bit ? -8 : -4);
 863
 864   // Initial state of the frame pointer is esp+4.
 865   MachineLocation Dst(MachineLocation::VirtualFP);
 866   MachineLocation Src(StackPtr, stackGrowth);
 867   Moves.push_back(MachineMove(0, Dst, Src));
 868
 869   // Add return address to move list
 870   MachineLocation CSDst(StackPtr, stackGrowth);
 871   MachineLocation CSSrc(getRARegister());
 872   Moves.push_back(MachineMove(0, CSDst, CSSrc));
 873 }
 874
 875 unsigned X86RegisterInfo::getEHExceptionRegister() const {
 876   assert(0 && "What is the exception register");
 877   return 0;
 878 }
 879
 880 unsigned X86RegisterInfo::getEHHandlerRegister() const {
 881   assert(0 && "What is the exception handler register");
 882   return 0;
 883 }
 884
 885 namespace llvm {
 886 unsigned getX86SubSuperRegister(unsigned Reg, MVT::ValueType VT, bool High) {
 887   switch (VT) {
 888   default: return Reg;
 889   case MVT::i8:
 890     if (High) {
 891       switch (Reg) {
 892       default: return 0;
 893       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 894         return X86::AH;
 895       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 896         return X86::DH;
 897       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 898         return X86::CH;
 899       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 900         return X86::BH;
 901       }
 902     } else {
 903       switch (Reg) {
 904       default: return 0;
 905       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 906         return X86::AL;
 907       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 908         return X86::DL;
 909       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 910         return X86::CL;
 911       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 912         return X86::BL;
 913       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
 914         return X86::SIL;
 915       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
 916         return X86::DIL;
 917       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
 918         return X86::BPL;
 919       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
 920         return X86::SPL;
 921       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
 922         return X86::R8B;
 923       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
 924         return X86::R9B;
 925       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
 926         return X86::R10B;
 927       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
 928         return X86::R11B;
 929       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
 930         return X86::R12B;
 931       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
 932         return X86::R13B;
 933       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
 934         return X86::R14B;
 935       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
 936         return X86::R15B;
 937       }
 938     }
 939   case MVT::i16:
 940     switch (Reg) {
 941     default: return Reg;
 942     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 943       return X86::AX;
 944     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 945       return X86::DX;
 946     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 947       return X86::CX;
 948     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 949       return X86::BX;
 950     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
 951       return X86::SI;
 952     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
 953       return X86::DI;
 954     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
 955       return X86::BP;
 956     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
 957       return X86::SP;
 958     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
 959       return X86::R8W;
 960     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
 961       return X86::R9W;
 962     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
 963       return X86::R10W;
 964     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
 965       return X86::R11W;
 966     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
 967       return X86::R12W;
 968     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
 969       return X86::R13W;
 970     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
 971       return X86::R14W;
 972     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
 973       return X86::R15W;
 974     }
 975   case MVT::i32:
 976     switch (Reg) {
 977     default: return Reg;
 978     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 979       return X86::EAX;
 980     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 981       return X86::EDX;
 982     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 983       return X86::ECX;
 984     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 985       return X86::EBX;
 986     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
 987       return X86::ESI;
 988     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
 989       return X86::EDI;
 990     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
 991       return X86::EBP;
 992     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
 993       return X86::ESP;
 994     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
 995       return X86::R8D;
 996     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
 997       return X86::R9D;
 998     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
 999       return X86::R10D;
1000     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1001       return X86::R11D;
1002     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1003       return X86::R12D;
1004     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1005       return X86::R13D;
1006     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1007       return X86::R14D;
1008     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1009       return X86::R15D;
1010     }
1011   case MVT::i64:
1012     switch (Reg) {
1013     default: return Reg;
1014     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1015       return X86::RAX;
1016     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1017       return X86::RDX;
1018     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1019       return X86::RCX;
1020     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1021       return X86::RBX;
1022     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1023       return X86::RSI;
1024     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1025       return X86::RDI;
1026     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1027       return X86::RBP;
1028     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1029       return X86::RSP;
1030     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1031       return X86::R8;
1032     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1033       return X86::R9;
1034     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1035       return X86::R10;
1036     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1037       return X86::R11;
1038     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1039       return X86::R12;
1040     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1041       return X86::R13;
1042     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1043       return X86::R14;
1044     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1045       return X86::R15;
1046     }
1047   }
1048
1049   return Reg;
1050 }
1051 }
1052
1053 #include "X86GenRegisterInfo.inc"