lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFunctionPass.h"
  29 #include "llvm/CodeGen/MachineFrameInfo.h"
  30 #include "llvm/CodeGen/MachineLocation.h"
  31 #include "llvm/CodeGen/MachineModuleInfo.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/Target/TargetAsmInfo.h"
  34 #include "llvm/Target/TargetFrameInfo.h"
  35 #include "llvm/Target/TargetInstrInfo.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/BitVector.h"
  39 #include "llvm/ADT/STLExtras.h"
  40 #include "llvm/Support/Compiler.h"
  41 using namespace llvm;
  42
  43 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  44                                  const TargetInstrInfo &tii)
  45   : X86GenRegisterInfo(tm.getSubtarget<X86Subtarget>().is64Bit() ?
  46                          X86::ADJCALLSTACKDOWN64 :
  47                          X86::ADJCALLSTACKDOWN32,
  48                        tm.getSubtarget<X86Subtarget>().is64Bit() ?
  49                          X86::ADJCALLSTACKUP64 :
  50                          X86::ADJCALLSTACKUP32),
  51     TM(tm), TII(tii) {
  52   // Cache some information.
  53   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  54   Is64Bit = Subtarget->is64Bit();
  55   IsWin64 = Subtarget->isTargetWin64();
  56   StackAlign = TM.getFrameInfo()->getStackAlignment();
  57   if (Is64Bit) {
  58     SlotSize = 8;
  59     StackPtr = X86::RSP;
  60     FramePtr = X86::RBP;
  61   } else {
  62     SlotSize = 4;
  63     StackPtr = X86::ESP;
  64     FramePtr = X86::EBP;
  65   }
  66 }
  67
  68 // getDwarfRegNum - This function maps LLVM register identifiers to the
  69 // Dwarf specific numbering, used in debug info and exception tables.
  70
  71 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  72   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  73   unsigned Flavour = DWARFFlavour::X86_64;
  74   if (!Subtarget->is64Bit()) {
  75     if (Subtarget->isTargetDarwin()) {
  76       if (isEH)
  77         Flavour = DWARFFlavour::X86_32_DarwinEH;
  78       else
  79         Flavour = DWARFFlavour::X86_32_Generic;
  80     } else if (Subtarget->isTargetCygMing()) {
  81       // Unsupported by now, just quick fallback
  82       Flavour = DWARFFlavour::X86_32_Generic;
  83     } else {
  84       Flavour = DWARFFlavour::X86_32_Generic;
  85     }
  86   }
  87
  88   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  89 }
  90
  91 // getX86RegNum - This function maps LLVM register identifiers to their X86
  92 // specific numbering, which is used in various places encoding instructions.
  93 //
  94 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) {
  95   switch(RegNo) {
  96   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
  97   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
  98   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
  99   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
 100   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
 101     return N86::ESP;
 102   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
 103     return N86::EBP;
 104   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
 105     return N86::ESI;
 106   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 107     return N86::EDI;
 108
 109   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 110     return N86::EAX;
 111   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 112     return N86::ECX;
 113   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 114     return N86::EDX;
 115   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 116     return N86::EBX;
 117   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 118     return N86::ESP;
 119   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 120     return N86::EBP;
 121   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 122     return N86::ESI;
 123   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 124     return N86::EDI;
 125
 126   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 127   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 128     return RegNo-X86::ST0;
 129
 130   case X86::XMM0: case X86::XMM8: case X86::MM0:
 131     return 0;
 132   case X86::XMM1: case X86::XMM9: case X86::MM1:
 133     return 1;
 134   case X86::XMM2: case X86::XMM10: case X86::MM2:
 135     return 2;
 136   case X86::XMM3: case X86::XMM11: case X86::MM3:
 137     return 3;
 138   case X86::XMM4: case X86::XMM12: case X86::MM4:
 139     return 4;
 140   case X86::XMM5: case X86::XMM13: case X86::MM5:
 141     return 5;
 142   case X86::XMM6: case X86::XMM14: case X86::MM6:
 143     return 6;
 144   case X86::XMM7: case X86::XMM15: case X86::MM7:
 145     return 7;
 146
 147   default:
 148     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 149     assert(0 && "Register allocator hasn't allocated reg correctly yet!");
 150     return 0;
 151   }
 152 }
 153
 154 const TargetRegisterClass *
 155 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 156   if (RC == &X86::CCRRegClass) {
 157     if (Is64Bit)
 158       return &X86::GR64RegClass;
 159     else
 160       return &X86::GR32RegClass;
 161   }
 162   return NULL;
 163 }
 164
 165 const unsigned *
 166 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 167   bool callsEHReturn = false;
 168
 169   if (MF) {
 170     const MachineFrameInfo *MFI = MF->getFrameInfo();
 171     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 172     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 173   }
 174
 175   static const unsigned CalleeSavedRegs32Bit[] = {
 176     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 177   };
 178
 179   static const unsigned CalleeSavedRegs32EHRet[] = {
 180     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 181   };
 182
 183   static const unsigned CalleeSavedRegs64Bit[] = {
 184     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 185   };
 186
 187   static const unsigned CalleeSavedRegs64EHRet[] = {
 188     X86::RAX, X86::RDX, X86::RBX, X86::R12,
 189     X86::R13, X86::R14, X86::R15, X86::RBP, 0
 190   };
 191
 192   static const unsigned CalleeSavedRegsWin64[] = {
 193     X86::RBX,   X86::RBP,   X86::RDI,   X86::RSI,
 194     X86::R12,   X86::R13,   X86::R14,   X86::R15,
 195     X86::XMM6,  X86::XMM7,  X86::XMM8,  X86::XMM9,
 196     X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13,
 197     X86::XMM14, X86::XMM15, 0
 198   };
 199
 200   if (Is64Bit) {
 201     if (IsWin64)
 202       return CalleeSavedRegsWin64;
 203     else
 204       return (callsEHReturn ? CalleeSavedRegs64EHRet : CalleeSavedRegs64Bit);
 205   } else {
 206     return (callsEHReturn ? CalleeSavedRegs32EHRet : CalleeSavedRegs32Bit);
 207   }
 208 }
 209
 210 const TargetRegisterClass* const*
 211 X86RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 212   bool callsEHReturn = false;
 213
 214   if (MF) {
 215     const MachineFrameInfo *MFI = MF->getFrameInfo();
 216     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 217     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 218   }
 219
 220   static const TargetRegisterClass * const CalleeSavedRegClasses32Bit[] = {
 221     &X86::GR32RegClass, &X86::GR32RegClass,
 222     &X86::GR32RegClass, &X86::GR32RegClass,  0
 223   };
 224   static const TargetRegisterClass * const CalleeSavedRegClasses32EHRet[] = {
 225     &X86::GR32RegClass, &X86::GR32RegClass,
 226     &X86::GR32RegClass, &X86::GR32RegClass,
 227     &X86::GR32RegClass, &X86::GR32RegClass,  0
 228   };
 229   static const TargetRegisterClass * const CalleeSavedRegClasses64Bit[] = {
 230     &X86::GR64RegClass, &X86::GR64RegClass,
 231     &X86::GR64RegClass, &X86::GR64RegClass,
 232     &X86::GR64RegClass, &X86::GR64RegClass, 0
 233   };
 234   static const TargetRegisterClass * const CalleeSavedRegClasses64EHRet[] = {
 235     &X86::GR64RegClass, &X86::GR64RegClass,
 236     &X86::GR64RegClass, &X86::GR64RegClass,
 237     &X86::GR64RegClass, &X86::GR64RegClass,
 238     &X86::GR64RegClass, &X86::GR64RegClass, 0
 239   };
 240   static const TargetRegisterClass * const CalleeSavedRegClassesWin64[] = {
 241     &X86::GR64RegClass,  &X86::GR64RegClass,
 242     &X86::GR64RegClass,  &X86::GR64RegClass,
 243     &X86::GR64RegClass,  &X86::GR64RegClass,
 244     &X86::GR64RegClass,  &X86::GR64RegClass,
 245     &X86::VR128RegClass, &X86::VR128RegClass,
 246     &X86::VR128RegClass, &X86::VR128RegClass,
 247     &X86::VR128RegClass, &X86::VR128RegClass,
 248     &X86::VR128RegClass, &X86::VR128RegClass,
 249     &X86::VR128RegClass, &X86::VR128RegClass, 0
 250   };
 251
 252   if (Is64Bit) {
 253     if (IsWin64)
 254       return CalleeSavedRegClassesWin64;
 255     else
 256       return (callsEHReturn ?
 257               CalleeSavedRegClasses64EHRet : CalleeSavedRegClasses64Bit);
 258   } else {
 259     return (callsEHReturn ?
 260             CalleeSavedRegClasses32EHRet : CalleeSavedRegClasses32Bit);
 261   }
 262 }
 263
 264 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 265   BitVector Reserved(getNumRegs());
 266   // Set the stack-pointer register and its aliases as reserved.
 267   Reserved.set(X86::RSP);
 268   Reserved.set(X86::ESP);
 269   Reserved.set(X86::SP);
 270   Reserved.set(X86::SPL);
 271   // Set the frame-pointer register and its aliases as reserved if needed.
 272   if (hasFP(MF)) {
 273     Reserved.set(X86::RBP);
 274     Reserved.set(X86::EBP);
 275     Reserved.set(X86::BP);
 276     Reserved.set(X86::BPL);
 277   }
 278   // Mark the x87 stack registers as reserved, since they don't
 279   // behave normally with respect to liveness. We don't fully
 280   // model the effects of x87 stack pushes and pops after
 281   // stackification.
 282   Reserved.set(X86::ST0);
 283   Reserved.set(X86::ST1);
 284   Reserved.set(X86::ST2);
 285   Reserved.set(X86::ST3);
 286   Reserved.set(X86::ST4);
 287   Reserved.set(X86::ST5);
 288   Reserved.set(X86::ST6);
 289   Reserved.set(X86::ST7);
 290   return Reserved;
 291 }
 292
 293 //===----------------------------------------------------------------------===//
 294 // Stack Frame Processing methods
 295 //===----------------------------------------------------------------------===//
 296
 297 static unsigned calculateMaxStackAlignment(const MachineFrameInfo *FFI) {
 298   unsigned MaxAlign = 0;
 299   for (int i = FFI->getObjectIndexBegin(),
 300          e = FFI->getObjectIndexEnd(); i != e; ++i) {
 301     if (FFI->isDeadObjectIndex(i))
 302       continue;
 303     unsigned Align = FFI->getObjectAlignment(i);
 304     MaxAlign = std::max(MaxAlign, Align);
 305   }
 306
 307   return MaxAlign;
 308 }
 309
 310 // hasFP - Return true if the specified function should have a dedicated frame
 311 // pointer register.  This is true if the function has variable sized allocas or
 312 // if frame pointer elimination is disabled.
 313 //
 314 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 315   const MachineFrameInfo *MFI = MF.getFrameInfo();
 316   const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 317
 318   return (NoFramePointerElim ||
 319           needsStackRealignment(MF) ||
 320           MFI->hasVarSizedObjects() ||
 321           MFI->isFrameAddressTaken() ||
 322           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 323           (MMI && MMI->callsUnwindInit()));
 324 }
 325
 326 bool X86RegisterInfo::needsStackRealignment(const MachineFunction &MF) const {
 327   const MachineFrameInfo *MFI = MF.getFrameInfo();;
 328
 329   // FIXME: Currently we don't support stack realignment for functions with
 330   // variable-sized allocas
 331   return (RealignStack &&
 332           (MFI->getMaxAlignment() > StackAlign &&
 333            !MFI->hasVarSizedObjects()));
 334 }
 335
 336 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 337   return !MF.getFrameInfo()->hasVarSizedObjects();
 338 }
 339
 340 int
 341 X86RegisterInfo::getFrameIndexOffset(MachineFunction &MF, int FI) const {
 342   int Offset = MF.getFrameInfo()->getObjectOffset(FI) + SlotSize;
 343   uint64_t StackSize = MF.getFrameInfo()->getStackSize();
 344
 345   if (needsStackRealignment(MF)) {
 346     if (FI < 0)
 347       // Skip the saved EBP
 348       Offset += SlotSize;
 349     else {
 350       unsigned Align = MF.getFrameInfo()->getObjectAlignment(FI);
 351       assert( (-(Offset + StackSize)) % Align == 0);
 352       Align = 0;
 353       return Offset + StackSize;
 354     }
 355
 356     // FIXME: Support tail calls
 357   } else {
 358     if (!hasFP(MF))
 359       return Offset + StackSize;
 360
 361     // Skip the saved EBP
 362     Offset += SlotSize;
 363
 364     // Skip the RETADDR move area
 365     X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 366     int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 367     if (TailCallReturnAddrDelta < 0) Offset -= TailCallReturnAddrDelta;
 368   }
 369
 370   return Offset;
 371 }
 372
 373 void X86RegisterInfo::
 374 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 375                               MachineBasicBlock::iterator I) const {
 376   if (!hasReservedCallFrame(MF)) {
 377     // If the stack pointer can be changed after prologue, turn the
 378     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 379     // adjcallstackdown instruction into 'add ESP, <amt>'
 380     // TODO: consider using push / pop instead of sub + store / add
 381     MachineInstr *Old = I;
 382     uint64_t Amount = Old->getOperand(0).getImm();
 383     if (Amount != 0) {
 384       // We need to keep the stack aligned properly.  To do this, we round the
 385       // amount of space needed for the outgoing arguments up to the next
 386       // alignment boundary.
 387       Amount = (Amount+StackAlign-1)/StackAlign*StackAlign;
 388
 389       MachineInstr *New = 0;
 390       if (Old->getOpcode() == getCallFrameSetupOpcode()) {
 391         New = BuildMI(MF, TII.get(Is64Bit ? X86::SUB64ri32 : X86::SUB32ri),
 392                       StackPtr).addReg(StackPtr).addImm(Amount);
 393       } else {
 394         assert(Old->getOpcode() == getCallFrameDestroyOpcode());
 395         // factor out the amount the callee already popped.
 396         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 397         Amount -= CalleeAmt;
 398         if (Amount) {
 399           unsigned Opc = (Amount < 128) ?
 400             (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 401             (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri);
 402           New = BuildMI(MF, TII.get(Opc), StackPtr)
 403             .addReg(StackPtr).addImm(Amount);
 404         }
 405       }
 406
 407       // The EFLAGS implicit def is dead.
 408       New->getOperand(3).setIsDead();
 409
 410       // Replace the pseudo instruction with a new instruction...
 411       if (New) MBB.insert(I, New);
 412     }
 413   } else if (I->getOpcode() == getCallFrameDestroyOpcode()) {
 414     // If we are performing frame pointer elimination and if the callee pops
 415     // something off the stack pointer, add it back.  We do this until we have
 416     // more advanced stack pointer tracking ability.
 417     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 418       unsigned Opc = (CalleeAmt < 128) ?
 419         (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 420         (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri);
 421       MachineInstr *New =
 422         BuildMI(MF, TII.get(Opc), StackPtr).addReg(StackPtr).addImm(CalleeAmt);
 423       // The EFLAGS implicit def is dead.
 424       New->getOperand(3).setIsDead();
 425
 426       MBB.insert(I, New);
 427     }
 428   }
 429
 430   MBB.erase(I);
 431 }
 432
 433 void X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 434                                           int SPAdj, RegScavenger *RS) const{
 435   assert(SPAdj == 0 && "Unexpected");
 436
 437   unsigned i = 0;
 438   MachineInstr &MI = *II;
 439   MachineFunction &MF = *MI.getParent()->getParent();
 440   while (!MI.getOperand(i).isFI()) {
 441     ++i;
 442     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 443   }
 444
 445   int FrameIndex = MI.getOperand(i).getIndex();
 446
 447   unsigned BasePtr;
 448   if (needsStackRealignment(MF))
 449     BasePtr = (FrameIndex < 0 ? FramePtr : StackPtr);
 450   else
 451     BasePtr = (hasFP(MF) ? FramePtr : StackPtr);
 452
 453   // This must be part of a four operand memory reference.  Replace the
 454   // FrameIndex with base register with EBP.  Add an offset to the offset.
 455   MI.getOperand(i).ChangeToRegister(BasePtr, false);
 456
 457   // Now add the frame object offset to the offset from EBP.
 458   if (MI.getOperand(i+3).isImm()) {
 459     // Offset is a 32-bit integer.
 460     int Offset = getFrameIndexOffset(MF, FrameIndex) +
 461       (int)(MI.getOperand(i+3).getImm());
 462
 463      MI.getOperand(i+3).ChangeToImmediate(Offset);
 464   } else {
 465     // Offset is symbolic. This is extremely rare.
 466     uint64_t Offset = getFrameIndexOffset(MF, FrameIndex) +
 467                       (uint64_t)MI.getOperand(i+3).getOffset();
 468     MI.getOperand(i+3).setOffset(Offset);
 469   }
 470 }
 471
 472 void
 473 X86RegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 474                                                       RegScavenger *RS) const {
 475   MachineFrameInfo *FFI = MF.getFrameInfo();
 476
 477   // Calculate and set max stack object alignment early, so we can decide
 478   // whether we will need stack realignment (and thus FP).
 479   unsigned MaxAlign = std::max(FFI->getMaxAlignment(),
 480                                calculateMaxStackAlignment(FFI));
 481
 482   FFI->setMaxAlignment(MaxAlign);
 483 }
 484
 485 void
 486 X86RegisterInfo::processFunctionBeforeFrameFinalized(MachineFunction &MF) const{
 487   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 488   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 489   if (TailCallReturnAddrDelta < 0) {
 490     // create RETURNADDR area
 491     //   arg
 492     //   arg
 493     //   RETADDR
 494     //   { ...
 495     //     RETADDR area
 496     //     ...
 497     //   }
 498     //   [EBP]
 499     MF.getFrameInfo()->
 500       CreateFixedObject(-TailCallReturnAddrDelta,
 501                         (-1*SlotSize)+TailCallReturnAddrDelta);
 502   }
 503   if (hasFP(MF)) {
 504     assert((TailCallReturnAddrDelta <= 0) &&
 505            "The Delta should always be zero or negative");
 506     // Create a frame entry for the EBP register that must be saved.
 507     int FrameIdx = MF.getFrameInfo()->CreateFixedObject(SlotSize,
 508                                                         (int)SlotSize * -2+
 509                                                        TailCallReturnAddrDelta);
 510     assert(FrameIdx == MF.getFrameInfo()->getObjectIndexBegin() &&
 511            "Slot for EBP register must be last in order to be found!");
 512     FrameIdx = 0;
 513   }
 514 }
 515
 516 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 517 /// stack pointer by a constant value.
 518 static
 519 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 520                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 521                   const TargetInstrInfo &TII) {
 522   bool isSub = NumBytes < 0;
 523   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 524   unsigned Opc = isSub
 525     ? ((Offset < 128) ?
 526        (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 527        (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri))
 528     : ((Offset < 128) ?
 529        (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 530        (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri));
 531   uint64_t Chunk = (1LL << 31) - 1;
 532
 533   while (Offset) {
 534     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 535     MachineInstr *MI =
 536       BuildMI(MBB, MBBI, TII.get(Opc), StackPtr).addReg(StackPtr).addImm(ThisVal);
 537     // The EFLAGS implicit def is dead.
 538     MI->getOperand(3).setIsDead();
 539     Offset -= ThisVal;
 540   }
 541 }
 542
 543 // mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 544 static
 545 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 546                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 547   if (MBBI == MBB.begin()) return;
 548
 549   MachineBasicBlock::iterator PI = prior(MBBI);
 550   unsigned Opc = PI->getOpcode();
 551   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 552        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 553       PI->getOperand(0).getReg() == StackPtr) {
 554     if (NumBytes)
 555       *NumBytes += PI->getOperand(2).getImm();
 556     MBB.erase(PI);
 557   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 558               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 559              PI->getOperand(0).getReg() == StackPtr) {
 560     if (NumBytes)
 561       *NumBytes -= PI->getOperand(2).getImm();
 562     MBB.erase(PI);
 563   }
 564 }
 565
 566 // mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 567 static
 568 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 569                         MachineBasicBlock::iterator &MBBI,
 570                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 571   return;
 572
 573   if (MBBI == MBB.end()) return;
 574
 575   MachineBasicBlock::iterator NI = next(MBBI);
 576   if (NI == MBB.end()) return;
 577
 578   unsigned Opc = NI->getOpcode();
 579   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 580        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 581       NI->getOperand(0).getReg() == StackPtr) {
 582     if (NumBytes)
 583       *NumBytes -= NI->getOperand(2).getImm();
 584     MBB.erase(NI);
 585     MBBI = NI;
 586   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 587               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 588              NI->getOperand(0).getReg() == StackPtr) {
 589     if (NumBytes)
 590       *NumBytes += NI->getOperand(2).getImm();
 591     MBB.erase(NI);
 592     MBBI = NI;
 593   }
 594 }
 595
 596 /// mergeSPUpdates - Checks the instruction before/after the passed
 597 /// instruction. If it is an ADD/SUB instruction it is deleted
 598 /// argument and the stack adjustment is returned as a positive value for ADD
 599 /// and a negative for SUB.
 600 static int mergeSPUpdates(MachineBasicBlock &MBB,
 601                            MachineBasicBlock::iterator &MBBI,
 602                            unsigned StackPtr,
 603                            bool doMergeWithPrevious) {
 604
 605   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 606       (!doMergeWithPrevious && MBBI == MBB.end()))
 607     return 0;
 608
 609   int Offset = 0;
 610
 611   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 612   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : next(MBBI);
 613   unsigned Opc = PI->getOpcode();
 614   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 615        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 616       PI->getOperand(0).getReg() == StackPtr){
 617     Offset += PI->getOperand(2).getImm();
 618     MBB.erase(PI);
 619     if (!doMergeWithPrevious) MBBI = NI;
 620   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 621               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 622              PI->getOperand(0).getReg() == StackPtr) {
 623     Offset -= PI->getOperand(2).getImm();
 624     MBB.erase(PI);
 625     if (!doMergeWithPrevious) MBBI = NI;
 626   }
 627
 628   return Offset;
 629 }
 630
 631 void X86RegisterInfo::emitFrameMoves(MachineFunction &MF,
 632                                      unsigned FrameLabelId,
 633                                      unsigned ReadyLabelId) const {
 634   MachineFrameInfo *MFI = MF.getFrameInfo();
 635   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 636   if (!MMI)
 637     return;
 638
 639   uint64_t StackSize = MFI->getStackSize();
 640   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 641   const TargetData *TD = MF.getTarget().getTargetData();
 642
 643   // Calculate amount of bytes used for return address storing
 644   int stackGrowth =
 645     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 646      TargetFrameInfo::StackGrowsUp ?
 647      TD->getPointerSize() : -TD->getPointerSize());
 648
 649   if (StackSize) {
 650     // Show update of SP.
 651     if (hasFP(MF)) {
 652       // Adjust SP
 653       MachineLocation SPDst(MachineLocation::VirtualFP);
 654       MachineLocation SPSrc(MachineLocation::VirtualFP, 2*stackGrowth);
 655       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 656     } else {
 657       MachineLocation SPDst(MachineLocation::VirtualFP);
 658       MachineLocation SPSrc(MachineLocation::VirtualFP,
 659                             -StackSize+stackGrowth);
 660       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 661     }
 662   } else {
 663     //FIXME: Verify & implement for FP
 664     MachineLocation SPDst(StackPtr);
 665     MachineLocation SPSrc(StackPtr, stackGrowth);
 666     Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 667   }
 668
 669   // Add callee saved registers to move list.
 670   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 671
 672   // FIXME: This is dirty hack. The code itself is pretty mess right now.
 673   // It should be rewritten from scratch and generalized sometimes.
 674
 675   // Determine maximum offset (minumum due to stack growth)
 676   int64_t MaxOffset = 0;
 677   for (unsigned I = 0, E = CSI.size(); I!=E; ++I)
 678     MaxOffset = std::min(MaxOffset,
 679                          MFI->getObjectOffset(CSI[I].getFrameIdx()));
 680
 681   // Calculate offsets
 682   int64_t saveAreaOffset = (hasFP(MF) ? 3 : 2)*stackGrowth;
 683   for (unsigned I = 0, E = CSI.size(); I!=E; ++I) {
 684     int64_t Offset = MFI->getObjectOffset(CSI[I].getFrameIdx());
 685     unsigned Reg = CSI[I].getReg();
 686     Offset = (MaxOffset-Offset+saveAreaOffset);
 687     MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 688     MachineLocation CSSrc(Reg);
 689     Moves.push_back(MachineMove(FrameLabelId, CSDst, CSSrc));
 690   }
 691
 692   if (hasFP(MF)) {
 693     // Save FP
 694     MachineLocation FPDst(MachineLocation::VirtualFP, 2*stackGrowth);
 695     MachineLocation FPSrc(FramePtr);
 696     Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 697   }
 698
 699   MachineLocation FPDst(hasFP(MF) ? FramePtr : StackPtr);
 700   MachineLocation FPSrc(MachineLocation::VirtualFP);
 701   Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 702 }
 703
 704
 705 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 706   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 707   MachineFrameInfo *MFI = MF.getFrameInfo();
 708   const Function* Fn = MF.getFunction();
 709   const X86Subtarget* Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 710   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 711   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 712   MachineBasicBlock::iterator MBBI = MBB.begin();
 713   bool needsFrameMoves = (MMI && MMI->hasDebugInfo()) ||
 714                           !Fn->doesNotThrow() ||
 715                           UnwindTablesMandatory;
 716   // Prepare for frame info.
 717   unsigned FrameLabelId = 0;
 718
 719   // Get the number of bytes to allocate from the FrameInfo.
 720   uint64_t StackSize = MFI->getStackSize();
 721   // Get desired stack alignment
 722   uint64_t MaxAlign  = MFI->getMaxAlignment();
 723
 724   // Add RETADDR move area to callee saved frame size.
 725   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 726   if (TailCallReturnAddrDelta < 0)
 727     X86FI->setCalleeSavedFrameSize(
 728           X86FI->getCalleeSavedFrameSize() +(-TailCallReturnAddrDelta));
 729
 730   // Insert stack pointer adjustment for later moving of return addr.  Only
 731   // applies to tail call optimized functions where the callee argument stack
 732   // size is bigger than the callers.
 733   if (TailCallReturnAddrDelta < 0) {
 734     MachineInstr *MI =
 735       BuildMI(MBB, MBBI, TII.get(Is64Bit? X86::SUB64ri32 : X86::SUB32ri),
 736               StackPtr).addReg(StackPtr).addImm(-TailCallReturnAddrDelta);
 737     // The EFLAGS implicit def is dead.
 738     MI->getOperand(3).setIsDead();
 739   }
 740
 741   uint64_t NumBytes = 0;
 742   if (hasFP(MF)) {
 743     // Calculate required stack adjustment
 744     uint64_t FrameSize = StackSize - SlotSize;
 745     if (needsStackRealignment(MF))
 746       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
 747
 748     NumBytes = FrameSize - X86FI->getCalleeSavedFrameSize();
 749
 750     // Get the offset of the stack slot for the EBP register... which is
 751     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 752     // Update the frame offset adjustment.
 753     MFI->setOffsetAdjustment(-NumBytes);
 754
 755     // Save EBP into the appropriate stack slot...
 756     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 757       .addReg(FramePtr, /*isDef=*/false, /*isImp=*/false, /*isKill=*/true);
 758
 759     if (needsFrameMoves) {
 760       // Mark effective beginning of when frame pointer becomes valid.
 761       FrameLabelId = MMI->NextLabelID();
 762       BuildMI(MBB, MBBI, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 763     }
 764
 765     // Update EBP with the new base value...
 766     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 767       .addReg(StackPtr);
 768
 769     // Mark the FramePtr as live-in in every block except the entry.
 770     for (MachineFunction::iterator I = next(MF.begin()), E = MF.end();
 771          I != E; ++I)
 772       I->addLiveIn(FramePtr);
 773
 774     // Realign stack
 775     if (needsStackRealignment(MF)) {
 776       MachineInstr *MI =
 777         BuildMI(MBB, MBBI,
 778                 TII.get(Is64Bit ? X86::AND64ri32 : X86::AND32ri),
 779                 StackPtr).addReg(StackPtr).addImm(-MaxAlign);
 780       // The EFLAGS implicit def is dead.
 781       MI->getOperand(3).setIsDead();
 782     }
 783   } else
 784     NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
 785
 786   unsigned ReadyLabelId = 0;
 787   if (needsFrameMoves) {
 788     // Mark effective beginning of when frame pointer is ready.
 789     ReadyLabelId = MMI->NextLabelID();
 790     BuildMI(MBB, MBBI, TII.get(X86::DBG_LABEL)).addImm(ReadyLabelId);
 791   }
 792
 793   // Skip the callee-saved push instructions.
 794   while (MBBI != MBB.end() &&
 795          (MBBI->getOpcode() == X86::PUSH32r ||
 796           MBBI->getOpcode() == X86::PUSH64r))
 797     ++MBBI;
 798
 799   if (NumBytes) {   // adjust stack pointer: ESP -= numbytes
 800     if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
 801       // Check, whether EAX is livein for this function
 802       bool isEAXAlive = false;
 803       for (MachineRegisterInfo::livein_iterator
 804            II = MF.getRegInfo().livein_begin(),
 805            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
 806         unsigned Reg = II->first;
 807         isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
 808                       Reg == X86::AH || Reg == X86::AL);
 809       }
 810
 811       // Function prologue calls _alloca to probe the stack when allocating
 812       // more than 4k bytes in one go. Touching the stack at 4K increments is
 813       // necessary to ensure that the guard pages used by the OS virtual memory
 814       // manager are allocated in correct sequence.
 815       if (!isEAXAlive) {
 816         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes);
 817         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 818           .addExternalSymbol("_alloca");
 819       } else {
 820         // Save EAX
 821         BuildMI(MBB, MBBI, TII.get(X86::PUSH32r))
 822           .addReg(X86::EAX, /*isDef=*/false, /*isImp=*/false, /*isKill=*/true);
 823         // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
 824         // allocated bytes for EAX.
 825         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes-4);
 826         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 827           .addExternalSymbol("_alloca");
 828         // Restore EAX
 829         MachineInstr *MI = addRegOffset(BuildMI(MF, TII.get(X86::MOV32rm),X86::EAX),
 830                                         StackPtr, false, NumBytes-4);
 831         MBB.insert(MBBI, MI);
 832       }
 833     } else {
 834       // If there is an SUB32ri of ESP immediately before this instruction,
 835       // merge the two. This can be the case when tail call elimination is
 836       // enabled and the callee has more arguments then the caller.
 837       NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
 838       // If there is an ADD32ri or SUB32ri of ESP immediately after this
 839       // instruction, merge the two instructions.
 840       mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
 841
 842       if (NumBytes)
 843         emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
 844     }
 845   }
 846
 847   if (needsFrameMoves)
 848     emitFrameMoves(MF, FrameLabelId, ReadyLabelId);
 849 }
 850
 851 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
 852                                    MachineBasicBlock &MBB) const {
 853   const MachineFrameInfo *MFI = MF.getFrameInfo();
 854   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 855   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 856   unsigned RetOpcode = MBBI->getOpcode();
 857
 858   switch (RetOpcode) {
 859   case X86::RET:
 860   case X86::RETI:
 861   case X86::TCRETURNdi:
 862   case X86::TCRETURNri:
 863   case X86::TCRETURNri64:
 864   case X86::TCRETURNdi64:
 865   case X86::EH_RETURN:
 866   case X86::EH_RETURN64:
 867   case X86::TAILJMPd:
 868   case X86::TAILJMPr:
 869   case X86::TAILJMPm: break;  // These are ok
 870   default:
 871     assert(0 && "Can only insert epilog into returning blocks");
 872   }
 873
 874   // Get the number of bytes to allocate from the FrameInfo
 875   uint64_t StackSize = MFI->getStackSize();
 876   uint64_t MaxAlign  = MFI->getMaxAlignment();
 877   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
 878   uint64_t NumBytes = 0;
 879
 880   if (hasFP(MF)) {
 881     // Calculate required stack adjustment
 882     uint64_t FrameSize = StackSize - SlotSize;
 883     if (needsStackRealignment(MF))
 884       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
 885
 886     NumBytes = FrameSize - CSSize;
 887
 888     // pop EBP.
 889     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
 890   } else
 891     NumBytes = StackSize - CSSize;
 892
 893   // Skip the callee-saved pop instructions.
 894   MachineBasicBlock::iterator LastCSPop = MBBI;
 895   while (MBBI != MBB.begin()) {
 896     MachineBasicBlock::iterator PI = prior(MBBI);
 897     unsigned Opc = PI->getOpcode();
 898     if (Opc != X86::POP32r && Opc != X86::POP64r &&
 899         !PI->getDesc().isTerminator())
 900       break;
 901     --MBBI;
 902   }
 903
 904   // If there is an ADD32ri or SUB32ri of ESP immediately before this
 905   // instruction, merge the two instructions.
 906   if (NumBytes || MFI->hasVarSizedObjects())
 907     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
 908
 909   // If dynamic alloca is used, then reset esp to point to the last callee-saved
 910   // slot before popping them off! Same applies for the case, when stack was
 911   // realigned
 912   if (needsStackRealignment(MF)) {
 913     // We cannot use LEA here, because stack pointer was realigned. We need to
 914     // deallocate local frame back
 915     if (CSSize) {
 916       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
 917       MBBI = prior(LastCSPop);
 918     }
 919
 920     BuildMI(MBB, MBBI,
 921             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
 922             StackPtr).addReg(FramePtr);
 923   } else if (MFI->hasVarSizedObjects()) {
 924     if (CSSize) {
 925       unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
 926       MachineInstr *MI = addRegOffset(BuildMI(MF, TII.get(Opc), StackPtr),
 927                                       FramePtr, false, -CSSize);
 928       MBB.insert(MBBI, MI);
 929     } else
 930       BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
 931               StackPtr).addReg(FramePtr);
 932
 933   } else {
 934     // adjust stack pointer back: ESP += numbytes
 935     if (NumBytes)
 936       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
 937   }
 938
 939   // We're returning from function via eh_return.
 940   if (RetOpcode == X86::EH_RETURN || RetOpcode == X86::EH_RETURN64) {
 941     MBBI = prior(MBB.end());
 942     MachineOperand &DestAddr  = MBBI->getOperand(0);
 943     assert(DestAddr.isReg() && "Offset should be in register!");
 944     BuildMI(MBB, MBBI,
 945             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
 946             StackPtr).addReg(DestAddr.getReg());
 947   // Tail call return: adjust the stack pointer and jump to callee
 948   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
 949              RetOpcode== X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64) {
 950     MBBI = prior(MBB.end());
 951     MachineOperand &JumpTarget = MBBI->getOperand(0);
 952     MachineOperand &StackAdjust = MBBI->getOperand(1);
 953     assert(StackAdjust.isImm() && "Expecting immediate value.");
 954
 955     // Adjust stack pointer.
 956     int StackAdj = StackAdjust.getImm();
 957     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
 958     int Offset = 0;
 959     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
 960     // Incoporate the retaddr area.
 961     Offset = StackAdj-MaxTCDelta;
 962     assert(Offset >= 0 && "Offset should never be negative");
 963     if (Offset) {
 964       // Check for possible merge with preceeding ADD instruction.
 965       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 966       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
 967     }
 968     // Jump to label or value in register.
 969     if (RetOpcode == X86::TCRETURNdi|| RetOpcode == X86::TCRETURNdi64)
 970       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPd)).
 971         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset());
 972     else if (RetOpcode== X86::TCRETURNri64) {
 973       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
 974     } else
 975        BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr), JumpTarget.getReg());
 976     // Delete the pseudo instruction TCRETURN.
 977     MBB.erase(MBBI);
 978   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
 979              (X86FI->getTCReturnAddrDelta() < 0)) {
 980     // Add the return addr area delta back since we are not tail calling.
 981     int delta = -1*X86FI->getTCReturnAddrDelta();
 982     MBBI = prior(MBB.end());
 983     // Check for possible merge with preceeding ADD instruction.
 984     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 985     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
 986   }
 987 }
 988
 989 unsigned X86RegisterInfo::getRARegister() const {
 990   if (Is64Bit)
 991     return X86::RIP;  // Should have dwarf #16
 992   else
 993     return X86::EIP;  // Should have dwarf #8
 994 }
 995
 996 unsigned X86RegisterInfo::getFrameRegister(MachineFunction &MF) const {
 997   return hasFP(MF) ? FramePtr : StackPtr;
 998 }
 999
1000 void X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves)
1001                                                                          const {
1002   // Calculate amount of bytes used for return address storing
1003   int stackGrowth = (Is64Bit ? -8 : -4);
1004
1005   // Initial state of the frame pointer is esp+4.
1006   MachineLocation Dst(MachineLocation::VirtualFP);
1007   MachineLocation Src(StackPtr, stackGrowth);
1008   Moves.push_back(MachineMove(0, Dst, Src));
1009
1010   // Add return address to move list
1011   MachineLocation CSDst(StackPtr, stackGrowth);
1012   MachineLocation CSSrc(getRARegister());
1013   Moves.push_back(MachineMove(0, CSDst, CSSrc));
1014 }
1015
1016 unsigned X86RegisterInfo::getEHExceptionRegister() const {
1017   assert(0 && "What is the exception register");
1018   return 0;
1019 }
1020
1021 unsigned X86RegisterInfo::getEHHandlerRegister() const {
1022   assert(0 && "What is the exception handler register");
1023   return 0;
1024 }
1025
1026 namespace llvm {
1027 unsigned getX86SubSuperRegister(unsigned Reg, MVT VT, bool High) {
1028   switch (VT.getSimpleVT()) {
1029   default: return Reg;
1030   case MVT::i8:
1031     if (High) {
1032       switch (Reg) {
1033       default: return 0;
1034       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1035         return X86::AH;
1036       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1037         return X86::DH;
1038       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1039         return X86::CH;
1040       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1041         return X86::BH;
1042       }
1043     } else {
1044       switch (Reg) {
1045       default: return 0;
1046       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1047         return X86::AL;
1048       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1049         return X86::DL;
1050       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1051         return X86::CL;
1052       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1053         return X86::BL;
1054       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1055         return X86::SIL;
1056       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1057         return X86::DIL;
1058       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1059         return X86::BPL;
1060       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1061         return X86::SPL;
1062       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1063         return X86::R8B;
1064       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1065         return X86::R9B;
1066       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1067         return X86::R10B;
1068       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1069         return X86::R11B;
1070       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1071         return X86::R12B;
1072       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1073         return X86::R13B;
1074       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1075         return X86::R14B;
1076       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1077         return X86::R15B;
1078       }
1079     }
1080   case MVT::i16:
1081     switch (Reg) {
1082     default: return Reg;
1083     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1084       return X86::AX;
1085     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1086       return X86::DX;
1087     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1088       return X86::CX;
1089     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1090       return X86::BX;
1091     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1092       return X86::SI;
1093     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1094       return X86::DI;
1095     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1096       return X86::BP;
1097     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1098       return X86::SP;
1099     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1100       return X86::R8W;
1101     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1102       return X86::R9W;
1103     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1104       return X86::R10W;
1105     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1106       return X86::R11W;
1107     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1108       return X86::R12W;
1109     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1110       return X86::R13W;
1111     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1112       return X86::R14W;
1113     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1114       return X86::R15W;
1115     }
1116   case MVT::i32:
1117     switch (Reg) {
1118     default: return Reg;
1119     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1120       return X86::EAX;
1121     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1122       return X86::EDX;
1123     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1124       return X86::ECX;
1125     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1126       return X86::EBX;
1127     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1128       return X86::ESI;
1129     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1130       return X86::EDI;
1131     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1132       return X86::EBP;
1133     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1134       return X86::ESP;
1135     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1136       return X86::R8D;
1137     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1138       return X86::R9D;
1139     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1140       return X86::R10D;
1141     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1142       return X86::R11D;
1143     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1144       return X86::R12D;
1145     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1146       return X86::R13D;
1147     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1148       return X86::R14D;
1149     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1150       return X86::R15D;
1151     }
1152   case MVT::i64:
1153     switch (Reg) {
1154     default: return Reg;
1155     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1156       return X86::RAX;
1157     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1158       return X86::RDX;
1159     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1160       return X86::RCX;
1161     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1162       return X86::RBX;
1163     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1164       return X86::RSI;
1165     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1166       return X86::RDI;
1167     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1168       return X86::RBP;
1169     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1170       return X86::RSP;
1171     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1172       return X86::R8;
1173     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1174       return X86::R9;
1175     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1176       return X86::R10;
1177     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1178       return X86::R11;
1179     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1180       return X86::R12;
1181     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1182       return X86::R13;
1183     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1184       return X86::R14;
1185     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1186       return X86::R15;
1187     }
1188   }
1189
1190   return Reg;
1191 }
1192 }
1193
1194 #include "X86GenRegisterInfo.inc"
1195
1196 namespace {
1197   struct VISIBILITY_HIDDEN MSAC : public MachineFunctionPass {
1198     static char ID;
1199     MSAC() : MachineFunctionPass(&ID) {}
1200
1201     virtual bool runOnMachineFunction(MachineFunction &MF) {
1202       MachineFrameInfo *FFI = MF.getFrameInfo();
1203       MachineRegisterInfo &RI = MF.getRegInfo();
1204
1205       // Calculate max stack alignment of all already allocated stack objects.
1206       unsigned MaxAlign = calculateMaxStackAlignment(FFI);
1207
1208       // Be over-conservative: scan over all vreg defs and find, whether vector
1209       // registers are used. If yes - there is probability, that vector register
1210       // will be spilled and thus stack needs to be aligned properly.
1211       for (unsigned RegNum = TargetRegisterInfo::FirstVirtualRegister;
1212            RegNum < RI.getLastVirtReg(); ++RegNum)
1213         MaxAlign = std::max(MaxAlign, RI.getRegClass(RegNum)->getAlignment());
1214
1215       FFI->setMaxAlignment(MaxAlign);
1216
1217       return false;
1218     }
1219
1220     virtual const char *getPassName() const {
1221       return "X86 Maximal Stack Alignment Calculator";
1222     }
1223   };
1224
1225   char MSAC::ID = 0;
1226 }
1227
1228 FunctionPass*
1229 llvm::createX86MaxStackAlignmentCalculatorPass() { return new MSAC(); }