lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFunctionPass.h"
  29 #include "llvm/CodeGen/MachineFrameInfo.h"
  30 #include "llvm/CodeGen/MachineLocation.h"
  31 #include "llvm/CodeGen/MachineModuleInfo.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/MC/MCAsmInfo.h"
  34 #include "llvm/Target/TargetFrameInfo.h"
  35 #include "llvm/Target/TargetInstrInfo.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/BitVector.h"
  39 #include "llvm/ADT/STLExtras.h"
  40 #include "llvm/Support/CommandLine.h"
  41 #include "llvm/Support/ErrorHandling.h"
  42 using namespace llvm;
  43
  44 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  45                                  const TargetInstrInfo &tii)
  46   : X86GenRegisterInfo(tm.getSubtarget<X86Subtarget>().is64Bit() ?
  47                          X86::ADJCALLSTACKDOWN64 :
  48                          X86::ADJCALLSTACKDOWN32,
  49                        tm.getSubtarget<X86Subtarget>().is64Bit() ?
  50                          X86::ADJCALLSTACKUP64 :
  51                          X86::ADJCALLSTACKUP32),
  52     TM(tm), TII(tii) {
  53   // Cache some information.
  54   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  55   Is64Bit = Subtarget->is64Bit();
  56   IsWin64 = Subtarget->isTargetWin64();
  57   StackAlign = TM.getFrameInfo()->getStackAlignment();
  58
  59   if (Is64Bit) {
  60     SlotSize = 8;
  61     StackPtr = X86::RSP;
  62     FramePtr = X86::RBP;
  63   } else {
  64     SlotSize = 4;
  65     StackPtr = X86::ESP;
  66     FramePtr = X86::EBP;
  67   }
  68 }
  69
  70 /// getDwarfRegNum - This function maps LLVM register identifiers to the DWARF
  71 /// specific numbering, used in debug info and exception tables.
  72 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  73   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  74   unsigned Flavour = DWARFFlavour::X86_64;
  75
  76   if (!Subtarget->is64Bit()) {
  77     if (Subtarget->isTargetDarwin()) {
  78       if (isEH)
  79         Flavour = DWARFFlavour::X86_32_DarwinEH;
  80       else
  81         Flavour = DWARFFlavour::X86_32_Generic;
  82     } else if (Subtarget->isTargetCygMing()) {
  83       // Unsupported by now, just quick fallback
  84       Flavour = DWARFFlavour::X86_32_Generic;
  85     } else {
  86       Flavour = DWARFFlavour::X86_32_Generic;
  87     }
  88   }
  89
  90   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  91 }
  92
  93 /// getX86RegNum - This function maps LLVM register identifiers to their X86
  94 /// specific numbering, which is used in various places encoding instructions.
  95 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) {
  96   switch(RegNo) {
  97   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
  98   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
  99   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
 100   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
 101   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
 102     return N86::ESP;
 103   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
 104     return N86::EBP;
 105   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
 106     return N86::ESI;
 107   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 108     return N86::EDI;
 109
 110   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 111     return N86::EAX;
 112   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 113     return N86::ECX;
 114   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 115     return N86::EDX;
 116   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 117     return N86::EBX;
 118   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 119     return N86::ESP;
 120   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 121     return N86::EBP;
 122   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 123     return N86::ESI;
 124   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 125     return N86::EDI;
 126
 127   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 128   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 129     return RegNo-X86::ST0;
 130
 131   case X86::XMM0: case X86::XMM8: case X86::MM0:
 132     return 0;
 133   case X86::XMM1: case X86::XMM9: case X86::MM1:
 134     return 1;
 135   case X86::XMM2: case X86::XMM10: case X86::MM2:
 136     return 2;
 137   case X86::XMM3: case X86::XMM11: case X86::MM3:
 138     return 3;
 139   case X86::XMM4: case X86::XMM12: case X86::MM4:
 140     return 4;
 141   case X86::XMM5: case X86::XMM13: case X86::MM5:
 142     return 5;
 143   case X86::XMM6: case X86::XMM14: case X86::MM6:
 144     return 6;
 145   case X86::XMM7: case X86::XMM15: case X86::MM7:
 146     return 7;
 147
 148   default:
 149     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 150     llvm_unreachable("Register allocator hasn't allocated reg correctly yet!");
 151     return 0;
 152   }
 153 }
 154
 155 const TargetRegisterClass *
 156 X86RegisterInfo::getMatchingSuperRegClass(const TargetRegisterClass *A,
 157                                           const TargetRegisterClass *B,
 158                                           unsigned SubIdx) const {
 159   switch (SubIdx) {
 160   default: return 0;
 161   case 1:
 162     // 8-bit
 163     if (B == &X86::GR8RegClass) {
 164       if (A->getSize() == 2 || A->getSize() == 4 || A->getSize() == 8)
 165         return A;
 166     } else if (B == &X86::GR8_ABCD_LRegClass || B == &X86::GR8_ABCD_HRegClass) {
 167       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 168           A == &X86::GR64_NOREXRegClass ||
 169           A == &X86::GR64_NOSPRegClass ||
 170           A == &X86::GR64_NOREX_NOSPRegClass)
 171         return &X86::GR64_ABCDRegClass;
 172       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 173                A == &X86::GR32_NOREXRegClass ||
 174                A == &X86::GR32_NOSPRegClass)
 175         return &X86::GR32_ABCDRegClass;
 176       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass ||
 177                A == &X86::GR16_NOREXRegClass)
 178         return &X86::GR16_ABCDRegClass;
 179     } else if (B == &X86::GR8_NOREXRegClass) {
 180       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 181           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 182         return &X86::GR64_NOREXRegClass;
 183       else if (A == &X86::GR64_ABCDRegClass)
 184         return &X86::GR64_ABCDRegClass;
 185       else if (A == &X86::GR32RegClass || A == &X86::GR32_NOREXRegClass ||
 186                A == &X86::GR32_NOSPRegClass)
 187         return &X86::GR32_NOREXRegClass;
 188       else if (A == &X86::GR32_ABCDRegClass)
 189         return &X86::GR32_ABCDRegClass;
 190       else if (A == &X86::GR16RegClass || A == &X86::GR16_NOREXRegClass)
 191         return &X86::GR16_NOREXRegClass;
 192       else if (A == &X86::GR16_ABCDRegClass)
 193         return &X86::GR16_ABCDRegClass;
 194     }
 195     break;
 196   case 2:
 197     // 8-bit hi
 198     if (B == &X86::GR8_ABCD_HRegClass) {
 199       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 200           A == &X86::GR64_NOREXRegClass ||
 201           A == &X86::GR64_NOSPRegClass ||
 202           A == &X86::GR64_NOREX_NOSPRegClass)
 203         return &X86::GR64_ABCDRegClass;
 204       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 205                A == &X86::GR32_NOREXRegClass || A == &X86::GR32_NOSPRegClass)
 206         return &X86::GR32_ABCDRegClass;
 207       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass ||
 208                A == &X86::GR16_NOREXRegClass)
 209         return &X86::GR16_ABCDRegClass;
 210     }
 211     break;
 212   case 3:
 213     // 16-bit
 214     if (B == &X86::GR16RegClass) {
 215       if (A->getSize() == 4 || A->getSize() == 8)
 216         return A;
 217     } else if (B == &X86::GR16_ABCDRegClass) {
 218       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 219           A == &X86::GR64_NOREXRegClass ||
 220           A == &X86::GR64_NOSPRegClass ||
 221           A == &X86::GR64_NOREX_NOSPRegClass)
 222         return &X86::GR64_ABCDRegClass;
 223       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 224                A == &X86::GR32_NOREXRegClass || A == &X86::GR32_NOSPRegClass)
 225         return &X86::GR32_ABCDRegClass;
 226     } else if (B == &X86::GR16_NOREXRegClass) {
 227       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 228           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 229         return &X86::GR64_NOREXRegClass;
 230       else if (A == &X86::GR64_ABCDRegClass)
 231         return &X86::GR64_ABCDRegClass;
 232       else if (A == &X86::GR32RegClass || A == &X86::GR32_NOREXRegClass ||
 233                A == &X86::GR32_NOSPRegClass)
 234         return &X86::GR32_NOREXRegClass;
 235       else if (A == &X86::GR32_ABCDRegClass)
 236         return &X86::GR64_ABCDRegClass;
 237     }
 238     break;
 239   case 4:
 240     // 32-bit
 241     if (B == &X86::GR32RegClass || B == &X86::GR32_NOSPRegClass) {
 242       if (A->getSize() == 8)
 243         return A;
 244     } else if (B == &X86::GR32_ABCDRegClass) {
 245       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 246           A == &X86::GR64_NOREXRegClass ||
 247           A == &X86::GR64_NOSPRegClass ||
 248           A == &X86::GR64_NOREX_NOSPRegClass)
 249         return &X86::GR64_ABCDRegClass;
 250     } else if (B == &X86::GR32_NOREXRegClass) {
 251       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 252           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 253         return &X86::GR64_NOREXRegClass;
 254       else if (A == &X86::GR64_ABCDRegClass)
 255         return &X86::GR64_ABCDRegClass;
 256     }
 257     break;
 258   }
 259   return 0;
 260 }
 261
 262 const TargetRegisterClass *
 263 X86RegisterInfo::getPointerRegClass(unsigned Kind) const {
 264   switch (Kind) {
 265   default: llvm_unreachable("Unexpected Kind in getPointerRegClass!");
 266   case 0: // Normal GPRs.
 267     if (TM.getSubtarget<X86Subtarget>().is64Bit())
 268       return &X86::GR64RegClass;
 269     return &X86::GR32RegClass;
 270   case 1: // Normal GRPs except the stack pointer (for encoding reasons).
 271     if (TM.getSubtarget<X86Subtarget>().is64Bit())
 272       return &X86::GR64_NOSPRegClass;
 273     return &X86::GR32_NOSPRegClass;
 274   }
 275 }
 276
 277 const TargetRegisterClass *
 278 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 279   if (RC == &X86::CCRRegClass) {
 280     if (Is64Bit)
 281       return &X86::GR64RegClass;
 282     else
 283       return &X86::GR32RegClass;
 284   }
 285   return NULL;
 286 }
 287
 288 const unsigned *
 289 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 290   bool callsEHReturn = false;
 291
 292   if (MF) {
 293     const MachineFrameInfo *MFI = MF->getFrameInfo();
 294     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 295     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 296   }
 297
 298   static const unsigned CalleeSavedRegs32Bit[] = {
 299     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 300   };
 301
 302   static const unsigned CalleeSavedRegs32EHRet[] = {
 303     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 304   };
 305
 306   static const unsigned CalleeSavedRegs64Bit[] = {
 307     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 308   };
 309
 310   static const unsigned CalleeSavedRegs64EHRet[] = {
 311     X86::RAX, X86::RDX, X86::RBX, X86::R12,
 312     X86::R13, X86::R14, X86::R15, X86::RBP, 0
 313   };
 314
 315   static const unsigned CalleeSavedRegsWin64[] = {
 316     X86::RBX,   X86::RBP,   X86::RDI,   X86::RSI,
 317     X86::R12,   X86::R13,   X86::R14,   X86::R15,
 318     X86::XMM6,  X86::XMM7,  X86::XMM8,  X86::XMM9,
 319     X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13,
 320     X86::XMM14, X86::XMM15, 0
 321   };
 322
 323   if (Is64Bit) {
 324     if (IsWin64)
 325       return CalleeSavedRegsWin64;
 326     else
 327       return (callsEHReturn ? CalleeSavedRegs64EHRet : CalleeSavedRegs64Bit);
 328   } else {
 329     return (callsEHReturn ? CalleeSavedRegs32EHRet : CalleeSavedRegs32Bit);
 330   }
 331 }
 332
 333 const TargetRegisterClass* const*
 334 X86RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 335   bool callsEHReturn = false;
 336
 337   if (MF) {
 338     const MachineFrameInfo *MFI = MF->getFrameInfo();
 339     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 340     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 341   }
 342
 343   static const TargetRegisterClass * const CalleeSavedRegClasses32Bit[] = {
 344     &X86::GR32RegClass, &X86::GR32RegClass,
 345     &X86::GR32RegClass, &X86::GR32RegClass,  0
 346   };
 347   static const TargetRegisterClass * const CalleeSavedRegClasses32EHRet[] = {
 348     &X86::GR32RegClass, &X86::GR32RegClass,
 349     &X86::GR32RegClass, &X86::GR32RegClass,
 350     &X86::GR32RegClass, &X86::GR32RegClass,  0
 351   };
 352   static const TargetRegisterClass * const CalleeSavedRegClasses64Bit[] = {
 353     &X86::GR64RegClass, &X86::GR64RegClass,
 354     &X86::GR64RegClass, &X86::GR64RegClass,
 355     &X86::GR64RegClass, &X86::GR64RegClass, 0
 356   };
 357   static const TargetRegisterClass * const CalleeSavedRegClasses64EHRet[] = {
 358     &X86::GR64RegClass, &X86::GR64RegClass,
 359     &X86::GR64RegClass, &X86::GR64RegClass,
 360     &X86::GR64RegClass, &X86::GR64RegClass,
 361     &X86::GR64RegClass, &X86::GR64RegClass, 0
 362   };
 363   static const TargetRegisterClass * const CalleeSavedRegClassesWin64[] = {
 364     &X86::GR64RegClass,  &X86::GR64RegClass,
 365     &X86::GR64RegClass,  &X86::GR64RegClass,
 366     &X86::GR64RegClass,  &X86::GR64RegClass,
 367     &X86::GR64RegClass,  &X86::GR64RegClass,
 368     &X86::VR128RegClass, &X86::VR128RegClass,
 369     &X86::VR128RegClass, &X86::VR128RegClass,
 370     &X86::VR128RegClass, &X86::VR128RegClass,
 371     &X86::VR128RegClass, &X86::VR128RegClass,
 372     &X86::VR128RegClass, &X86::VR128RegClass, 0
 373   };
 374
 375   if (Is64Bit) {
 376     if (IsWin64)
 377       return CalleeSavedRegClassesWin64;
 378     else
 379       return (callsEHReturn ?
 380               CalleeSavedRegClasses64EHRet : CalleeSavedRegClasses64Bit);
 381   } else {
 382     return (callsEHReturn ?
 383             CalleeSavedRegClasses32EHRet : CalleeSavedRegClasses32Bit);
 384   }
 385 }
 386
 387 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 388   BitVector Reserved(getNumRegs());
 389   // Set the stack-pointer register and its aliases as reserved.
 390   Reserved.set(X86::RSP);
 391   Reserved.set(X86::ESP);
 392   Reserved.set(X86::SP);
 393   Reserved.set(X86::SPL);
 394
 395   // Set the instruction pointer register and its aliases as reserved.
 396   Reserved.set(X86::RIP);
 397   Reserved.set(X86::EIP);
 398   Reserved.set(X86::IP);
 399
 400   // Set the frame-pointer register and its aliases as reserved if needed.
 401   if (hasFP(MF)) {
 402     Reserved.set(X86::RBP);
 403     Reserved.set(X86::EBP);
 404     Reserved.set(X86::BP);
 405     Reserved.set(X86::BPL);
 406   }
 407
 408   // Mark the x87 stack registers as reserved, since they don't behave normally
 409   // with respect to liveness. We don't fully model the effects of x87 stack
 410   // pushes and pops after stackification.
 411   Reserved.set(X86::ST0);
 412   Reserved.set(X86::ST1);
 413   Reserved.set(X86::ST2);
 414   Reserved.set(X86::ST3);
 415   Reserved.set(X86::ST4);
 416   Reserved.set(X86::ST5);
 417   Reserved.set(X86::ST6);
 418   Reserved.set(X86::ST7);
 419   return Reserved;
 420 }
 421
 422 //===----------------------------------------------------------------------===//
 423 // Stack Frame Processing methods
 424 //===----------------------------------------------------------------------===//
 425
 426 static unsigned calculateMaxStackAlignment(const MachineFrameInfo *FFI) {
 427   unsigned MaxAlign = 0;
 428
 429   for (int i = FFI->getObjectIndexBegin(),
 430          e = FFI->getObjectIndexEnd(); i != e; ++i) {
 431     if (FFI->isDeadObjectIndex(i))
 432       continue;
 433
 434     unsigned Align = FFI->getObjectAlignment(i);
 435     MaxAlign = std::max(MaxAlign, Align);
 436   }
 437
 438   return MaxAlign;
 439 }
 440
 441 /// hasFP - Return true if the specified function should have a dedicated frame
 442 /// pointer register.  This is true if the function has variable sized allocas
 443 /// or if frame pointer elimination is disabled.
 444 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 445   const MachineFrameInfo *MFI = MF.getFrameInfo();
 446   const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 447
 448   return (NoFramePointerElim ||
 449           needsStackRealignment(MF) ||
 450           MFI->hasVarSizedObjects() ||
 451           MFI->isFrameAddressTaken() ||
 452           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 453           (MMI && MMI->callsUnwindInit()));
 454 }
 455
 456 bool X86RegisterInfo::needsStackRealignment(const MachineFunction &MF) const {
 457   const MachineFrameInfo *MFI = MF.getFrameInfo();
 458   bool requiresRealignment =
 459     RealignStack && (MFI->getMaxAlignment() > StackAlign);
 460
 461   // FIXME: Currently we don't support stack realignment for functions with
 462   //        variable-sized allocas.
 463   // FIXME: Temporary disable the error - it seems to be too conservative.
 464   if (0 && requiresRealignment && MFI->hasVarSizedObjects())
 465     llvm_report_error(
 466       "Stack realignment in presense of dynamic allocas is not supported");
 467
 468   return (requiresRealignment && !MFI->hasVarSizedObjects());
 469 }
 470
 471 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 472   return !MF.getFrameInfo()->hasVarSizedObjects();
 473 }
 474
 475 bool X86RegisterInfo::hasReservedSpillSlot(MachineFunction &MF, unsigned Reg,
 476                                            int &FrameIdx) const {
 477   if (Reg == FramePtr && hasFP(MF)) {
 478     FrameIdx = MF.getFrameInfo()->getObjectIndexBegin();
 479     return true;
 480   }
 481   return false;
 482 }
 483
 484 int
 485 X86RegisterInfo::getFrameIndexOffset(MachineFunction &MF, int FI) const {
 486   const TargetFrameInfo &TFI = *MF.getTarget().getFrameInfo();
 487   MachineFrameInfo *MFI = MF.getFrameInfo();
 488   int Offset = MFI->getObjectOffset(FI) - TFI.getOffsetOfLocalArea();
 489   uint64_t StackSize = MFI->getStackSize();
 490
 491   if (needsStackRealignment(MF)) {
 492     if (FI < 0) {
 493       // Skip the saved EBP.
 494       Offset += SlotSize;
 495     } else {
 496       unsigned Align = MFI->getObjectAlignment(FI);
 497       assert( (-(Offset + StackSize)) % Align == 0);
 498       Align = 0;
 499       return Offset + StackSize;
 500     }
 501     // FIXME: Support tail calls
 502   } else {
 503     if (!hasFP(MF))
 504       return Offset + StackSize;
 505
 506     // Skip the saved EBP.
 507     Offset += SlotSize;
 508
 509     // Skip the RETADDR move area
 510     X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 511     int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 512     if (TailCallReturnAddrDelta < 0)
 513       Offset -= TailCallReturnAddrDelta;
 514   }
 515
 516   return Offset;
 517 }
 518
 519 void X86RegisterInfo::
 520 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 521                               MachineBasicBlock::iterator I) const {
 522   if (!hasReservedCallFrame(MF)) {
 523     // If the stack pointer can be changed after prologue, turn the
 524     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 525     // adjcallstackdown instruction into 'add ESP, <amt>'
 526     // TODO: consider using push / pop instead of sub + store / add
 527     MachineInstr *Old = I;
 528     uint64_t Amount = Old->getOperand(0).getImm();
 529     if (Amount != 0) {
 530       // We need to keep the stack aligned properly.  To do this, we round the
 531       // amount of space needed for the outgoing arguments up to the next
 532       // alignment boundary.
 533       Amount = (Amount + StackAlign - 1) / StackAlign * StackAlign;
 534
 535       MachineInstr *New = 0;
 536       if (Old->getOpcode() == getCallFrameSetupOpcode()) {
 537         New = BuildMI(MF, Old->getDebugLoc(),
 538                       TII.get(Is64Bit ? X86::SUB64ri32 : X86::SUB32ri),
 539                       StackPtr)
 540           .addReg(StackPtr)
 541           .addImm(Amount);
 542       } else {
 543         assert(Old->getOpcode() == getCallFrameDestroyOpcode());
 544
 545         // Factor out the amount the callee already popped.
 546         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 547         Amount -= CalleeAmt;
 548
 549       if (Amount) {
 550           unsigned Opc = (Amount < 128) ?
 551             (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 552             (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri);
 553           New = BuildMI(MF, Old->getDebugLoc(), TII.get(Opc), StackPtr)
 554             .addReg(StackPtr)
 555             .addImm(Amount);
 556         }
 557       }
 558
 559       if (New) {
 560         // The EFLAGS implicit def is dead.
 561         New->getOperand(3).setIsDead();
 562
 563         // Replace the pseudo instruction with a new instruction.
 564         MBB.insert(I, New);
 565       }
 566     }
 567   } else if (I->getOpcode() == getCallFrameDestroyOpcode()) {
 568     // If we are performing frame pointer elimination and if the callee pops
 569     // something off the stack pointer, add it back.  We do this until we have
 570     // more advanced stack pointer tracking ability.
 571     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 572       unsigned Opc = (CalleeAmt < 128) ?
 573         (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 574         (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri);
 575       MachineInstr *Old = I;
 576       MachineInstr *New =
 577         BuildMI(MF, Old->getDebugLoc(), TII.get(Opc),
 578                 StackPtr)
 579           .addReg(StackPtr)
 580           .addImm(CalleeAmt);
 581
 582       // The EFLAGS implicit def is dead.
 583       New->getOperand(3).setIsDead();
 584       MBB.insert(I, New);
 585     }
 586   }
 587
 588   MBB.erase(I);
 589 }
 590
 591 unsigned
 592 X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 593                                      int SPAdj, int *Value,
 594                                      RegScavenger *RS) const{
 595   assert(SPAdj == 0 && "Unexpected");
 596
 597   unsigned i = 0;
 598   MachineInstr &MI = *II;
 599   MachineFunction &MF = *MI.getParent()->getParent();
 600
 601   while (!MI.getOperand(i).isFI()) {
 602     ++i;
 603     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 604   }
 605
 606   int FrameIndex = MI.getOperand(i).getIndex();
 607   unsigned BasePtr;
 608
 609   if (needsStackRealignment(MF))
 610     BasePtr = (FrameIndex < 0 ? FramePtr : StackPtr);
 611   else
 612     BasePtr = (hasFP(MF) ? FramePtr : StackPtr);
 613
 614   // This must be part of a four operand memory reference.  Replace the
 615   // FrameIndex with base register with EBP.  Add an offset to the offset.
 616   MI.getOperand(i).ChangeToRegister(BasePtr, false);
 617
 618   // Now add the frame object offset to the offset from EBP.
 619   if (MI.getOperand(i+3).isImm()) {
 620     // Offset is a 32-bit integer.
 621     int Offset = getFrameIndexOffset(MF, FrameIndex) +
 622       (int)(MI.getOperand(i + 3).getImm());
 623
 624     MI.getOperand(i + 3).ChangeToImmediate(Offset);
 625   } else {
 626     // Offset is symbolic. This is extremely rare.
 627     uint64_t Offset = getFrameIndexOffset(MF, FrameIndex) +
 628                       (uint64_t)MI.getOperand(i+3).getOffset();
 629     MI.getOperand(i+3).setOffset(Offset);
 630   }
 631   return 0;
 632 }
 633
 634 void
 635 X86RegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 636                                                       RegScavenger *RS) const {
 637   MachineFrameInfo *MFI = MF.getFrameInfo();
 638
 639   // Calculate and set max stack object alignment early, so we can decide
 640   // whether we will need stack realignment (and thus FP).
 641   unsigned MaxAlign = std::max(MFI->getMaxAlignment(),
 642                                calculateMaxStackAlignment(MFI));
 643
 644   MFI->setMaxAlignment(MaxAlign);
 645
 646   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 647   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 648
 649   if (TailCallReturnAddrDelta < 0) {
 650     // create RETURNADDR area
 651     //   arg
 652     //   arg
 653     //   RETADDR
 654     //   { ...
 655     //     RETADDR area
 656     //     ...
 657     //   }
 658     //   [EBP]
 659     MFI->CreateFixedObject(-TailCallReturnAddrDelta,
 660                            (-1U*SlotSize)+TailCallReturnAddrDelta,
 661                            true, false);
 662   }
 663
 664   if (hasFP(MF)) {
 665     assert((TailCallReturnAddrDelta <= 0) &&
 666            "The Delta should always be zero or negative");
 667     const TargetFrameInfo &TFI = *MF.getTarget().getFrameInfo();
 668
 669     // Create a frame entry for the EBP register that must be saved.
 670     int FrameIdx = MFI->CreateFixedObject(SlotSize,
 671                                           -(int)SlotSize +
 672                                           TFI.getOffsetOfLocalArea() +
 673                                           TailCallReturnAddrDelta,
 674                                           true, false);
 675     assert(FrameIdx == MFI->getObjectIndexBegin() &&
 676            "Slot for EBP register must be last in order to be found!");
 677     FrameIdx = 0;
 678   }
 679 }
 680
 681 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 682 /// stack pointer by a constant value.
 683 static
 684 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 685                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 686                   const TargetInstrInfo &TII) {
 687   bool isSub = NumBytes < 0;
 688   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 689   unsigned Opc = isSub
 690     ? ((Offset < 128) ?
 691        (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 692        (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri))
 693     : ((Offset < 128) ?
 694        (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 695        (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri));
 696   uint64_t Chunk = (1LL << 31) - 1;
 697   DebugLoc DL = (MBBI != MBB.end() ? MBBI->getDebugLoc() :
 698                  DebugLoc::getUnknownLoc());
 699
 700   while (Offset) {
 701     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 702     MachineInstr *MI =
 703       BuildMI(MBB, MBBI, DL, TII.get(Opc), StackPtr)
 704         .addReg(StackPtr)
 705         .addImm(ThisVal);
 706     MI->getOperand(3).setIsDead(); // The EFLAGS implicit def is dead.
 707     Offset -= ThisVal;
 708   }
 709 }
 710
 711 /// mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 712 static
 713 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 714                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 715   if (MBBI == MBB.begin()) return;
 716
 717   MachineBasicBlock::iterator PI = prior(MBBI);
 718   unsigned Opc = PI->getOpcode();
 719   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 720        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 721       PI->getOperand(0).getReg() == StackPtr) {
 722     if (NumBytes)
 723       *NumBytes += PI->getOperand(2).getImm();
 724     MBB.erase(PI);
 725   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 726               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 727              PI->getOperand(0).getReg() == StackPtr) {
 728     if (NumBytes)
 729       *NumBytes -= PI->getOperand(2).getImm();
 730     MBB.erase(PI);
 731   }
 732 }
 733
 734 /// mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 735 static
 736 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 737                         MachineBasicBlock::iterator &MBBI,
 738                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 739   // FIXME: THIS ISN'T RUN!!!
 740   return;
 741
 742   if (MBBI == MBB.end()) return;
 743
 744   MachineBasicBlock::iterator NI = next(MBBI);
 745   if (NI == MBB.end()) return;
 746
 747   unsigned Opc = NI->getOpcode();
 748   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 749        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 750       NI->getOperand(0).getReg() == StackPtr) {
 751     if (NumBytes)
 752       *NumBytes -= NI->getOperand(2).getImm();
 753     MBB.erase(NI);
 754     MBBI = NI;
 755   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 756               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 757              NI->getOperand(0).getReg() == StackPtr) {
 758     if (NumBytes)
 759       *NumBytes += NI->getOperand(2).getImm();
 760     MBB.erase(NI);
 761     MBBI = NI;
 762   }
 763 }
 764
 765 /// mergeSPUpdates - Checks the instruction before/after the passed
 766 /// instruction. If it is an ADD/SUB instruction it is deleted argument and the
 767 /// stack adjustment is returned as a positive value for ADD and a negative for
 768 /// SUB.
 769 static int mergeSPUpdates(MachineBasicBlock &MBB,
 770                            MachineBasicBlock::iterator &MBBI,
 771                            unsigned StackPtr,
 772                            bool doMergeWithPrevious) {
 773   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 774       (!doMergeWithPrevious && MBBI == MBB.end()))
 775     return 0;
 776
 777   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 778   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : next(MBBI);
 779   unsigned Opc = PI->getOpcode();
 780   int Offset = 0;
 781
 782   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 783        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 784       PI->getOperand(0).getReg() == StackPtr){
 785     Offset += PI->getOperand(2).getImm();
 786     MBB.erase(PI);
 787     if (!doMergeWithPrevious) MBBI = NI;
 788   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 789               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 790              PI->getOperand(0).getReg() == StackPtr) {
 791     Offset -= PI->getOperand(2).getImm();
 792     MBB.erase(PI);
 793     if (!doMergeWithPrevious) MBBI = NI;
 794   }
 795
 796   return Offset;
 797 }
 798
 799 void X86RegisterInfo::emitCalleeSavedFrameMoves(MachineFunction &MF,
 800                                                 unsigned LabelId,
 801                                                 unsigned FramePtr) const {
 802   MachineFrameInfo *MFI = MF.getFrameInfo();
 803   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 804   if (!MMI) return;
 805
 806   // Add callee saved registers to move list.
 807   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 808   if (CSI.empty()) return;
 809
 810   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 811   const TargetData *TD = MF.getTarget().getTargetData();
 812   bool HasFP = hasFP(MF);
 813
 814   // Calculate amount of bytes used for return address storing.
 815   int stackGrowth =
 816     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 817      TargetFrameInfo::StackGrowsUp ?
 818      TD->getPointerSize() : -TD->getPointerSize());
 819
 820   // FIXME: This is dirty hack. The code itself is pretty mess right now.
 821   // It should be rewritten from scratch and generalized sometimes.
 822
 823   // Determine maximum offset (minumum due to stack growth).
 824   int64_t MaxOffset = 0;
 825   for (std::vector<CalleeSavedInfo>::const_iterator
 826          I = CSI.begin(), E = CSI.end(); I != E; ++I)
 827     MaxOffset = std::min(MaxOffset,
 828                          MFI->getObjectOffset(I->getFrameIdx()));
 829
 830   // Calculate offsets.
 831   int64_t saveAreaOffset = (HasFP ? 3 : 2) * stackGrowth;
 832   for (std::vector<CalleeSavedInfo>::const_iterator
 833          I = CSI.begin(), E = CSI.end(); I != E; ++I) {
 834     int64_t Offset = MFI->getObjectOffset(I->getFrameIdx());
 835     unsigned Reg = I->getReg();
 836     Offset = MaxOffset - Offset + saveAreaOffset;
 837
 838     // Don't output a new machine move if we're re-saving the frame
 839     // pointer. This happens when the PrologEpilogInserter has inserted an extra
 840     // "PUSH" of the frame pointer -- the "emitPrologue" method automatically
 841     // generates one when frame pointers are used. If we generate a "machine
 842     // move" for this extra "PUSH", the linker will lose track of the fact that
 843     // the frame pointer should have the value of the first "PUSH" when it's
 844     // trying to unwind.
 845     //
 846     // FIXME: This looks inelegant. It's possibly correct, but it's covering up
 847     //        another bug. I.e., one where we generate a prolog like this:
 848     //
 849     //          pushl  %ebp
 850     //          movl   %esp, %ebp
 851     //          pushl  %ebp
 852     //          pushl  %esi
 853     //           ...
 854     //
 855     //        The immediate re-push of EBP is unnecessary. At the least, it's an
 856     //        optimization bug. EBP can be used as a scratch register in certain
 857     //        cases, but probably not when we have a frame pointer.
 858     if (HasFP && FramePtr == Reg)
 859       continue;
 860
 861     MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 862     MachineLocation CSSrc(Reg);
 863     Moves.push_back(MachineMove(LabelId, CSDst, CSSrc));
 864   }
 865 }
 866
 867 /// emitPrologue - Push callee-saved registers onto the stack, which
 868 /// automatically adjust the stack pointer. Adjust the stack pointer to allocate
 869 /// space for local variables. Also emit labels used by the exception handler to
 870 /// generate the exception handling frames.
 871 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 872   MachineBasicBlock &MBB = MF.front(); // Prologue goes in entry BB.
 873   MachineBasicBlock::iterator MBBI = MBB.begin();
 874   MachineFrameInfo *MFI = MF.getFrameInfo();
 875   const Function *Fn = MF.getFunction();
 876   const X86Subtarget *Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 877   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 878   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 879   bool needsFrameMoves = (MMI && MMI->hasDebugInfo()) ||
 880                           !Fn->doesNotThrow() || UnwindTablesMandatory;
 881   uint64_t MaxAlign  = MFI->getMaxAlignment(); // Desired stack alignment.
 882   uint64_t StackSize = MFI->getStackSize();    // Number of bytes to allocate.
 883   bool HasFP = hasFP(MF);
 884   DebugLoc DL;
 885
 886   // Add RETADDR move area to callee saved frame size.
 887   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 888   if (TailCallReturnAddrDelta < 0)
 889     X86FI->setCalleeSavedFrameSize(
 890       X86FI->getCalleeSavedFrameSize() - TailCallReturnAddrDelta);
 891
 892   // If this is x86-64 and the Red Zone is not disabled, if we are a leaf
 893   // function, and use up to 128 bytes of stack space, don't have a frame
 894   // pointer, calls, or dynamic alloca then we do not need to adjust the
 895   // stack pointer (we fit in the Red Zone).
 896   if (Is64Bit && !Fn->hasFnAttr(Attribute::NoRedZone) &&
 897       !needsStackRealignment(MF) &&
 898       !MFI->hasVarSizedObjects() &&                // No dynamic alloca.
 899       !MFI->hasCalls() &&                          // No calls.
 900       !Subtarget->isTargetWin64()) {               // Win64 has no Red Zone
 901     uint64_t MinSize = X86FI->getCalleeSavedFrameSize();
 902     if (HasFP) MinSize += SlotSize;
 903     StackSize = std::max(MinSize, StackSize > 128 ? StackSize - 128 : 0);
 904     MFI->setStackSize(StackSize);
 905   } else if (Subtarget->isTargetWin64()) {
 906     // We need to always allocate 32 bytes as register spill area.
 907     // FIXME: We might reuse these 32 bytes for leaf functions.
 908     StackSize += 32;
 909     MFI->setStackSize(StackSize);
 910   }
 911
 912   // Insert stack pointer adjustment for later moving of return addr.  Only
 913   // applies to tail call optimized functions where the callee argument stack
 914   // size is bigger than the callers.
 915   if (TailCallReturnAddrDelta < 0) {
 916     MachineInstr *MI =
 917       BuildMI(MBB, MBBI, DL, TII.get(Is64Bit? X86::SUB64ri32 : X86::SUB32ri),
 918               StackPtr)
 919         .addReg(StackPtr)
 920         .addImm(-TailCallReturnAddrDelta);
 921     MI->getOperand(3).setIsDead(); // The EFLAGS implicit def is dead.
 922   }
 923
 924   // Mapping for machine moves:
 925   //
 926   //   DST: VirtualFP AND
 927   //        SRC: VirtualFP              => DW_CFA_def_cfa_offset
 928   //        ELSE                        => DW_CFA_def_cfa
 929   //
 930   //   SRC: VirtualFP AND
 931   //        DST: Register               => DW_CFA_def_cfa_register
 932   //
 933   //   ELSE
 934   //        OFFSET < 0                  => DW_CFA_offset_extended_sf
 935   //        REG < 64                    => DW_CFA_offset + Reg
 936   //        ELSE                        => DW_CFA_offset_extended
 937
 938   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 939   const TargetData *TD = MF.getTarget().getTargetData();
 940   uint64_t NumBytes = 0;
 941   int stackGrowth =
 942     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 943      TargetFrameInfo::StackGrowsUp ?
 944        TD->getPointerSize() : -TD->getPointerSize());
 945
 946   if (HasFP) {
 947     // Calculate required stack adjustment.
 948     uint64_t FrameSize = StackSize - SlotSize;
 949     if (needsStackRealignment(MF))
 950       FrameSize = (FrameSize + MaxAlign - 1) / MaxAlign * MaxAlign;
 951
 952     NumBytes = FrameSize - X86FI->getCalleeSavedFrameSize();
 953
 954     // Get the offset of the stack slot for the EBP register, which is
 955     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 956     // Update the frame offset adjustment.
 957     MFI->setOffsetAdjustment(-NumBytes);
 958
 959     // Save EBP/RBP into the appropriate stack slot.
 960     BuildMI(MBB, MBBI, DL, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 961       .addReg(FramePtr, RegState::Kill);
 962
 963     if (needsFrameMoves) {
 964       // Mark the place where EBP/RBP was saved.
 965       unsigned FrameLabelId = MMI->NextLabelID();
 966       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 967
 968       // Define the current CFA rule to use the provided offset.
 969       if (StackSize) {
 970         MachineLocation SPDst(MachineLocation::VirtualFP);
 971         MachineLocation SPSrc(MachineLocation::VirtualFP, 2 * stackGrowth);
 972         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 973       } else {
 974         // FIXME: Verify & implement for FP
 975         MachineLocation SPDst(StackPtr);
 976         MachineLocation SPSrc(StackPtr, stackGrowth);
 977         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 978       }
 979
 980       // Change the rule for the FramePtr to be an "offset" rule.
 981       MachineLocation FPDst(MachineLocation::VirtualFP,
 982                             2 * stackGrowth);
 983       MachineLocation FPSrc(FramePtr);
 984       Moves.push_back(MachineMove(FrameLabelId, FPDst, FPSrc));
 985     }
 986
 987     // Update EBP with the new base value...
 988     BuildMI(MBB, MBBI, DL,
 989             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 990         .addReg(StackPtr);
 991
 992     if (needsFrameMoves) {
 993       // Mark effective beginning of when frame pointer becomes valid.
 994       unsigned FrameLabelId = MMI->NextLabelID();
 995       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 996
 997       // Define the current CFA to use the EBP/RBP register.
 998       MachineLocation FPDst(FramePtr);
 999       MachineLocation FPSrc(MachineLocation::VirtualFP);
1000       Moves.push_back(MachineMove(FrameLabelId, FPDst, FPSrc));
1001     }
1002
1003     // Mark the FramePtr as live-in in every block except the entry.
1004     for (MachineFunction::iterator I = next(MF.begin()), E = MF.end();
1005          I != E; ++I)
1006       I->addLiveIn(FramePtr);
1007
1008     // Realign stack
1009     if (needsStackRealignment(MF)) {
1010       MachineInstr *MI =
1011         BuildMI(MBB, MBBI, DL,
1012                 TII.get(Is64Bit ? X86::AND64ri32 : X86::AND32ri),
1013                 StackPtr).addReg(StackPtr).addImm(-MaxAlign);
1014
1015       // The EFLAGS implicit def is dead.
1016       MI->getOperand(3).setIsDead();
1017     }
1018   } else {
1019     NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
1020   }
1021
1022   // Skip the callee-saved push instructions.
1023   bool PushedRegs = false;
1024   int StackOffset = 2 * stackGrowth;
1025
1026   while (MBBI != MBB.end() &&
1027          (MBBI->getOpcode() == X86::PUSH32r ||
1028           MBBI->getOpcode() == X86::PUSH64r)) {
1029     PushedRegs = true;
1030     ++MBBI;
1031
1032     if (!HasFP && needsFrameMoves) {
1033       // Mark callee-saved push instruction.
1034       unsigned LabelId = MMI->NextLabelID();
1035       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(LabelId);
1036
1037       // Define the current CFA rule to use the provided offset.
1038       unsigned Ptr = StackSize ?
1039         MachineLocation::VirtualFP : StackPtr;
1040       MachineLocation SPDst(Ptr);
1041       MachineLocation SPSrc(Ptr, StackOffset);
1042       Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1043       StackOffset += stackGrowth;
1044     }
1045   }
1046
1047   if (MBBI != MBB.end())
1048     DL = MBBI->getDebugLoc();
1049
1050   // Adjust stack pointer: ESP -= numbytes.
1051   if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
1052     // Check, whether EAX is livein for this function.
1053     bool isEAXAlive = false;
1054     for (MachineRegisterInfo::livein_iterator
1055            II = MF.getRegInfo().livein_begin(),
1056            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
1057       unsigned Reg = II->first;
1058       isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
1059                     Reg == X86::AH || Reg == X86::AL);
1060     }
1061
1062     // Function prologue calls _alloca to probe the stack when allocating more
1063     // than 4k bytes in one go. Touching the stack at 4K increments is necessary
1064     // to ensure that the guard pages used by the OS virtual memory manager are
1065     // allocated in correct sequence.
1066     if (!isEAXAlive) {
1067       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
1068         .addImm(NumBytes);
1069       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
1070         .addExternalSymbol("_alloca");
1071     } else {
1072       // Save EAX
1073       BuildMI(MBB, MBBI, DL, TII.get(X86::PUSH32r))
1074         .addReg(X86::EAX, RegState::Kill);
1075
1076       // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
1077       // allocated bytes for EAX.
1078       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
1079         .addImm(NumBytes - 4);
1080       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
1081         .addExternalSymbol("_alloca");
1082
1083       // Restore EAX
1084       MachineInstr *MI = addRegOffset(BuildMI(MF, DL, TII.get(X86::MOV32rm),
1085                                               X86::EAX),
1086                                       StackPtr, false, NumBytes - 4);
1087       MBB.insert(MBBI, MI);
1088     }
1089   } else if (NumBytes) {
1090     // If there is an SUB32ri of ESP immediately before this instruction, merge
1091     // the two. This can be the case when tail call elimination is enabled and
1092     // the callee has more arguments then the caller.
1093     NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
1094
1095     // If there is an ADD32ri or SUB32ri of ESP immediately after this
1096     // instruction, merge the two instructions.
1097     mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
1098
1099     if (NumBytes)
1100       emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
1101   }
1102
1103   if ((NumBytes || PushedRegs) && needsFrameMoves) {
1104     // Mark end of stack pointer adjustment.
1105     unsigned LabelId = MMI->NextLabelID();
1106     BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(LabelId);
1107
1108     if (!HasFP && NumBytes) {
1109       // Define the current CFA rule to use the provided offset.
1110       if (StackSize) {
1111         MachineLocation SPDst(MachineLocation::VirtualFP);
1112         MachineLocation SPSrc(MachineLocation::VirtualFP,
1113                               -StackSize + stackGrowth);
1114         Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1115       } else {
1116         // FIXME: Verify & implement for FP
1117         MachineLocation SPDst(StackPtr);
1118         MachineLocation SPSrc(StackPtr, stackGrowth);
1119         Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1120       }
1121     }
1122
1123     // Emit DWARF info specifying the offsets of the callee-saved registers.
1124     if (PushedRegs)
1125       emitCalleeSavedFrameMoves(MF, LabelId, HasFP ? FramePtr : StackPtr);
1126   }
1127 }
1128
1129 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
1130                                    MachineBasicBlock &MBB) const {
1131   const MachineFrameInfo *MFI = MF.getFrameInfo();
1132   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
1133   MachineBasicBlock::iterator MBBI = prior(MBB.end());
1134   unsigned RetOpcode = MBBI->getOpcode();
1135   DebugLoc DL = MBBI->getDebugLoc();
1136
1137   switch (RetOpcode) {
1138   default:
1139     llvm_unreachable("Can only insert epilog into returning blocks");
1140   case X86::RET:
1141   case X86::RETI:
1142   case X86::TCRETURNdi:
1143   case X86::TCRETURNri:
1144   case X86::TCRETURNri64:
1145   case X86::TCRETURNdi64:
1146   case X86::EH_RETURN:
1147   case X86::EH_RETURN64:
1148   case X86::TAILJMPd:
1149   case X86::TAILJMPr:
1150   case X86::TAILJMPm:
1151     break;  // These are ok
1152   }
1153
1154   // Get the number of bytes to allocate from the FrameInfo.
1155   uint64_t StackSize = MFI->getStackSize();
1156   uint64_t MaxAlign  = MFI->getMaxAlignment();
1157   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
1158   uint64_t NumBytes = 0;
1159
1160   if (hasFP(MF)) {
1161     // Calculate required stack adjustment.
1162     uint64_t FrameSize = StackSize - SlotSize;
1163     if (needsStackRealignment(MF))
1164       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
1165
1166     NumBytes = FrameSize - CSSize;
1167
1168     // Pop EBP.
1169     BuildMI(MBB, MBBI, DL,
1170             TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
1171   } else {
1172     NumBytes = StackSize - CSSize;
1173   }
1174
1175   // Skip the callee-saved pop instructions.
1176   MachineBasicBlock::iterator LastCSPop = MBBI;
1177   while (MBBI != MBB.begin()) {
1178     MachineBasicBlock::iterator PI = prior(MBBI);
1179     unsigned Opc = PI->getOpcode();
1180
1181     if (Opc != X86::POP32r && Opc != X86::POP64r &&
1182         !PI->getDesc().isTerminator())
1183       break;
1184
1185     --MBBI;
1186   }
1187
1188   DL = MBBI->getDebugLoc();
1189
1190   // If there is an ADD32ri or SUB32ri of ESP immediately before this
1191   // instruction, merge the two instructions.
1192   if (NumBytes || MFI->hasVarSizedObjects())
1193     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
1194
1195   // If dynamic alloca is used, then reset esp to point to the last callee-saved
1196   // slot before popping them off! Same applies for the case, when stack was
1197   // realigned.
1198   if (needsStackRealignment(MF)) {
1199     // We cannot use LEA here, because stack pointer was realigned. We need to
1200     // deallocate local frame back.
1201     if (CSSize) {
1202       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1203       MBBI = prior(LastCSPop);
1204     }
1205
1206     BuildMI(MBB, MBBI, DL,
1207             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1208             StackPtr).addReg(FramePtr);
1209   } else if (MFI->hasVarSizedObjects()) {
1210     if (CSSize) {
1211       unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
1212       MachineInstr *MI =
1213         addLeaRegOffset(BuildMI(MF, DL, TII.get(Opc), StackPtr),
1214                         FramePtr, false, -CSSize);
1215       MBB.insert(MBBI, MI);
1216     } else {
1217       BuildMI(MBB, MBBI, DL,
1218               TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), StackPtr)
1219         .addReg(FramePtr);
1220     }
1221   } else if (NumBytes) {
1222     // Adjust stack pointer back: ESP += numbytes.
1223     emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1224   }
1225
1226   // We're returning from function via eh_return.
1227   if (RetOpcode == X86::EH_RETURN || RetOpcode == X86::EH_RETURN64) {
1228     MBBI = prior(MBB.end());
1229     MachineOperand &DestAddr  = MBBI->getOperand(0);
1230     assert(DestAddr.isReg() && "Offset should be in register!");
1231     BuildMI(MBB, MBBI, DL,
1232             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1233             StackPtr).addReg(DestAddr.getReg());
1234   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
1235              RetOpcode== X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64) {
1236     // Tail call return: adjust the stack pointer and jump to callee.
1237     MBBI = prior(MBB.end());
1238     MachineOperand &JumpTarget = MBBI->getOperand(0);
1239     MachineOperand &StackAdjust = MBBI->getOperand(1);
1240     assert(StackAdjust.isImm() && "Expecting immediate value.");
1241
1242     // Adjust stack pointer.
1243     int StackAdj = StackAdjust.getImm();
1244     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
1245     int Offset = 0;
1246     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
1247
1248     // Incoporate the retaddr area.
1249     Offset = StackAdj-MaxTCDelta;
1250     assert(Offset >= 0 && "Offset should never be negative");
1251
1252     if (Offset) {
1253       // Check for possible merge with preceeding ADD instruction.
1254       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1255       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
1256     }
1257
1258     // Jump to label or value in register.
1259     if (RetOpcode == X86::TCRETURNdi|| RetOpcode == X86::TCRETURNdi64)
1260       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPd)).
1261         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset());
1262     else if (RetOpcode== X86::TCRETURNri64)
1263       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
1264     else
1265        BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr), JumpTarget.getReg());
1266
1267     // Delete the pseudo instruction TCRETURN.
1268     MBB.erase(MBBI);
1269   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
1270              (X86FI->getTCReturnAddrDelta() < 0)) {
1271     // Add the return addr area delta back since we are not tail calling.
1272     int delta = -1*X86FI->getTCReturnAddrDelta();
1273     MBBI = prior(MBB.end());
1274
1275     // Check for possible merge with preceeding ADD instruction.
1276     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1277     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
1278   }
1279 }
1280
1281 unsigned X86RegisterInfo::getRARegister() const {
1282   return Is64Bit ? X86::RIP     // Should have dwarf #16.
1283                  : X86::EIP;    // Should have dwarf #8.
1284 }
1285
1286 unsigned X86RegisterInfo::getFrameRegister(const MachineFunction &MF) const {
1287   return hasFP(MF) ? FramePtr : StackPtr;
1288 }
1289
1290 void
1291 X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves) const {
1292   // Calculate amount of bytes used for return address storing
1293   int stackGrowth = (Is64Bit ? -8 : -4);
1294
1295   // Initial state of the frame pointer is esp+4.
1296   MachineLocation Dst(MachineLocation::VirtualFP);
1297   MachineLocation Src(StackPtr, stackGrowth);
1298   Moves.push_back(MachineMove(0, Dst, Src));
1299
1300   // Add return address to move list
1301   MachineLocation CSDst(StackPtr, stackGrowth);
1302   MachineLocation CSSrc(getRARegister());
1303   Moves.push_back(MachineMove(0, CSDst, CSSrc));
1304 }
1305
1306 unsigned X86RegisterInfo::getEHExceptionRegister() const {
1307   llvm_unreachable("What is the exception register");
1308   return 0;
1309 }
1310
1311 unsigned X86RegisterInfo::getEHHandlerRegister() const {
1312   llvm_unreachable("What is the exception handler register");
1313   return 0;
1314 }
1315
1316 namespace llvm {
1317 unsigned getX86SubSuperRegister(unsigned Reg, EVT VT, bool High) {
1318   switch (VT.getSimpleVT().SimpleTy) {
1319   default: return Reg;
1320   case MVT::i8:
1321     if (High) {
1322       switch (Reg) {
1323       default: return 0;
1324       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1325         return X86::AH;
1326       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1327         return X86::DH;
1328       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1329         return X86::CH;
1330       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1331         return X86::BH;
1332       }
1333     } else {
1334       switch (Reg) {
1335       default: return 0;
1336       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1337         return X86::AL;
1338       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1339         return X86::DL;
1340       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1341         return X86::CL;
1342       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1343         return X86::BL;
1344       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1345         return X86::SIL;
1346       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1347         return X86::DIL;
1348       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1349         return X86::BPL;
1350       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1351         return X86::SPL;
1352       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1353         return X86::R8B;
1354       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1355         return X86::R9B;
1356       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1357         return X86::R10B;
1358       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1359         return X86::R11B;
1360       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1361         return X86::R12B;
1362       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1363         return X86::R13B;
1364       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1365         return X86::R14B;
1366       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1367         return X86::R15B;
1368       }
1369     }
1370   case MVT::i16:
1371     switch (Reg) {
1372     default: return Reg;
1373     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1374       return X86::AX;
1375     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1376       return X86::DX;
1377     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1378       return X86::CX;
1379     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1380       return X86::BX;
1381     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1382       return X86::SI;
1383     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1384       return X86::DI;
1385     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1386       return X86::BP;
1387     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1388       return X86::SP;
1389     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1390       return X86::R8W;
1391     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1392       return X86::R9W;
1393     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1394       return X86::R10W;
1395     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1396       return X86::R11W;
1397     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1398       return X86::R12W;
1399     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1400       return X86::R13W;
1401     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1402       return X86::R14W;
1403     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1404       return X86::R15W;
1405     }
1406   case MVT::i32:
1407     switch (Reg) {
1408     default: return Reg;
1409     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1410       return X86::EAX;
1411     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1412       return X86::EDX;
1413     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1414       return X86::ECX;
1415     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1416       return X86::EBX;
1417     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1418       return X86::ESI;
1419     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1420       return X86::EDI;
1421     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1422       return X86::EBP;
1423     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1424       return X86::ESP;
1425     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1426       return X86::R8D;
1427     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1428       return X86::R9D;
1429     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1430       return X86::R10D;
1431     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1432       return X86::R11D;
1433     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1434       return X86::R12D;
1435     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1436       return X86::R13D;
1437     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1438       return X86::R14D;
1439     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1440       return X86::R15D;
1441     }
1442   case MVT::i64:
1443     switch (Reg) {
1444     default: return Reg;
1445     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1446       return X86::RAX;
1447     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1448       return X86::RDX;
1449     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1450       return X86::RCX;
1451     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1452       return X86::RBX;
1453     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1454       return X86::RSI;
1455     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1456       return X86::RDI;
1457     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1458       return X86::RBP;
1459     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1460       return X86::RSP;
1461     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1462       return X86::R8;
1463     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1464       return X86::R9;
1465     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1466       return X86::R10;
1467     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1468       return X86::R11;
1469     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1470       return X86::R12;
1471     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1472       return X86::R13;
1473     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1474       return X86::R14;
1475     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1476       return X86::R15;
1477     }
1478   }
1479
1480   return Reg;
1481 }
1482 }
1483
1484 #include "X86GenRegisterInfo.inc"
1485
1486 namespace {
1487   struct MSAC : public MachineFunctionPass {
1488     static char ID;
1489     MSAC() : MachineFunctionPass(&ID) {}
1490
1491     virtual bool runOnMachineFunction(MachineFunction &MF) {
1492       MachineFrameInfo *FFI = MF.getFrameInfo();
1493       MachineRegisterInfo &RI = MF.getRegInfo();
1494
1495       // Calculate max stack alignment of all already allocated stack objects.
1496       unsigned MaxAlign = calculateMaxStackAlignment(FFI);
1497
1498       // Be over-conservative: scan over all vreg defs and find, whether vector
1499       // registers are used. If yes - there is probability, that vector register
1500       // will be spilled and thus stack needs to be aligned properly.
1501       for (unsigned RegNum = TargetRegisterInfo::FirstVirtualRegister;
1502            RegNum < RI.getLastVirtReg(); ++RegNum)
1503         MaxAlign = std::max(MaxAlign, RI.getRegClass(RegNum)->getAlignment());
1504
1505       if (FFI->getMaxAlignment() == MaxAlign)
1506         return false;
1507
1508       FFI->setMaxAlignment(MaxAlign);
1509       return true;
1510     }
1511
1512     virtual const char *getPassName() const {
1513       return "X86 Maximal Stack Alignment Calculator";
1514     }
1515
1516     virtual void getAnalysisUsage(AnalysisUsage &AU) const {
1517       AU.setPreservesCFG();
1518       MachineFunctionPass::getAnalysisUsage(AU);
1519     }
1520   };
1521
1522   char MSAC::ID = 0;
1523 }
1524
1525 FunctionPass*
1526 llvm::createX86MaxStackAlignmentCalculatorPass() { return new MSAC(); }