lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFrameInfo.h"
  29 #include "llvm/CodeGen/MachineLocation.h"
  30 #include "llvm/CodeGen/MachineModuleInfo.h"
  31 #include "llvm/CodeGen/MachineRegisterInfo.h"
  32 #include "llvm/Target/TargetAsmInfo.h"
  33 #include "llvm/Target/TargetFrameInfo.h"
  34 #include "llvm/Target/TargetInstrInfo.h"
  35 #include "llvm/Target/TargetMachine.h"
  36 #include "llvm/Target/TargetOptions.h"
  37 #include "llvm/ADT/BitVector.h"
  38 #include "llvm/ADT/STLExtras.h"
  39 using namespace llvm;
  40
  41 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  42                                  const TargetInstrInfo &tii)
  43   : X86GenRegisterInfo(X86::ADJCALLSTACKDOWN, X86::ADJCALLSTACKUP),
  44     TM(tm), TII(tii) {
  45   // Cache some information.
  46   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  47   Is64Bit = Subtarget->is64Bit();
  48   IsWin64 = Subtarget->isTargetWin64();
  49   StackAlign = TM.getFrameInfo()->getStackAlignment();
  50   if (Is64Bit) {
  51     SlotSize = 8;
  52     StackPtr = X86::RSP;
  53     FramePtr = X86::RBP;
  54   } else {
  55     SlotSize = 4;
  56     StackPtr = X86::ESP;
  57     FramePtr = X86::EBP;
  58   }
  59 }
  60
  61 // getDwarfRegNum - This function maps LLVM register identifiers to the
  62 // Dwarf specific numbering, used in debug info and exception tables.
  63
  64 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  65   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  66   unsigned Flavour = DWARFFlavour::X86_64;
  67   if (!Subtarget->is64Bit()) {
  68     if (Subtarget->isTargetDarwin()) {
  69       if (isEH)
  70         Flavour = DWARFFlavour::X86_32_DarwinEH;
  71       else
  72         Flavour = DWARFFlavour::X86_32_Generic;
  73     } else if (Subtarget->isTargetCygMing()) {
  74       // Unsupported by now, just quick fallback
  75       Flavour = DWARFFlavour::X86_32_Generic;
  76     } else {
  77       Flavour = DWARFFlavour::X86_32_Generic;
  78     }
  79   }
  80
  81   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  82 }
  83
  84 // getX86RegNum - This function maps LLVM register identifiers to their X86
  85 // specific numbering, which is used in various places encoding instructions.
  86 //
  87 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) {
  88   switch(RegNo) {
  89   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
  90   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
  91   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
  92   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
  93   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
  94     return N86::ESP;
  95   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
  96     return N86::EBP;
  97   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
  98     return N86::ESI;
  99   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 100     return N86::EDI;
 101
 102   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 103     return N86::EAX;
 104   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 105     return N86::ECX;
 106   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 107     return N86::EDX;
 108   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 109     return N86::EBX;
 110   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 111     return N86::ESP;
 112   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 113     return N86::EBP;
 114   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 115     return N86::ESI;
 116   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 117     return N86::EDI;
 118
 119   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 120   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 121     return RegNo-X86::ST0;
 122
 123   case X86::XMM0: case X86::XMM8: case X86::MM0:
 124     return 0;
 125   case X86::XMM1: case X86::XMM9: case X86::MM1:
 126     return 1;
 127   case X86::XMM2: case X86::XMM10: case X86::MM2:
 128     return 2;
 129   case X86::XMM3: case X86::XMM11: case X86::MM3:
 130     return 3;
 131   case X86::XMM4: case X86::XMM12: case X86::MM4:
 132     return 4;
 133   case X86::XMM5: case X86::XMM13: case X86::MM5:
 134     return 5;
 135   case X86::XMM6: case X86::XMM14: case X86::MM6:
 136     return 6;
 137   case X86::XMM7: case X86::XMM15: case X86::MM7:
 138     return 7;
 139
 140   default:
 141     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 142     assert(0 && "Register allocator hasn't allocated reg correctly yet!");
 143     return 0;
 144   }
 145 }
 146
 147 const TargetRegisterClass *
 148 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 149   if (RC == &X86::CCRRegClass) {
 150     if (Is64Bit)
 151       return &X86::GR64RegClass;
 152     else
 153       return &X86::GR32RegClass;
 154   }
 155   return NULL;
 156 }
 157
 158 const unsigned *
 159 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 160   static const unsigned CalleeSavedRegs32Bit[] = {
 161     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 162   };
 163
 164   static const unsigned CalleeSavedRegs32EHRet[] = {
 165     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 166   };
 167
 168   static const unsigned CalleeSavedRegs64Bit[] = {
 169     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 170   };
 171
 172   static const unsigned CalleeSavedRegsWin64[] = {
 173     X86::RBX, X86::RBP, X86::RDI, X86::RSI,
 174     X86::R12, X86::R13, X86::R14, X86::R15, 0
 175   };
 176
 177   if (Is64Bit) {
 178     if (IsWin64)
 179       return CalleeSavedRegsWin64;
 180     else
 181       return CalleeSavedRegs64Bit;
 182   } else {
 183     if (MF) {
 184         MachineFrameInfo *MFI = MF->getFrameInfo();
 185         MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 186         if (MMI && MMI->callsEHReturn())
 187           return CalleeSavedRegs32EHRet;
 188     }
 189     return CalleeSavedRegs32Bit;
 190   }
 191 }
 192
 193 const TargetRegisterClass* const*
 194 X86RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 195   static const TargetRegisterClass * const CalleeSavedRegClasses32Bit[] = {
 196     &X86::GR32RegClass, &X86::GR32RegClass,
 197     &X86::GR32RegClass, &X86::GR32RegClass,  0
 198   };
 199   static const TargetRegisterClass * const CalleeSavedRegClasses32EHRet[] = {
 200     &X86::GR32RegClass, &X86::GR32RegClass,
 201     &X86::GR32RegClass, &X86::GR32RegClass,
 202     &X86::GR32RegClass, &X86::GR32RegClass,  0
 203   };
 204   static const TargetRegisterClass * const CalleeSavedRegClasses64Bit[] = {
 205     &X86::GR64RegClass, &X86::GR64RegClass,
 206     &X86::GR64RegClass, &X86::GR64RegClass,
 207     &X86::GR64RegClass, &X86::GR64RegClass, 0
 208   };
 209   static const TargetRegisterClass * const CalleeSavedRegClassesWin64[] = {
 210     &X86::GR64RegClass, &X86::GR64RegClass,
 211     &X86::GR64RegClass, &X86::GR64RegClass,
 212     &X86::GR64RegClass, &X86::GR64RegClass,
 213     &X86::GR64RegClass, &X86::GR64RegClass, 0
 214   };
 215
 216   if (Is64Bit) {
 217     if (IsWin64)
 218       return CalleeSavedRegClassesWin64;
 219     else
 220       return CalleeSavedRegClasses64Bit;
 221   } else {
 222     if (MF) {
 223         MachineFrameInfo *MFI = MF->getFrameInfo();
 224         MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 225         if (MMI && MMI->callsEHReturn())
 226           return CalleeSavedRegClasses32EHRet;
 227     }
 228     return CalleeSavedRegClasses32Bit;
 229   }
 230
 231 }
 232
 233 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 234   BitVector Reserved(getNumRegs());
 235   Reserved.set(X86::RSP);
 236   Reserved.set(X86::ESP);
 237   Reserved.set(X86::SP);
 238   Reserved.set(X86::SPL);
 239   if (hasFP(MF)) {
 240     Reserved.set(X86::RBP);
 241     Reserved.set(X86::EBP);
 242     Reserved.set(X86::BP);
 243     Reserved.set(X86::BPL);
 244   }
 245   return Reserved;
 246 }
 247
 248 //===----------------------------------------------------------------------===//
 249 // Stack Frame Processing methods
 250 //===----------------------------------------------------------------------===//
 251
 252 // hasFP - Return true if the specified function should have a dedicated frame
 253 // pointer register.  This is true if the function has variable sized allocas or
 254 // if frame pointer elimination is disabled.
 255 //
 256 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 257   MachineFrameInfo *MFI = MF.getFrameInfo();
 258   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 259
 260   return (NoFramePointerElim ||
 261           needsStackRealignment(MF) ||
 262           MFI->hasVarSizedObjects() ||
 263           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 264           (MMI && MMI->callsUnwindInit()));
 265 }
 266
 267 bool X86RegisterInfo::needsStackRealignment(const MachineFunction &MF) const {
 268   MachineFrameInfo *MFI = MF.getFrameInfo();;
 269
 270   // FIXME: Currently we don't support stack realignment for functions with
 271   // variable-sized allocas
 272   return (RealignStack &&
 273           (MFI->getMaxAlignment() > StackAlign &&
 274            !MFI->hasVarSizedObjects()));
 275 }
 276
 277 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 278   return !MF.getFrameInfo()->hasVarSizedObjects();
 279 }
 280
 281 int
 282 X86RegisterInfo::getFrameIndexOffset(MachineFunction &MF, int FI) const {
 283   int Offset = MF.getFrameInfo()->getObjectOffset(FI) + SlotSize;
 284   if (!hasFP(MF))
 285     return Offset + MF.getFrameInfo()->getStackSize();
 286
 287   // Skip the saved EBP
 288   Offset += SlotSize;
 289
 290   // Skip the RETADDR move area
 291   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 292   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 293   if (TailCallReturnAddrDelta < 0) Offset -= TailCallReturnAddrDelta;
 294   return Offset;
 295 }
 296
 297 void X86RegisterInfo::
 298 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 299                               MachineBasicBlock::iterator I) const {
 300   if (!hasReservedCallFrame(MF)) {
 301     // If the stack pointer can be changed after prologue, turn the
 302     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 303     // adjcallstackdown instruction into 'add ESP, <amt>'
 304     // TODO: consider using push / pop instead of sub + store / add
 305     MachineInstr *Old = I;
 306     uint64_t Amount = Old->getOperand(0).getImm();
 307     if (Amount != 0) {
 308       // We need to keep the stack aligned properly.  To do this, we round the
 309       // amount of space needed for the outgoing arguments up to the next
 310       // alignment boundary.
 311       Amount = (Amount+StackAlign-1)/StackAlign*StackAlign;
 312
 313       MachineInstr *New = 0;
 314       if (Old->getOpcode() == X86::ADJCALLSTACKDOWN) {
 315         New=BuildMI(TII.get(Is64Bit ? X86::SUB64ri32 : X86::SUB32ri), StackPtr)
 316           .addReg(StackPtr).addImm(Amount);
 317       } else {
 318         assert(Old->getOpcode() == X86::ADJCALLSTACKUP);
 319         // factor out the amount the callee already popped.
 320         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 321         Amount -= CalleeAmt;
 322         if (Amount) {
 323           unsigned Opc = (Amount < 128) ?
 324             (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 325             (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri);
 326           New = BuildMI(TII.get(Opc), StackPtr).addReg(StackPtr).addImm(Amount);
 327         }
 328       }
 329
 330       // Replace the pseudo instruction with a new instruction...
 331       if (New) MBB.insert(I, New);
 332     }
 333   } else if (I->getOpcode() == X86::ADJCALLSTACKUP) {
 334     // If we are performing frame pointer elimination and if the callee pops
 335     // something off the stack pointer, add it back.  We do this until we have
 336     // more advanced stack pointer tracking ability.
 337     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 338       unsigned Opc = (CalleeAmt < 128) ?
 339         (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 340         (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri);
 341       MachineInstr *New =
 342         BuildMI(TII.get(Opc), StackPtr).addReg(StackPtr).addImm(CalleeAmt);
 343       MBB.insert(I, New);
 344     }
 345   }
 346
 347   MBB.erase(I);
 348 }
 349
 350 void X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 351                                           int SPAdj, RegScavenger *RS) const{
 352   assert(SPAdj == 0 && "Unexpected");
 353
 354   unsigned i = 0;
 355   MachineInstr &MI = *II;
 356   MachineFunction &MF = *MI.getParent()->getParent();
 357   while (!MI.getOperand(i).isFrameIndex()) {
 358     ++i;
 359     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 360   }
 361
 362   int FrameIndex = MI.getOperand(i).getIndex();
 363   // This must be part of a four operand memory reference.  Replace the
 364   // FrameIndex with base register with EBP.  Add an offset to the offset.
 365   MI.getOperand(i).ChangeToRegister(hasFP(MF) ? FramePtr : StackPtr, false);
 366
 367   // Now add the frame object offset to the offset from EBP.
 368   int64_t Offset = getFrameIndexOffset(MF, FrameIndex) +
 369                    MI.getOperand(i+3).getImm();
 370
 371   MI.getOperand(i+3).ChangeToImmediate(Offset);
 372 }
 373
 374 void
 375 X86RegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 376                                                       RegScavenger *RS) const {
 377   MachineFrameInfo *FFI = MF.getFrameInfo();
 378
 379   // Calculate and set max stack object alignment early, so we can decide
 380   // whether we will need stack realignment (and thus FP).
 381   unsigned MaxAlign = 0;
 382   for (int i = FFI->getObjectIndexBegin(),
 383          e = FFI->getObjectIndexEnd(); i != e; ++i) {
 384     if (FFI->isDeadObjectIndex(i))
 385       continue;
 386     unsigned Align = FFI->getObjectAlignment(i);
 387     MaxAlign = std::max(MaxAlign, Align);
 388   }
 389
 390   FFI->setMaxAlignment(MaxAlign);
 391 }
 392
 393 void
 394 X86RegisterInfo::processFunctionBeforeFrameFinalized(MachineFunction &MF) const{
 395   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 396   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 397   if (TailCallReturnAddrDelta < 0) {
 398     // create RETURNADDR area
 399     //   arg
 400     //   arg
 401     //   RETADDR
 402     //   { ...
 403     //     RETADDR area
 404     //     ...
 405     //   }
 406     //   [EBP]
 407     MF.getFrameInfo()->
 408       CreateFixedObject(-TailCallReturnAddrDelta,
 409                         (-1*SlotSize)+TailCallReturnAddrDelta);
 410   }
 411   if (hasFP(MF)) {
 412     assert((TailCallReturnAddrDelta <= 0) &&
 413            "The Delta should always be zero or negative");
 414     // Create a frame entry for the EBP register that must be saved.
 415     int FrameIdx = MF.getFrameInfo()->CreateFixedObject(SlotSize,
 416                                                         (int)SlotSize * -2+
 417                                                        TailCallReturnAddrDelta);
 418     assert(FrameIdx == MF.getFrameInfo()->getObjectIndexBegin() &&
 419            "Slot for EBP register must be last in order to be found!");
 420   }
 421 }
 422
 423 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 424 /// stack pointer by a constant value.
 425 static
 426 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 427                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 428                   const TargetInstrInfo &TII) {
 429   bool isSub = NumBytes < 0;
 430   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 431   unsigned Opc = isSub
 432     ? ((Offset < 128) ?
 433        (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 434        (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri))
 435     : ((Offset < 128) ?
 436        (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 437        (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri));
 438   uint64_t Chunk = (1LL << 31) - 1;
 439
 440   while (Offset) {
 441     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 442     BuildMI(MBB, MBBI, TII.get(Opc), StackPtr).addReg(StackPtr).addImm(ThisVal);
 443     Offset -= ThisVal;
 444   }
 445 }
 446
 447 // mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 448 static
 449 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 450                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 451   if (MBBI == MBB.begin()) return;
 452
 453   MachineBasicBlock::iterator PI = prior(MBBI);
 454   unsigned Opc = PI->getOpcode();
 455   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 456        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 457       PI->getOperand(0).getReg() == StackPtr) {
 458     if (NumBytes)
 459       *NumBytes += PI->getOperand(2).getImm();
 460     MBB.erase(PI);
 461   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 462               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 463              PI->getOperand(0).getReg() == StackPtr) {
 464     if (NumBytes)
 465       *NumBytes -= PI->getOperand(2).getImm();
 466     MBB.erase(PI);
 467   }
 468 }
 469
 470 // mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 471 static
 472 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 473                         MachineBasicBlock::iterator &MBBI,
 474                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 475   return;
 476
 477   if (MBBI == MBB.end()) return;
 478
 479   MachineBasicBlock::iterator NI = next(MBBI);
 480   if (NI == MBB.end()) return;
 481
 482   unsigned Opc = NI->getOpcode();
 483   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 484        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 485       NI->getOperand(0).getReg() == StackPtr) {
 486     if (NumBytes)
 487       *NumBytes -= NI->getOperand(2).getImm();
 488     MBB.erase(NI);
 489     MBBI = NI;
 490   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 491               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 492              NI->getOperand(0).getReg() == StackPtr) {
 493     if (NumBytes)
 494       *NumBytes += NI->getOperand(2).getImm();
 495     MBB.erase(NI);
 496     MBBI = NI;
 497   }
 498 }
 499
 500 /// mergeSPUpdates - Checks the instruction before/after the passed
 501 /// instruction. If it is an ADD/SUB instruction it is deleted
 502 /// argument and the stack adjustment is returned as a positive value for ADD
 503 /// and a negative for SUB.
 504 static int mergeSPUpdates(MachineBasicBlock &MBB,
 505                            MachineBasicBlock::iterator &MBBI,
 506                            unsigned StackPtr,
 507                            bool doMergeWithPrevious) {
 508
 509   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 510       (!doMergeWithPrevious && MBBI == MBB.end()))
 511     return 0;
 512
 513   int Offset = 0;
 514
 515   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 516   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : next(MBBI);
 517   unsigned Opc = PI->getOpcode();
 518   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 519        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 520       PI->getOperand(0).getReg() == StackPtr){
 521     Offset += PI->getOperand(2).getImm();
 522     MBB.erase(PI);
 523     if (!doMergeWithPrevious) MBBI = NI;
 524   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 525               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 526              PI->getOperand(0).getReg() == StackPtr) {
 527     Offset -= PI->getOperand(2).getImm();
 528     MBB.erase(PI);
 529     if (!doMergeWithPrevious) MBBI = NI;
 530   }
 531
 532   return Offset;
 533 }
 534
 535 void X86RegisterInfo::emitFrameMoves(MachineFunction &MF,
 536                                      unsigned FrameLabelId,
 537                                      unsigned ReadyLabelId) const {
 538   MachineFrameInfo *MFI = MF.getFrameInfo();
 539   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 540   if (!MMI)
 541     return;
 542
 543   uint64_t StackSize = MFI->getStackSize();
 544   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 545   const TargetData *TD = MF.getTarget().getTargetData();
 546
 547   // Calculate amount of bytes used for return address storing
 548   int stackGrowth =
 549     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 550      TargetFrameInfo::StackGrowsUp ?
 551      TD->getPointerSize() : -TD->getPointerSize());
 552
 553   if (StackSize) {
 554     // Show update of SP.
 555     if (hasFP(MF)) {
 556       // Adjust SP
 557       MachineLocation SPDst(MachineLocation::VirtualFP);
 558       MachineLocation SPSrc(MachineLocation::VirtualFP, 2*stackGrowth);
 559       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 560     } else {
 561       MachineLocation SPDst(MachineLocation::VirtualFP);
 562       MachineLocation SPSrc(MachineLocation::VirtualFP,
 563                             -StackSize+stackGrowth);
 564       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 565     }
 566   } else {
 567     //FIXME: Verify & implement for FP
 568     MachineLocation SPDst(StackPtr);
 569     MachineLocation SPSrc(StackPtr, stackGrowth);
 570     Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 571   }
 572
 573   // Add callee saved registers to move list.
 574   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 575
 576   // FIXME: This is dirty hack. The code itself is pretty mess right now.
 577   // It should be rewritten from scratch and generalized sometimes.
 578
 579   // Determine maximum offset (minumum due to stack growth)
 580   int64_t MaxOffset = 0;
 581   for (unsigned I = 0, E = CSI.size(); I!=E; ++I)
 582     MaxOffset = std::min(MaxOffset,
 583                          MFI->getObjectOffset(CSI[I].getFrameIdx()));
 584
 585   // Calculate offsets
 586   int64_t saveAreaOffset = (hasFP(MF) ? 3 : 2)*stackGrowth;
 587   for (unsigned I = 0, E = CSI.size(); I!=E; ++I) {
 588     int64_t Offset = MFI->getObjectOffset(CSI[I].getFrameIdx());
 589     unsigned Reg = CSI[I].getReg();
 590     Offset = (MaxOffset-Offset+saveAreaOffset);
 591     MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 592     MachineLocation CSSrc(Reg);
 593     Moves.push_back(MachineMove(FrameLabelId, CSDst, CSSrc));
 594   }
 595
 596   if (hasFP(MF)) {
 597     // Save FP
 598     MachineLocation FPDst(MachineLocation::VirtualFP, 2*stackGrowth);
 599     MachineLocation FPSrc(FramePtr);
 600     Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 601   }
 602
 603   MachineLocation FPDst(hasFP(MF) ? FramePtr : StackPtr);
 604   MachineLocation FPSrc(MachineLocation::VirtualFP);
 605   Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 606 }
 607
 608
 609 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 610   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 611   MachineFrameInfo *MFI = MF.getFrameInfo();
 612   const Function* Fn = MF.getFunction();
 613   const X86Subtarget* Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 614   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 615   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 616   MachineBasicBlock::iterator MBBI = MBB.begin();
 617   bool needsFrameMoves = (MMI && MMI->hasDebugInfo()) ||
 618                           !Fn->doesNotThrow() ||
 619                           UnwindTablesMandatory;
 620   // Prepare for frame info.
 621   unsigned FrameLabelId = 0;
 622
 623   // Get the number of bytes to allocate from the FrameInfo.
 624   uint64_t StackSize = MFI->getStackSize();
 625   // Add RETADDR move area to callee saved frame size.
 626   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 627   if (TailCallReturnAddrDelta < 0)
 628     X86FI->setCalleeSavedFrameSize(
 629           X86FI->getCalleeSavedFrameSize() +(-TailCallReturnAddrDelta));
 630   uint64_t NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
 631
 632   // Insert stack pointer adjustment for later moving of return addr.  Only
 633   // applies to tail call optimized functions where the callee argument stack
 634   // size is bigger than the callers.
 635   if (TailCallReturnAddrDelta < 0) {
 636     BuildMI(MBB, MBBI, TII.get(Is64Bit? X86::SUB64ri32 : X86::SUB32ri),
 637             StackPtr).addReg(StackPtr).addImm(-TailCallReturnAddrDelta);
 638   }
 639
 640   if (hasFP(MF)) {
 641     // Get the offset of the stack slot for the EBP register... which is
 642     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 643     // Update the frame offset adjustment.
 644     MFI->setOffsetAdjustment(SlotSize-NumBytes);
 645
 646     // Save EBP into the appropriate stack slot...
 647     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 648       .addReg(FramePtr);
 649     NumBytes -= SlotSize;
 650
 651     if (needsFrameMoves) {
 652       // Mark effective beginning of when frame pointer becomes valid.
 653       FrameLabelId = MMI->NextLabelID();
 654       BuildMI(MBB, MBBI, TII.get(X86::LABEL)).addImm(FrameLabelId).addImm(0);
 655     }
 656
 657     // Update EBP with the new base value...
 658     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 659       .addReg(StackPtr);
 660   }
 661
 662   unsigned ReadyLabelId = 0;
 663   if (needsFrameMoves) {
 664     // Mark effective beginning of when frame pointer is ready.
 665     ReadyLabelId = MMI->NextLabelID();
 666     BuildMI(MBB, MBBI, TII.get(X86::LABEL)).addImm(ReadyLabelId).addImm(0);
 667   }
 668
 669   // Skip the callee-saved push instructions.
 670   while (MBBI != MBB.end() &&
 671          (MBBI->getOpcode() == X86::PUSH32r ||
 672           MBBI->getOpcode() == X86::PUSH64r))
 673     ++MBBI;
 674
 675   if (NumBytes) {   // adjust stack pointer: ESP -= numbytes
 676     if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
 677       // Check, whether EAX is livein for this function
 678       bool isEAXAlive = false;
 679       for (MachineRegisterInfo::livein_iterator
 680            II = MF.getRegInfo().livein_begin(),
 681            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
 682         unsigned Reg = II->first;
 683         isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
 684                       Reg == X86::AH || Reg == X86::AL);
 685       }
 686
 687       // Function prologue calls _alloca to probe the stack when allocating
 688       // more than 4k bytes in one go. Touching the stack at 4K increments is
 689       // necessary to ensure that the guard pages used by the OS virtual memory
 690       // manager are allocated in correct sequence.
 691       if (!isEAXAlive) {
 692         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes);
 693         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 694           .addExternalSymbol("_alloca");
 695       } else {
 696         // Save EAX
 697         BuildMI(MBB, MBBI, TII.get(X86::PUSH32r), X86::EAX);
 698         // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
 699         // allocated bytes for EAX.
 700         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes-4);
 701         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 702           .addExternalSymbol("_alloca");
 703         // Restore EAX
 704         MachineInstr *MI = addRegOffset(BuildMI(TII.get(X86::MOV32rm),X86::EAX),
 705                                         StackPtr, NumBytes-4);
 706         MBB.insert(MBBI, MI);
 707       }
 708     } else {
 709       // If there is an SUB32ri of ESP immediately before this instruction,
 710       // merge the two. This can be the case when tail call elimination is
 711       // enabled and the callee has more arguments then the caller.
 712       NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
 713       // If there is an ADD32ri or SUB32ri of ESP immediately after this
 714       // instruction, merge the two instructions.
 715       mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
 716
 717       if (NumBytes)
 718         emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
 719     }
 720   }
 721
 722   if (needsFrameMoves)
 723     emitFrameMoves(MF, FrameLabelId, ReadyLabelId);
 724
 725   // If it's main() on Cygwin\Mingw32 we should align stack as well
 726   if (Fn->hasExternalLinkage() && Fn->getName() == "main" &&
 727       Subtarget->isTargetCygMing()) {
 728     BuildMI(MBB, MBBI, TII.get(X86::AND32ri), X86::ESP)
 729                 .addReg(X86::ESP).addImm(-StackAlign);
 730
 731     // Probe the stack
 732     BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(StackAlign);
 733     BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32)).addExternalSymbol("_alloca");
 734   }
 735 }
 736
 737 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
 738                                    MachineBasicBlock &MBB) const {
 739   const MachineFrameInfo *MFI = MF.getFrameInfo();
 740   const Function* Fn = MF.getFunction();
 741   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 742   const X86Subtarget* Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 743   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 744   unsigned RetOpcode = MBBI->getOpcode();
 745
 746   switch (RetOpcode) {
 747   case X86::RET:
 748   case X86::RETI:
 749   case X86::TCRETURNdi:
 750   case X86::TCRETURNri:
 751   case X86::TCRETURNri64:
 752   case X86::TCRETURNdi64:
 753   case X86::EH_RETURN:
 754   case X86::TAILJMPd:
 755   case X86::TAILJMPr:
 756   case X86::TAILJMPm: break;  // These are ok
 757   default:
 758     assert(0 && "Can only insert epilog into returning blocks");
 759   }
 760
 761   // Get the number of bytes to allocate from the FrameInfo
 762   uint64_t StackSize = MFI->getStackSize();
 763   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
 764   uint64_t NumBytes = StackSize - CSSize;
 765
 766   if (hasFP(MF)) {
 767     // pop EBP.
 768     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
 769     NumBytes -= SlotSize;
 770   }
 771
 772   // Skip the callee-saved pop instructions.
 773   while (MBBI != MBB.begin()) {
 774     MachineBasicBlock::iterator PI = prior(MBBI);
 775     unsigned Opc = PI->getOpcode();
 776     if (Opc != X86::POP32r && Opc != X86::POP64r &&
 777         !PI->getDesc().isTerminator())
 778       break;
 779     --MBBI;
 780   }
 781
 782   // If there is an ADD32ri or SUB32ri of ESP immediately before this
 783   // instruction, merge the two instructions.
 784   if (NumBytes || MFI->hasVarSizedObjects())
 785     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
 786
 787   // If dynamic alloca is used, then reset esp to point to the last callee-saved
 788   // slot before popping them off!  Also, if it's main() on Cygwin/Mingw32 we
 789   // aligned stack in the prologue, - revert stack changes back. Note: we're
 790   // assuming, that frame pointer was forced for main()
 791   if (MFI->hasVarSizedObjects() ||
 792       (Fn->hasExternalLinkage() && Fn->getName() == "main" &&
 793        Subtarget->isTargetCygMing())) {
 794     unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
 795     if (CSSize) {
 796       MachineInstr *MI = addRegOffset(BuildMI(TII.get(Opc), StackPtr),
 797                                       FramePtr, -CSSize);
 798       MBB.insert(MBBI, MI);
 799     } else
 800       BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),StackPtr).
 801         addReg(FramePtr);
 802
 803     NumBytes = 0;
 804   }
 805
 806   // adjust stack pointer back: ESP += numbytes
 807   if (NumBytes)
 808     emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
 809
 810   // We're returning from function via eh_return.
 811   if (RetOpcode == X86::EH_RETURN) {
 812     MBBI = prior(MBB.end());
 813     MachineOperand &DestAddr  = MBBI->getOperand(0);
 814     assert(DestAddr.isRegister() && "Offset should be in register!");
 815     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),StackPtr).
 816       addReg(DestAddr.getReg());
 817   // Tail call return: adjust the stack pointer and jump to callee
 818   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
 819              RetOpcode== X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64) {
 820     MBBI = prior(MBB.end());
 821     MachineOperand &JumpTarget = MBBI->getOperand(0);
 822     MachineOperand &StackAdjust = MBBI->getOperand(1);
 823     assert( StackAdjust.isImmediate() && "Expecting immediate value.");
 824
 825     // Adjust stack pointer.
 826     int StackAdj = StackAdjust.getImm();
 827     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
 828     int Offset = 0;
 829     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
 830     // Incoporate the retaddr area.
 831     Offset = StackAdj-MaxTCDelta;
 832     assert(Offset >= 0 && "Offset should never be negative");
 833     if (Offset) {
 834       // Check for possible merge with preceeding ADD instruction.
 835       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 836       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
 837     }
 838     // Jump to label or value in register.
 839     if (RetOpcode == X86::TCRETURNdi|| RetOpcode == X86::TCRETURNdi64)
 840       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPd)).
 841         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset());
 842     else if (RetOpcode== X86::TCRETURNri64) {
 843       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
 844     } else
 845        BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr), JumpTarget.getReg());
 846     // Delete the pseudo instruction TCRETURN.
 847     MBB.erase(MBBI);
 848   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
 849              (X86FI->getTCReturnAddrDelta() < 0)) {
 850     // Add the return addr area delta back since we are not tail calling.
 851     int delta = -1*X86FI->getTCReturnAddrDelta();
 852     MBBI = prior(MBB.end());
 853     // Check for possible merge with preceeding ADD instruction.
 854     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 855     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
 856   }
 857 }
 858
 859 unsigned X86RegisterInfo::getRARegister() const {
 860   if (Is64Bit)
 861     return X86::RIP;  // Should have dwarf #16
 862   else
 863     return X86::EIP;  // Should have dwarf #8
 864 }
 865
 866 unsigned X86RegisterInfo::getFrameRegister(MachineFunction &MF) const {
 867   return hasFP(MF) ? FramePtr : StackPtr;
 868 }
 869
 870 void X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves)
 871                                                                          const {
 872   // Calculate amount of bytes used for return address storing
 873   int stackGrowth = (Is64Bit ? -8 : -4);
 874
 875   // Initial state of the frame pointer is esp+4.
 876   MachineLocation Dst(MachineLocation::VirtualFP);
 877   MachineLocation Src(StackPtr, stackGrowth);
 878   Moves.push_back(MachineMove(0, Dst, Src));
 879
 880   // Add return address to move list
 881   MachineLocation CSDst(StackPtr, stackGrowth);
 882   MachineLocation CSSrc(getRARegister());
 883   Moves.push_back(MachineMove(0, CSDst, CSSrc));
 884 }
 885
 886 unsigned X86RegisterInfo::getEHExceptionRegister() const {
 887   assert(0 && "What is the exception register");
 888   return 0;
 889 }
 890
 891 unsigned X86RegisterInfo::getEHHandlerRegister() const {
 892   assert(0 && "What is the exception handler register");
 893   return 0;
 894 }
 895
 896 namespace llvm {
 897 unsigned getX86SubSuperRegister(unsigned Reg, MVT::ValueType VT, bool High) {
 898   switch (VT) {
 899   default: return Reg;
 900   case MVT::i8:
 901     if (High) {
 902       switch (Reg) {
 903       default: return 0;
 904       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 905         return X86::AH;
 906       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 907         return X86::DH;
 908       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 909         return X86::CH;
 910       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 911         return X86::BH;
 912       }
 913     } else {
 914       switch (Reg) {
 915       default: return 0;
 916       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 917         return X86::AL;
 918       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 919         return X86::DL;
 920       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 921         return X86::CL;
 922       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 923         return X86::BL;
 924       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
 925         return X86::SIL;
 926       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
 927         return X86::DIL;
 928       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
 929         return X86::BPL;
 930       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
 931         return X86::SPL;
 932       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
 933         return X86::R8B;
 934       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
 935         return X86::R9B;
 936       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
 937         return X86::R10B;
 938       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
 939         return X86::R11B;
 940       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
 941         return X86::R12B;
 942       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
 943         return X86::R13B;
 944       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
 945         return X86::R14B;
 946       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
 947         return X86::R15B;
 948       }
 949     }
 950   case MVT::i16:
 951     switch (Reg) {
 952     default: return Reg;
 953     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 954       return X86::AX;
 955     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 956       return X86::DX;
 957     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 958       return X86::CX;
 959     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 960       return X86::BX;
 961     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
 962       return X86::SI;
 963     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
 964       return X86::DI;
 965     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
 966       return X86::BP;
 967     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
 968       return X86::SP;
 969     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
 970       return X86::R8W;
 971     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
 972       return X86::R9W;
 973     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
 974       return X86::R10W;
 975     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
 976       return X86::R11W;
 977     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
 978       return X86::R12W;
 979     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
 980       return X86::R13W;
 981     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
 982       return X86::R14W;
 983     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
 984       return X86::R15W;
 985     }
 986   case MVT::i32:
 987     switch (Reg) {
 988     default: return Reg;
 989     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 990       return X86::EAX;
 991     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 992       return X86::EDX;
 993     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 994       return X86::ECX;
 995     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 996       return X86::EBX;
 997     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
 998       return X86::ESI;
 999     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1000       return X86::EDI;
1001     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1002       return X86::EBP;
1003     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1004       return X86::ESP;
1005     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1006       return X86::R8D;
1007     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1008       return X86::R9D;
1009     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1010       return X86::R10D;
1011     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1012       return X86::R11D;
1013     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1014       return X86::R12D;
1015     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1016       return X86::R13D;
1017     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1018       return X86::R14D;
1019     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1020       return X86::R15D;
1021     }
1022   case MVT::i64:
1023     switch (Reg) {
1024     default: return Reg;
1025     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1026       return X86::RAX;
1027     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1028       return X86::RDX;
1029     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1030       return X86::RCX;
1031     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1032       return X86::RBX;
1033     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1034       return X86::RSI;
1035     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1036       return X86::RDI;
1037     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1038       return X86::RBP;
1039     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1040       return X86::RSP;
1041     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1042       return X86::R8;
1043     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1044       return X86::R9;
1045     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1046       return X86::R10;
1047     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1048       return X86::R11;
1049     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1050       return X86::R12;
1051     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1052       return X86::R13;
1053     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1054       return X86::R14;
1055     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1056       return X86::R15;
1057     }
1058   }
1059
1060   return Reg;
1061 }
1062 }
1063
1064 #include "X86GenRegisterInfo.inc"